CN112017948A - 半导体结构及其形成方法 - Google Patents

Abstract

一种半导体结构及其形成方法，方法包括：提供基底，包括第一区域和第二区域，形成于第二区域的目标图形间距大于形成于第一区域的目标图形间距；在基底上形成底部核心材料层；在底部核心材料层上形成第一核心层；在第一核心层侧壁上形成第一掩膜侧墙；在第二区域第一掩膜侧墙侧壁上形成第二掩膜侧墙，第二掩膜侧墙与第二区域第一掩膜侧墙构成第三掩膜侧墙；去除第一核心层；以第一掩膜侧墙和第三掩膜侧墙为掩膜图形化底部核心材料层，形成第二核心层；去除第一掩膜侧墙和第三掩膜侧墙；在第二核心层侧壁上形成第四掩膜侧墙；去除第二核心层；以第四掩膜侧墙为掩膜图形化基底，形成凸出于剩余基底的目标图形。本发明满足目标图形的不同间距需求。

Description

半导体结构及其形成方法

技术领域

本发明实施例涉及半导体制造领域，尤其涉及一种半导体结构及其形成方法。

背景技术

光刻(photolithography)技术是常用的一种图形化方法，是半导体制造工艺中最为关键的生产技术。随着半导体工艺节点的不断减小，自对准双重图形化(self-aligneddouble patterning，SADP)方法成为近年来受到青睐的一种图形化方法，该方法能够增加形成于衬底上的图形的密度，进一步缩小相邻两个图形的间距(pitch)，从而使光刻工艺克服光刻分辨率的极限。

随着图形特征尺寸(critical dimension，CD)的不断缩小，自对准四重图形化(self-aligned quadruple patterning，SAQP)方法应运而生。自对准双重图形化方法在衬底上所形成图形的密度是利用光刻工艺在衬底上所形成图形的密度的两倍，即可以获得1/2最小间距(1/2pitch)，而自对准四重图形化方法在不改变目前光刻技术的前提下(即光刻窗口大小不变)，在衬底上所形成图形的密度是利用光刻工艺在衬底上所形成图形的密度的四倍，即可以获得1/4最小间距(1/4pitch)，从而可以极大地提高半导体集成电路的密度，缩小图形的特征尺寸，进而有利于器件性能的提高。

发明内容

本发明实施例解决的问题是提供一种半导体结构及其形成方法，以满足目标图形的不同间距需求。

为解决上述问题，本发明实施例提供一种半导体结构的形成方法，包括：提供基底，用于形成目标图形，所述基底包括第一区域和第二区域，形成于所述第二区域的目标图形间距大于形成于所述第一区域的目标图形间距；在所述基底上形成底部核心材料层；在所述底部核心材料层上形成多个分立的第一核心层；在所述第一核心层的侧壁上形成第一掩膜侧墙；在所述第二区域第一掩膜侧墙的侧壁上形成第二掩膜侧墙，所述第二掩膜侧墙与所述第二区域的第一掩膜侧墙构成第三掩膜侧墙；形成所述第三掩膜侧墙后，去除所述第一核心层；去除所述第一核心层后，以所述第一掩膜侧墙和第三掩膜侧墙为掩膜，图形化所述底部核心材料层，形成第二核心层；去除所述第一掩膜侧墙和第三掩膜侧墙；去除所述第一掩膜侧墙和第三掩膜侧墙后，在所述第二核心层的侧壁上形成第四掩膜侧墙；去除所述第二核心层；去除所述第二核心层后，以所述第四掩膜侧墙为掩膜，图形化所述基底，形成凸出于剩余所述基底的目标图形。

相应的，本发明实施例还提供一种采用前述形成方法形成的半导体结构。

与现有技术相比，本发明实施例的技术方案具有以下优点：

本发明实施例在所述第一核心层的侧壁上形成第一掩膜侧墙后，在所述第二区域第一掩膜侧墙的侧壁上形成第二掩膜侧墙，所述第二掩膜侧墙与所述第二区域的第一掩膜侧墙构成第三掩膜侧墙，从而使所述第三掩膜侧墙的厚度大于所述第一掩膜侧墙的厚度，后续以第一掩膜侧墙和第三掩膜侧墙为掩膜图形化底部核心材料层，形成第二核心层，随后在第二核心层侧壁上形成第四掩膜侧墙，用于作为图形化基底以形成目标图形的掩膜；通过第一掩膜侧墙和第三掩膜侧墙将图形传递给第二核心层，第四掩膜侧墙形成于第二核心层的侧壁，且通过第四掩膜侧墙将图形传递给基底以形成目标图形，因此，第一掩膜侧墙和第三掩膜侧墙用于定义相邻目标图形的间隔(space)，第三掩膜侧墙厚度大于第一掩膜侧墙厚度，第一区域目标图形之间的间隔相应小于第二区域目标图形之间的间隔，从而使第二区域目标图形的间距(pitch)大于第一区域目标图形的间距，以满足目标图形的不同间距需求，而且，所述第二掩膜侧墙的厚度还用于定义第一区域和第二区域目标图形的间隔之差，易于使目标图形的间距之差满足工艺需求。

附图说明

图1至图21是本发明半导体结构的形成方法一实施例中各步骤对应的结构示意图。

具体实施方式

随着图形特征尺寸的不断缩小，通常选用自对准四重图形化方法形成目标图形，从而在不改变目前光刻技术的前提下，使目标图形获得1/4间距。自对准四重图形化方法虽然能够减小目标图形的间距，但目标图形的间距均相等，无法满足各区域不同间距的需求。

为了解决所述技术问题，本发明实施例提供一种半导体结构的形成方法，包括：提供基底，用于形成目标图形，所述基底包括第一区域和第二区域，形成于所述第二区域的目标图形间距大于形成于所述第一区域的目标图形间距；在所述基底上形成底部核心材料层；在所述底部核心材料层上形成多个分立的第一核心层；在所述第一核心层的侧壁上形成第一掩膜侧墙；在所述第二区域第一掩膜侧墙的侧壁上形成第二掩膜侧墙，所述第二掩膜侧墙与所述第二区域的第一掩膜侧墙构成第三掩膜侧墙。

本发明实施例中，所述第二掩膜侧墙与所述第二区域的第一掩膜侧墙构成第三掩膜侧墙，从而使所述第三掩膜侧墙的厚度大于所述第一掩膜侧墙的厚度，后续以第一掩膜侧墙和第三掩膜侧墙为掩膜图形化底部核心材料层，形成第二核心层，随后在第二核心层侧壁上形成第四掩膜侧墙，用于作为图形化基底以形成目标图形的掩膜；通过第一掩膜侧墙和第三掩膜侧墙将图形传递给第二核心层，第四掩膜侧墙形成于第二核心层的侧壁，且通过第四掩膜侧墙将图形传递给基底以形成目标图形，因此，第一掩膜侧墙和第三掩膜侧墙用于定义相邻目标图形的间隔，第三掩膜侧墙厚度大于第一掩膜侧墙厚度，第一区域目标图形之间的间隔相应小于第二区域目标图形之间的间隔，从而使第二区域目标图形的间距大于第一区域目标图形的间距，以满足目标图形的不同间距需求，而且，所述第二掩膜侧墙的厚度还用于定义第一区域和第二区域目标图形的间隔之差，易于使目标图形的间距之差满足工艺需求。

为使本发明实施例的上述目的、特征和优点能够更为明显易懂，下面结合附图对本发明的具体实施例做详细的说明。

图1至图21是本发明半导体结构的形成方法一实施例中各步骤对应的结构示意图。

参考图1，提供基底100，用于形成目标图形，所述基底100包括第一区域I和第二区域II，形成于所述第二区域II的目标图形间距大于形成于所述第一区域I的目标图形间距。本实施例中，所述基底100用于形成衬底以及凸出于衬底的鳍部，即所形成的目标图形为鳍部。

本实施例中，基底100的材料为硅。在另一些实施例中，基底的材料还可以为锗、锗化硅、碳化硅、砷化镓或镓化铟等其他材料，基底还能够为绝缘体上的硅基底或者绝缘体上的锗基底等其他类型的基底。在又一些实施例中，基底还可以包括第一半导体层以及外延生长于第一半导体层上的第二半导体层。

所述基底100包括第一区域I和第二区域II，后续形成于所述第一区域I的目标图形间距大于形成于所述第二区域II的目标图形间距。

本实施例中，第一区域I为核心区域，第二区域II为周边区域，即第一区域I用于形成核心器件(core device)，第二区域II用于形成输入/输出器件(IO device)。其中，核心器件主要指芯片内部所使用的器件，通常采用较低的电压(一般为1.0V、1.2V、1.5V和1.8V)，输入/输出器件是芯片与外部接口交互时所使用的器件，这类器件的工作电压一般比较高，且取决于外部接口的兼容工作电压(一般为1.8V、2.5V、3.3V和5V)。在其他实施例中，第一区域和第二区域还可以用于形成其他类型的器件，且器件类型也可以相同。

继续参考图1，在基底100上形成衬垫氧化层101；在衬垫氧化层101上形成研磨停止层102。后续形成隔离结构的研磨工艺中，研磨停止层102顶部用于定义该研磨工艺的停止位置。本实施例中，研磨停止层102的材料为氮化硅。

衬垫氧化层101用于在形成研磨停止层102时提供缓冲作用。本实施例中，衬垫氧化层101的材料为氧化硅。

继续参考图1，在所述基底100上形成底部核心材料层104。

底部核心材料层104用于为后续形成第二核心层提供工艺基础。其中，后续形成于第二核心层侧壁上的第四掩膜侧墙用于作为图形化基底100的掩膜。

后续还会去除第二核心层，因此底部核心材料层104为易于被去除的材料，且去除第二核心层的工艺对其他膜层的损伤较小。本实施例中，所述底部核心材料层104的材料为无定形硅。无定形硅是SAQP工艺中常用的核心层材料。

在另一些实施例中，底部核心材料层的材料为氮化硅。在其他实施例中，底部核心材料层的材料还可以为无定形碳、无定形锗、氧化硅、氮氧化硅、氮化碳、多晶硅、碳化硅、碳氮化硅、碳氮氧化硅或ODL(Organic Dielectric Layer，有机介电层)材料。

本实施例中，形成底部核心材料层104之前，还包括：在研磨停止层102上形成第一刻蚀停止层103。后续形成于第二核心层侧壁上的第四掩膜侧墙通过沉积和刻蚀相结合的工艺所形成，第一刻蚀停止层103顶面用于定义该刻蚀工艺的停止位置，以免引起过刻蚀问题，从而降低第一刻蚀停止层103下方待刻蚀膜层出现顶面高度不一致问题的概率。

本实施例中，根据底部核心材料层104的材料，第一刻蚀停止层103的材料为氧化硅。其他实施例中，第一刻蚀停止层材料还可以为氮化硅或氮氧化硅。

结合参考图1至图2，在所述底部核心材料层104上形成多个分立的第一核心层111(如图2所示)。

第一核心层111用于为后续形成第一掩膜侧墙和第二掩膜侧墙提供工艺基础。后续在第一核心层111侧壁上形成第一掩膜侧墙，用于定义形成于第一区域I的目标图形间隔，在第二区域II的第一核心层111侧壁上形成第二掩膜侧墙，第二掩膜侧墙与第二区域II的第一掩膜侧墙构成第三侧墙，第三侧墙用于定义形成于第二区域II的目标图形间隔。

第一核心层111具有第一预设间距，后续形成于同一区域的目标图形具有第二预设间距，SAQP工艺能够在不改变目前光刻技术的前提下，使目标图形获得1/4间距，因此，在同一区域中，第一预设间距为第二预设间距的四倍。也就是说，在第一区域I中，第一核心层111的第一预设间距P1(如图2所示)为目标图形的第二预设间距的四倍；在第二区域II中，第一核心层111的第一预设间距P2(如图2所示)为目标图形的第二预设间距的四倍。

第一核心层111具有第一预设宽度，目标图形具有第二预设宽度，由于第一掩膜侧墙用于定义第一区域I的目标图形间隔，第三掩膜侧墙用于定义第二区域II的目标图形间隔，且第一掩膜侧墙位于第一区域I的第一核心层111的侧壁上，第三掩膜侧墙位于第二区域II第一核心层111侧壁上，因此，在同一区域中，第一预设宽度等于第二预设宽度与第二预设间距之和。其中，第一预设宽度指的是：在垂直于第一核心层111侧壁的方向，第一核心层111的尺寸。

具体地，在第一区域I中，第一核心层111的第一预设宽度W1(如图2所述)为所对应区域目标图形的第二预设宽度与第二预设间距之和；同理，在第二区域II中，第一核心层111的第一预设宽度W2(如图2所示)为所对应区域目标图形的第二预设宽度与第二预设间距之和。

本实施例中，第一区域I的第二预设间距小于第二区域II的第二预设间距，因此，第一区域I的第一预设间距P1小于第二区域II的第一预设间距P2，第一区域I的第一预设宽度W1小于第二区域II的第一预设宽度W2，且两个区域的第一预设间距差值为两个区域的第二预设间距差值的四倍，两个区域的第一预设宽度差值即为两个区域的第二预设间距差值。

具体地，形成第一核心层111的步骤包括：如图1所示，在底部核心材料层104上形成顶部核心材料层107；在顶部核心材料层107上形成平坦层108；在平坦层108上形成抗反射涂层109；在抗反射涂层109上形成图形化的光刻胶层110；如图2所示，以光刻胶层110为掩膜，依次刻蚀抗反射涂层109、平坦层108和顶部核心材料层107，剩余顶部核心材料层107作为第一核心层111。

抗反射涂层109用于减小曝光时的反射效应，从而提高图形的转移精度，进而提高所述光刻胶层110的形貌质量和尺寸精准度。本实施例中，所述抗反射涂层109的材料为Si-ARC(Silicon anti-reflective-coating，含硅抗反射涂层)。

平坦层108用于提高抗反射涂层109的表面平整度，从而提高光刻胶层110的形貌质量和尺寸精准度。本实施例中，平坦层108的材料为旋涂碳(spin on carbon，SOC)。旋涂碳可以通过旋涂工艺形成，工艺成本较低，并能够保证平坦层108的表面平整度。在其他实施例中，平坦层的材料还可以为氧化硅。

需要说明的是，在图形传递的过程中，光刻胶层110和抗反射涂层109也会发生损耗。本实施例中，在形成第一核心层111后，光刻胶层110和抗反射涂层109均已被去除，所述第一核心层111顶部仅保留所述平坦层108。

为此，形成所述第一核心层111后，可直接在同一刻蚀机台中，利用灰化工艺去除所述平坦层108。工艺简单，且无需转换机台。

继续参考图1，本实施例中，形成所述顶部核心材料层107之前，还包括：在所述底部核心材料层104上形成第二刻蚀停止层106。

后续在第一核心层111的侧壁上形成第一掩膜侧墙，在第二区域II的第一掩膜侧墙的侧壁上形成第二掩膜侧墙，第一掩膜侧墙和第二掩膜侧墙通过沉积和刻蚀相结合的工艺所形成，第二刻蚀停止层106顶面用于定义该刻蚀工艺的停止位置，以免对其下方膜层造成刻蚀损伤，从而降低第二刻蚀停止层106下方待刻蚀膜层的顶面出现高度不一致问题的概率，有利于提高后续对所述基底100的刻蚀均一性，使得所形成目标图形的高度和形貌满足工艺需求。

因此，第二刻蚀停止层106的材料与后续第一掩膜侧墙和第二掩膜侧墙的材料均具有一定的刻蚀选择比，形成第一掩膜侧墙和第二掩膜侧墙的刻蚀工艺对第二刻蚀停止层106的刻蚀速率较小。本实施例中，第二刻蚀停止层106的材料为氧化硅。氧化硅的成本较低，且工艺兼容性较高。在其他实施例中，第二刻蚀停止层的材料还可以为氮化硅或氮氧化硅。

还需要说明的是，形成第二刻蚀停止层106之前，还包括：在底部核心材料层104上形成第三刻蚀停止层105。

第三刻蚀停止层105用于进一步消除形成第一核心层111时刻蚀效果的不确定性。具体地，在后续形成第一核心层111、以及形成第一掩膜侧墙和第二掩膜侧墙的刻蚀工艺中，即使第二刻蚀停止层106出现刻蚀损耗，在刻蚀第二刻蚀停止层106时，刻蚀工艺也能较好地停止在第三刻蚀停止层105上，或者，在形成第一核心层111、以及形成第一掩膜侧墙和第二掩膜侧墙的刻蚀工艺中，即使刻蚀工艺刻蚀了第二刻蚀停止层106并露出第三刻蚀停止层105，刻蚀工艺也能较好地停止在第三刻蚀停止层105上，从而进一步提高后续对底部核心材料层104的刻蚀均一性。

为此，第三刻蚀停止层105与第二刻蚀停止层106和顶部核心材料层107中的任一种均具有一定的刻蚀选择比。本实施例中，第三刻蚀停止层105的材料为无定形碳。无定形碳与后续制程的工艺兼容性较高，后续刻蚀底部核心材料层104之后，能够在同一刻蚀机台中去除第三刻蚀停止层105，工艺简单，且有利于提高制造效率。具体地，采用旋涂工艺形成第三刻蚀停止层105。

另一些实施例中，第三刻蚀停止层的材料还可以为氮化硅。相应的，采用沉积工艺形成第三刻蚀停止层。其他实施例中，也可以不形成第三刻蚀停止层。

参考图3至图4，在所述第一核心层111的侧壁上形成第一掩膜侧墙113(如图4所示)。

所述第一掩膜侧墙113用于作为后续图形化底部核心材料层104以形成第二核心层的部分刻蚀掩膜，第一掩膜侧墙113还用于定义形成于第一区域I的目标图形间隔。所述第一掩膜侧墙113还为后续形成第二掩膜侧墙做准备。

本实施例中，所述第一掩膜侧墙113具有第一预设厚度T1(如图4所示)。第一预设厚度T1指的是：沿垂直于第一核心层111侧壁的方向上，第一掩膜侧墙113的尺寸。定义后续形成于第一区域I的目标图形具有第一预设间隔，第一预设厚度T1相应等于第一预设间隔。

本实施例中，第一掩膜侧墙113的材料为氮化硅。氮化硅是SAQP工艺中常用的掩膜侧墙材料。氮化硅的硬度和致密度比较高，有利于保障后续第一掩膜侧墙113的刻蚀掩膜作用，且无定形硅和氮化硅的刻蚀选择比较大，能够降低在后续去除第一核心层111的步骤中，第一掩膜侧墙受损的概率。

在其他实施例中，当第一核心层的材料为氮化硅时，第一掩膜侧墙的材料相应可以为多晶硅。在另一些实施例中，根据实际情况，第一掩膜侧墙的材料还可以为氧化硅、氮氧化硅、氮化碳、碳化硅、碳氮化硅或碳氮氧化硅等。

具体地，形成第一掩膜侧墙113的步骤包括：如图3所示，形成第一侧墙膜112，第一侧墙膜112保形覆盖底部核心材料层104、以及第一核心层111顶部和侧壁；如图4所示，采用无掩膜刻蚀工艺刻蚀第一侧墙膜112，保留第一核心层111侧壁上的剩余第一侧墙膜112作为第一掩膜侧墙113。

本实施例中，采用原子层沉积工艺形成第一侧墙膜112，有利于提高第一侧墙膜112的厚度均一性和保形覆盖能力，相应提高第一掩膜侧墙113的厚度均一性，还有利于精确控制第一掩膜侧墙113的厚度。在其他实施例中，还可以采用化学气相沉积工艺或炉管工艺形成所述第一侧墙膜。

本实施例中，采用无掩膜干法刻蚀工艺刻蚀所述第一侧墙膜112。干法刻蚀工艺具有各向异性刻蚀的特性、以及较好的剖面控制性，有利于减小该刻蚀步骤中其他膜层结构的损耗。

参考图5至图8，在所述第二区域II第一掩膜侧墙113的侧壁上形成第二掩膜侧墙117(如图8所示)，所述第二掩膜侧墙117与所述第二区域II的第一掩膜侧墙113构成第三掩膜侧墙130(如图8所示)。

后续以第三掩膜侧墙130与第一掩膜侧墙113用于作为后续图形化所述底部核心材料层104的刻蚀掩膜，形成多个分立的第二核心层，随后在第二核心层的侧壁上形成第四掩膜侧墙，第四掩膜侧墙用于作为图形化基底100的刻蚀掩膜。其中，第三掩膜侧墙130还用于定义形成于第二区域II的目标图形间隔。

本实施例通过所述第一掩膜侧墙113和第三掩膜侧墙130将图形传递给第二核心层，第四掩膜侧墙形成于第二核心层的侧壁，且通过第四掩膜侧墙将图形传递给基底100以形成目标图形，因此，第一掩膜侧墙113和第三掩膜侧墙130用于定义相邻目标图形的间隔，且所述第二掩膜侧墙117与所述第二区域II的第一掩膜侧墙113构成第三掩膜侧墙130，从而使所述第三掩膜侧墙130的厚度大于所述第一掩膜侧墙113的厚度，第一区域I目标图形之间的间隔相应小于第二区域II目标图形之间的间隔，进而使第二区域II目标图形的间距大于第一区域I目标图形的间距，以满足目标图形的不同间距需求，而且，所述第二掩膜侧墙117的厚度还用于定义第一区域I和第二区域II目标图形的间隔之差，易于使目标图形的间距之差满足工艺需求。

本实施例中，第三掩膜侧墙130具有第二预设厚度T2(如图8所示)，第二掩膜侧墙117具有第三预设厚度T3(如图8所示)。其中，第二预设厚度T2和第三预设厚度T3分别指的是：沿垂直于第一核心层111侧壁的方向上，第三掩膜侧墙130和第二掩膜侧墙117的尺寸。后续形成于第二区域II的目标图形具有第二预设间隔，第二预设厚度T2相应等于第二预设间隔，第三预设厚度T3相应等于第二预设间隔和第一预设间隔的差值。

本实施例中，第二掩膜侧墙117与第一掩膜侧墙113的材料相同，第二掩膜侧墙117的材料为氮化硅，有利于提高工艺兼容性、以及第三掩膜侧墙130用于作为刻蚀掩膜的工艺效果，相应提高后续以第一掩膜侧墙113和第三掩膜侧墙130为掩膜，刻蚀底部核心材料层104的工艺效果和工艺稳定性。其他实施例中，根据实际需求，第二掩膜侧墙还可以与第一掩膜侧墙的材料不同。

以下结合附图，对形成所述第二掩膜侧墙117的步骤进行详细说明：

如图5和图6所示，在第一区域I的底部核心材料层104上形成第一保护层115(如图6所示)，至少覆盖第一掩膜侧墙113的侧壁，且第一保护层115露出第二区域II的底部核心材料层104、第一核心层111和第一掩膜侧墙113。

第一保护层115用于对第一区域I的第一掩膜侧墙113起到保护作用，从而防止后续第二掩膜侧墙形成于第一区域I第一掩膜侧墙113的侧壁上。

本实施例中，第一保护层115的材料为无机材料。在半导体领域中，通常在高温环境下形成掩膜侧墙，且温度也是决定掩膜侧墙的薄膜质量的因素之一，无机材料的耐热性能较好，因此后续能够在较高的温度环境下形成第二掩膜侧墙，有利于提高第二掩膜侧墙的形成质量(例如：致密度)等；而且，后续形成第二掩膜侧墙的步骤中，第二掩膜侧墙的材料还形成于第一保护层115的侧壁上，第一保护层115还能够起到支撑的作用，从而降低形成于第一保护层115侧壁上的第二掩膜侧墙材料发生倒塌的风险。

具体地，形成所述第一保护层115的步骤包括：如图5所示，形成覆盖所述底部核心材料层104的第一初始保护层114，所述第一初始保护层114的材料为光敏材料；如图6所示，对所述第一区域I的第一初始保护层114进行曝光处理，将所述第一区域I的第一初始保护层114转化为第一保护层115；形成第一保护层115后，去除第二区域II的剩余第一初始保护层114。

本实施例中，采用旋涂工艺形成所述第一初始保护层114。

本实施例中，光敏材料为HSQ(hydrogen silses-quioxane，氢化硅倍半氧烷)。

HSQ是一种基于氧化硅的无机类化合物，其具有光敏性和高分辨率。通常用于电子束曝光的HSQ为箱状结构单元，其单体为一个立方体状的分子，每一个角落里有一个H-Si原子通过O原子与其他角落H-Si原子相连接；在电子束曝光过程中，当电子束沉积能量达到一定量时，可以使箱状结构单元中的Si-H键断开，而带悬键(dangling bonds)的Si原子会通过O原子相连接，形成Si-Si键，从而相互交联形成类氧化硅的非晶态氧化硅产物SiO_x，且该非晶态氧化硅产物SiO_x为三维的网状结构，其具有较好的机械性能和抗刻蚀性能，从而在后续去除第二区域II的剩余第一初始保护层114的步骤中能够被保留。

因此，通过采用HSQ材料且对HSQ材料进行曝光处理的方式形成所述第一保护层115，工艺简单、工艺成本低。本实施例中，采用电子束进行所述曝光处理，有利于节约工艺成本。在其他实施例中，根据实际工艺需求，还可以采用X射线或EUV(extremeultraviolet，极紫外光)进行所述曝光处理。

因此，本实施例中，进行曝光处理后，第一保护层115的材料为类氧化硅材料。所述材料与无定形硅和氮化硅均具有较高的刻蚀选择性，方便后续去除第一保护层115。

本实施例中，采用TMAH(Tetramethylammonium Hydroxide，四甲基氢氧化铵)溶液去除第二区域II的剩余第一初始保护层114。

如图7所示，形成侧墙膜116，保形覆盖第一保护层115顶部和侧壁，还保形覆盖第一保护层115露出的第一掩膜侧墙113顶部和侧壁、第一核心层111顶部和底部核心材料层104。

本实施例中，采用原子层沉积工艺形成侧墙膜116。通过选用原子层沉积工艺，有利于提高侧墙膜116的厚度均一性和致密度，使侧墙膜116的厚度能够得到精确控制，相应有利于精确控制第二掩膜侧墙的厚度；而且，原子层沉积工艺的间隙填充性能和阶梯覆盖性好，相应提高侧墙膜116的保形覆盖能力。

如图8所示，采用无掩膜刻蚀工艺刻蚀侧墙膜116，第二区域II上的剩余侧墙膜116作为第二掩膜侧墙117，第一保护层115侧壁上的剩余侧墙膜116作为伪掩膜侧墙140。具体地，采用无掩膜干法刻蚀工艺刻蚀所述侧墙膜116。

相应的，形成第二掩膜侧墙117后，还包括：去除第一保护层115。从而露出第一核心层111，为后续去除第一核心层111做准备。

结合参考图9至图12，本实施例中，形成所述第二掩膜侧墙117后，还包括：去除所述伪掩膜侧墙140。

本实施例中，在形成所述第二掩膜侧墙117后，图形化所述底部核心材料层104之前，去除所述伪掩膜侧墙140，能够防止后续将所述伪掩膜侧墙140的图形传递到底部核心材料层104中，从而避免形成伪鳍部，相应省去了去除伪鳍部的步骤，进而避免去除伪鳍部的工艺对鳍部产生影响。

本实施例中，去除所述伪掩膜侧墙140的步骤包括：

如图9和图10所示，形成覆盖底部核心材料层104的第二保护层119，第二保护层119还覆盖第一保护层115顶部，且第二保护层119与第一保护层115构成遮挡层150。后续回刻蚀部分厚度的遮挡层150后，剩余遮挡层150用于作为去除伪掩膜侧墙150的刻蚀掩膜。

因此，所述第二保护层119的材料为与所述伪掩膜侧墙150具有较大刻蚀选择性的材料。后续还包括去除所述第二保护层119的步骤，因此，所述第二保护层119的材料为易于去除的材料，且所述第二保护层119与所述第一核心层111、第一掩膜侧墙113均具有较大的刻蚀选择性。

本实施例中，所述第二保护层119与第一保护层115的材料相同，所述第二保护层119的材料为类氧化硅材料。通过使第二保护层119与第一保护层115的材料相同，有利于提高工艺兼容性和稳定性，相应有利于提高后续以剩余所述遮挡层150为掩膜去除所述伪掩膜侧墙140的工艺效果；而且，后续可以在同一步骤中去除所述第二保护层119与第一保护层115，相应简化了工艺步骤。

本实施例中，形成第二保护层119的步骤包括：如图9所示，形成覆盖底部核心材料层104的第二初始保护层118，第二初始保护层118还覆盖第一保护层115顶部，且第二初始保护层118的材料为光敏材料；如图10所示，对第二初始保护层118进行曝光处理，将第二初始保护层118转化成第二保护层115。

本实施例中，采用旋涂工艺形成所述第二初始保护层118。

本实施例中，所述第二初始保护层118与所述第一初始保护层114的材料相同，所述光敏材料为HSQ。关于所述第二初始保护层118的详细描述，可参考前述对第一初始保护层114的相关描述，在此不再赘述。

本实施例中，采用电子束、X射线或EUV进行所述曝光处理。

如图11所示，回刻蚀部分厚度的所述遮挡层150，剩余所述遮挡层150覆盖所述第二掩膜侧墙117顶部且露出所述伪掩膜侧墙140顶部。

回刻蚀部分厚度的遮挡层150后，剩余遮挡层150露出的伪掩膜侧墙140的高度不宜过小，也不宜过大。如果剩余所述遮挡层150露出的所述伪掩膜侧墙140的高度过小，则后续去除所述伪掩膜侧墙140的难度较大，或者容易导致所述伪掩膜侧墙140难以被完全去除；如果剩余所述遮挡层150露出的伪掩膜侧墙140的高度过大，则所述第二掩膜侧墙117顶部至剩余所述遮挡层150顶部的距离相应过小，容易增加剩余所述遮挡层150露出所述第二掩膜侧墙117的风险，相应后续去除所述伪掩膜侧墙140的步骤中，第二掩膜侧墙117受损的风险过高。为此，本实施例中，回刻蚀部分厚度的所述遮挡层150后，剩余所述遮挡层150顶部至所述第二掩膜侧墙117顶部的距离为5纳米至20纳米。

本实施例中，采用湿法刻蚀工艺回刻蚀部分厚度的所述遮挡层150。湿法刻蚀工艺易于实现较大的刻蚀选择比，有利于节约工艺成本。在其他实施例中，根据实际需求，还可以采用干法刻蚀工艺回刻蚀部分厚度的所述遮挡层。

如图12所示，回刻蚀部分厚度的所述遮挡层150后，以剩余所述遮挡层150为掩膜，去除所述伪掩膜侧墙140。本实施例中，采用湿法刻蚀工艺去除伪掩膜侧墙140。湿法刻蚀工艺易于实现较大的刻蚀选择比，易于将伪掩膜侧墙140完全去除，且工艺简单、工艺成本低。

需要说明的是，形成所述第二掩膜侧墙117后，去除所述第一核心层111之前，还包括：去除所述第一保护层115。

如图13所示，本实施例中，去除所述伪掩膜侧墙140后，去除所述第一核心层111之前，还包括：去除剩余所述遮挡层150。

其中，去除剩余所述遮挡层150的步骤中，去除剩余所述第一保护层115。

本实施例中，采用湿法工艺去除剩余所述遮挡层150。湿法刻蚀工艺易于实现较大的刻蚀选择比，且工艺简单、工艺成本低。

本实施例中，以在图形化底部核心材料层104之前，去除伪掩膜侧墙140为例进行说明。在其他实施例中，根据实际需求，还可以在图形化底部核心材料层之后，去除伪掩膜侧墙。相应地，伪掩膜侧墙的图形传递至底部核心层中后，形成伪核心层，后续第四掩膜侧墙还形成于伪核心层的侧壁上，后续以第四掩膜侧墙为掩膜，图形化基底后，基底中相应形成有伪鳍部，因此，后续制程相应还包括去除伪鳍部的步骤。

参考图14，形成所述第三掩膜侧墙130后，去除所述第一核心层111。

去除第一核心层111，为后续图形化底部核心材料层104提供工艺基础。

本实施例中，采用湿法刻蚀工艺去除所述第一核心层111。具体地，所述第一核心层111的材料为无定形硅，所述湿法刻蚀工艺采用的刻蚀溶液为Cl₂和HBr的混合溶液或TMAH溶液。在其他实施例中，还可以采用干法刻蚀工艺，或者干法刻蚀和湿法刻蚀相结合的工艺去除所述第一核心层。

参考图15，去除所述第一核心层111后，以所述第一掩膜侧墙113和第三掩膜侧墙130为掩膜，图形化所述底部核心材料层104，形成第二核心层120。

所述第二核心层120用于为后续形成第四掩膜侧墙提供工艺基础。其中，在后续制程中，所述第四掩膜侧墙形成于所述第二核心层120的侧壁上，且所述第四掩膜侧墙用于作为图形化所述基底100以形成目标图形的掩膜。

本实施例中，所述第二核心层120的材料相应为无定形硅。

如图14所示，本实施例中，沿基底100指向底部核心材料层104的方向上，底部核心材料层104上依次形成有第三刻蚀停止层105和第二刻蚀停止层106，因此，以第一掩膜侧墙113和第二掩膜侧墙130为掩膜，采用干法刻蚀工艺，依次刻蚀第二刻蚀停止层106、第三刻蚀停止层105和底部核心材料层104。

本实施例中，通过第一掩膜侧墙113和第三掩膜侧墙130将图形传递至第二核心层120，且第二预设厚度T2(如图8所示)大于第一预设厚度T1(如图4所示)，因此，沿垂直第二核心层120侧壁的方向，第二区域II的第二核心层120宽度W4(如图15所示)大于第一区域I的第二核心层120宽度W3(如图15所示)。

具体地，第一区域I的第二核心层120宽度W3用于定义后续形成于第一区域I的目标图形间隔，第二区域II的第二核心层120宽度W4用于定义后续形成于第二区域II的目标图形间隔。

需要说明的是，在图形传递的过程中，第一掩膜侧墙113、第三掩膜侧墙130和第二刻蚀停止层106也会发生损耗。本实施例中，在形成第二核心层120后，第一掩膜侧墙113、第三掩膜侧墙130和第二刻蚀停止层106均已被去除，所述第二核心层120顶部仅保留所述第三刻蚀停止层105。

为此，形成第二核心层120后，还包括：去除第三刻蚀停止层105。具体地，第三刻蚀停止层105的材料为无定形碳，因此可直接在同一刻蚀机台中，利用灰化工艺去除第三刻蚀停止层105。工艺简单，且无需转换机台。

参考图16至图17，去除所述第一掩膜侧墙113和第三掩膜侧墙130后，在所述第二核心层120的侧壁上形成第四掩膜侧墙122。

第四掩膜侧墙122作为图形化基底100的掩膜。因此，第四掩膜侧墙122的厚度T4(如图17所示)等于目标图形的宽度。其中，第四掩膜侧墙122的厚度T4是指：沿垂直第二核心层120侧壁的方向，第四掩膜侧墙122的尺寸。

本实施例中，第四掩膜侧墙122的材料为氮化硅。对第四掩膜侧墙122材料的描述可参考前述对第一掩膜侧墙113(如图14所示)的相应描述。

具体地，形成第四掩膜侧墙122的步骤包括：如图16所示，形成保形覆盖第二核心层120和基底100的第四侧墙膜121；采用无掩膜刻蚀工艺去除第二核心层120顶部和基底100上的第四侧墙膜121，保留第二核心层120侧壁上的剩余第四侧墙膜121作为第四掩膜侧墙122。对形成第四掩膜侧墙122的步骤的具体描述，可参考前述形成第一掩膜侧墙113的相关描述，在此不再赘述。

参考图18，去除所述第二核心层120(如图17所示)。

通过去除第二核心层120，从而为后续图形化所述基底100提供工艺基础。

本实施例中，采用湿法刻蚀工艺刻蚀去除所述第二核心层120。对去除所述第二核心层120工艺的具体描述，可参考前述去除第一核心层111(如图13所示)时的相应描述，在此不再赘述。

参考图19至图20，去除第二核心层120后，以第四掩膜侧墙122为掩膜，图形化基底100，形成凸出于剩余基底100的目标图形210(如图20所示)。

具体地，以第四掩膜侧墙122为掩膜，依次刻蚀第一刻蚀停止层103、研磨停止层102和基底100，形成凸出于剩余基底100的目标图形210。

本实施例中，第四掩膜侧墙122形成于第二核心层120(如图17所示)的侧壁上，沿垂直于第二核心层120侧壁的方向上，第二区域II的第二核心层120宽度W4(如图15所示)大于第一区域I的第二核心层120宽度W3(如图15所示)，因此，第二区域II的目标图形160间距P4(如图20所示)大于第一区域I的目标图形210间距P3(如图20所示)，以满足不同间距需求。

本实施例中，图形化基底100后，剩余基底100作为衬底200，目标图形210为鳍部，从而满足对鳍部间距的需求。具体地，鳍部210与衬底200为一体结构。

具体地，第一区域I用于形成核心器件，第二区域II用于形成周边器件，周边器件的栅介质层厚度通常大于核心器件的栅介质层厚度，通过使第二区域II的鳍部间距大于第一区域I的鳍部间距，为周边器件所对应栅介质层的形成提供了足够的空间，而且，位于第一区域I的鳍部间距仍较小，以节省面积，避免影响器件集成度的提高。

在图形传递的过程中，第四掩膜侧墙122也会发生损耗。结合参考图20，本实施例中，在图形化基底100后，第四掩膜侧墙122已被去除，目标图形210顶部仅保留第一刻蚀停止层103、研磨停止层102以及衬垫氧化层101。

相应地，结合参考图21，形成目标图形210后，还包括：去除所述第一刻蚀停止层103、研磨停止层102以及衬垫氧化层101，露出所述鳍部210顶部。

通过露出所述鳍部210顶部，为后续栅介质层的形成做准备。

相应地，后续制程还包括：形成保形覆盖所述鳍部210的栅介质层，所述第二区域II栅介质层的厚度大于所述第一区域I栅介质层的厚度。

本实施例中，第二区域II栅介质层与第一区域I栅介质层的厚度之差等于第三预设厚度T3(如图8所示)以及第二区域II与第一区域I鳍部210间隔之差，从而在形成栅介质层后，使得第一区域I和第二区域II鳍部210上的栅介质层之间的间隔相等，有利于提高器件的一致性。

相应的，继续参考图21，本发明还提供一种采用前述形成方法所形成的半导体结构。

由前述的实施例可知，由前述的形成方法形成的半导体结构中，第一区域I目标图形210之间的间隔小于第二区域II目标图形210之间的间隔，从而使第二区域II目标图形210的间距P4(如图20所示)大于第一区域I目标图形210的间距P3(如图20所示)，以满足目标图形210的不同间距需求，而且，第二掩膜侧墙117的厚度还用于定义第一区域I和第二区域II目标图形210的间隔之差，易于使目标图形210的间距之差满足工艺需求。

本实施例中，剩余基底100用于作为衬底200，所述目标图形210为鳍部，从而满足对鳍部间距的需求。

本实施例中，第一区域I用于形成核心器件，第二区域II用于形成周边器件，周边器件的栅介质层厚度通常大于核心器件的栅介质层厚度，通过使第二区域II的鳍部间距大于第一区域I的鳍部间距，为周边器件所对应栅介质层的形成提供了足够的空间，而且，位于第一区域I的鳍部间距仍较小，以节省面积，避免影响器件集成度的提高。

所述半导体结构可以采用前述实施例所述的形成方法所形成，也可以采用其他形成方法所形成。对本实施例所述半导体结构的具体描述，可参考前述实施例中的相应描述，本实施例在此不再赘述。

虽然本发明披露如上，但本发明并非限定于此。任何本领域技术人员，在不脱离本发明的精神和范围内，均可作各种更动与修改，因此本发明的保护范围应当以权利要求所限定的范围为准。

Claims (20)

1.一种半导体结构的形成方法，其特征在于，包括：

提供基底，用于形成目标图形，所述基底包括第一区域和第二区域，形成于所述第二区域的目标图形间距大于形成于所述第一区域的目标图形间距；

在所述基底上形成底部核心材料层；

在所述底部核心材料层上形成多个分立的第一核心层；

在所述第一核心层的侧壁上形成第一掩膜侧墙；

在所述第二区域第一掩膜侧墙的侧壁上形成第二掩膜侧墙，所述第二掩膜侧墙与所述第二区域的第一掩膜侧墙构成第三掩膜侧墙；

形成所述第三掩膜侧墙后，去除所述第一核心层；

去除所述第一核心层后，以所述第一掩膜侧墙和第三掩膜侧墙为掩膜，图形化所述底部核心材料层，形成第二核心层；

去除所述第一掩膜侧墙和第三掩膜侧墙；

去除所述第一掩膜侧墙和第三掩膜侧墙后，在所述第二核心层的侧壁上形成第四掩膜侧墙；

去除所述第二核心层；

去除所述第二核心层后，以所述第四掩膜侧墙为掩膜，图形化所述基底，形成凸出于剩余所述基底的目标图形。

2.如权利要求1所述的半导体结构的形成方法，其特征在于，形成所述第二掩膜侧墙的步骤包括：在所述第一区域的底部核心材料层上形成第一保护层，所述第一保护层至少覆盖所述第一掩膜侧墙的侧壁，且所述第一保护层露出所述第二区域的底部核心材料层、第一核心层和第一掩膜侧墙；形成侧墙膜，保形覆盖所述第一保护层顶部和侧壁，还保形覆盖所述第一保护层露出的第一掩膜侧墙顶部和侧壁、第一核心层顶部和底部核心材料层；采用无掩膜刻蚀工艺刻蚀所述侧墙膜，所述第二区域上的剩余侧墙膜作为所述第二掩膜侧墙，所述第一保护层侧壁上的剩余侧墙膜作为伪掩膜侧墙；

形成所述第二掩膜侧墙后，去除所述第一核心层之前，还包括：去除所述第一保护层；

形成所述第二掩膜侧墙后，还包括：去除所述伪掩膜侧墙。

3.如权利要求2所述的半导体结构的形成方法，其特征在于，在形成所述第二掩膜侧墙后，图形化所述底部核心材料层之前，去除所述伪掩膜侧墙。

4.如权利要求2所述的半导体结构的形成方法，其特征在于，形成所述第一保护层的步骤中，所述第一保护层的材料为无机材料。

5.如权利要求4所述的半导体结构的形成方法，其特征在于，形成所述第一保护层的步骤包括：形成覆盖所述底部核心材料层的初始保护层，所述初始保护层的材料为光敏材料；对所述第一区域的初始保护层进行曝光处理，将所述第一区域的初始保护层转化为第一保护层；形成所述第一保护层后，去除所述第二区域的剩余初始保护层。

6.如权利要求5所述的半导体结构的形成方法，其特征在于，采用TMAH溶液去除所述第二区域的剩余初始保护层。

7.如权利要求3所述的半导体结构的形成方法，其特征在于，去除所述伪掩膜侧墙的步骤包括：形成覆盖所述底部核心材料层的第二保护层，所述第二保护层还覆盖所述第一保护层顶部，且所述第二保护层与第一保护层构成遮挡层；回刻蚀部分厚度的所述遮挡层，剩余所述遮挡层覆盖所述第二掩膜侧墙顶部且露出所述伪掩膜侧墙顶部；回刻蚀部分厚度的所述遮挡层后，以剩余所述遮挡层为掩膜，去除所述伪掩膜侧墙；

去除所述伪掩膜侧墙后，去除所述第一核心层之前，还包括：去除剩余所述遮挡层。

8.如权利要求7所述的半导体结构的形成方法，其特征在于，形成所述第二保护层的步骤中，所述第二保护层与第一保护层的材料相同。

9.如权利要求7所述的半导体结构的形成方法，其特征在于，回刻蚀部分厚度的所述遮挡层后，剩余所述遮挡层顶部至所述第二掩膜侧墙顶部的距离为5纳米至20纳米。

10.如权利要求7所述的半导体结构的形成方法，其特征在于，采用湿法刻蚀工艺去除所述伪掩膜侧墙。

11.如权利要求5所述的半导体结构的形成方法，其特征在于，所述光敏材料为HSQ；

采用电子束、X射线或EUV进行所述曝光处理。

12.如权利要求1所述的半导体结构的形成方法，其特征在于，形成所述第二掩膜侧墙的工艺包括原子层沉积工艺。

13.如权利要求1所述的半导体结构的形成方法，其特征在于，所述第二掩膜侧墙与所述第一掩膜侧墙的材料相同。

14.如权利要求1所述的半导体结构的形成方法，其特征在于，形成所述第一核心层的步骤中，所述第一核心层具有第一预设宽度，且同一区域的所述第一核心层具有第一预设间距；

形成所述目标图形的步骤中，所述目标图形具有第二预设宽度，且同一区域的所述目标图形具有第二预设间距；

在同一区域中，所述第一预设间距为所述第二预设间距的四倍，且所述第一预设宽度等于所述第二预设宽度与所述第二预设间距之和。

15.如权利要求1所述的半导体结构的形成方法，其特征在于，形成所述第一掩膜侧墙的步骤中，所述第一掩膜侧墙具有第一预设厚度；

形成所述第三掩膜侧墙的步骤中，所述第三掩膜侧墙具有第二预设厚度；

形成所述目标图形的步骤中，所述第一区域目标图形之间具有第一预设间隔，所述第二区域目标图形之间具有第二预设间隔；

所述第一预设厚度等于所述第一预设间隔，所述第二预设厚度等于所述第二预设间隔。

16.如权利要求1所述的半导体结构的形成方法，其特征在于，形成所述第二掩膜侧墙的步骤中，所述第二掩膜侧墙具有第三预设厚度；

形成所述目标图形的步骤中，所述第一区域目标图形之间具有第一预设间隔，所述第二区域目标图形之间具有第二预设间隔；

所述第三预设厚度等于所述第二预设间隔与所述第一预设间隔的差值。

17.如权利要求1所述的半导体结构的形成方法，其特征在于，图形化所述基底后，剩余所述基底用于作为衬底，所述目标图形为鳍部。

18.如权利要求17所述的半导体结构的形成方法，其特征在于，提供基底的步骤中，所述第一区域用于形成核心器件，所述第二区域用于形成输入/输出器件。

19.如权利要求18所述的半导体结构的形成方法，其特征在于，形成所述第二掩膜侧墙的步骤中，所述第二掩膜侧墙具有第三预设厚度；

形成所述目标图形后，还包括：去除所述第四掩膜侧墙，露出所述鳍部顶部；形成保形覆盖所述鳍部的栅介质层，所述第二区域栅介质层的厚度大于所述第一区域栅介质层的厚度，且所述第二区域栅介质层与第一区域栅介质层的厚度之差等于所述第三预设厚度。

20.一种采用如权利要求1至19任一项所述的形成方法所形成的半导体结构。

Images