CN111884657B - 一种采样保持电路及方法 - Google Patents
一种采样保持电路及方法 Download PDFInfo
- Publication number
- CN111884657B CN111884657B CN202010771483.0A CN202010771483A CN111884657B CN 111884657 B CN111884657 B CN 111884657B CN 202010771483 A CN202010771483 A CN 202010771483A CN 111884657 B CN111884657 B CN 111884657B
- Authority
- CN
- China
- Prior art keywords
- holding
- subunit
- sampling
- level shift
- module
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000000034 method Methods 0.000 title claims abstract description 14
- 238000005070 sampling Methods 0.000 claims abstract description 67
- 239000003990 capacitor Substances 0.000 claims abstract description 49
- 230000003321 amplification Effects 0.000 claims abstract description 9
- 238000003199 nucleic acid amplification method Methods 0.000 claims abstract description 9
- 101100033865 Saccharomyces cerevisiae (strain ATCC 204508 / S288c) RFA1 gene Proteins 0.000 claims description 14
- 101100524516 Saccharomyces cerevisiae (strain ATCC 204508 / S288c) RFA2 gene Proteins 0.000 claims description 6
- 238000010586 diagram Methods 0.000 description 20
- 230000000694 effects Effects 0.000 description 4
- 230000009471 action Effects 0.000 description 3
- 238000003491 array Methods 0.000 description 2
- 238000006243 chemical reaction Methods 0.000 description 2
- 239000013256 coordination polymer Substances 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 238000002347 injection Methods 0.000 description 1
- 239000007924 injection Substances 0.000 description 1
- 230000008569 process Effects 0.000 description 1
- 239000000243 solution Substances 0.000 description 1
- 230000007306 turnover Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M1/00—Analogue/digital conversion; Digital/analogue conversion
- H03M1/12—Analogue/digital converters
- H03M1/50—Analogue/digital converters with intermediate conversion to time interval
- H03M1/54—Input signal sampled and held with linear return to datum
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Amplifiers (AREA)
Abstract
本发明提供一种采样保持电路及方法，该方法包括：保持控制模块，包括用于栅压自举的采样保持栅压自举子单元和用于电平移位的电平移位控制单元；编码模块，所述保持控制模块与所述编码模块信号连接；保持电容模块，包括用于信号增益和放大的保持电容模块，所述保持电容模块的输入端与所述保持控制模块信号连接，所述保持电容模块的输出端与差分运放模块信号连接；所述差分运放模块，包括共模基准端和差分输出端，所述共模基准端输入共模信号，所述差分输出端进行输出差分输出信号。采样和保持开关满足线性度的要求，利用电平移位电路实现的高速采样保持电路具有易于实现、面积小和增益可编程的特征，有效的减小了采样保持电路对精度的影响。
Description
技术领域
本发明涉及电子领域，特别是涉及一种采样保持电路及方法。
背景技术
目前，采样保持电路尤其是高速采样保持电路广泛运用到模数转换器中，该转换器在医疗器械、雷达、通信设备等领域大量应用。采样保持电路作为转换器非常关键的结构，极大的制约着系统的速度和精度，主要因素包括开关非线性、时钟馈通效应、电荷注入效应、电容失配、运放的有限增益和带宽等。针对可编程输入范围的采样保持电路，目前常用的架构包括电容翻转式架构和电荷重分配式架构，通过控制采样电容和保持电容的大小实现不同增益放大，但是开关的非线性极大的影响采样保持电路性能，为提高性能，常用的补偿方法有采用多个栅压自举电路实现对开关的控制，但是会极大的增加整个芯片面积，同时很难保证相位的一致性。
发明内容
鉴于以上所述现有技术的缺点，本发明的目的在于提供一种采样保持电路及方法，用于解决现有技术中采样保持电路精度不佳的问题。
为实现上述目的及其他相关目的，本发明提供一种采样保持电路，包括：
保持控制模块，包括用于栅压自举的采样保持栅压自举子单元和用于电平移位的电平移位控制单元；
编码模块，所述保持控制模块与所述编码模块信号连接；
保持电容模块，包括用于信号增益和放大的保持电容模块，所述保持电容模块的输入端与所述保持控制模块信号连接，所述保持电容模块的输出端与差分运放模块信号连接；
所述差分运放模块，包括共模基准端和差分输出端，所述共模基准端输入共模信号，所述差分输出端进行输出差分输出信号。
可选的，所述采样保持栅压自举子单元包括保持栅压自举子单元和采样栅压自举子单元，所述电平移位控制单元包括电平移位保持控制子单元和电平移位采样控制子单元，采样保持栅压自举子单元的输入端输入时钟信号和差分输入信号。
可选的，一采样保持栅压自举子单元的输入端输入时钟信号和正端差分信号，输出端与保持电容模块信号连接；另一采样保持栅压自举子单元的输入端输入时钟信号和负端差分信号，输出端与保持电容模块信号连接。
可选的，所述编码模块的输入端输入增益信号，所述编码模块的输入端与所述保持控制模块信号连接。
可选的，保持电容模块中保持电容阵列与采样保持栅压自举子单元相对应。
可选的，所述电平移位采样控制子单元包括X个采样控制单元Scell，所述电平移位保持控制子单元包括X个保持控制单元Hcell，采样控制单元Scell包括开关MN1、逻辑门BUF1、逻辑门BUF2和电平移位电路LS1和电平移位电路LS2，保持控制单元Hcell包括开关MN1、开关MN2、电容C1、逻辑门BUF1、逻辑门BUF2、电平移位电路LS1和电平移位电路LS2。
一种采样保持方法，包括：
差分输入信号输入保持控制模块，经过采样保持栅压自举子单元、电平移位控制单元和保持电容模块进行采样；
完成采样后的信号经过采样保持栅压自举子单元、电平移位控制单元、保持电容模块以及差分运放模块进行保持并输出差分输出信号。
可选的，所述采样保持栅压自举子单元包括保持栅压自举子单元和采样栅压自举子单元，所述电平移位控制单元包括电平移位保持控制子单元和电平移位采样控制子单元；
差分输入信号经过采样栅压自举子单元、电平移位采样控制子单元和保持电容模块进行采样；
完成采样后的信号经过保持栅压自举子单元、电平移位保持控制子单元、保持电容模块以及差分运放模块进行保持并输出差分输出信号。
可选的，所述电平移位采样控制子单元包括X个采样控制单元Scell，所述电平移位保持控制子单元包括X个保持控制单元Hcell，采样控制单元Scell包括开关MN1、逻辑门BUF1、逻辑门BUF2和电平移位电路LS1和电平移位电路LS2，保持控制单元Hcell包括开关MN1、开关MN2、电容C1、逻辑门BUF1、逻辑门BUF2、电平移位电路LS1和电平移位电路LS2。
可选的，所述保持电容模块用于信号的增益放大，其放大倍数的数学表达为：
N＝(∑Q1<X:1>)/∑Q2<X:1>
其中Q1<X:1>和Q2<X:1>为编码模块输出的逻辑电平值。
如上所述，本发明的采样保持电路及方法，具有以下有益效果：
采样和保持开关满足线性度的要求，利用电平移位电路实现的高速采样保持电路具有易于实现、面积小和增益可编程的特征，有效的减小了采样保持电路对精度的影响。
附图说明
图1显示为本发明实施例的采样保持电路架构示意图。
图2显示为本发明实施例的采样保持电路结构示意图。
图3显示为本发明实施例的采样保持栅压自举子单元和电平移位电路采样保持控制模块示意图。
图4显示为本发明实施例的采样栅压自举子单元示意图。
图5显示为本发明实施例的保持栅压自举子单元示意图。
图6显示为本发明实施例的电平移位采样控制子单元示意图。
图7显示为本发明实施例的电平移位保持控制子单元示意图。
图8显示为本发明实施例的电平移位电路LS1和LS2的示意图。
图9显示为本发明实施例的保持电容模块示意图。
图10显示为本发明实施例的采样保持电路波形示意图。
具体实施方式
在下文的描述中，给出了大量具体的细节以便提供对本发明更为彻底的理解。然而，对于本领域技术人员而言显而易见的是，本发明可以无需一个或多个这些细节而得以实施。在其他的例子中，为了避免与本发明发生混淆，对于本领域公知的一些技术特征未进行描述。
应当理解的是，本发明能够以不同形式实施，而不应当解释为局限于这里提出的实施例。相反地，提供这些实施例将使公开彻底和完全，并且将本发明的范围完全地传递给本领域技术人员。在附图中，为了清楚，层和区的尺寸以及相对尺寸可能被夸大。自始至终相同附图标记表示相同的元件。
为了彻底理解本发明，将在下列的描述中提出详细的步骤以及详细的结构，以便阐释本发明提出的技术方案。本发明的较佳实施例详细描述如下，然而除了这些详细描述外，本发明还可以具有其他实施方式。
请参阅图1，图1是采样保持电路架构示意图，采样保持电路101包括：保持控制模块201/202、编码模块203、保持电容模块204、差分运放模块205，其中采样保持栅压自举子单元和电平移位采样保持控制模块201/202包括采样栅压自举子单元301/302，保持栅压自举子单元303/304，电平移位采样控制子单元305/306，电平移位保持控制子单元307/308。编码模块203包括两个相同的编码模块309/310，保持电容模块204包括两个相同的保持电容模块311/312。在实施过程中，在差分时钟CLK/CLKN和提前相时钟CLKPF的控制下，差分输入信号VIP/VIN依次经过采样栅压自举子单元301/302、电平移位采样控制子单元305/306和采样保持电容阵列311/312下进行采样，其后经过保持栅压自举子单元303/304、电平移位保持控制子单元307/308、采样保持电容阵列311/312和差分运放模块205进行保持并输出差分信号VOP/VON，采样和保持开关满足线性度的要求，利用电平移位电路实现的高速采样保持电路具有易于实现、面积小和增益可编程的特征，有效的减小了采样保持电路对精度的影响。
图2是采样保持电路结构示意图，采样保持电路101结构包括采样保持栅压自举子单元和电平移位采样保持控制模块201/202、编码模块203、保持电容模块204、差分运放模块205，在差分时钟CLK/CLKN、提前相时钟CLKPF和编码模块203的控制下，差分输入信号VIP/VIN依次经过采样保持栅压自举子单元和电平移位采样保持控制模块201/202进行采样和保持，通过保持电容模块204实现不同增益的放大，放大倍数N＝(∑Q1<X:1>)/∑Q2<X:1>，并由差分运放模块205输出采样保持差分信号VOP/VON。
图3是采样保持栅压自举子单元和电平移位电路采样保持控制模块示意图，保持控制模块201/202由采样栅压自举子单元301/302、保持栅压自举子单元303/304、电平移位采样控制子单元305/306和电平移位保持控制子单元307/308构成，其中电平移位采样控制子单元305/306由X个采样控制单元Scell构成，电平移位保持控制子单元307/308由X个保持控制单元Hcell构成。在输入时钟信号CLK/CLKN、编码信号QDEC1<X:1>和QDEC2<X:1>作用下实现对输入差分信号的采样和控制。
图4是采样栅压自举子单元示意图，采样栅压自举子单元301/302由电容C1～C4、晶体管MN1～MN10和MP1～MP3构成，在两个相位相反的时钟信号CLK和CLKN作用下，利用电容C1～C4实现栅极电压的自举通过Z0输出，从而实现对输入信号A0的采样控制。
图5是保持栅压自举子单元示意图，保持栅压自举子单元303/304由电容C3～C4、晶体管MN1～MN10、MP1～MP3和电流源I构成。在两个相位相反的时钟信号CLK和CLKN作用下，利用电容C3～C4实现栅极电压的自举通过Z输出，从而实现保持控制。
图6是电平移位采样控制子单元示意图，电平移位采样控制子单元305/306由X个电平移位采样控制单元Scell构成，每个Scell由开关MN1、逻辑门BUF1、逻辑门BUF2和电平移位电路LS1和电平移位电路LS2构成，在输入信号A1控制逻辑门BUF1和BUF2的作用下，电平移位电路LS1和LS2实现电平转换，将采样栅压自举子单元提供的自举电压Z1和Z2转换为CLKS信号控制采样开关MN1，从而对输入信号A0进行采样。
图7是电平移位保持控制子单元示意图，电平移位保持控制子单元307/308由X个电平移位保持控制单元Hcell构成，每个Hcell由开关MN1、开关MN2、电容C1、逻辑门BUF1、逻辑门BUF2、电平移位电路LS1和电平移位电路LS2构成，在输入信号A1控制逻辑门BUF1和BUF2的作用下，电平移位电路LS1和LS2实现电平转换，将保持栅压自举子单元提供的自举电压Z1和Z2转换为CLKH信号控制保持开关MN1和保持电容C1，从而对采样信号A0进行保持。
图8电平移位电路LS1和LS2的示意图，该电路由晶体管MN1～MN2和MP1～MP4构成，实现对电平的转换，其中输出信号Z和ZN的高低电平分别是VS和GS。
图9是保持电容模块示意图，保持电容模块204由电容阵列CN1～CN(X)、CP1～CP(X)和开关MN1～MN3构成，电容阵列CN1～CN(X)和CP1～CP(X)在编码模块203、和提前相时钟CLKPF的控制下，实现不同倍数的采样并通过ZP和ZN输出。
图10是采样保持电路波形示意图，其中CLK和CLKN是相位相反的时钟信号，CLKPF是时钟信号CLK的提前相时钟，时间差为Δt，当差分输入信号Vid以不同输入幅值Vid(e)作为输入时，通过控制编码模块203实行增益放大，得到相同幅值Vamp的输出信号Vod。
采样和保持开关满足线性度的要求，利用电平移位电路实现的高速采样保持电路具有易于实现、面积小和增益可编程的特征，有效的减小了采样保持电路对精度的影响。
上述实施例仅例示性说明本发明的原理及其功效，而非用于限制本发明。任何熟悉此技术的人士皆可在不违背本发明的精神及范畴下，对上述实施例进行修饰或改变。因此，举凡所属技术领域中具有通常知识者在未脱离本发明所揭示的精神与技术思想下所完成的一切等效修饰或改变，仍应由本发明的权利要求所涵盖。
Claims (9)
1.一种采样保持电路，其特征在于，包括：
保持控制模块，包括用于栅压自举的采样保持栅压自举子单元和用于电平移位的电平移位控制单元；
编码模块，所述保持控制模块与所述编码模块信号连接；
保持电容模块，包括用于信号增益和放大的保持电容模块，所述保持电容模块的输入端与所述保持控制模块信号连接，所述保持电容模块的输出端与差分运放模块信号连接；
所述差分运放模块，包括共模基准端和差分输出端，所述共模基准端输入共模信号，所述差分输出端进行输出差分输出信号；
所述采样保持栅压自举子单元包括用于保持栅压自举的保持栅压自举子单元和用于采样栅压自举的采样栅压自举子单元，所述电平移位控制单元包括用于电平移位保持控制的电平移位保持控制子单元和用于电平移位采样控制的电平移位采样控制子单元，采样保持栅压自举子单元的输入端输入时钟信号和差分输入信号。
2.根据权利要求1所述的采样保持电路，其特征在于，一采样保持栅压自举子单元的输入端输入时钟信号和正端差分信号，输出端与保持电容模块信号连接；另一采样保持栅压自举子单元的输入端输入时钟信号和负端差分信号，输出端与保持电容模块信号连接。
3.根据权利要求1或者2所述的采样保持电路，其特征在于，所述编码模块的输入端输入增益信号，所述编码模块的输入端与所述保持控制模块信号连接。
4.根据权利要求2所述的采样保持电路，其特征在于，保持电容模块中保持电容阵列与采样保持栅压自举子单元相对应。
5.根据权利要求1所述的采样保持电路，其特征在于，所述电平移位采样控制子单元包括X个采样控制单元Scell，所述电平移位保持控制子单元包括X个保持控制单元Hcell，采样控制单元Scell包括开关MN1、开关MN2、逻辑门BUF1、逻辑门BUF2、电平移位电路LS1和电平移位电路LS2，保持控制单元Hcell包括开关MN1、开关MN2、电容C1、逻辑门BUF1、逻辑门BUF2、电平移位电路LS1和电平移位电路LS2，在采样控制单元Scell中，逻辑门BUF1的输出端与电平移位电路LS1的输入端连接，电平移位电路LS1的输出负端连接到开关MN1的栅端，逻辑门BUF2的输出端与电平移位电路LS2的输入端连接，电平移位电路LS2的输出负端连接到开关MN2的栅端，在保持控制单元Hcell中，逻辑门BUF1的输出端与电平移位电路LS1的输入端连接，电平移位电路LS1的输出负端连接到开关MN1的栅端，逻辑门BUF2的输出端与电平移位电路LS2的输入端连接，电平移位电路LS2的输出负端连接到开关MN2的栅端，开关MN1的源端与开关MN2的漏端连接到电容C1的输出负端。
6.一种采样保持方法，其特征在于，包括：
差分输入信号输入保持控制模块，经过采样保持栅压自举子单元、电平移位控制单元和保持电容模块进行采样；
完成采样后的信号经过采样保持栅压自举子单元、电平移位控制单元、保持电容模块以及差分运放模块进行保持并输出差分输出信号；
所述采样保持栅压自举子单元包括用于保持栅压自举的保持栅压自举子单元和用于采样栅压自举的采样栅压自举子单元，所述电平移位控制单元包括用于电平移位保持控制的电平移位保持控制子单元和用于电平移位采样控制的电平移位采样控制子单元，采样保持栅压自举子单元的输入端输入时钟信号和差分输入信号。
7.根据权利要求6所述的采样保持方法，其特征在于，差分输入信号经过采样栅压自举子单元、电平移位采样控制子单元和保持电容模块进行采样；完成采样后的信号经过保持栅压自举子单元、电平移位保持控制子单元、保持电容模块以及差分运放模块进行保持并输出差分输出信号。
8.根据权利要求7所述的采样保持方法，其特征在于，所述电平移位采样控制子单元包括X个采样控制单元Scell，所述电平移位保持控制子单元包括X个保持控制单元Hcell，采样控制单元Scell包括开关MN1、开关MN2、逻辑门BUF1、逻辑门BUF2、电平移位电路LS1和电平移位电路LS2，保持控制单元Hcell包括开关MN1、开关MN2、电容C1、逻辑门BUF1、逻辑门BUF2、电平移位电路LS1和电平移位电路LS2，在采样控制单元Scell中，逻辑门BUF1的输出端与电平移位电路LS1的输入端连接，电平移位电路LS1的输出负端连接到开关MN1的栅端，逻辑门BUF2的输出端与电平移位电路LS2的输入端连接，电平移位电路LS2的输出负端连接到开关MN2的栅端，在保持控制单元Hcell中，逻辑门BUF1的输出端与电平移位电路LS1的输入端连接，电平移位电路LS1的输出负端连接到开关MN1的栅端，逻辑门BUF2的输出端与电平移位电路LS2的输入端连接，电平移位电路LS2的输出负端连接到开关MN2的栅端，开关MN1的源端与开关MN2的漏端连接到电容C1的输出负端。
9.根据权利要求7所述的采样保持方法，其特征在于，所述保持电容模块用于信号的增益放大，其放大倍数的数学表达为：
N＝(∑Q1<X:1>)/∑Q2<X:1>
其中Q1<X:1>和Q2<X:1>为编码模块输出的逻辑电平值。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202010771483.0A CN111884657B (zh) | 2020-08-04 | 2020-08-04 | 一种采样保持电路及方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202010771483.0A CN111884657B (zh) | 2020-08-04 | 2020-08-04 | 一种采样保持电路及方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN111884657A CN111884657A (zh) | 2020-11-03 |
| CN111884657B true CN111884657B (zh) | 2024-03-12 |
Family
ID=73210431
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202010771483.0A Active CN111884657B (zh) | 2020-08-04 | 2020-08-04 | 一种采样保持电路及方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN111884657B (zh) |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN105897271A (zh) * | 2016-03-29 | 2016-08-24 | 中国电子科技集团公司第五十八研究所 | 一种用于流水线模数转换器的高中频采样保持电路 |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4564558B2 (ja) * | 2008-09-19 | 2010-10-20 | 株式会社半導体理工学研究センター | 差動演算増幅回路とそれを用いたパイプライン型ａ／ｄ変換装置 |
-
2020
- 2020-08-04 CN CN202010771483.0A patent/CN111884657B/zh active Active
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN105897271A (zh) * | 2016-03-29 | 2016-08-24 | 中国电子科技集团公司第五十八研究所 | 一种用于流水线模数转换器的高中频采样保持电路 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN111884657A (zh) | 2020-11-03 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| TWI655675B (zh) | 自舉式切換電路 | |
| US7023372B1 (en) | Method and apparatus for segmented, switched analog/digital converter | |
| CN101277112B (zh) | 采用运算放大器共享的低功耗流水线模数转换器 | |
| US10608654B2 (en) | Track and hold circuits for high speed and interleaved ADCS | |
| KR101888103B1 (ko) | 분산형 부트스트랩 스위치 | |
| US8704691B2 (en) | Track-and-hold circuit for analog-to-digital converter with switched capacitor coupling of amplifier stage | |
| EP2401814B1 (en) | Capacitive voltage divider | |
| CN104113341A (zh) | 一种12位中等速率逐次逼近型模数转换器 | |
| CN103346765A (zh) | 一种栅源跟随采样开关 | |
| CN106549669A (zh) | 一种基于单调性电容开关的模数转换器 | |
| CN110690884B (zh) | 一种采用cmos传输门的栅压自举开关电路 | |
| CN112671382A (zh) | 一种栅压自举开关电路 | |
| CN110943726A (zh) | 一种多通道多级并行超高速采样保持电路 | |
| CN1561000B (zh) | 抑制输入共模漂移的流水线结构模数转换器 | |
| CN111884657B (zh) | 一种采样保持电路及方法 | |
| CN111614356B (zh) | 栅压自举采样电路 | |
| CN115421546B (zh) | 电压缓冲器 | |
| CN101546998B (zh) | 一种高精度栅源跟随采样开关 | |
| CN116346111A (zh) | 一种基于pmos管的栅压自举开关电路 | |
| Wang et al. | A 1.2 V 1.0-GS/s 8-bit voltage-buffer-free folding and interpolating ADC | |
| TW202305888A (zh) | 自舉式切換電路 | |
| Macedo et al. | Track and hold for Giga-sample ADC applications using CMOS technology | |
| CN103762985A (zh) | 采样保持电路 | |
| KR100838402B1 (ko) | 부트스트래핑 기법을 이용하는 샘플-앤-홀드 증폭기 및이를 구비하는 ｃｍｏｓ ａ／ｄ 변환기 | |
| CN114374388A (zh) | 一种两步式建立的自举采样开关电路及集成电路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |