CN111757596A - 多层基板用绝缘片、多层基板及多层基板的制造方法 - Google Patents

多层基板用绝缘片、多层基板及多层基板的制造方法 Download PDF

Info

Publication number
CN111757596A
CN111757596A CN202010161360.5A CN202010161360A CN111757596A CN 111757596 A CN111757596 A CN 111757596A CN 202010161360 A CN202010161360 A CN 202010161360A CN 111757596 A CN111757596 A CN 111757596A
Authority
CN
China
Prior art keywords
insulating layer
conductor
film
multilayer substrate
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202010161360.5A
Other languages
English (en)
Inventor
小松圣虎
森田高章
田岛盛一
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
TDK Corp
Original Assignee
TDK Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by TDK Corp filed Critical TDK Corp
Publication of CN111757596A publication Critical patent/CN111757596A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4611—Manufacturing multilayer circuits by laminating two or more circuit boards
    • H05K3/4614—Manufacturing multilayer circuits by laminating two or more circuit boards the electrical connections between the circuit boards being made during lamination
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/03—Use of materials for the substrate
    • H05K1/0313—Organic insulating material
    • H05K1/0353—Organic insulating material consisting of two or more materials, e.g. two or more polymers, polymer + filler, + reinforcement
    • H05K1/036—Multilayers with layers of different types
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/111—Pads for surface mounting, e.g. lay-out
    • H05K1/112—Pads for surface mounting, e.g. lay-out directly combined with via connections
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0296—Conductive pattern lay-out details not covered by sub groups H05K1/02 - H05K1/0295
    • H05K1/0298—Multilayer circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/09—Use of materials for the conductive, e.g. metallic pattern
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/4038—Through-connections; Vertical interconnect access [VIA] connections
    • H05K3/4053—Through-connections; Vertical interconnect access [VIA] connections by thick-film techniques
    • H05K3/4069—Through-connections; Vertical interconnect access [VIA] connections by thick-film techniques for via connections in organic insulating substrates
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4611—Manufacturing multilayer circuits by laminating two or more circuit boards
    • H05K3/4626—Manufacturing multilayer circuits by laminating two or more circuit boards characterised by the insulating layers or materials
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4611—Manufacturing multilayer circuits by laminating two or more circuit boards
    • H05K3/4626—Manufacturing multilayer circuits by laminating two or more circuit boards characterised by the insulating layers or materials
    • H05K3/4632—Manufacturing multilayer circuits by laminating two or more circuit boards characterised by the insulating layers or materials laminating thermoplastic or uncured resin sheets comprising printed circuits without added adhesive materials between the sheets
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • H05K3/4652—Adding a circuit layer by laminating a metal foil or a preformed metal foil pattern
    • H05K3/4655—Adding a circuit layer by laminating a metal foil or a preformed metal foil pattern by using a laminate characterized by the insulating layer
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • H05K3/4682—Manufacture of core-less build-up multilayer circuits on a temporary carrier or on a metal foil
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/03—Use of materials for the substrate
    • H05K1/0313—Organic insulating material
    • H05K1/0353—Organic insulating material consisting of two or more materials, e.g. two or more polymers, polymer + filler, + reinforcement
    • H05K1/0373—Organic insulating material consisting of two or more materials, e.g. two or more polymers, polymer + filler, + reinforcement containing additives, e.g. fillers
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/01—Dielectrics
    • H05K2201/0104—Properties and characteristics in general
    • H05K2201/0129—Thermoplastic polymer, e.g. auto-adhesive layer; Shaping of thermoplastic polymer
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/01—Dielectrics
    • H05K2201/0137—Materials
    • H05K2201/0141—Liquid crystal polymer [LCP]
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/01—Dielectrics
    • H05K2201/0137—Materials
    • H05K2201/0154—Polyimide
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03—Conductive materials
    • H05K2201/0332—Structure of the conductor
    • H05K2201/0388—Other aspects of conductors
    • H05K2201/0394—Conductor crossing over a hole in the substrate or a gap between two separate substrate parts
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09654—Shape and layout details of conductors covering at least two types of conductors provided for in H05K2201/09218 - H05K2201/095
    • H05K2201/09672—Superposed layout, i.e. in different planes
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/06—Lamination
    • H05K2203/068—Features of the lamination press or of the lamination process, e.g. using special separator sheets
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/11—Treatments characterised by their effect, e.g. heating, cooling, roughening
    • H05K2203/1157—Using means for chemical reduction
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/20—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern by affixing prefabricated conductor pattern
    • H05K3/205—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern by affixing prefabricated conductor pattern using a pattern electroplated or electroformed on a metallic carrier

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

本发明提供一种能够使多层基板中的一个基板单元的柱电极与相邻的另一个基板单元的导体配线层的连接良好的多层基板用绝缘片、多层基板及多层基板的制造方法。所述多层基板用绝缘片具有还原剂。

Description

多层基板用绝缘片、多层基板及多层基板的制造方法
技术领域
本发明涉及一种多层基板用绝缘片、多层基板及多层基板的制造方法。
背景技术
作为内置有电容器等无源元件的多层基板，例如已知有下述专利文献1中所示的无源元件内置基板。
在专利文献1中，通孔内的导电膏烧结而一体化的导电性组合物与相邻的导体图案扩散接合。由此，进行相邻的导体图案彼此的层间连接。但是，在该方法中，连接可靠性低。
现有技术文献
专利文献
专利文献1：日本特开2003-332749号公报
发明内容
发明所要解决的技术问题
本发明鉴于这样的实际情况，其目的在于提供一种能够使多层基板中的一个基板单元的柱电极与相邻的另一个基板单元的导体配线层的连接良好的多层基板用绝缘片、多层基板及多层基板的制造方法。
用于解决技术问题的方案
为了实现上述目的，本发明的多层基板用绝缘片具有还原剂。
在本发明中，一个基板单元的导体柱与相邻的另一个基板单元的中间配线层的连接变得良好，而不产生裂纹。作为其原因，由于多层基板用绝缘片中含有还原剂，因此，即使在大气气氛中一并层叠热压，在一并层叠热压时，还原剂也会挥发或分解，能够去除在导体连接膜的表面形成的氧化膜。其结果，认为一并层叠热压时构成导体连接膜的金属容易熔融，不易产生空隙，能够将构成导体连接膜的金属润湿扩展至导体柱的整个表面。
本发明的多层基板用绝缘片优选在所述多层基板用绝缘片的绝缘层中埋设有导体柱。
通过将具有这样的导体柱的多层基板用绝缘片层叠并热压，从而连接电容器等元件与电路的三维电路连接成为可能。
本发明的多层基板用绝缘片优选在所述导体柱的顶面具有导体连接膜，构成所述导体连接膜的金属为选自Sn、Ag、Sn-Ag、Cu-Ag及Sn-Cu中的至少一种。
如上所述，因为构成导体连接膜的金属的熔点比较低，所以一个基板单元的导体柱与相邻的另一个基板单元的中间配线层的连接变得良好。另外，在本发明中，绝缘层中含有还原剂。因此，即使选择上述金属作为构成导体连接膜的金属，在一并层叠热压时，还原剂也会挥发或分解，能够去除在导体连接膜的表面形成的氧化膜。
本发明的多层基板用绝缘片优选所述绝缘层中含有30～200质量ppm的所述还原剂。
由此，能够进一步提高去除氧化膜的效果，并且能够抑制还原剂导致的绝缘层中的孔洞(void)的生成。
本发明的多层基板用绝缘片优选还具有热塑性树脂，在将所述热塑性树脂的熔点设为T1，将所述还原剂的沸点、分解温度或升华温度设为T2，并且将构成所述导体连接膜的金属的熔点设为T3时，
满足T2≤T3＜T1的关系。
由此，通过制造多层基板时的热量，能够使还原剂挥发，同时使构成导体连接膜的金属熔融，并且能够防止因过多的热量而对绝缘层的结构造成损伤。
本发明的多层基板具有：
基板主体，其具有多个绝缘层；
中间配线层，其形成于所述绝缘层之间；和
柱电极，其以与所述中间配线层的一部分电连接的方式，形成于所述绝缘层的内部，
所述绝缘层具有还原剂。
在本发明中，一个基板单元的柱电极与相邻的另一个基板单元的中间配线层的连接变得良好，而不产生裂纹。作为其原因，认为是由于在一并进行层叠热压时，绝缘层中所含的还原剂挥发或分解，能够去除在导体连接膜的表面形成的氧化膜。
本发明的多层基板优选所述中间配线层的一部分与所述柱电极经由导体连接膜电连接，
构成所述导体连接膜的金属为选自Sn、Ag、Sn-Ag、Cu-Ag及Sn-Cu中的至少一种。
如上所述，因为构成导体连接膜的金属的熔点比较低，所以一个基板单元的柱电极与相邻的另一个基板单元的中间配线层的连接变得良好。另外，在本发明中，绝缘层中含有还原剂。因此，即使选择上述金属作为构成导体连接膜的金属，在一并层叠热压时，还原剂也会挥发或分解，能够去除在导体连接膜的表面形成的氧化膜。
本发明的多层基板优选所述绝缘层中包含5～100质量ppm的所述还原剂。
由此，能够进一步提高去除氧化膜的效果，并且能够抑制还原剂导致的绝缘层中的孔洞(void)的生成。
本发明的多层基板优选还具有热塑性树脂，在将所述热塑性树脂的熔点设为T1，将所述还原剂的沸点、分解温度或升华温度设为T2，并且将构成所述导体连接膜的金属的熔点设为T3时，
满足T2≤T3＜T1的关系。
由此，通过制造多层基板时的热量，能够使还原剂挥发，同时使构成导体连接膜的金属熔融，并且能够防止因过多的热量而对绝缘层的结构造成损伤。
本发明的多层基板的制造方法具有：
在第一支承基板的表面形成第一规定图案的第一导体膜的工序；
在一部分所述第一导体膜上形成成为第一柱电极的第一导体柱的工序；
在所述第一导体膜上涂布用于形成第一绝缘层的第一绝缘层用树脂粉的工序；
对所述第一绝缘层用树脂粉进行第一热压，形成第一基板单元的工序；
在第二支承基板的表面形成第二规定图案的第二导体膜的工序；
在一部分所述第二导体膜上形成成为第二柱电极的第二导体柱的工序；
在所述第二导体膜上涂布用于形成第二绝缘层的第二绝缘层用树脂粉的工序；
对所述第二绝缘层用树脂粉进行第二热压，形成第二基板单元的工序；和
对至少包含所述第一基板单元和所述第二基板单元的层叠体一并进行层叠热压而将其接合，
所述第一绝缘层用树脂粉及所述第二绝缘层用树脂粉中的至少一者含有还原剂。
在本发明中，一个基板单元的导体柱与相邻的另一个基板单元的中间配线层的连接变得良好，而不产生裂纹。作为其原因，认为是由于在一并层叠热压时，第一基板单元及第二基板单元中的至少任意一者所含的还原剂挥发或分解，能够去除在导体连接膜的表面形成的氧化膜。
本发明的多层基板的制造方法优选还具有在所述第一导体柱和/或所述第二导体柱的顶面形成导体连接膜的工序，
对包含所述第一基板单元和所述第二基板单元的层叠体进行热压而将其接合时，所述导体连接膜同时与层叠于所述第一基板单元和/或所述第二基板单元上的其他基板单元的下表面上所形成的导体膜连接，
构成所述导体连接膜的金属为选自Sn、Ag、Sn-Ag、Cu-Ag及Sn-Cu中的至少一种。
如上所述，由于构成导体连接膜的金属的熔点比较低，因此，一个基板单元的导体柱与相邻的另一个基板单元的中间配线层的连接变得良好。另外，在本发明中，第一基板单元及第二基板单元中的至少任意一者含有还原剂。因此，即使选择上述金属作为构成导体连接膜的金属，在一并层叠热压时，还原剂也会挥发或分解，从而能够去除在导体连接膜的表面形成的氧化膜。
本发明的多层基板的制造方法优选还具有热塑性树脂，在将所述热塑性树脂的熔点设为T1，将所述还原剂的沸点、分解温度或升华温度设为T2，并且将构成所述导体连接膜的金属的熔点设为T3时，
满足T2≤T3＜T1的关系。
由此，通过制造多层基板时的热量，能够使还原剂挥发，同时使构成导体连接膜的金属熔融，并且能够防止因过多的热量而对绝缘层的结构造成损伤。
本发明的多层基板能够通过上述任一项所述的多层基板的制造方法制得。
附图说明
图1是本发明的一个实施方式的多层基板的概略剖视图。
图2是表示图1所示的多层基板的制造过程的概略剖视图。
图3是表示图2的后续的工序的概略剖视图。
图4是表示图3的后续的工序的概略剖视图。
图5是表示图4的后续的工序的概略剖视图。
图6是表示图5的后续的工序的概略剖视图。
图7是表示图6的后续的工序的概略剖视图。
图8是表示图7的后续的工序的概略剖视图。
图9是表示图8的后续的工序的概略剖视图。
图10是表示图9的后续的工序的概略剖视图。
图11是表示图10的后续的工序的概略剖视图。
图12A是表示实施例1的柱电极与中间配线层的连接部的SEM照片。
图12B是表示实施例2的柱电极与中间配线层的连接部的SEM照片。
图12C是表示参考例1的柱电极与中间配线层的连接部的SEM照片。
图12D是表示比较例1的柱电极与中间配线层的连接部的SEM照片。
图13A是表示实验例1的铜箔的照片。
图13B是表示实验例2的铜箔的照片。
符号的说明：
2…多层基板
4…基板主体
6…绝缘层
6α…绝缘层用树脂粉
8…配线导体膜
8a…表面配线层(导体配线层)
8b…中间配线层(导体配线层)
10…柱电极
10a…导体柱
20…支承基板
22…基底导体膜
24…第一抗蚀膜
26…第二抗蚀膜
26a…通孔
28…导体连接膜
30a～30c…基板单元
40…热压装置
具体实施方式
以下将基于附图所示的实施方式来说明本发明。
第一实施方式
如图1所示，本发明的一个实施方式的多层基板2具有基板主体4。基板主体4具有在Z轴方向上层叠的多个绝缘层6。在层叠方向上相邻的绝缘层6与绝缘层6之间，在X轴方向及Y轴方向上以规定的图案形成有作为导体配线层的中间配线层8b。另外，在位于层叠方向的最外侧的绝缘层6的外表面，在X轴方向及Y轴方向上以规定的图案形成有作为导体配线层的表面配线层8a。
此外，在附图中，Z轴与绝缘层的层叠方向一致，X轴及Y轴与表面配线层8a及中间配线层8b延伸的平面大致平行。X轴、Y轴及Z轴相互大致垂直。
如图1所示，为了将表面配线层8a和中间配线层8b连接(电连接/只要没有特别说明，以下相同)，或者，为了将位于不同层的中间配线层8b相互之间连接，在各绝缘层6形成有在Z轴方向上贯通的通孔，且在其内部埋设有连接用的柱电极10。
各个绝缘层6具有还原成分。本实施方式的绝缘层6例如由热塑性树脂和还原剂构成。
本实施方式的热塑性树脂没有特别限制，但是从高频特性(介电常数、介电损耗角正切)、低吸水率、耐热性(耐回流特性)等观点出发，优选以结晶性聚酯等液晶聚合物(LCP)构成。
LCP的结构没有特别限制。作为LCP的结构，例如可以列举下述化学式(1)所示的结构。
Figure BDA0002405907440000071
本实施方式的绝缘层6含有还原剂。本实施方式的绝缘层6中所含的还原剂没有特别限制。本实施方式的绝缘层6中所含的还原剂例如可以列举具有羧基或醛基的有机化合物等。
作为有机化合物，例如可以列举饱和脂肪酸、不饱和脂肪酸、芳香族羧酸、二羧酸、氧代羧酸或松香等。此外，还原剂可以单独使用一种，或者也可以并用两种以上。
作为饱和脂肪酸，可以列举甲酸、丙酸等。作为不饱和脂肪酸，可以列举油酸、亚油酸等。作为芳香族羧酸，可以列举苯甲酸、邻苯二甲酸、对苯二甲酸、水杨酸等。作为二羧酸，可以列举草酸、丙二酸、戊二酸、富马酸、马来酸等。作为氧代羧酸，可以列举丙酮酸、草酰乙酸等。
在本实施方式中，当绝缘层6中含有LCP时，优选还原剂为芳香族羧酸。由于芳香族羧酸与具有苯环的LCP具有亲和性，因此，能够使之均匀地分布于绝缘层6。
在将还原剂的沸点、分解温度或升华温度设为T2时，T2优选为100～300℃，更优选为200～250℃。因此，还原剂在后述的片材成型热压时不会过度挥发，此外，还原剂在后述的一并层叠热压时的温度下能够挥发，能够发挥去除氧化膜的效果。
本实施方式中，绝缘层6中所含的还原剂优选为选自苯甲酸、邻苯二甲酸、对苯二甲酸及水杨酸中的至少一种以上，更优选为苯甲酸或水杨酸。
此外，苯甲酸的沸点为249℃，邻苯二甲酸的分解温度为210℃，对苯二甲酸的升华温度为300℃，水杨酸的沸点为211℃。
本实施方式的绝缘层6优选含有30～200质量ppm的还原剂，更优选含有50～100质量ppm的还原剂。
通过绝缘层6中的还原剂的含量在上述范围内，能够得到去除氧化膜的效果，并且能够抑制还原剂导致的绝缘层6中的孔洞(void)的生成。
表面配线层8a及中间配线层8b只要具有导电性且容易进行图案加工，就没有特别限制，例如能够由Cu、Ni、Ti、Ag、Al、Au、Zn、Mo或者它们的合金等构成。柱电极10也由与表面配线层8a或中间配线层8b同样的金属(包括合金)构成，但是不一定需要相同。关于表面配线层8a及中间配线层8b，两者由相同的金属构成，但是不一定需要相同。
此外，优选导体连接膜28介于柱电极10与中间配线层8b之间、或者柱电极10与表面配线层8a之间。优选导体连接膜28由熔点比构成表面配线层8a及中间配线层8b或柱电极10的金属低的金属构成。优选构成导体连接膜28的金属的熔点比将绝缘层6通过热压在层叠方向上熔融接合的温度低。在其热压时，同时能够经由导体连接膜28将柱电极10连接于中间配线层10b或表面配线层8a。
作为构成导体连接膜28的金属，没有特别限制。作为构成导体连接膜28的金属，例如为Sn、Ag、Sn-Ag、Cu-Ag、Sn-Cu、Sn-Ni及Sn-Zn等，优选为选自Sn、Ag、Sn-Ag、Cu-Ag及Sn-Cu中的至少一种，更优选为Sn-Ag或Sn-Cu。
在将热塑性树脂的熔点设为T1，将构成导体连接膜28的金属的熔点设为T3时，优选T1、T2及T3满足T2(还原剂的沸点、分解温度或升华温度)≤T3<T1的关系。
因此，在后述的一并层叠热压时，能够使还原剂挥发，同时使构成导体连接膜28的金属熔融，并且能够防止因过多的热量而对绝缘层6的结构造成损伤。
具体而言，T3比T1优选低10～50℃左右，进一步优选低20～40℃左右。
另外，T3比T2优选高0～40℃左右，进一步优选高10～30℃左右。
在本实施方式中，各绝缘层6的Z轴方向的厚度没有特别限制，优选为30～100μm。各绝缘层6的厚度与各柱电极10的Z轴方向的高度对应。表面配线层8a及中间配线层8b的厚度没有特别限制，优选为5～20μm。另外，导体连接膜28的厚度没有特别限制，优选为2～10μm。
另外，各表面配线层8a或中间配线层8b的图案线厚度没有特别限制，优选为10μm，也可以进一步优选为7μm以下。柱电极10的外径也没有特别限制，优选为20μm～100μm，也可以进一步优选为30～60μm。
然后，对图1所示的多层结构的多层基板2的制造方法进行详细地说明。
首先，如图2所示，准备支承基板20。作为支承基板20，没有特别限制，可以列举SUS板等金属板、聚酰亚胺薄膜等树脂片、玻璃环氧基板或其它等的高耐热基板等。作为支承基板20，只要能够进行处理并且具有可以承受由热塑性树脂构成的树脂层的加压温度(熔融温度)的耐热性即可。
优选在支承基板20的表面预先形成基底导体膜22，也可以将与支承基板20分开准备的基底导体膜22粘附于支承基板20的表面。基底导体膜22是在以后的工序中成为用于形成镀膜的籽晶的膜，例如由Cu或铜合金等金属膜构成。
基底导体膜22能够通过溅射等形成于支承基板20的表面，优选通过之后可以与支承基板一同剥离的方法形成。例如，将热塑性的聚酰亚胺基板作为支承基板20，粘贴带有载体的超薄铜箔而使处理性提高，也可以将带有载体的超薄铜箔本身用作带有基底导体膜22的支承基板20。
接着，如图3所示，在支承基板20的基底导体膜22上以规定的图案形成第一抗蚀膜24。
接着，如图4所示，使用规定图案的第一抗蚀膜24，在未被第一抗蚀膜24覆盖的基底导体膜22的表面，例如通过将基底导体膜22用作籽晶的镀覆法，形成配线导体膜8。配线导体膜8为成为图1所示的中间配线层8b的部分，例如通过电解镀铜形成。
接着，如图5所示，在残留有第一抗蚀膜24的状态下，在配线导体膜8的表面以规定图案形成第二抗蚀膜26。在该第二抗蚀膜26上，以形成图1所示的柱电极10的图案形成通孔26a。此外，图5所示的第一抗蚀膜24在去除之后，也可以以规定图案形成第二抗蚀膜26。
接着，如图6所示，在未被第二抗蚀膜26覆盖的配线导体膜8的表面，通过例如电解镀铜法，形成导体柱10a。导体柱10a为在图1中成为柱电极10的部分。
另外，虽然没有图示，但是也可以沿着支承基板20的外周框架形成框体。在以后的工序中，在将用于形成绝缘层6的原料粉涂布于配线导体膜8上时等，框体用于不使原料粉向外侧突出等。框体可以从最终产品去除，也可以残留。
接着，如图7所示，去除图6所示的第一抗蚀膜24及第二抗蚀膜26。其结果，在基底导体膜22的表面残留规定图案的配线导体膜8。配线导体膜8其一部分成为图1所示的表面配线层8a或中间配线层8b，在表面配线层8a或中间配线层8b上连接并残留导体柱10a。
此外，在本实施方式中，优选导体柱10a的外径比配线层8a、8b的厚度小。如上所述，配线层8a、8b的配线层的厚度优选为10μm以下，还可以进一步优选为7μm以下。在电阻不太高的范围内，导体柱10a的外径也没有特别限制。
接着，如图8所示，以覆盖支承基板20的基底导体膜22的表面、中间导体膜8b的表面的方式，涂布绝缘层用树脂粉(多层基板用粉末)6α。涂布方法没有特别限制。作为本实施方式的绝缘层用树脂粉6α的涂布方法，例如可以列举丝网印刷、静电印刷等。此外，通过采用使用丝网制版的静电印刷，即使是不含溶剂等的绝缘层用树脂粉6α，也能够以不会再次飞散的固定的状态容易地仅涂布于规定的部分。
绝缘层用树脂粉6α为用于形成图1所示的绝缘层6的树脂粉，优选为熔点250～350℃的热塑性树脂粉末，例如以LCP粉末构成。
构成LCP粉末的化合物的结构没有特别限制。作为构成LCP粉末的化合物的结构，例如可以列举下述化学式(1)所示的结构。
Figure BDA0002405907440000111
LCP粉末的粒径优选为5～50μm。
在绝缘层用树脂粉6α中除了LCP粉末以外还含有上述的还原剂。绝缘层用树脂粉6α中的还原剂的浓度没有特别限制。在本实施方式中，绝缘层用树脂粉6α中的还原剂的浓度可以通过以对绝缘用树脂粉末进行热处理而形成的片材中含有还原成分30～200质量ppm，更优选为50～100质量ppm的方式采取热处理条件等来确定。
通过以含有还原成分的绝缘用树脂粉末形成片材，片材中也含有还原成分，层叠该片材，由此可以得到去除连接用导体柱10a表面的氧化膜的效果。
接着，如图8所示，将绝缘层用树脂粉6α从Z轴的上方进行热压(片材成型热压)使其熔融，形成图9所示的片状的绝缘层6、即多层基板用绝缘片。片材成型热压时的温度优选为构成绝缘层用树脂粉6α的热塑性树脂的熔点以上的温度、构成绝缘层用树脂粉6α的热塑性树脂的热分解温度以下的温度，进一步优选高于构成绝缘层用树脂粉6α的热塑性树脂的熔点10～50℃左右的温度。另外，片材成型热压时的圧力没有特别限制，只要是能够由绝缘层用树脂粉6α将规定厚度的片状的绝缘层6成型的程度的压力即可。
此外，根据需要，为了实现绝缘层6的上表面的平坦化和为了去除附着于导体柱10a的顶部的多余的绝缘层6等，也可以对绝缘层6的上表面进行抛光处理。作为抛光方法，没有特别限制，可以列举化学机械抛光(CMP)法、磨石抛光法、飞切等方法。
片材成型热压后的片状的绝缘层6中的还原剂的浓度优选为30～200质量ppm，更优选为50～100质量ppm。
通过片材成型热压后的片状的绝缘层6中的还原剂的浓度在上述的范围内，可以得到去除氧化膜的效果，并且能够抑制由还原剂造成的绝缘层6中的孔洞(void)的生成。
此外，片材成型热压前的绝缘层用树脂粉6a中含有还原剂，在片材成型热压时，一部分的还原剂会挥发。因此，与绝缘层用树脂粉6a中的还原剂的浓度相比，片材成型热压后的片状的绝缘层6中的还原剂的浓度更低。
接着，如图10所示，通过在导体柱10a的顶部形成导体连接膜28，能够形成基板单元30a。作为用于在导体柱的顶部形成导体连接膜28的方法，例如可以列举镀覆法、电镀法、化学镀法、DIP法等方法。
导体连接膜28由具有熔点比构成导体柱10a及表面配线层8a(或中间配线层8b)的金属的熔点低的金属构成。
与上述图2～图10所示的制造工序同样地，除了图10所示的基板单元30a以外，例如能够制造图11所示的基板单元30b、30c。此外，对各基板单元30a～30c进行层叠并热压(一并层叠热压)时，图9所示的支承基板20及基底导体膜22被从各基板单元30a～30c中去掉。
如图11所示，这些基板单元30a～30c通过热压装置40而一并层叠热压。此外，虽然未图示，但也可以在基板单元30b与热压装置之间设置导体箔，并且将基板单元30a～30c与导体箔一起层叠。导体箔例如由与构成配线层8a、8b的金属同样的金属构成，例如由铜箔构成。也可以将导体箔层叠于层叠方向的最上部，通过蚀刻等进行图案化，构成表面配线层。
一并层叠热压时，在层叠方向上相邻的绝缘层6彼此热融合，并且形成低熔点的导体连接膜28，将导体柱10a与中间配线层8b连接，并且将导体柱10a与导体箔连接。一并层叠热压时的温度优选为构成绝缘层6的热塑性树脂的熔点以下的温度，优选比导体连接膜28的熔点高。
这样能够制造图1所示的多层基板2。
当使用Sn、Ag、Sn-Ag、Cu-Ag、Sn-Cu、Sn-Ni、Sn-Zn等作为构成导体连接膜28的金属时，在导体连接膜28的表面形成氧化膜。另外，即使在未形成导体连接膜28的情况下，在导体柱10a由Cu等构成时，在导体柱10a的暴露于空气的表面部分也形成氧化膜。
这样在导体连接膜28的表面形成氧化膜时，一并层叠热压时构成导体连接膜28的金属不易熔融，另外，也会产生空隙，难以将构成导体连接膜28的金属润湿扩展至导体柱10a的整个表面。其结果，会有使导体柱10a与导体配线层的连接变得不充分的倾向。
另外，即使在未形成导体连接膜28的情况下，在导体柱10a由Cu等构成时，如果在导体柱10a的暴露于空气的表面部分形成有氧化膜，则会使导体柱10a与导体配线层的连接变得不充分。
为了去除该氧化膜，考虑在一并层叠热压时，通过甲酸等形成还原气氛。但是，在一并层叠热压时，由于为了防止层间的空气残渣造成的孔洞需要在真空中进行，因此，不能形成还原气氛。
另外，考虑了涂布助焊剂，去除氧化膜。但是，由于有残渣的影响，因此，要求尽可能避免使用助焊剂。
在本实施方式中，绝缘层用树脂粉6α中含有还原剂。因此，即使在大气气氛中进行一并层叠热压，在一并层叠热压时，还原剂也会挥发或分解，能够去除在导体连接膜28的表面形成的氧化膜。
其结果，在一并层叠热压时，构成导体连接膜28的金属容易熔融，另外，不易产生空隙，能够将构成导体连接膜28的金属润湿扩展至导体柱10a的整个表面，导体柱10a与导体配线层的连接变得良好。此外，在本实施方式中，即使在导体柱10a上不涂布助焊剂也能够得到良好的连接。
进一步，在本实施方式中，导体连接膜28的熔点比配线膜8a、8b的熔点低，一并层叠热压时的温度为绝缘层6的热塑性树脂的熔点以下的温度，并且比导体连接膜28的熔点高。
通过这样构成，使得同时进行构成基板单元30a～30c的热塑性树脂彼此的接合和在层叠方向上相邻的基板单元30a～30c的配线膜8a、8b与导体柱10a的连接变得容易。
另外，在将热塑性树脂的熔点设为T1，将还原剂的沸点、分解温度或升华温度设为T2，并且将构成导体连接膜28的金属的熔点设为T3时，优选T1、T2及T3满足T2≤T3＜T1的关系。由此，在一并层叠热压时，能够使还原剂挥发，同时使构成导体连接膜28的金属熔融，并且能够防止因过多的热量而对绝缘层6的结构造成损伤。
另外，在本实施方式的多层基板2中，在基板主体4的内部具有贯通绝缘层6的柱电极10。通过多层基板2具有柱电极10，从而连接柱电极和电路的三维电路连接成为可能。
另外，本实施方式所涉及的多层基板的制造方法中，如图11所示，可以同时进行构成基板单元30a～30c的绝缘层6彼此的热融合接合和在层叠方向上相邻的基板单元30a～30c的配线膜8a、8b与导体柱10a的连接。其结果，使多层基板2的制造变得容易。
此外，本发明不限于上述实施方式，可以在本发明的范围内进行各种改变。
例如，也可以预先准备电容器或电感器，将其嵌入图1所示的多层基板2的内部。另外，也可以与图1所示的多层基板2同时制造电容器或电感器。
例如，在上述实施方式中，如图11所示，同时进行了构成基板单元30a～30c的绝缘层6彼此的热融合接合和在层叠方向上相邻的基板单元30a～30c的配线膜8a、8b与导体柱10a的连接，但也可以预先准备多个由进行了树脂层彼此的热融合接合和在层叠方向上相邻的配线膜与导体柱的连接的两个基板单元构成的一组层叠基板单元，将它们层叠而作为多层基板。这样将层叠基板单元层叠时的热压也包含在一并层叠热压中。
例如，在上述实施方式中，使用含有还原剂的绝缘层用树脂粉6α，但在片状的绝缘层6中含有还原剂的时机没有特别限制。例如，在将片状的绝缘层6成型，一并层叠热压之前，也可以在片状的绝缘层6中添加还原剂。在片状的绝缘层6中添加了还原剂的情况下，优选包含后添加的还原剂，片状的绝缘层6中的还原剂的浓度在上述范围内。
例如，在上述实施方式中，将三个基板单元30a～30c一并进行了层叠，但一并层叠的基板单元的数量没有特别限制，例如能够层叠10～50层的基板单元。
实施例
(实施例1)
如图2所示，准备预先形成有基底导体膜22的支承基板20，如图3所示，在支承基板20的基底导体膜22上以规定图案形成第一抗蚀膜24。
接着，如图4所示，使用规定图案的第一抗蚀膜24，在未被第一抗蚀膜24覆盖的基底导体膜22的表面，通过将基底导体膜22用作籽晶的电解镀铜，形成配线导体膜8。
接着，如图5所示，在残留有第一抗蚀膜24的状态下，在配线导体膜8的表面以规定图案形成第二抗蚀膜26。在该第二抗蚀膜26上以形成柱电极10的图案形成了通孔26a。
接着，如图6所示，在未被第二抗蚀膜26覆盖的配线导体膜8的表面通过电解镀铜法形成了导体柱10a。
接着，如图7所示，去除第一抗蚀膜24及第二抗蚀膜26，在基底导体膜22的表面形成了规定图案的配线导体膜8。
接着，如图8所示，以覆盖支承基板20的基底导体膜的表面、表面导体膜或中间导体膜的表面的方式，通过静电印刷法涂布绝缘层用树脂粉6α。
在绝缘层用树脂粉6α中，含有下述化学式(1)所示的LCP粉末、和作为还原剂的苯甲酸及水杨酸。
Figure BDA0002405907440000151
绝缘层用树脂粉6α中的作为还原剂的苯甲酸及水杨酸的浓度如表1所述。
接着，将绝缘层用树脂粉6α从Z轴的上方进行热压(片材成型热压)使其熔融，形成片状的绝缘层6、即多层基板用绝缘片。片材成型热压时的温度为350℃，圧力为2MPa。
片材成型热压之后的片状的绝缘层6中的还原剂的浓度如表1所述。
接着，通过在导体柱10a的顶部形成导体连接膜28，形成了基板单元30a。此外，将Sn-Ag镀层作为导体连接膜28。
与上述的制造工序同样地再制造两个基板单元30b、30c。此外，在对各基板单元30a～30c进行层叠并热压(一并层叠热压)时，支承基板20及基底导体膜22从各基板单元30a～30c中去掉。
从这些基板单元30a～30c中去掉支承基板20及基底导体膜22，通过热压装置一并层叠热压。
一并层叠热压时的温度为300℃。
这样制造了图1所示的多层基板2。
多层基板2的绝缘层6中的苯甲酸及水杨酸的浓度如表1所述。
<还原剂的浓度的测定方法>
多层基板用绝缘片中的绝缘层及多层基板中的绝缘层均通过P&T-GC-MS(吹扫捕集·气相色谱·质谱)法测定。各条件如下所述。
吹扫捕集的条件如下所述。
样品加热器(样品吹扫)温度：300℃
热提取(样品吹扫)时间：15分钟
烘箱温度：230℃
针头温度：300℃
转移温度：250℃
吸附剂：石英棉(-60℃)
气相色谱的条件如下所述。
使用柱：J&W DB-5ms
Figure BDA0002405907440000161
df
柱温度：在40℃下保持3分钟之后，以10℃/分钟升温，在300℃下保持15分钟。
载气：He 2mL/min(分流比100:1)
界面温度：300℃
质谱的条件如下所述。
Scan模式
扫描质量范围：33-500
EM电圧：0.86kV
<连接部的观察>
对于得到的多层基板，通过显微镜观察柱电极与中间配线层的连接部，检查连接的状态。将良好的情况设为A，将稍微不良的情况设为B，将不良的情况设为C。将结果示于表1中。
(实施例2、参考例1、比较例1)
如表1所示，改变多层基板用绝缘片中的绝缘层及多层基板中的绝缘层中的苯甲酸及水杨酸的浓度，除此以外，与实施例1同样地制作多层基板，进行连接部的观察。
图12A是表示实施例1的柱电极与中间配线层的连接部的SEM照片，图12B是表示实施例2的柱电极与中间配线层的连接部的SEM照片，图12C是表示参考例1的柱电极与中间配线层的连接部的SEM照片，图12D是表示比较例1的柱电极与中间配线层的连接部的SEM照片。
[表1]
Figure BDA0002405907440000171
根据图12A及图12B能够确认，在实施例1及实施例2中，多层基板的柱电极与导体配线层在由Cu-Sn合金制成的Cu-Sn接合层良好地连接。这被认为是由于多层基板用绝缘片中含有42质量ppm以上的还原剂，因此，在一并层叠热压时，导体连接膜的氧化膜被去除，其结果，构成导体连接膜的金属即Sn容易熔融，能够将Sn润湿扩展至导体柱的整个表面。
(实验例1)
仅将180mm见方的Cu箔在350℃下加热30分钟。将表示结果的照片示于图13A中。
(实验例2)
除了在Cu箔的中央部放置含有还原成分的粉末以外，与实验例1同样地加热Cu箔。将表示结果的照片示于图13B中。
根据图13A能够确认，Cu箔几乎整个表面由于氧化而变色。与之相对，在图13B中不能确认由于氧化导致的变色。这被认为是还原剂产生的还原效果。另外，也确认了不仅添加了还原剂的部分具有还原效果，还对Cu箔的整个表面具有还原效果。这被认为是由于还原剂挥发，从而能够对Cu箔的整个表面赋予还原效果。

Claims (13)

1.一种多层基板用绝缘片，其中，
具有绝缘层，
所述绝缘层具有还原剂。
2.根据权利要求1所述的多层基板用绝缘片，其中，
在所述多层基板用绝缘片的绝缘层中埋设有导体柱。
3.根据权利要求2所述的多层基板用绝缘片，其中，
在所述导体柱的顶面具有导体连接膜，
构成所述导体连接膜的金属为选自Sn、Ag、Sn-Ag、Cu-Ag及Sn-Cu中的至少一种。
4.根据权利要求1～3中任一项所述的多层基板用绝缘片，其中，所述绝缘层中含有30～200质量ppm的所述还原剂。
5.根据权利要求3所述的多层基板用绝缘片，其中，
还具有热塑性树脂，在将所述热塑性树脂的熔点设为T1，将所述还原剂的沸点、分解温度或升华温度设为T2，并且将构成所述导体连接膜的金属的熔点设为T3时，
满足T2≤T3＜T1的关系。
6.一种多层基板，其中，
所述多层基板具有：
基板主体，其具有多个绝缘层；
中间配线层，其形成于所述绝缘层之间；和
柱电极，其以与所述中间配线层的一部分电连接的方式，形成于所述绝缘层的内部，
所述绝缘层具有还原剂。
7.根据权利要求6所述的多层基板，其中，
所述中间配线层的一部分与所述柱电极经由导体连接膜电连接，
构成所述导体连接膜的金属为选自Sn、Ag、Sn-Ag、Cu-Ag及Sn-Cu中的至少一种。
8.根据权利要求6或7所述的多层基板，其中，
所述绝缘层中含有5～100质量ppm的所述还原剂。
9.根据权利要求7所述的多层基板，其中，
还具有热塑性树脂，在将所述热塑性树脂的熔点设为T1，将所述还原剂的沸点、分解温度或升华温度设为T2，并且将构成所述导体连接膜的金属的熔点设为T3时，
满足T2≤T3＜T1的关系。
10.一种多层基板的制造方法，其中，
具有：
在第一支承基板的表面形成第一规定图案的第一导体膜的工序；
在一部分所述第一导体膜上形成成为第一柱电极的第一导体柱的工序；
在所述第一导体膜上涂布用于形成第一绝缘层的第一绝缘层用树脂粉的工序；
对所述第一绝缘层用树脂粉进行第一热压，形成第一基板单元的工序；
在第二支承基板的表面形成第二规定图案的第二导体膜的工序；
在一部分所述第二导体膜上形成成为第二柱电极的第二导体柱的工序；
在所述第二导体膜上涂布用于形成第二绝缘层的第二绝缘层用树脂粉的工序；
对所述第二绝缘层用树脂粉进行第二热压，形成第二基板单元的工序；和
对至少包含所述第一基板单元和所述第二基板单元的层叠体一并进行层叠热压而将其接合，
所述第一绝缘层用树脂粉及所述第二绝缘层用树脂粉中的至少一者含有还原剂。
11.根据权利要求10所述的多层基板的制造方法，其中，
所述制造方法还具有在所述第一导体柱和/或所述第二导体柱的顶面形成导体连接膜的工序，
对包含所述第一基板单元和所述第二基板单元的层叠体进行热压而将其接合时，所述导体连接膜同时与层叠于所述第一基板单元和/或所述第二基板单元上的其他基板单元的下表面上所形成的导体膜连接，
构成所述导体连接膜的金属为选自Sn、Ag、Sn-Ag、Cu-Ag及Sn-Cu中的至少一种。
12.根据权利要求11所述的多层基板的制造方法，其中，
还具有热塑性树脂，在将所述热塑性树脂的熔点设为T1，所述还原剂的沸点、分解温度或升华温度设为T2，并且将构成所述导体连接膜的金属的熔点设为T3时，
满足T2≤T3＜T1的关系。
13.一种多层基板，其中，
通过权利要求10～12中任一项所述的多层基板的制造方法制得。
CN202010161360.5A 2019-03-29 2020-03-10 多层基板用绝缘片、多层基板及多层基板的制造方法 Pending CN111757596A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2019068661A JP7238548B2 (ja) 2019-03-29 2019-03-29 多層基板用絶縁シート、多層基板および多層基板の製造方法
JP2019-068661 2019-03-29

Publications (1)

Publication Number Publication Date
CN111757596A true CN111757596A (zh) 2020-10-09

Family

ID=72604473

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202010161360.5A Pending CN111757596A (zh) 2019-03-29 2020-03-10 多层基板用绝缘片、多层基板及多层基板的制造方法

Country Status (3)

Country Link
US (1) US11546989B2 (zh)
JP (1) JP7238548B2 (zh)
CN (1) CN111757596A (zh)

Citations (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04346494A (ja) * 1991-05-24 1992-12-02 Matsushita Electric Ind Co Ltd 多層プリント配線板の製造方法
US5440805A (en) * 1992-03-09 1995-08-15 Rogers Corporation Method of manufacturing a multilayer circuit
JPH10294568A (ja) * 1997-04-17 1998-11-04 Ibiden Co Ltd 多層プリント配線板
JP2001284817A (ja) * 2000-03-28 2001-10-12 Matsushita Electric Works Ltd フェノール樹脂積層板及びその製造方法
JP2003332749A (ja) * 2002-01-11 2003-11-21 Denso Corp 受動素子内蔵基板、その製造方法及び受動素子内蔵基板形成用素板
JP2004083762A (ja) * 2002-08-27 2004-03-18 Matsushita Electric Works Ltd 熱硬化性樹脂組成物、プリプレグ、金属張り積層板、プリント配線板、多層プリント配線板
JP2005197305A (ja) * 2003-12-26 2005-07-21 Toshiba Corp 電子回路の製造方法
JP2008050673A (ja) * 2006-08-28 2008-03-06 Toyota Motor Corp めっき処理方法及びファインピッチ配線基板の製造方法
JP4073945B1 (ja) * 2007-01-12 2008-04-09 新光電気工業株式会社 多層配線基板の製造方法
JP2009298951A (ja) * 2008-06-16 2009-12-24 Denso Corp 導電性接着剤およびそれを用いた部材の接続方法
JP2010010239A (ja) * 2008-06-25 2010-01-14 Kyocera Corp 配線基板およびその製造方法
CN103270120A (zh) * 2011-10-19 2013-08-28 古河电气工业株式会社 绝缘涂料、绝缘电线、及绝缘电线的制造方法
CN103404239A (zh) * 2011-02-15 2013-11-20 株式会社村田制作所 多层配线基板及其制造方法
KR20140047953A (ko) * 2012-10-15 2014-04-23 삼성전기주식회사 다층 인쇄회로기판 및 그 제조 방법
WO2018079198A1 (ja) * 2016-10-28 2018-05-03 株式会社村田製作所 樹脂回路基板

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4882377A (en) * 1988-09-21 1989-11-21 Dow Corning Corporation Low-viscosity pressure-adherent silicone elastomer compositions
EP0791960A3 (en) * 1996-02-23 1998-02-18 Matsushita Electric Industrial Co., Ltd. Semiconductor devices having protruding contacts and method for making the same
JP2003324280A (ja) * 2002-05-07 2003-11-14 Denso Corp プリント基板の製造方法
JP2006108211A (ja) * 2004-10-01 2006-04-20 North:Kk 配線板と、その配線板を用いた多層配線基板と、その多層配線基板の製造方法
US8188375B2 (en) * 2005-11-29 2012-05-29 Tok Corporation Multilayer circuit board and method for manufacturing the same
US8057870B2 (en) * 2006-05-04 2011-11-15 Lg Chem, Ltd. Composition for forming gate insulating layer of organic thin-film transistor and organic thin film transistor using the same
JP5015740B2 (ja) * 2007-11-28 2012-08-29 矢崎総業株式会社 ハロゲンフリー樹脂組成物、絶縁電線及びワイヤハーネス

Patent Citations (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04346494A (ja) * 1991-05-24 1992-12-02 Matsushita Electric Ind Co Ltd 多層プリント配線板の製造方法
US5440805A (en) * 1992-03-09 1995-08-15 Rogers Corporation Method of manufacturing a multilayer circuit
JPH10294568A (ja) * 1997-04-17 1998-11-04 Ibiden Co Ltd 多層プリント配線板
JP2001284817A (ja) * 2000-03-28 2001-10-12 Matsushita Electric Works Ltd フェノール樹脂積層板及びその製造方法
JP2003332749A (ja) * 2002-01-11 2003-11-21 Denso Corp 受動素子内蔵基板、その製造方法及び受動素子内蔵基板形成用素板
JP2004083762A (ja) * 2002-08-27 2004-03-18 Matsushita Electric Works Ltd 熱硬化性樹脂組成物、プリプレグ、金属張り積層板、プリント配線板、多層プリント配線板
JP2005197305A (ja) * 2003-12-26 2005-07-21 Toshiba Corp 電子回路の製造方法
JP2008050673A (ja) * 2006-08-28 2008-03-06 Toyota Motor Corp めっき処理方法及びファインピッチ配線基板の製造方法
JP4073945B1 (ja) * 2007-01-12 2008-04-09 新光電気工業株式会社 多層配線基板の製造方法
JP2009298951A (ja) * 2008-06-16 2009-12-24 Denso Corp 導電性接着剤およびそれを用いた部材の接続方法
JP2010010239A (ja) * 2008-06-25 2010-01-14 Kyocera Corp 配線基板およびその製造方法
CN103404239A (zh) * 2011-02-15 2013-11-20 株式会社村田制作所 多层配线基板及其制造方法
CN103270120A (zh) * 2011-10-19 2013-08-28 古河电气工业株式会社 绝缘涂料、绝缘电线、及绝缘电线的制造方法
KR20140047953A (ko) * 2012-10-15 2014-04-23 삼성전기주식회사 다층 인쇄회로기판 및 그 제조 방법
WO2018079198A1 (ja) * 2016-10-28 2018-05-03 株式会社村田製作所 樹脂回路基板

Also Published As

Publication number Publication date
US11546989B2 (en) 2023-01-03
US20200315008A1 (en) 2020-10-01
JP7238548B2 (ja) 2023-03-14
JP2020167335A (ja) 2020-10-08

Similar Documents

Publication Publication Date Title
KR102270959B1 (ko) 금속 소결 필름 조성물
KR100553635B1 (ko) 동시 가열되는 세라믹 커패시터 및 인쇄 회로 기판용세라믹 커패시터를 형성하는 방법
KR102229384B1 (ko) 다층 전자 기판의 z-축 상호 연결 구조물
CN102098883A (zh) 用于制造基板的载体以及使用该载体制造基板的方法
TWI600097B (zh) Manufacturing method of package substrate for mounting semiconductor device, package substrate for mounting semiconductor device, and semiconductor package
JP2003086944A (ja) 多層配線回路基板の製造方法
KR20190113941A (ko) 금속 도전층의 마감 방법
JP7238548B2 (ja) 多層基板用絶縁シート、多層基板および多層基板の製造方法
JP2012182390A (ja) リジッドフレキシブル基板およびその製造方法
JP3359540B2 (ja) 多層プリント配線基板の製造方法
JPH11298105A (ja) ビアホール充填型プリント基板およびその製造方法
JPH11103165A (ja) 多層配線基板及びその製造方法
JP2013247339A (ja) 電子部品モジュールの製造方法
US11445605B2 (en) Printed wiring board, multilayer printed wiring board and method for manufacturing printed wiring board
JP2000223836A (ja) 多層配線基板およびその製造方法
JP4200664B2 (ja) 積層基板およびその製造方法
JP3550281B2 (ja) 配線基板およびその製造方法
JP5526818B2 (ja) プリント配線板
JPWO2017026195A1 (ja) キャパシタ内蔵基板の製造方法
JP3462057B2 (ja) 積層装置およびそれを用いた配線基板の製造方法
JPH1154865A (ja) 多層配線基板およびその製造方法
JPH10190243A (ja) 多層プリント配線板積層装置
JP2931565B2 (ja) 配線基板およびその製造方法
JPH11103142A (ja) 配線基板およびその製造方法
JPH1051087A (ja) 配線基板およびその製造方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination