CN111710653A - 一种多芯片混合封装抗发热、磁场的方法 - Google Patents

一种多芯片混合封装抗发热、磁场的方法 Download PDF

Info

Publication number
CN111710653A
CN111710653A CN202010517060.6A CN202010517060A CN111710653A CN 111710653 A CN111710653 A CN 111710653A CN 202010517060 A CN202010517060 A CN 202010517060A CN 111710653 A CN111710653 A CN 111710653A
Authority
CN
China
Prior art keywords
tube shell
chip
carrier plate
glue
chips
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202010517060.6A
Other languages
English (en)
Inventor
李威
韩金龙
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Gewu Sensing Shenzhen Technology Co ltd
Original Assignee
Gewu Sensing Shenzhen Technology Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Gewu Sensing Shenzhen Technology Co ltd filed Critical Gewu Sensing Shenzhen Technology Co ltd
Priority to CN202010517060.6A priority Critical patent/CN111710653A/zh
Publication of CN111710653A publication Critical patent/CN111710653A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/29—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the material, e.g. carbon
    • H01L23/293—Organic, e.g. plastic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
    • H01L23/3737—Organic materials with or without a thermoconductive filler
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/552—Protection against radiation, e.g. light or electromagnetic waves
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0655—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00 the devices being arranged next to each other

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Health & Medical Sciences (AREA)
  • Electromagnetism (AREA)
  • Toxicology (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)

Abstract

本发明公开了一种多芯片混合封装抗发热、磁场的方法，涉及一种芯片领域，包括如下步骤：步骤一：将多个芯片贴放在载板或管壳上；步骤二：将第一胶水涂抹在载板或管壳中；步骤三：将载板或管壳放在烤箱中烘烤；步骤四：将载板或管壳放置到离子清洗机中清洗；步骤五：将步骤四中得到载板或管壳上的芯片放置到键合机的加热平台上，先将芯片和芯片之间采用自动植球，然后使用金属线进行各芯片和芯片之间的键合，最后使用金属线将芯片和载板或管壳进行电性连接；步骤六：在步骤五中得到的载板或管壳中的芯片与芯片之间使用有机环氧树脂筑起围坝；步骤七：在围坝和芯片之间填充第二胶水；步骤八：将步骤七中得到的产品放入烤箱中烘烤。

Description

一种多芯片混合封装抗发热、磁场的方法
技术领域
本发明涉及一种芯片领域，特别涉及一种多芯片混合封装抗发热、磁场的方法。
背景技术
1)单一的芯片封装功能单一，集成密度低，且如需多种功能就需采用多个不同的封装模块，会占用很大的地方，增加尺寸和封装重量；2)为了解决单一的芯片集成度和功能不够完善的问题，需把多个高集成度、高性能、高可靠性的芯片封装在一处以达到更高更丰富的功能并减小最终封装件及系统的尺寸和重量、减少故障提高可靠性、使用更短和负载更轻的信号线增加速度并使系统具有良好的热性能；3)随着多芯片的封装于一处，芯片之间会因为产生热量与磁场而相互影响。
发明内容
本发明解决的技术问题是提供一种能够制作高集成度、高性能、高可靠性且不受热量和磁场影响的多芯片混合封装的多芯片混合封装抗发热、磁场的方法。
本发明解决其技术问题所采用的技术方案是：一种多芯片混合封装抗发热、磁场的方法，包括如下步骤：
步骤一：确认芯片的贴放形式并将多个芯片贴放在载板或管壳上得到贴芯片的载板或管壳；
步骤二：将第一胶水涂抹在步骤一中得到的贴芯片的载板或管壳中，使得芯片贴合在载板或管壳上得到贴片好的载板或管壳；
步骤三：将步骤二中得到的贴片好的载板或管壳放在烤箱中烘烤得到第一胶水凝固的载板或管壳；
步骤四：将步骤三中的得到的第一胶水凝固的载板或管壳放置到离子清洗机中清洗去除异物或污染得到清洁的载板或管壳，便于步骤五中更好的键合；
步骤五：将步骤四中得到的清洁的载板或管壳上的芯片放置到键合机的加热平台上，先将芯片和芯片之间采用自动植球，然后使用金属线进行各芯片和芯片之间的键合，最后使用金属线将芯片和载板或管壳进行电性连接得到电性连接的载板或管壳；
步骤六：在步骤五中得到的电性连接的载板或管壳中的芯片与芯片之间使用有机环氧树脂筑起围坝，得到含有围坝的载板或管壳，所述围坝可以起到分离隔绝作用，使不同的芯片划分不同的位置区域，可以避免因建模造成的时间过长和成本过高而引起的对研发形成的等待周期过长，所述围坝可以吸收或阻隔各器件间热量与磁场辐射，从而避免了因热量和磁场的传递所引起的对不同芯片间的功能性的影响；
步骤七：在步骤六中得到的含有围坝的载板或管壳上的围坝和芯片之间填充第二胶水得到封装完成的产品，填充的第二胶水可以吸收或阻隔各器件间热量与磁场辐射，从而避免了因热量和磁场的传递所引起的对不同芯片间的功能性的影响，同时因第二胶水具有软质弹性的功能，所以对内部可以起到对产品抗震保护的作用，载板或管壳内部采用第二胶水封闭保护，可以起到减少因外部环境的变化产生的干扰。
步骤八：将步骤七中得到的封装完成的产品放入烤箱中烘烤。
进一步的是：所述步骤三中烘烤的温度为245-255°。
进一步的是：所述步骤三中的烘烤时间为60min±10min。
进一步的是：所述步骤八中烘烤的温度为150-155°。
进一步的是：所述步骤八中的烘烤时间为30min±10min。
本发明的有益效果是：本发明能够制作高集成度、高性能、高可靠性且不受热量和磁场影响的多芯片混合封装，所述围坝可以起到分离隔绝作用，使不同的芯片划分不同的位置区域，可以避免因建模造成的时间过长和成本过高而引起的对研发形成的等待周期过长，所述围坝可以吸收或阻隔各器件间热量与磁场辐射，从而避免了因热量和磁场的传递所引起的对不同芯片间的功能性的影响；因第二胶水具有软质弹性的功能，所以对内部可以起到对产品抗震保护的作用，载板或管壳内部采用第二胶水封闭保护，可以起到减少因外部环境的变化产生的干扰。
附图说明
图1为使用多芯片混合封装抗发热、磁场的方法制作的产品的结构示意图；
图中标记为：1、第一胶水；2、芯片；3、围坝；4、金属线；5、第二胶水；6、载板或管壳。
具体实施方式
下面结合附图和具体实施方式对本发明进一步说明。
如图1所示，一种多芯片混合封装抗发热、磁场的方法，包括如下步骤：
步骤一：确认芯片2的贴放形式并将多个芯片2贴放在载板或管壳6上得到贴芯片的载板或管壳，所述芯片2的贴放形式可以是水平并列贴放、垂直方向叠加贴放或水平与垂直的混合贴放，本实施案例中选用水平与垂直的混合贴放形式；
步骤二：将第一胶水1涂抹在步骤一中得到的贴芯片的载板或管壳中，使得芯片2贴合在载板或管壳6上得到贴片好的载板或管壳；
步骤三：将步骤二中得到的贴片好的载板或管壳放在烤箱中烘烤得到第一胶水凝固的载板或管壳；
步骤四：将步骤三中的得到的第一胶水凝固的载板或管壳放置到离子清洗机中清洗去除异物或污染得到清洁的载板或管壳，便于步骤五中更好的键合；
步骤五：将步骤四中得到的清洁的载板或管壳上的芯片2放置到键合机的加热平台上，先将芯片和芯片之间采用自动植球，然后使用金属线4进行各芯片和芯片之间的键合，最后使用金属线4将芯片和载板或管壳6进行电性连接得到电性连接的载板或管壳，所述金属线4可以是铜线或银线，本实施案例中选用铜线。
步骤六：在步骤五中得到的电性连接的载板或管壳中的芯片2与芯片2之间使用有机环氧树脂筑起围坝3，得到含有围坝的载板或管壳，所述围坝3可以起到分离隔绝作用，使不同的芯片2划分不同的位置区域，可以避免因建模造成的时间过长和成本过高而引起的对研发形成的等待周期过长，所述围坝3可以吸收或阻隔各器件间热量与磁场辐射，从而避免了因热量和磁场的传递所引起的对不同芯片2间的功能性的影响；
步骤七：在步骤六中得到的含有围坝的载板或管壳上的围坝3和芯片2之间填充第二胶水5得到封装完成的产品，填充的第二胶水5可以吸收或阻隔各器件间的热量与磁场辐射，从而避免了因热量和磁场的传递所引起的对不同芯片2间的功能性的影响，同时因第二胶水5具有软质弹性的功能，所以对内部可以起到对产品抗震保护的作用，载板或管壳6内部采用第二胶水5封闭保护，可以起到减少因外部环境的变化产生的干扰。
步骤八：将步骤七中得到的封装完成的产品放入烤箱中烘烤。
在上述基础上，所述步骤三中烘烤的温度为245-255°，所述步骤三中的烘烤的温度可以是245°、250°或255°，本实施案例中选用255°。
在上述基础上，所述步骤三中的烘烤时间为60min±10min，所述步骤三中的烘烤时间可以是50min、60min或70min，本实施案例中选用60min。
在上述基础上，所述步骤八中烘烤的温度为150-155°，所述步骤八中的烘烤温度可以是150°、152°或155°，本实施案例中选用152°。
在上述基础上，所述步骤八中的烘烤时间为30min±10min，所述步骤八中的烘烤时间可以是20min、30min或40min，本实施案例中选用30min。
以上所述的具体实施例，对本发明的目的、技术方案和有益效果进行了进一步详细说明，所应理解的是，以上所述仅为本发明的具体实施例而已，并不用于限制本发明，凡在本发明的精神和原则之内，所做的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。

Claims (5)

1.一种多芯片混合封装抗发热、磁场的方法，包括如下步骤：
步骤一：确认芯片(2)的贴放形式并将多个芯片(2)贴放在载板或管壳(6)上得到贴芯片的载板或管壳；
步骤二：将第一胶水(1)涂抹在步骤一中得到的贴芯片的载板或管壳中，使得芯片(2)贴合在载板或管壳(6)上得到贴片好的载板或管壳；
步骤三：将步骤二中得到的贴片好的载板或管壳放在烤箱中烘烤得到第一胶水凝固的载板或管壳；
步骤四：将步骤三中的得到的第一胶水凝固的载板或管壳放置到离子清洗机中清洗去除异物或污染得到清洁的载板或管壳；
步骤五：将步骤四中得到的清洁的载板或管壳上的芯片(2)放置到键合机的加热平台上，先将芯片和芯片之间采用自动植球，然后使用金属线(4)进行各芯片和芯片之间的键合，最后使用金属线(4)将芯片和载板或管壳(6)进行电性连接得到电性连接的载板或管壳；
步骤六：在步骤五中得到的电性连接的载板或管壳中的芯片(2)与芯片(2)之间使用有机环氧树脂筑起围坝(3)，得到含有围坝的载板或管壳；
步骤七：在步骤六中得到的含有围坝的载板或管壳上的围坝(3)和芯片(2)之间填充第二胶水(5)得到封装完成的产品；
步骤八：将步骤七中得到的封装完成的产品放入烤箱中烘烤。
2.如权利要求1所述的一种多芯片混合封装抗发热、磁场的方法，其特征在于：所述步骤三中烘烤的温度为245-255°。
3.如权利要求1所述的一种多芯片混合封装抗发热、磁场的方法，其特征在于：所述步骤三中的烘烤时间为60min±10min。
4.如权利要求1所述的一种多芯片混合封装抗发热、磁场的方法，其特征在于：所述步骤八中烘烤的温度为150-155°。
5.如权利要求1所述的一种多芯片混合封装抗发热、磁场的方法，其特征在于：所述步骤八中的烘烤时间为30min±10min。
CN202010517060.6A 2020-06-09 2020-06-09 一种多芯片混合封装抗发热、磁场的方法 Pending CN111710653A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202010517060.6A CN111710653A (zh) 2020-06-09 2020-06-09 一种多芯片混合封装抗发热、磁场的方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202010517060.6A CN111710653A (zh) 2020-06-09 2020-06-09 一种多芯片混合封装抗发热、磁场的方法

Publications (1)

Publication Number Publication Date
CN111710653A true CN111710653A (zh) 2020-09-25

Family

ID=72539924

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202010517060.6A Pending CN111710653A (zh) 2020-06-09 2020-06-09 一种多芯片混合封装抗发热、磁场的方法

Country Status (1)

Country Link
CN (1) CN111710653A (zh)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102074559A (zh) * 2010-11-26 2011-05-25 天水华天科技股份有限公司 SiP系统集成级IC芯片封装件及其制作方法
CN105428267A (zh) * 2015-12-16 2016-03-23 济南市半导体元件实验所 高可靠超小金属陶瓷表面贴器件的封装工艺
WO2019098316A1 (ja) * 2017-11-20 2019-05-23 株式会社村田製作所 高周波モジュール

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102074559A (zh) * 2010-11-26 2011-05-25 天水华天科技股份有限公司 SiP系统集成级IC芯片封装件及其制作方法
CN105428267A (zh) * 2015-12-16 2016-03-23 济南市半导体元件实验所 高可靠超小金属陶瓷表面贴器件的封装工艺
WO2019098316A1 (ja) * 2017-11-20 2019-05-23 株式会社村田製作所 高周波モジュール

Similar Documents

Publication Publication Date Title
CN103094256B (zh) 一种封装系统
CN105428334A (zh) 半导体封装结构
CN102034780B (zh) 集成电路芯片、具有该芯片的倒装芯片封装和其制造方法
KR100817091B1 (ko) 적층형 반도체 패키지 및 그 제조방법
CN204834611U (zh) 引线框架及其单元、半导体封装结构及其单元
CN207489847U (zh) Emi防护的芯片封装结构
CN102163590A (zh) 基于埋置式基板的三维多芯片封装模块及方法
CN107680912A (zh) Emi防护的芯片封装结构及封装方法
CN103400845B (zh) 影像传感器封装方法
CN101286502A (zh) 半导体封装结构
CN111710653A (zh) 一种多芯片混合封装抗发热、磁场的方法
CN207116412U (zh) 电子封装件及其封装基板
CN203054227U (zh) 一种射频、基带一体化的卫星导航接收芯片
CN213184284U (zh) 一种集成封装的门极驱动电路
CN207199611U (zh) 一种芯片堆栈立体封装结构
CN206022355U (zh) 多项目晶片快速封装板
CN115513168A (zh) 封装结构、封装结构的制备方法和电子设备
CN109961131A (zh) 神经网络正向运算方法及相关产品
CN103354226B (zh) 堆叠封装器件
CN207602572U (zh) 显示屏
CN205789959U (zh) 一种堆叠式封装结构
CN212033001U (zh) 一种基于混合芯片与注塑工艺的硅基板挖腔结构
CN111128941A (zh) 一种igbt模块及其封装方法
TW200913100A (en) Integrated circuit package system with multiple devices
CN214313206U (zh) 一种空腔传感器电路的封装结构

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication
RJ01 Rejection of invention patent application after publication

Application publication date: 20200925