CN111697962A - 一种超宽带信号的模拟采样电路及其控制方法 - Google Patents
一种超宽带信号的模拟采样电路及其控制方法 Download PDFInfo
- Publication number
- CN111697962A CN111697962A CN202010510749.6A CN202010510749A CN111697962A CN 111697962 A CN111697962 A CN 111697962A CN 202010510749 A CN202010510749 A CN 202010510749A CN 111697962 A CN111697962 A CN 111697962A
- Authority
- CN
- China
- Prior art keywords
- transistors
- emitter
- triode
- circuit
- capacitor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
- H03K19/0175—Coupling arrangements; Interface arrangements
- H03K19/0185—Coupling arrangements; Interface arrangements using field effect transistors only
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
- Y02D30/00—Reducing energy consumption in communication networks
- Y02D30/70—Reducing energy consumption in communication networks in wireless communication networks
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Computing Systems (AREA)
- General Engineering & Computer Science (AREA)
- Mathematical Physics (AREA)
- Electronic Switches (AREA)
- Amplifiers (AREA)
Abstract
Description
技术领域
本发明属于宽带信号采样技术领域,具体涉及一种超宽带信号的模拟采样电路及其控制方法。
背景技术
随着无线通信、仪器测量及其他电子学系统的快速发展,人们对高速采样的需求愈加迫切。由于单片的高速模拟数字转换器(Analog-to-Digital Converter,ADC)的工作带宽无法跟上需求,很难同时保证高采样率(几GS/s至几十GS/s)和高精度有效位,而且随着采样率的提高,其功耗会急剧增加。因此,人们普遍采用模拟信号采样保持电路,配合多个单片ADC,构成时间交织模数转换系统(Time-InterleavedADC System,TI-ADCS),处理数十GHz以上带宽的信号。这种模拟信号采样保持电路,和采样时钟一起,通常称为“取样头”(sampler)。
构成“取样头”的主要技术大体上可以分为两类。
一类是以取样保持电路为主,特点是脉宽极窄的采样时钟脉冲,驱动高速开关。在窄脉冲存在时间内,高速开关闭合,输入信号通过开关向电容充电。由于脉宽极窄,脉冲宽度时间窗口内,输入信号幅度近似不变,这样电容相当于被一个固定电压充电,且充电时间固定位脉冲宽度,如此可以获得与输入信号当前输入信号幅度成正比的幅值,并通过电容保持下来。
另一类是脉冲上升沿或下降沿非常陡峭的方波信号,驱动高速开关。当采样时钟脉冲幅度为低(高)时,高速开关闭合接通,此时高速开关输出与输入信号连通。当采样脉冲幅度在极短时间内变高(低)时,高速开关迅速断开。由于高速开关输出端存在电容,因此在高速开关断开过程中,电荷来不及释放,会保持在断开前的瞬间幅值状态。
输入信号通过取样头后,其高速变化的信号幅度变成了以采样时钟周期为时间间隔、幅度持续时间拉长的台阶式离散信号(跟踪保持)或者调幅脉冲序列离散信号(取样保持)。由于离散信号幅值变化速度大幅度降低,后面可以连接较低速度的ADC,捕获被信号保持幅值(跟踪保持)或者信号峰值(取样保持),将其量化并送到数字处理单元。每个取样头与较低速ADC构成一个采样链路,多个采样链路并联,并使采样时钟同频不同相,即构成了“TIADCS”。
取样头的主要技术指标是取样效率、取样窗口时间、取样孔径抖动、输入信号馈通抑制、非线性特性、噪声系数等。以取样保持电路为核心的取样头,关键技术是高速开关和极窄脉冲的采样时钟波形发生电路;由于这种电路需要高速开关由断开-闭合、闭合-断开两个状态转换过程,并且采样脉冲宽度直接影响取样效率和带宽,因此在纯电子学实现领域内,已经触碰到物理定律的天花板。以跟踪保持电路为核心的取样头,关键技术是高速开关和边沿陡峭的采样时钟发生电路;这种电路是由高速开关的闭合-断开一个状态转过程完成,采样脉冲宽度在这里无关紧要,因此在纯电子学实现领域内,随着半导体工艺进步,尚有进一步的发展空间。
传统的高速跟踪保持电路,大体上是基于开关射极跟随器(Switched EmitterFollower,SEF)或者开关源极跟随器(Switched Source Follower,SSF)、二极管桥等电路实现的,并采用差分电路结构,抵消由开关状态转换造成的直流偏移。这类电路的最大优势是高速开关结构极为简单,速度极高。主要缺点是信号保持期间,输入信号馈通明显,需要辅助手段抑制这种馈通。常用的辅助手段有双开关方法(double switching method)、钳位方法(clamping method)、交叉电容反馈方法(cross capacitance feedback method)。其中交叉电容反馈方法是使用最广的方法。
无论哪种辅助方法,要么随着输入信号频率升高,效率下降,如交叉电容反馈方法;要么使得采样率下降,增加了时间交织系统的复杂度,如双开关方法和钳位方法。一种不采用辅助手段抑制馈通的电路结构在文献US7154306中给出,其主要思路是将差分结构的SEF对的基极,连接在一起一个共模信号通路中,可称为共模抑制方法(Common ModeRejection method,CMR)。当SEF闭合,电路处于跟踪状态时,输入信号通过SEF电路射极串联电阻作用,产生一个与输入信号幅值成比例的电压信号;当SEF断开、电路处于保持状态时,SEF对的基极电压,由于差分信号作用,输入的信号在此处抵消,故无法泄漏到两个差分输出端口。但是,这种结构中,由于SEF射极电阻的存在,其和输出保持电容一起,构成RC低通滤波器,且一般截止频率较低,限制了高频应用。
发明内容
本发明的目的在于针对上述现有技术中存在的缺陷和不足,在现有CMR方法基础之上,增加了带宽增强电路,既保留了CMR输入信号馈通、又提升了其工作带宽的超宽带信号的模拟采样电路。
本发明的一种超宽带信号的模拟采样电路,其特征在于:电源Vcc连入三极管Q7和Q8的集电极,并且电源Vcc还通过电阻RT与三极管Q7和Q8的基极相连后再通过二极管D1与三极管Q4和Q5的集电极相连,三极管Q7和Q8的射极分别通过一个电阻RC与三极管Q3和Q6的基极相连,并且三极管Q3和Q6与各自边的电阻RC间还有并联有保持电容CH,二极管D1的作用是保护三极管Q5和Q6;三极管Q3与三极管Q4的射极与三极管Q1的基极相连,三极管Q6与三极管Q5的射极与三极管Q2的基极相连,三极管Q1和Q2的基极上分别连接有驱动电路输入电源VinP和VinN,三极管Q1和Q2的射极之间有两条并联的电路,其中一条电路上串联有两个电阻RE,另一条上依次串联有电阻Re、电容Ce和电子Re。
如上所述的一种超宽带信号的模拟采样电路的控制方法,其特征在于,包括以下状态:
保持状态,对三极管Q4和Q5的基极施加高电压导通三极管Q4和Q5;此时三极管Q3和Q6因低电压截止;由于输入电源VinP和VinN之间构成差分信号,该差分信号在三极管Q1和Q2上产生大小相等、方向相反的交流电流。因此通过三极管Q5的电流与通过三极管Q4的交流电流,也满足大小相等方向相反的特性。这样两路大小相等、方向相反交流电流在三极管Q7和Q8基极之间的A点处相互抵消,故所述输入电源VinP和VinN无法直接通过三极管Q7和Q8,馈通到保持电容CH上;其他馈通路径,如三极管Q3和Q6的射极-集电极之间,隔离度远大于基极-射极隔离度,可以忽略不计。
跟踪状态,对三极管Q3和Q6的基极施加高电压导通三极管Q3和Q6;此时三极管Q4和Q5因低电压截止;此时,三极管Q1和Q2上的交流电流与流过三极管Q7和Q8的交流电流相等,即三极管Q1和Q2构成驱动电路,增益与图1中的RE、Ce、Re、CH、RC等有关。
所述三极管Q1和Q2构成的驱动电路为差分驱动电路,其中,三极管Q1的射极为驱动电路的正极(B+点),Q2的射极为驱动电路的负极(B-点),如在图1中,B+点为三极管Q1的射极,B-点为三极管Q2的射极。
三极管Q1和Q2构成差分驱动电路,为方便分析,Q1或Q2的单端电路交流通路如图2所示。将三极管Q1或Q2的射极电压记为VE,VE与三极管Q1或Q2的基极点处的输入电源VinP和VinN相等,交流地取两个电阻RE之间;电容Ce可等效为两个电容串联,每个等效电容容值大小为原来电容的两倍,则两个等效电容之间同样是交流地,交流地指的是交流通路中的参考地,即有交流变换量输入时的参考点。在交流通路zhidao中直流电源因为变化量等于0,所以就相当于交流接地。
在上述交流地设定条件下,VE端口交流对地阻抗为:
跟踪状态时三极管Q3和Q6、Q7和Q8导通。由于是差分电路,交流分析可取图1所示电路的一侧进行分析。如图3所示,取三极管Q1、Q3、Q7一侧电路,画出交流通路。由于输入信号VinP的频率一般要远小于三极管截止频率,故三极管Q3的寄生电阻rbe2、电容Cbe2构成的低通网络可以忽略,并且三极管Q7的射极射极寄生阻抗远小于其射极串联电阻RC。在上述条件下,三极管Q3的集电极处并联的保持电容CH对应的输出节点outP的交流对地阻抗为:
因此,如图3,保持电容CH上的输出电压outP与Q3或Q6的射极电压V1之间的比值,即为输出对输入的增益:
显然,通过调整电阻RC、RE、Re和电容Ce、CH的数值,使得τ1和τ3相等,即通过在三极管Q1和Q2射极之间的并联容性负载,可以抵消SEF电路的射极串联电阻与保持电容,构成的RC低通滤波极点,消除低通效应,提升工作带宽。
与现有技术相比,本发明的技术方案在现有CMR方法基础之上,增加了带宽增强电路,既保留了CMR输入信号馈通,又提升了其工作带宽;相比于已有同类结构的,在不采用辅助手段条件下,既保证了工作带宽,又有效地抑制了保持状态下的输入信号馈通,而且可以适用于包括三极管工艺在内的其他任何单端口三极管工艺。
附图说明
本发明的前述和下文具体描述在结合以下附图阅读时变得更清楚,附图中:
图1是本发明一种基本方案的电路结构示意图;
图2是本发明三极管Q1或Q2单端电路交流通路示意图;
图3是本发明三极管Q1和Q2构成的驱动电路交流通路。
具体实施方式
下面通过几个具体的实施例来进一步说明实现本发明目的技术方案,需要说明的是,本发明要求保护的技术方案包括但不限于以下实施例。
实施例1
作为本发明超宽带信号的模拟采样电路最基本的实施方案,如图1,电源Vcc连入三极管Q7和Q8的集电极,并且电源Vcc还通过电阻RT与三极管Q7和Q8的基极相连后再通过二极管D1与三极管Q4和Q5的集电极相连,三极管Q7和Q8的射极分别通过一个电阻RC与三极管Q3和Q6的基极相连,并且三极管Q3和Q6与各自边的电阻RC间还有并联有保持电容CH,二极管D1的作用是保护三极管Q5和Q6;三极管Q3与三极管Q4的射极与三极管Q1的基极相连,三极管Q6与三极管Q5的射极与三极管Q2的基极相连,三极管Q1和Q2的基极上分别连接有驱动电路输入电源VinP和VinN,三极管Q1和Q2的射极之间有两条并联的电路,其中一条电路上串联有两个电阻RE,另一条上依次串联有电阻Re、电容Ce和电子Re。
如图1所示,在保持状态下,三极管Q4和Q5在基极高电压控制下导通。差分输入的信号,通过Q2和Q5的电流与通过Q1和Q4的电流,大小相等方向相反,使得A点电压只反映Q1和Q2的射极偏置电流源电流,而输入信号在A点被有效抑制。此时输入信号无法直接通过三极管Q7和Q8,馈通到保持电容上。
其他馈通路径,如三极管Q3和Q6的射极-集电极之间,隔离度远大于基极-射极隔离度,可以忽略不计。
而在跟踪状态下,三极管Q3和Q6在基极高电压控制下导通。由于三极管Q1和Q2之间的交流电流,与流过三极管Q7和Q8射极上串联电阻与保持电容的并联电路电流相等,因此三极管Q1和Q2构成的驱动电路,增益与图1中的RE、Ce、Re、CH、RC等有关。
输入级两个三极管Q1和Q2的单端电路交流通路如图2所示。
VE代表Q1或Q2的射极(B+点或B-点)电压,与Vin(VinP或VinN点)交流近似相等;由于是差分电路,可取两个RE之间和Ce的中间为交流地,此时VE端口交流对地阻抗为:
而进一步的,在跟踪状态下,晶体管Q7和Q8构成的SEF差分对电路接通,则由晶体管Q1和Q2构成的驱动电路交流通路如图3所示。
在图3中,当工作频率远小于晶体管截止频率时,可以忽略Q3对地阻抗,并且晶体管Q7的射极对地阻抗远小于射极串联电阻RC。则集电极保持电容对应的输出节点outP,交流对地阻抗为:
因此,保持电容上的输出电压outP或者outN与V1之间的比值,即为输出对输入的增益。结合公式(1)和(2),可以表示为:
显然,可以通过调整τ1和τ3的数值,使得二者相等,即通过在Q1和Q2射极之间的并联容性负载,可以抵消SEF电路的射极串联电阻与保持电容,构成的RC低通滤波极点,消除低通效应,提升工作带宽。
所述二极管D1的作用是保护晶体管Q5和Q6。
实施例2
作为本发明超宽带信号的模拟采样电路的控制方法的一种实施方案,提供了一种针对上述实施例1技术方案中模拟采样电路的控制方法,包括以下状态:
如图1,保持状态,对三极管Q4和Q5的基极施加高电压导通三极管Q4和Q5;此时三极管Q3和Q6因低电压截止;由于输入电源VinP和VinN之间构成差分信号,该差分信号在三极管Q1和Q2上产生大小相等、方向相反的交流电流。因此通过三极管Q5的电流与通过三极管Q4的交流电流,也满足大小相等方向相反的特性。这样两路大小相等、方向相反交流电流在三极管Q7和Q8基极之间的A点处相互抵消,故所述输入电源VinP和VinN无法直接通过三极管Q7和Q8,馈通到保持电容CH上;其他馈通路径,如三极管Q3和Q6的射极-集电极之间,隔离度远大于基极-射极隔离度,可以忽略不计。
跟踪状态,对三极管Q3和Q6的基极施加高电压导通三极管Q3和Q6;此时三极管Q4和Q5因低电压截止;此时,三极管Q1和Q2上的交流电流与流过三极管Q7和Q8的交流电流相等,即三极管Q1和Q2构成驱动电路,增益与图1中的RE、Ce、Re、CH、RC等有关。
所述三极管Q1和Q2构成的驱动电路为差分驱动电路,其中,三极管Q1的射极为驱动电路的正极(B+点),Q2的射极为驱动电路的负极(B-点),如在图1中,B+点为三极管Q1的射极,B-点为三极管Q2的射极。
进一步的,三极管Q1和Q2构成差分驱动电路,为方便分析,Q1或Q2的单端电路交流通路如图2所示。将三极管Q1或Q2的射极电压记为VE,VE与三极管Q1或Q2的基极点处的输入电源VinP和VinN相等,交流地取两个电阻RE之间;电容Ce可等效为两个电容串联,每个等效电容容值大小为原来电容的两倍,则两个等效电容之间同样是交流地,交流地指的是交流通路中的参考地,即有交流变换量输入时的参考点。在交流通路zhidao中直流电源因为变化量等于0,所以就相当于交流接地。
在上述交流地设定条件下,VE端口交流对地阻抗为:
跟踪状态时三极管Q3和Q6、Q7和Q8导通。由于是差分电路,交流分析可取图1所示电路的一侧进行分析。如图3所示,取三极管Q1、Q3、Q7一侧电路,画出交流通路。由于输入信号VinP的频率一般要远小于三极管截止频率,故三极管Q3的寄生电阻rbe2、电容Cbe2构成的低通网络可以忽略,并且三极管Q7的射极射极寄生阻抗远小于其射极串联电阻RC。在上述条件下,三极管Q3的集电极处并联的保持电容CH对应的输出节点outP的交流对地阻抗为:
因此,如图3,保持电容CH上的输出电压outP与Q3或Q6的射极电压V1之间的比值,即为输出对输入的增益:
显然,通过调整电阻RC、RE、Re和电容Ce、CH的数值,使得τ1和τ3相等,即通过在三极管Q1和Q2射极之间的并联容性负载,可以抵消SEF电路的射极串联电阻与保持电容,构成的RC低通滤波极点,消除低通效应,提升工作带宽。
Claims (5)
1.本发明的一种超宽带信号的模拟采样电路,其特征在于:电源Vcc连入三极管Q7和Q8的集电极,并且电源Vcc还通过电阻RT与三极管Q7和Q8的基极相连后再通过二极管D1与三极管Q4和Q5的集电极相连,三极管Q7和Q8的射极分别通过一个电阻RC与三极管Q3和Q6的基极相连,并且三极管Q3和Q6与各自边的电阻RC间还有并联有保持电容CH;三极管Q3与三极管Q4的射极与三极管Q1的基极相连,三极管Q6与三极管Q5的射极与三极管Q2的基极相连,三极管Q1和Q2的基极上分别连接有驱动电路输入电源VinP和VinN,三极管Q1和Q2的射极之间有两条并联的电路,其中一条电路上串联有两个电阻RE,另一条上依次串联有电阻Re、电容Ce和电子Re。
2.如权利要求1所述的一种超宽带信号的模拟采样电路的控制方法,其特征在于,包括以下状态:
保持状态,对三极管Q4和Q5的基极施加高电压导通三极管Q4和Q5,此时三极管Q3和Q6因低电压截止;此时输入电源VinP和VinN之间构成差分信号,在三极管Q1和Q2上产生大小相等、方向相反的交流电流,即通过三极管Q5和Q4的交流电流也为大小相等、方向相反,两路大小相等、方向相反交流电流在三极管Q7和Q8基极之间的A点处相互抵消,使输入电源VinP和VinN无法直接通过三极管Q7和Q8,智能馈通到保持电容CH上;
跟踪状态,对三极管Q3和Q6的基极施加高电压导通三极管Q3和Q6;此时三极管Q4和Q5因低电压截止;此时,三极管Q1和Q2上的交流电流与流过三极管Q7和Q8的交流电流相等,即三极管Q1和Q2构成驱动电路。
3.如权利要求2所述的一种超宽带信号的模拟采样电路的控制方法,其特征在于:所述三极管Q1和Q2构成的驱动电路为差分驱动电路,其中,三极管Q1的射极为驱动电路的正极,Q2的射极为驱动电路的负极。
5.如权利要求4所述的一种超宽带信号的模拟采样电路的控制方法,其特征在于:所述跟踪状态下,三极管Q3和Q6、以及三极管Q7和Q8导通,由于输入电源VinP的频率远小于三极管的截止频率,故三极管Q3的寄生电阻、电容构成的低通网络可以忽略,并且三极管Q7的射极射极寄生阻抗远小于其射极串联电阻RC寄生阻抗;
因此,保持电容CH上的输出电压outP与VE之间的比值,即为输出对输入的增益:
通过调整电阻RC、RE、Re和电容Ce、CH的数值,使得τ1和τ3相等,即通过在三极管Q1和Q2射极之间的并联容性负载,可以抵消SEF电路的射极串联电阻与保持电容,构成的RC低通滤波极点。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202010510749.6A CN111697962B (zh) | 2020-06-08 | 2020-06-08 | 一种超宽带信号的模拟采样电路及其控制方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202010510749.6A CN111697962B (zh) | 2020-06-08 | 2020-06-08 | 一种超宽带信号的模拟采样电路及其控制方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN111697962A true CN111697962A (zh) | 2020-09-22 |
CN111697962B CN111697962B (zh) | 2023-08-04 |
Family
ID=72479752
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202010510749.6A Active CN111697962B (zh) | 2020-06-08 | 2020-06-08 | 一种超宽带信号的模拟采样电路及其控制方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN111697962B (zh) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN112787656A (zh) * | 2020-12-31 | 2021-05-11 | 重庆西山科技股份有限公司 | 采样保持控制方法、装置和主机 |
Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN104811181A (zh) * | 2015-04-29 | 2015-07-29 | 南京磐能电力科技股份有限公司 | 一种带有输入偏置和有源滤波的电流电压转换电路及方法 |
CN106230432A (zh) * | 2016-08-30 | 2016-12-14 | 成都紫微芯源科技有限公司 | 一种具有低功耗超宽带宽的高速信号电平转换电路 |
CN106602851A (zh) * | 2017-01-11 | 2017-04-26 | 哈尔滨工业大学深圳研究生院 | 一种适用于脉冲负载的低频脉冲电流纹波抑制电路 |
US9912323B1 (en) * | 2015-09-22 | 2018-03-06 | Micro Research & Development Corporation | Radiation hardened structured ASIC platform with compensation of delay for temperature and voltage variations for multiple redundant temporal voting latch technology |
CN108768398A (zh) * | 2018-06-07 | 2018-11-06 | 中国电子科技集团公司第二十四研究所 | 一种具备良好高频线性度的宽带跟踪保持电路 |
US20200136605A1 (en) * | 2018-10-30 | 2020-04-30 | Wenzhou MTLC Electric Appliances Co.,Ltd | Switch control circuit and switch control system |
-
2020
- 2020-06-08 CN CN202010510749.6A patent/CN111697962B/zh active Active
Patent Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN104811181A (zh) * | 2015-04-29 | 2015-07-29 | 南京磐能电力科技股份有限公司 | 一种带有输入偏置和有源滤波的电流电压转换电路及方法 |
US9912323B1 (en) * | 2015-09-22 | 2018-03-06 | Micro Research & Development Corporation | Radiation hardened structured ASIC platform with compensation of delay for temperature and voltage variations for multiple redundant temporal voting latch technology |
CN106230432A (zh) * | 2016-08-30 | 2016-12-14 | 成都紫微芯源科技有限公司 | 一种具有低功耗超宽带宽的高速信号电平转换电路 |
CN106602851A (zh) * | 2017-01-11 | 2017-04-26 | 哈尔滨工业大学深圳研究生院 | 一种适用于脉冲负载的低频脉冲电流纹波抑制电路 |
CN108768398A (zh) * | 2018-06-07 | 2018-11-06 | 中国电子科技集团公司第二十四研究所 | 一种具备良好高频线性度的宽带跟踪保持电路 |
US20200136605A1 (en) * | 2018-10-30 | 2020-04-30 | Wenzhou MTLC Electric Appliances Co.,Ltd | Switch control circuit and switch control system |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN112787656A (zh) * | 2020-12-31 | 2021-05-11 | 重庆西山科技股份有限公司 | 采样保持控制方法、装置和主机 |
CN112787656B (zh) * | 2020-12-31 | 2022-11-15 | 重庆西山科技股份有限公司 | 采样保持控制方法、装置和主机 |
Also Published As
Publication number | Publication date |
---|---|
CN111697962B (zh) | 2023-08-04 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US9634685B2 (en) | Telescopic amplifier with improved common mode settling | |
US6967611B2 (en) | Optimized reference voltage generation using switched capacitor scaling for data converters | |
CN103095302A (zh) | 一种应用于高速高精度电路的采样保持电路 | |
CN103178852A (zh) | 一种高速采样前端电路 | |
CN103138760B (zh) | 一种超低输入端直流失调的放大器和a/d转换器 | |
CN105871376A (zh) | 开关电容器数模转换器中的电压采样和驱动器放大器闪烁噪声消除 | |
US20090039923A1 (en) | Track-and-hold circuit with low distortion | |
CN111200402B (zh) | 一种能够提升增益的高线性度动态残差放大器电路 | |
CN106953606B (zh) | 全差分放大器及应用其的余量增益电路 | |
CN105071806A (zh) | 应用于高速模数转换器的高线性度输入信号缓冲器 | |
CN101783580B (zh) | 采样保持电路中抑制衬底偏置效应的高频开关电路 | |
CN105306845A (zh) | 一种可消除失调的相关双采样电路 | |
CN108880479B (zh) | 一种动态偏置电流优化的运算放大器 | |
CN115333515A (zh) | 一种低回踢噪声的动态比较器 | |
CN111416582A (zh) | 一种运算放大器集成电路输入失调电压自校准电路 | |
CN111697962A (zh) | 一种超宽带信号的模拟采样电路及其控制方法 | |
CN202957808U (zh) | 一种超低输入端直流失调的放大器和a/d转换器 | |
CN207706157U (zh) | 用于采样保持器的四相25%占空比时钟发生电路 | |
CN204376880U (zh) | 高速高带宽采样保持电路 | |
CN204967796U (zh) | 应用于高速模数转换器的高线性度输入信号缓冲器 | |
TWI454047B (zh) | 用於改善限制放大器對於低轉換率輸入訊號之相雜訊的方法及系統 | |
EP3228012B1 (en) | Load current compensation for analog input buffers | |
JP6830079B2 (ja) | トラック・アンド・ホールド回路 | |
CN108768398B (zh) | 一种具备良好高频线性度的宽带跟踪保持电路 | |
CN108347248B (zh) | 采样保持电路 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant |