CN111697822A - 具有负载驱动的时钟频率管理的电荷泵 - Google Patents

具有负载驱动的时钟频率管理的电荷泵 Download PDF

Info

Publication number
CN111697822A
CN111697822A CN202010177759.2A CN202010177759A CN111697822A CN 111697822 A CN111697822 A CN 111697822A CN 202010177759 A CN202010177759 A CN 202010177759A CN 111697822 A CN111697822 A CN 111697822A
Authority
CN
China
Prior art keywords
node
coupled
cco
current
output
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202010177759.2A
Other languages
English (en)
Inventor
S·皮特伊
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
STMicroelectronics Design and Application sro
Original Assignee
STMicroelectronics Design and Application sro
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by STMicroelectronics Design and Application sro filed Critical STMicroelectronics Design and Application sro
Publication of CN111697822A publication Critical patent/CN111697822A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/085—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
    • H03L7/089—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal the phase or frequency detector generating up-down pulses
    • H03L7/0891—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal the phase or frequency detector generating up-down pulses the up-down pulses controlling source and sink current generators, e.g. a charge pump
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M3/00—Conversion of dc power input into dc power output
    • H02M3/02—Conversion of dc power input into dc power output without intermediate conversion into ac
    • H02M3/04—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters
    • H02M3/06—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using resistors or capacitors, e.g. potential divider
    • H02M3/07—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using resistors or capacitors, e.g. potential divider using capacitors charged and discharged alternately by semiconductor devices with control electrode, e.g. charge pumps
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/4074—Power supply or voltage generation circuits, e.g. bias voltage generators, substrate voltage generators, back-up power, power control circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
    • G11C5/145—Applications of charge pumps; Boosted voltage circuits; Clamp circuits therefor
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M3/00—Conversion of dc power input into dc power output
    • H02M3/22—Conversion of dc power input into dc power output with intermediate conversion into ac
    • H02M3/24—Conversion of dc power input into dc power output with intermediate conversion into ac by static converters
    • H02M3/28—Conversion of dc power input into dc power output with intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate ac
    • H02M3/325—Conversion of dc power input into dc power output with intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate ac using devices of a triode or a transistor type requiring continuous application of a control signal
    • H02M3/335—Conversion of dc power input into dc power output with intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate ac using devices of a triode or a transistor type requiring continuous application of a control signal using semiconductor devices only
    • H02M3/33507—Conversion of dc power input into dc power output with intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate ac using devices of a triode or a transistor type requiring continuous application of a control signal using semiconductor devices only with automatic control of the output voltage or current, e.g. flyback converters
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M1/00—Details of apparatus for conversion
    • H02M1/0003—Details of control, feedback or regulation circuits
    • H02M1/0009—Devices or circuits for detecting current in a converter
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M1/00—Details of apparatus for conversion
    • H02M1/0003—Details of control, feedback or regulation circuits
    • H02M1/0016—Control circuits providing compensation of output voltage deviations using feedforward of disturbance parameters
    • H02M1/0019—Control circuits providing compensation of output voltage deviations using feedforward of disturbance parameters the disturbance parameters being load current fluctuations
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M1/00—Details of apparatus for conversion
    • H02M1/0003—Details of control, feedback or regulation circuits
    • H02M1/0032—Control circuits allowing low power mode operation, e.g. in standby mode
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M1/00—Details of apparatus for conversion
    • H02M1/36—Means for starting or stopping converters
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M3/00—Conversion of dc power input into dc power output
    • H02M3/02—Conversion of dc power input into dc power output without intermediate conversion into ac
    • H02M3/04—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters
    • H02M3/06—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using resistors or capacitors, e.g. potential divider
    • H02M3/07—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using resistors or capacitors, e.g. potential divider using capacitors charged and discharged alternately by semiconductor devices with control electrode, e.g. charge pumps
    • H02M3/073—Charge pumps of the Schenkel-type
    • H02M3/076—Charge pumps of the Schenkel-type the clock signals being boosted to a value being higher than the input voltage value

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Dc-Dc Converters (AREA)

Abstract

本公开的各实施例涉及具有负载驱动的时钟频率管理的电荷泵。电荷泵电路具有负载驱动的时钟频率管理。电荷泵电路包括：CCO，其生成具有总体上与反馈电流成比例的频率的CCO输出信号；以及电荷泵，其由CCO输出信号操作并升压电源电压，以在耦合到负载的输出处产生电荷泵输出电压。电流感测电路感测由负载汲取的负载电流，并且如果负载电流的幅度在低负载电流阈值和高负载电流之间，则并生成具有根据所感测的负载电流而变化的幅度的反馈电流。如果所感测的负载电流的幅度不在低负载电流阈值和高负载电流阈值之间，则反馈电流的幅度不随所感测的负载电流而变化。

Description

具有负载驱动的时钟频率管理的电荷泵
技术领域
本申请涉及电荷泵的领域，尤其涉及利用负载电流作为反馈来调节电荷泵电路内的振荡器的电荷泵电路。
背景技术
电荷泵通常用于模拟电子电路中，以在不使用电感器的情况下升压或反转电压。典型的电荷泵利用由振荡器生成的时钟信号操作的开关电容器。这样的电荷泵在升压或电压反转的目标上是有效的。
但是，在某些(或大多数)情况下，电荷泵的输出提供给可变负载，这意味着负载在不同的时间消耗不同的电流量。如所解释的，由于电荷泵使用电容器来提供升高的电压，因此应当理解，随着电流由电荷泵输送，由这些电容器存储的电荷被耗尽。因此，当电荷泵输送足够的电流时，电荷泵输出的电压将下降。由于用于操作电荷泵的振荡器的频率部分地确定电容器的再充电速度，可以理解，尽管负载汲取电流，为了使电荷泵的输出电压保持在恒定水平，振荡器工作的频率必须足够高。
一种解决方案是简单地将振荡器的频率设置在足够高的恒定频率处，以使在最坏情况操作的情景下，对电容器进行足够快速的充电，以使电荷泵输出的电压保持在恒定的水平处，而与由负载汲取的电流无关。但是，这样做的缺点是，当负载没有汲取太多电流时，由于电荷泵内的开关而造成的损耗很高。
另一种解决方案是在脉冲跳跃模式中操作振荡器，在该模式下，当需要负载电流时启用振荡器，并且否则禁用振荡器。当负载没有汲取太多电流时，这足以减少泵的损失。但是，这样做的缺点是脉冲跳跃会引入不希望的谐波，当使用电荷泵驱动镇流晶体管作为电源时，这是特别不希望的。
因此，需要电荷泵技术领域的进一步发展。
发明内容
本文公开了一种包括电流控制器振荡器(CCO)的电路，该电流控制器振荡器被配置为在具有总体上与反馈电流成比例的频率的CCO输出处生成CCO输出信号。电荷泵电路由CCO输出信号操作，并配置为升压电源电压以在输出处产生电荷泵输出电压，并且该输出耦合到负载。电流感测电路被配置为感测由负载汲取的负载电流，并且如果负载电流的幅度在低负载电流阈值和高负载电流阈值之间，则生成具有根据所感测的负载电流变化的幅度的反馈电流。注意，如果所感测的负载电流的幅度不在低负载电流阈值和高负载电流阈值之间，则电流感测电路不会生成具有根据所感测的负载电流而变化的幅度的反馈电流。
本文还公开了一种方法实施例。该方法涉及使用基于来自电流控制振荡器(CCO)的输出信号进行操作的电荷泵，将电源电压升压至提供给负载的电荷泵输出电压。该方法还包括感测由于电荷泵输出电压而流入负载的负载电流，并且如果负载电流的幅度在低负载电流阈值和高负载电流阈值之间，则生成总体上与负载电流成比例的反馈电流。该方法还包括根据反馈电流来调节来自CCO的输出信号的频率。请注意，输出信号的频率与反馈电流成比例。
附图说明
图1A是根据本公开的一个实施例的利用电荷泵电路来驱动负载的电子设备的框图。
图1B是图1A的电子设备的示意图，其示出了电荷泵电路的细节。
图1C是根据本公开的实施例的利用诸如图1A至图1B的电荷泵电路以驱动镇流晶体管的电子设备的一个实施例的框图。
图2A是根据本公开的实施例的利用电荷泵电路的另一实施例以驱动负载的电子设备的框图。
图2B是图2A的电子设备的示意图，其示出了电荷泵电路的细节。
图2C是图2A的电子设备的示意图，其示出了电荷泵电路的另一实施例的细节。
图2D是根据本公开的一个实施例的利用诸如图2A-2C的电荷泵电路以驱动镇流器晶体管的电子设备的一个实施例的框图。
图3是诸如可以在图1A-1C和图2A-2D中使用的电流控制振荡器的示意图。
图4是示出针对图1A-1C和图2A-2D的电流控制振荡器输出信号的负载电流对频率的曲线图。
图5是示出图2C的电荷泵电路的实际反馈电流特性对负载电流的曲线图。
图6是示出图2C的电荷泵电路的负载电源特性的曲线图。
具体实施方式
以下公开内容使本领域技术人员能够制造和使用本文公开的技术方案。在不脱离本公开的精神和范围的情况下，本文描述的一般原理可以应用于除以上详述的实施例和应用之外的实施例和应用。本公开不旨在限于所示出的实施例，而是应被赋予与本文公开或建议的原理和特征一致的最宽范围。注意，在该详细描述部分中，将部件描述为“耦合”，这意味着这些部件可以直接电连接而无需中间部件，也可以通过其他部件连接。
首先参考图1A公开的是电子设备50，其包括电荷泵电路100以将电源电压VCC升压到被施加到负载60的电荷泵输出电压VHCP。负载60汲取负载电流ILOAD。电流传感器99感测负载电流ILOAD并生成代表负载电流ILOAD的反馈电流IFBK(例如，其具有根据负载电流ILOAD而变化的幅度，例如与负载电流成比例)。
电流控制器振荡器(CCO)54接收反馈电流IFBK并生成CCO输出信号OUTcco，其具有根据接收到的反馈电流IFBK(例如，近似成比例、成比例、直接成比例、或与之有其他关系)的频率。因此，随着反馈电流IFBK的幅度增加，CCO输出信号OUTcco的频率增加。
通常，电荷泵100包括驱动器和整流器。驱动器可以是生成矩形信号的任何开关电路，并且整流器可以是以正确相位换向的任何电路，以用于将泵浦电荷(pumped charge)递送到其输出电容中。
在图1B中示出了用于电子设备50的电荷泵100的一种示例性结构的更多细节。但是应当理解，可以使用满足以上给出的一般描述的任何电荷泵。在此，反相器51和55接收CCO输出信号OUTcco作为输入。反相器51将输出提供给反相器53。电容器C1将反相器53的输出耦合到节点N1。电容器C2将反相器55的输出耦合到节点N4。电容器C3耦合在电源节点VCC和节点N2之间。
桥式整流器由二极管D1-D4形成。二极管D1具有耦合到节点N1的其阳极，以及耦合到节点N2的其阴极。二极管D2具有耦合到节点N1的其阴极和耦合到节点N3的其阳极。二极管D3具有耦合到节点N3的其阳极和耦合到节点N4的其阴极。二极管D4具有耦合到节点N4的其阳极和耦合到节点N2的其阴极。
现在将描述电荷泵100的操作。在本说明书中，假设“高”是指VCC的电压，而“低”是指接地，尽管应理解在某些应用中可以使用其他值。为了便于解释节点和电容器的电压，将忽略二极管的电压降，但应理解，由于跨二极管D1-D4的电压降，实际电压值将小于所陈述的电压值。
考虑启动条件，其中C1和C2均未充电，并假定CCO输出信号OUTcco为低。这导致反相器53的输出变低并且反相器55的输出变高。由于反相器53的输出为低并且电容器C1尚未充电，因此节点N1将变为低，二极管D2将被VCC正向偏置，并且电容器C1将充电至VCC。此时，由于反相器55的输出为高，并且电容器C2尚未充电，因此二极管D3将不会正向偏置，因此电容器C2不会充电。
当CCO输出信号OUTcco转变为高时，反相器53的输出将变为高，而反相器55的输出将变为低。由于反相器53的输出为高，因此反相器53的输出上的电势与电容器C1中存储的电势相加，这意味着节点N1处的电压将为2*VCC。由于节点N2处于VCC，二极管D1将变为正向偏置，并且电容器C1和C3将共享电荷，结果是，假设C1和C3的电容相等，电容器C3将被充电至1.5*VCC。同样在此时，由于反相器55的输出为低并且电容器C2尚未充电，所以节点N4将为低，二极管D3将被VCC正向偏置，并且电容器C2将被充电至VCC。
重复此操作。因此，例如，当CCO输出信号OUTcco变回低时，反相器53的输出将变为低，并且反相器55的输出将变为高。由于反相器55的输出为高，因此反相器55的输出上的电势与电容器C2中存储的电势相加，这意味着节点N4处的电压将为2*VCC。由于节点N2处于VCC，二极管D4将变为正向偏置，并且电容器C2和C3将共享电荷，其结果是电容器C3将被充电至1.75*VCC。
最终，通过在CCO输出信号OUTcco的每个半周期器件发生的这种泵浦(pumping)，C3将被充电至大约2*VCC。
该电荷泵100的潜在用途和经由直接接收的反馈电流IFBK对其CCO 54的频率调节在图1C所示的电子设备60中示出。电子设备60包括如上所述操作的电荷泵100和CCO 54。此处，电荷泵100的输出VCHP用于偏置镇流器NMOS晶体管(功率NMOS晶体管)T1的栅极，其又提供输出OUT，以用于为其他部件(未示出)供电。镇流器晶体管T1具有耦合到VCC的其漏极，并在其源极提供输出OUT。电子设备60还包括下拉NMOS晶体管T2，具有耦合到镇流器NMOS晶体管T1的栅极的其漏极、耦合到接地的其源极，并且其栅极被下拉信号PULL DOWN偏置。另外，软启动控制电路52通过电容器C2耦合到接地，并在启动期间当电荷泵100对其输出充电时向镇流晶体管T1提供偏置。
电荷泵100和CCO 54布置的优点在电子设备60的上下文中变得显而易见。一旦镇流器晶体管T1的栅极被充分充电以将镇流器晶体管T1置于线性操作模式，镇流晶体管T1从电荷泵100汲取很小电流或不汲取电流。如果CCO输出信号OUTcco的频率恒定，则电荷泵100内的高开关损耗将增加消耗的静态电流。但是，使用所示的布置，其中反馈电流IFBK控制CCO输出信号OUTcco的频率，一旦镇流晶体管T1的栅极充分充电，反馈电流IFBK的幅度将很低。这将导致CCO输出信号OUTcco的频率降低，减少开关损耗，并因此降低电子设备60的功耗。实际上，CCO输出信号OUTcco的频率可能会低至(或在某些情况下更低)在这种情况下100kHz，这将开关损耗降低多达60倍。在反馈电流IFBK的幅度较高以指示高电流流入镇流晶体管T1的栅极的情况下，CCO输出信号OUTcco的频率可能高达(或在某些情况下高于)6MHz，尽管汲取高电流，仍可将VCHP保持在恒定水平。
现在参考图2A公开的是包括电荷泵电路100的电子设备70，电荷泵电路100将电源电压VCC升压到施加到负载60的电荷泵输出电压VHCP。负载60汲取负载电流ILOAD。电流传感器56感测负载电流ILOAD并生成反馈电流IFBK，其具有在负载电流ILOAD低于低负载电流阈值时总体上是恒定的幅度，在负载电流ILOAD高于高负载电流阈值时总体上是恒定或渐近上升的幅度，并且在负载电流ILOAD在低负载电流阈值和高负载电流阈值之间时与负载电流ILOAD有关(例如，几乎成比例、成比例、直接成成比例或其他关系)。
因此，从图4的曲线图中可以看出，CCO输出信号OUTcco的频率在负载电流ILOAD低于低负载电流阈值时将总体上在低频率阈值处恒定，在负载电流ILOAD高于高负载电流阈值时将总体上在高频率阈值处恒定或渐近上升到高频率阈值，并且在负载电流ILOAD在低负载电流阈值和高负载电流阈值之间时与负载电流ILOAD有关(例如，几乎成比例、成比例、直接成比例比或成其他关系)。从图4中可以看出，在负载电流ILOAD在低负载电流阈值和高负载电流阈值之间时，CCO输出信号的频率总体上(但不是完美地)线性上升。控制CCO输出信号的频率的目的是在所有负载条件下保持电荷泵100的最低可能的输出阻抗，同时以降低开关损耗为重心。
电流传感器56生成反馈电流IFBK的目的是将CCO输出信号OUTcco的频率保持在最小非零阈值处，其中负载电流ILOAD低于低负载电流阈值，以将VCHP维持在总体上恒定水平，以允许CCO输出信号OUTcco的频率随着负载电流ILOAD的上升而上升，以使VCHP保持在总体上恒定的水平处，尽管负载电流ILOAD增大，但仍保护电荷泵100或电流传感器56的部件不损坏如果负载电流ILOAD上升到高负载电流阈值以上。
电子设备70的电流传感器56的更多细节在图2B中示出。在此，CCO 54和电荷泵100如上关于图1B所述。电流传感器56包括耦合在节点N2与负载60之间的电流感测电阻器R1。PMOS晶体管DCT具有耦合到节点N2的其源极、耦合到负载60的其漏极、和耦合到漏极的其栅极。PMOS晶体管MP具有耦合到节点N2的其源极、直接电连接到CCO 54的其漏极，而没有中间部件、和耦合到PMOS晶体管DCT的栅极和漏极的其栅极。
在操作中，PMOS晶体管MP和DCT形成电流镜，其中DCT的漏极形成电流镜的输入，而MP的漏极形成电流镜的输出。因此，IFBK是ILOAD的镜像版本，这意味着CCO输出信号OUTcco的频率将与负载电流ILOAD相关。由电流传感器56执行的电流感测将在没有电阻器R1的情况下起作用，但是结果将是在DCT上的1*VGS的下降。为了克服该缺点并在空载状态下允许较高的VCHP，利用电阻器R1。电阻器R1对电流检测没有帮助，而是用于使VOUT在完全未加载状态(其中DCT的栅极已充满电)终达到VCHP。R1的值可以很高，诸如1MΩ，而电荷泵100在其最大操作频率下的固有输出阻抗可以是10kΩ。
因此，直到跨R1的电压达到适当的VGS以接通DCT(在此之前不能进行电流检测)，电荷泵100的输出阻抗将为1MΩ。一旦跨R1的电压达到适当的VGS以开启DCT来开始电流检测，输出阻抗就会下降，CCO 54开始跟踪IFBK(并且因此，ILOAD)。
简而言之，直到跨电阻器R1的电压降为DCT的所需VGS为止，电流传感器56提供很小电流或不提供电流，这意味着DCT处于关闭状态或处于亚阈值区域。在这种模式下，电荷泵100以其最小频率运行。电流传感器56的这种设计的好处在于，在空载状态下，它不从节点N2汲取电流，因此允许VCHP处于其最大可能值。
电子设备70'的电流传感器56'的另一实施例在图2C中示出。在此，CCO 54和电荷泵100如上关于图2B所述。电流传感器56’包括耦合在节点N2和负载60之间的电流感测电阻器R2。二极管D耦合在节点N2和负载60之间。电阻器R3耦合在节点N2和PMOS晶体管MP1的源极之间。PMOS晶体管MP1的漏极产生反馈电流IFBK，并且在没有任何中间部件的情况下直接电连接到CCO 54。PMOS晶体管MP2具有耦合到负载60的其源极，耦合到电流源57的其漏极，和耦合到其漏极以及PMOS晶体管MP1的栅极的其栅极。
在操作中，如果负载电流ILOAD为零，则PMOS晶体管MP1和MP2的源极电压将相等，并且PMOS晶体管MP1和MP2将充当电流镜，从而导致参考电流IREF(例如100nA)反射到PMOS晶体管MP1的漏极作为反馈电流IFBK。IFBK将达到的最小幅度将低于CCO54内部限定的最小电流。因此，OUTcco的最小频率将被精确限定在CCO 54内部。一旦IFBK变得高于CCO 54内部的最小电流，则OUTcco的频率变为根据IFBK。
如果负载电流ILOAD为非零，但跨电阻器R2的电压(由流经R2的负载电流ILOAD产生)不足以正向偏置二极管D，则PMOS晶体管MP1和MP2的源极电压将不相等，并且电流镜像操作将不平衡。在这种情况下，负载电流ILOAD将控制PMOS晶体管MP1的偏置，而反馈电流IFBK将与负载电流ILOAD相关(例如，几乎成比例、成比例、直接成比例或成其他关系)。
一旦跨电阻器R2的电压变得足以正向偏置二极管D，则二极管D将钳位电阻器R2，从而在高负载条件下降低电荷泵54的输出阻抗。在二极管D变为正向偏置之前，CCO 54以其最大输出频率输出OUTcco。同样在这种情况下，OUTcco的最大频率将限定在CCO内，而不是通过来自电流传感器56的IFBK定义。
注意，在图2C的设计中，负载电流ILOAD不流经MP2，而是流经R2，并且在较高电流处也流经二极管D。电流源IREF用于对PMOS晶体管MP1和MP2形成的电流镜进行预偏置，从而导致在空载状态下，反馈电流IFBK的幅度很小。但是，这种状态下的IFBK不能用于设置OUTcco的最小频率，而是直接在CCO 54本身中设置OUTcco的最小频率。
因此，图2C的设计的主要优点是电流检测是从非常低的负载电流ILOAD幅度水平开始的，这是因为电流检测基于PMOS晶体管MP2和MP1的ΔVGS。电流感测起作用，直到R2上的电压降在二极管D的正向电压处达到饱和为止。此时，CCO 54已经以其最大频率输出OUTcco。二极管D有助于确保在重载状态下的最小输出阻抗。但是，请注意，采用这种设计，电荷泵100的一些电流在空载状态下被消耗。
在图2D的电子设备80中示出了该电荷泵100的潜在用途及其经由反馈电流IFBK对其CCO 54的频率调节。电子设备80包括如上所述操作的电荷泵100和CCO 54。此处，电荷泵100的输出VCHP用于偏置镇流器NMOS晶体管(功率NMOS晶体管)T1的栅极，其又提供输出OUT，以用于为其他部件(未示出)供电。镇流器晶体管T1具有耦合到VCC的其漏极，并在其源极处提供输出OUT。电子设备60还包括下拉NMOS晶体管T2，具有耦合到镇流器NMOS晶体管T2的栅极的其漏极、耦合到接地的其源极，并且其栅极被下拉信号PULL DOWN偏置。此外，软启动控制电路52通过电容器C2而被耦合到接地，并在启动期间当电荷泵100对其输出充电时向镇流晶体管T1提供偏置。
电荷泵100和CCO 54布置的优点在电子设备80的上下文中变得显而易见。一旦镇流器晶体管T1的栅极被充分充电以将镇流器晶体管T1置于线性操作模式，则镇流晶体管T1从电荷泵100汲取很小电流或不汲取电流。如果CCO输出信号OUTcco的频率恒定，则电荷泵100内的高开关损耗将增加消耗的静态电流。然而，使用所示的布置，一旦镇流器晶体管T1的栅极被充分充电，反馈电流IFBK将为低，结果是CCO输出信号OUTcco的频率将降低，从而降低了开关损耗，并因此降低了功率。在这种情况下，CCO输出信号OUTcco的频率实际上可以低至(或在某些情况下低于)100kHz，从而将开关损耗降低了多达六十倍。在反馈电流IFBK高以表明有大电流流入镇流晶体管T1的栅极的情况下，CCO输出信号OUTcco的频率可能高达(或在某些情况下高于)6MHz，尽管汲取高电流，仍可以将VCHP保持在恒定水平。
图5所示的是针对图2C的电荷泵电路的反馈电流IFBK对负载电流ILOAD。可以看出，反馈电流IFBK与负载电流ILOAD相对成比例，直到电流传感器56'的饱和发生为止，在该饱和处反馈电流IFBK朝向最大电流逐渐上升。
图6所示的是示出针对图2C的电荷泵电路100的输出电压VOUT对负载电流ILOAD的曲线图。
现在参考图3对诸如可以与图1A-1C和2A-2D中所示的装置一起使用的样品CCO54。下面将给出详细描述，但是首先将给出简要描述。简而言之，CCO 54的结构是低功率振荡器，其被设计为两相结构以实现最小的开关损耗。一个时钟相位的定时由部件M2、C4、M6和M3限定，另一时钟相位的定时由部件M4、C5、M7和M5限定。设备M8和M9用于复位电容器。这种CCO结构生成对称方波信号，其中脉冲和间隙之间的比率约为50:50(取决于第一相和第二相之间的分量的匹配)。
更详细地，CCO 54包括以电流镜布置耦合的PMOS晶体管M1-M5。PMOS晶体管M1-M5的源极耦合到VCC，并且PMOS晶体管M1-M5的栅极彼此耦合并且耦合到PMOS晶体管M1的漏极。
第一电流源91从PMOS晶体管M1的漏极汲取最大CCO电流IMAX，第二电流源92从PMOS晶体管M1的漏极汲取最小CCO电流IMIN。电流镜由NMOS晶体管M10和M11形成。M11的漏极耦合到电流源91，M11的源极耦合到接地，并且M11的栅极耦合到M10的栅极和漏极。M10的漏极被耦合以接收IFBK并耦合到M10的栅极，并且M10的源极耦合到接地。
电容器C4耦合在PMOS晶体管M2的漏极与接地之间。NMOS晶体管M6具有耦合到PMOS晶体管M2的漏极的其栅极、耦合到PMOS晶体管M3的漏极的其漏极、和耦合到接地的其源极。电容器C5耦合在PMOS晶体管M4的漏极与接地之间。NMOS晶体管M7具有耦合到PMOS晶体管M5的漏极的其漏极、耦合到接地的其源极、和耦合到PMOS晶体管M4的漏极的其栅极。
缓冲器81具有耦合到PMOS晶体管M5的漏极的其输出，并且具有耦合到与非门(NAND gate)85的第一输入。缓冲器83具有耦合到PMOS晶体管M3的漏极的其输入、和具有耦合到与非门87的第一输入的其输出。与非门85的输出耦合到与非门87的第二输入，并且与非门87的输出耦合到与非门85的第二输入，从而形成SR触发器。NMOS晶体管M8具有耦合到PMOS晶体管M2的漏极的其漏极、耦合到接地的其源极、和耦合到与非门87的输出的其栅极。NMOS晶体管M9具有耦合到PMOS晶体管M4的漏极的其漏极、耦合到接地的其源极、和耦合到与非门85的输出的其栅极。CCO输出信号OUTcco在与非门85的输出处被产生。
反馈电流IFBK被由NMOS晶体管M10和M11形成的电流镜接收。如果IFBK为零，则用于M1的偏置电流由从电流源92汲取的电流IMIN限定，例如将针对OUTcco的频率设置为100kHz。如果反馈电流IFBK高于从电流源91汲取的电流IMAX，则针对M1的偏置电流为从电流源92汲取的电流IMIN和IMAX之和，例如将OUTcco的频率设置为6MHz，因为M11的漏极电流受电流源91限制。如果反馈电流IFBK在IMAX和IMIN之间，则针对M1的偏置电流与IFBK成比例。
为了理解操作，假定其中缓冲器81的输出为高而缓冲器83的输出为低的操作状态。缓冲器83的输出为低导致与非门87的输出为高，这意味着与非门85的输出(因此CCO输出信号OUTcco)将为低。与非门85的输出为低而缓冲器83的输出为低，以将与非门87的输出维持为高，并且因此与非门85的输出在此点稳定。
与非门87的输出为高时，导通晶体管M8，因此此时电容器C4不充电。与非门85的输出为低时，关断NMOS晶体管M9，因此电容器C5将由PMOS晶体管M4充电。因此，一旦电容器C5被充分充电以使晶体管M7导通，则电流将从缓冲器81的输入汲取，并且缓冲器81的输出将变低，从而将与非门85的输出拉高(并且因此CCO输出信号OUTcco)，导通晶体管M9并使电容器C5放电。
此时，与非门85仍为高，这使与非门87的输出变低，这将关断晶体管M8，并且电容器C4将开始由PMOS晶体管M2充电。一旦电容器C4被充分充电以导通晶体管M6，电流将从缓冲器83的输入汲取，缓冲器83的输出将变低，与非门87的输出将变高，并且返回到上述的初始条件。该操作继续循环，生成CCO输出信号OUTcco，其具有取决于电容器C4和C5充电所需的时间的频率。电容器C4和C5充电越快，CCO输出信号OUTcco的频率就越高；电容器C4和C5充电越慢，CCO输出信号OUTcco的频率就越低。由于电容器C4和C5的充电时间与M1的偏置电流(诸如如上所述的某些操作条件下的反馈电流IFBK)的大小成比例，因此这意味着CCO输出信号OUTcco的频率将与反馈电流IFBK的幅度成比例。
电流源91由NMOS晶体管M13形成，其具有耦合到PMOS晶体管M1的漏极的其漏极、耦合到NMOS晶体管M11的漏极的其源极、和耦合到M12的栅极的其栅极。电流源92由NMOS晶体管M14形成，其具有耦合到PMOS晶体管M1的漏极的其漏极、耦合到接地的其源极，和耦合到NMOS晶体管M13和M12的栅极的其栅极。NMOS晶体管M12具有耦合到电流源93以接收恒定电流的其漏极、耦合到接地的其源极、和耦合到NMOS晶体管M13和M14的栅极的其栅极。
这只是可与图1A-1C和图2A-2D所示的设备一起使用的一种CCO 54设计。应当理解，其他CCO设计也可能是合适的。
应当理解，基于所接收的反馈信号IFBK的CCO 54的操作不是脉冲跳跃，并且不能被认为是脉冲跳跃模式。尽管CCO输出信号OUTcco的频率变化，但是如本领域技术人员所理解的，它不会跳过脉冲，并且连续地生成CCO输出信号OUTcco的脉冲。
尽管已经关于有限数目的实施例描述了本公开，但是受益于本公开的本领域技术人员将理解，可以设想不脱离如本文公开的本公开的范围的其他实施例。因此，本公开的范围应仅由所附权利要求限制。

Claims (20)

1.一种电路，包括：
电流控制器振荡器CCO，配置为在CCO输出处生成具有总体上与反馈电流成比例的频率的CCO输出信号；
电荷泵电路，由CCO输出信号操作并被配置为升高电源电压以在输出端产生电荷泵输出电压，其中所述输出被耦合到负载；和
电流感测电路，配置为感测由所述负载汲取的负载电流，并且如果所述负载电流的幅度在低负载电流阈值和高负载电流阈值之间，则生成具有根据所感测的所述负载电流而变化的幅度的所述反馈电流。
2.根据权利要求1所述的电路，其中如果所感测的所述负载电流的幅度不在所述低负载电流阈值与所述高负载电流阈值之间，则所述电流感测电路生成不具有根据所感测的所述负载电流而变化的幅度的所述反馈电流。
3.根据权利要求1所述的电路，其中所述电流感测电路包括：
第一电阻器，直接电连接在第二节点和所述输出之间；
二极管耦合的晶体管，直接电串联在所述第二节点和所述输出之间；和
p沟道晶体管，具有直接电连接到所述第二节点的源极和直接电连接到所述CCO的漏极。
4.根据权利要求3所述的电路，其中所述p沟道晶体管的所述漏极以不间断的方式被直接电连接到所述CCO，而没有中间部件，使得所述反馈电流直接从所述输出流到所述CCO中。
5.根据权利要求1所述的电路，其中所述电流感测电路包括：
第一电阻器，直接电连接在第二节点和所述输出之间；
二极管，直接电连接在所述第二节点和所述输出之间；
第二电阻器，具有直接电连接至所述第二节点的第一端子；
第一p沟道晶体管，具有直接电连接到所述第二电阻器的第二端子的源极、直接电连接到所述CCO的漏极、以及栅极；和
第二p沟道晶体管，具有直接电连接到所述输出的源极、直接电连接到参考电流源以从其接收参考电流的漏极、以及直接电耦合到所述第一p沟道晶体管的所述栅极和所述第二p沟道晶体管的所述漏极的栅极；
其中所述第一p沟道晶体管在其漏极处生成所述反馈电流。
6.根据权利要求5所述的电路，其中所述第一p沟道晶体管的所述漏极以不间断的方式被直接电连接到所述CCO，而没有中间部件，使得所述反馈电流直接从所述输出流到所述CCO中。
7.根据权利要求1所述的电路，其中如果所感测的所述负载电流低于所述低负载电流阈值，则所述电流感测电路生成总体上恒定的所述反馈电流。
8.根据权利要求1所述的电路，其中如果所感测的所述负载电流高于所述高负载电流阈值，则所述电流感测电路生成渐进上升的所述反馈电流。
9.根据权利要求1所述的电路，其中所述负载是功率晶体管的栅极，并且所述电荷泵输出电压用于对所述功率晶体管的栅极充电，并且其中一旦所述功率晶体管处于线性操作模式，则所述CCO输出信号的与所述反馈电流成比例的所述频率用于降低CCO输出信号的所述频率。
10.根据权利要求1所述的电路，其中所述电荷泵电路包括：
第一电容器、第二电容器和第三电容器；
第一反相器和第二反相器，串联耦合在所述CCO输出和所述第一电容器的第一极板之间；
第三反相器，耦合在所述CCO输出和所述第二电容器的第一极之间；和
桥式整流器，包括：
第一二极管，具有耦合到第一节点的阳极和耦合到第二节点的阴极；
第二二极管，具有耦合到所述第一节点的阴极和耦合到第三节点的阳极；
第三二极管，具有耦合到所述第三节点的阳极和耦合到第四节点的阴极；和
第四二极管，具有耦合到所述第四节点的阳极和耦合到所述第二节点的阴极；
其中所述第一电容器的第二极板被耦合到所述第一节点；
其中所述第二电容器的第二极板被耦合到所述第四节点；和
其中所述第三电容器具有耦合到所述电源电压和所述第三节点的第一极板和耦合到所述输出和所述第二节点的第二极板。
11.根据权利要求1所述的电路，其中所述电荷泵电路缺少开关。
12.根据权利要求1所述的电路，其中所述CCO不在脉冲跳跃模式中操作。
13.一种方法，包括：
使用基于来自电流控制振荡器CCO的输出信号而操作的电荷泵，将电源电压升压至提供给负载的电荷泵输出电压；
感测由于所述电荷泵输出电压而流入所述负载的负载电流；
如果所述负载电流的幅度在低负载电流阈值和高负载电流阈值之间，则生成总体上与所述负载电流成比例的反馈电流；和
根据所述反馈电流来调节来自所述CCO的输出信号的频率，其中所述输出信号的所述频率与所述反馈电流成比例。
14.根据权利要求13所述的方法，其中所述负载是功率晶体管的栅极，并且所述电荷泵输出电压用于对所述功率晶体管的栅极充电，并且其中一旦所述功率晶体管处于线性操作模式，则根据所述反馈电流来调节来自所述CCO的所述输出信号的所述频率用于降低来自所述CCO的所述输出信号的所述频率。
15.根据权利要求13所述的方法，其中如果所述负载电流的所述幅度不在所述低负载电流阈值与所述高负载电流阈值之间，则所述反馈电流不被生成为与所述负载电流总体上成比例。
16.根据权利要求13所述的方法，其中调节来自所述CCO的所述输出信号的所述频率不在脉冲跳跃模式中操作所述CCO。
17.一种电路，包括：
电流控制器振荡器CCO，具有CCO输入和CCO输出；
电荷泵电路，包括：
第一电容器、第二电容器和第三电容器；
第一反相器和第二反相器，串联耦合在所述CCO输出和所述第一电容器的第一极板之间；
第三反相器，耦合在所述CCO输出和所述第二电容器的第一极之间；和
桥式整流器，包括：
第一二极管，具有耦合到第一节点的阳极和耦合到第二节点的阴极；
第二二极管，具有耦合到所述第一节点的阴极和耦合到第三节点的阳极；
第三二极管，具有耦合到所述第三节点的阳极和耦合到第四节点的阴极；和
第四二极管，具有耦合到所述第四节点的阳极和耦合到所述第二节点的阴极；
其中所述第一电容器的第二极板被耦合到所述第一节点；
其中所述第二电容器的第二极板被耦合到所述第四节点；和
其中所述第三电容器具有耦合到所述电源电压和所述第三节点的第一极板和耦合到所述输出和所述第二节点的第二极板；以及
电流感测电路，包括：
第一电阻器，直接电连接在第二节点和所述输出之间；
二极管耦合的晶体管，直接电串联在所述第二节点和所述输出之间；和
p沟道晶体管，具有直接电连接到所述第二节点的源极和直接电连接到所述CCO的漏极。
18.根据权利要求17所述的电路，其中所述p沟道晶体管的漏极以不间断的方式被直接电连接到所述CCO，而没有中间部件。
19.一种电路，包括：
电流控制器振荡器CCO，具有CCO输入和CCO输出；
电荷泵电路，包括：
第一电容器、第二电容器和第三电容器；
第一反相器和第二反相器，串联耦合在所述CCO输出和所述第一电容器的第一极板之间；
第三反相器，耦合在所述CCO输出和所述第二电容器的第一极之间；和
桥式整流器，包括：
第一二极管，具有耦合到第一节点的阳极和耦合到第二节点的阴极；
第二二极管，具有耦合到所述第一节点的阴极和耦合到第三节点的阳极；
第三二极管，具有耦合到所述第三节点的阳极和耦合到第四节点的阴极；和
第四二极管，具有耦合到所述第四节点的阳极和耦合到所述第二节点的阴极；
其中所述第一电容器的第二极板被耦合到所述第一节点；
其中所述第二电容器的第二极板被耦合到所述第四节点；和
其中所述第三电容器具有耦合到所述电源电压和所述第三节点的第一极板和耦合到所述输出和所述第二节点的第二极板；以及
电流感测电路，包括：
第一电阻器，直接电连接在第二节点和所述输出之间；
二极管，直接电连接在所述第二节点和所述输出之间；
第二电阻器，具有直接电连接至所述第二节点的第一端子；
第一p沟道晶体管，具有直接电连接到所述第二电阻器的第二端子的源极、直接电连接到所述CCO的漏极、以及栅极；和
第二p沟道晶体管，具有直接电连接到所述输出的源极、直接电连接到参考电流源以从其接收参考电流的漏极、以及直接电耦合到所述第一p沟道晶体管的所述栅极和所述第二p沟道晶体管的所述漏极的栅极。
20.根据权利要求19所述的电路，其中所述第一p沟道晶体管的漏极以不间断的方式被直接电连接到所述CCO输入，而没有中间部件。
CN202010177759.2A 2019-03-14 2020-03-13 具有负载驱动的时钟频率管理的电荷泵 Pending CN111697822A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US16/353,122 US10784876B1 (en) 2019-03-14 2019-03-14 Charge pump with load driven clock frequency management
US16/353,122 2019-03-14

Publications (1)

Publication Number Publication Date
CN111697822A true CN111697822A (zh) 2020-09-22

Family

ID=72424749

Family Applications (2)

Application Number Title Priority Date Filing Date
CN202010177759.2A Pending CN111697822A (zh) 2019-03-14 2020-03-13 具有负载驱动的时钟频率管理的电荷泵
CN202020314126.7U Active CN211859942U (zh) 2019-03-14 2020-03-13 电荷泵电路

Family Applications After (1)

Application Number Title Priority Date Filing Date
CN202020314126.7U Active CN211859942U (zh) 2019-03-14 2020-03-13 电荷泵电路

Country Status (2)

Country Link
US (3) US10784876B1 (zh)
CN (2) CN111697822A (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN116961413A (zh) * 2023-09-18 2023-10-27 杭州深谙微电子科技有限公司 电荷泵电路
TWI842063B (zh) 2022-08-18 2024-05-11 奕力科技股份有限公司 操作電壓供應電路

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10784876B1 (en) 2019-03-14 2020-09-22 Stmicroelectronics Design And Application S.R.O. Charge pump with load driven clock frequency management

Family Cites Families (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04129264A (ja) * 1990-09-20 1992-04-30 Fujitsu Ltd 半導体集積回路
US5258662A (en) * 1992-04-06 1993-11-02 Linear Technology Corp. Micropower gate charge pump for power MOSFETS
US6980047B1 (en) * 2002-06-20 2005-12-27 Taiwan Semiconductor Manufacturing Company Low power high voltage ramp-up control circuit
US6566847B1 (en) * 2002-07-29 2003-05-20 Taiwan Semiconductor Manufacturing Company Low power charge pump regulating circuit
US7276960B2 (en) 2005-07-18 2007-10-02 Dialog Semiconductor Gmbh Voltage regulated charge pump with regulated charge current into the flying capacitor
TWI315456B (en) * 2005-07-21 2009-10-01 Novatek Microelectronics Corp Charge pump control circuit
TW200828751A (en) * 2006-12-27 2008-07-01 Fitipower Integrated Tech Inc Charge pump
JP2008172969A (ja) * 2007-01-15 2008-07-24 Nec Electronics Corp 半導体集積回路
JP2009022093A (ja) 2007-07-11 2009-01-29 Ricoh Co Ltd 多出力電源装置
JP5554910B2 (ja) * 2008-09-08 2014-07-23 ローム株式会社 チャージポンプ回路の制御回路およびそれらを利用した電源回路
US7821328B2 (en) * 2008-12-18 2010-10-26 Texas Instruments Incorporated Dynamic charge pump system for front end protection circuit
US7782141B2 (en) 2008-12-29 2010-08-24 Texas Instruments Incorporated Adaptive signal-feed-forward circuit and method for reducing amplifier power without signal distortion
US9413362B2 (en) 2011-01-18 2016-08-09 Peregrine Semiconductor Corporation Differential charge pump
JP2012191745A (ja) * 2011-03-10 2012-10-04 Semiconductor Components Industries Llc 電源回路システム
US8665009B2 (en) 2012-07-31 2014-03-04 Arm Limited Integrated circuit and method for controlling load on the output from on-chip voltage generation circuitry
US9164526B2 (en) 2012-09-27 2015-10-20 Sandisk Technologies Inc. Sigma delta over-sampling charge pump analog-to-digital converter
WO2017070389A1 (en) 2015-10-21 2017-04-27 Chirp Microsystems, Inc. Efficient on-chip high-voltage driver circuit for ultrasonic transducer
EP3319216A1 (en) 2016-11-03 2018-05-09 GN Hearing A/S Switched capacitor dc-dc power converter
US10491114B1 (en) * 2018-12-21 2019-11-26 Nxp B.V. Output regulated charge pump
US10784876B1 (en) * 2019-03-14 2020-09-22 Stmicroelectronics Design And Application S.R.O. Charge pump with load driven clock frequency management

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI842063B (zh) 2022-08-18 2024-05-11 奕力科技股份有限公司 操作電壓供應電路
CN116961413A (zh) * 2023-09-18 2023-10-27 杭州深谙微电子科技有限公司 电荷泵电路
CN116961413B (zh) * 2023-09-18 2024-03-15 杭州深谙微电子科技有限公司 电荷泵电路

Also Published As

Publication number Publication date
CN211859942U (zh) 2020-11-03
US20210234546A1 (en) 2021-07-29
US20200295767A1 (en) 2020-09-17
US20200366296A1 (en) 2020-11-19
US11005483B2 (en) 2021-05-11
US10784876B1 (en) 2020-09-22
US11374579B2 (en) 2022-06-28

Similar Documents

Publication Publication Date Title
US7940031B2 (en) Switching power supply circuitry
US6738272B2 (en) Charge pump rush current limiting circuit
US8804382B2 (en) Resonant controller circuit and system with reduced peak currents during soft-start
US5247239A (en) Dual dc/dc voltage converter power system
US7701281B1 (en) Flyback capacitor level shifter feedback regulation for negative pumps
US6373328B2 (en) Comparator circuit
US7009857B2 (en) Soft-start charge pump circuit
CN211859942U (zh) 电荷泵电路
JP2011061891A (ja) 負荷駆動回路
EP1366560B1 (en) Power efficient integrated charge pumps using clock gating
JP7006840B2 (ja) スイッチング制御回路、電源回路
JP5398422B2 (ja) スイッチング電源装置
JP2004088964A (ja) スイッチング電源装置
US7218538B2 (en) Power source device
US7535206B2 (en) Synchronous rectifying type switching regulator control circuit and semiconductor integrated circuit including the same
CN110557005B (zh) 电压转换电路及其控制电路
CN115378246B (zh) 具有过冲保护的开关电源
CN115498872A (zh) 电荷泵型升压电路
WO2022202609A1 (ja) スイッチ回路および電源回路
JP2012085498A (ja) 電源装置
JP2006149174A (ja) チャージポンプ型昇圧回路
JP2024052021A (ja) 集積回路、電源回路
KR20000032793A (ko) 러쉬 전류 감소 회로
JP4453421B2 (ja) 電源装置及び電源制御用半導体集積回路
CN115720698A (zh) 电力转换装置的控制电路

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination