CN111697065A - 半导体装置 - Google Patents

半导体装置 Download PDF

Info

Publication number
CN111697065A
CN111697065A CN201910603679.6A CN201910603679A CN111697065A CN 111697065 A CN111697065 A CN 111697065A CN 201910603679 A CN201910603679 A CN 201910603679A CN 111697065 A CN111697065 A CN 111697065A
Authority
CN
China
Prior art keywords
electrode
region
semiconductor device
axis
gate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201910603679.6A
Other languages
English (en)
Other versions
CN111697065B (zh
Inventor
一关健太郎
西胁达也
相田喜久夫
大麻浩平
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Toshiba Electronic Devices and Storage Corp
Original Assignee
Toshiba Corp
Toshiba Electronic Devices and Storage Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp, Toshiba Electronic Devices and Storage Corp filed Critical Toshiba Corp
Publication of CN111697065A publication Critical patent/CN111697065A/zh
Application granted granted Critical
Publication of CN111697065B publication Critical patent/CN111697065B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7813—Vertical DMOS transistors, i.e. VDMOS transistors with trench gate electrode, e.g. UMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/41741—Source or drain electrodes for field effect devices for vertical or pseudo-vertical devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/482—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body
    • H01L23/4824—Pads with extended contours, e.g. grid structure, branch structure, finger structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H01L29/0692—Surface layout
    • H01L29/0696—Surface layout of cellular field-effect devices, e.g. multicellular DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/402—Field plates
    • H01L29/407—Recessed field plates, e.g. trench field plates, buried field plates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42356—Disposition, e.g. buried gate electrode
    • H01L29/4236—Disposition, e.g. buried gate electrode within a trench, e.g. trench gate electrode, groove gate electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7827—Vertical transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/0601—Structure
    • H01L2224/0603—Bonding areas having different sizes, e.g. different heights or widths
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/41766—Source or drain electrodes for field effect devices with at least part of the source or drain electrode having contact below the semiconductor surface, e.g. the source or drain electrode formed at least partially in a groove or with inclusions of conductor inside the semiconductor

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

本发明的实施方式提供一种高性能的半导体装置。一实施方式的半导体装置包含半导体层、第1电极、第2电极、第3电极、第4电极、以及第5电极。半导体层具有沿着包含第1轴与第2轴在内的面的第1面。第1电极以及第2电极沿第1轴延伸。第3电极以及第4电极沿第2轴延伸。第5电极位于第1面的上方的第1层中，与第1电极以及第3电极电连接，包含第1部分、第2部分、第3部分以及第4部分。第1部分相交于第1电极以及第2电极。第2部分相交于第1电极以及第2电极，并且在第1端从第1部分独立。第3部分相交于第3电极以及第4电极。第4部分相交于第3电极以及第4电极，并且在第1端从第3部分独立。

Description

半导体装置
相关申请
本申请享受以日本专利申请2019－48329号(申请日：2019年3月15日)为基础申请的优先权。本申请通过参照该基础申请而包含基础申请的全部内容。
技术领域
实施方式大体来说涉及半导体装置。
背景技术
已知有用于功率控制等的纵型的MOSFET(metal oxide semiconductorfieldeffect transistor)的半导体装置。
发明内容
实施方式提供一种高性能的半导体装置。
一实施方式的半导体装置包含半导体层、第1电极、第2电极、第3电极、第4电极、以及第5电极。上述半导体层具有沿着包含第1轴与第2轴在内的面的第1面。上述第1电极以及上述第2电极沿上述第1轴延伸。上述第3电极以及上述第4电极沿上述第2轴延伸。上述第5电极位于上述第1面的上方的第1层中，与上述第1电极以及上述第3电极电连接，包含第1部分、第2部分、第3部分以及第4部分。上述第1部分与上述第1电极以及上述第2电极相交。上述第2部分与上述第1电极以及上述第2电极相交，并且在第1端从上述第1部分独立。上述第3部分与上述第3电极以及上述第4电极相交。上述第4部分与上述第3电极以及上述第4电极相交，并且在第1端从上述第3部分独立。
附图说明
图1示出第1实施方式的半导体装置的平面构造。
图2示出第1实施方式的半导体装置的平面构造。
图3示出第1实施方式的半导体装置的一部分的剖面构造。
图4示出第1实施方式的半导体装置的一部分的剖面构造。
图5示出第1实施方式的半导体装置的一部分的剖面构造。
图6示出第1参考用的半导体装置的平面的构造。
图7示出第2参考用的半导体装置的平面的构造。
图8示出第2实施方式的半导体装置的平面构造。
图9示出第2实施方式的半导体装置的平面构造。
图10示出第3实施方式的半导体装置的平面构造。
图11示出第3实施方式的半导体装置的平面构造。
图12示出第4实施方式的半导体装置的平面构造。
图13示出第4实施方式的半导体装置的平面构造。
具体实施方式
以下，参照附图来叙述实施方式。在以下的描述中，有对具有大致相同的功能以及构成的构成要素赋予相同的附图标记且省略重复说明的情况。附图是示意性的，厚度与平面尺寸的关系、各层的厚度的比率等可与现实不同。另外，在附图相互之间也可以包含相互的尺寸关系、比率不同的部分。另外，只要没有明确地或显而易见地排除，则对某一个实施方式的所有描述也适用于对另一实施方式的描述。各实施方式例示用于将该实施方式的技术思想具体化的装置、方法，实施方式的技术思想不将构成部件的材质、形状、构造、配置等特定为下述内容。
以下的描述中，使用xyz正交坐标系。
＜第1实施方式＞
图1以及图2表示第1实施方式的半导体装置1的平面构造，且表示沿着xy面的构造。半导体装置1例如形成为一个半导体芯片，包含后述的半导体基板(未图示)，并且包含设于半导体基板上的导电体以及绝缘体。图1以及图2对z轴上的不同坐标进行表示。图2对于比图1大的z轴坐标进行表示。
如图1所示，半导体装置1的沿着xy面的面具有矩形的形状，包括沿y轴排列的两个边LE以及RE、还有沿x轴排列的两个边TE以及BE。例如，边LE、RE、TE以及BE是半导体装置1的沿着xy面的各个面的左边、右边、上边、下边。
半导体装置1包含第1区域R1以及第2区域R2。第1区域R1以及第2区域R2沿xy面扩展，相互不重合。例如，半导体装置1的沿着xy面的整体的面被分割成第1区域R1以及第2区域R2。第1区域R1占据半导体装置1的沿着xy面的整体的面中的上侧的部分，第2区域R2占据半导体装置1的沿着xy面的整体的面中的下侧的部分。
半导体装置1包含多个栅极电极11以及多个场板(FP)电极12。栅极电极11包含沿x轴延伸的部分与沿y轴延伸的部分，FP电极12包含沿x轴延伸的部分与沿y轴延伸的部分。沿y轴延伸的栅极电极11以及FP电极12沿x轴具有间隔地排列，沿x轴延伸的栅极电极11以及FP电极12沿y轴具有间隔地排列。
一个FP电极12与两个栅极电极11构成一个电极组G。在各电极组G中，两个栅极电极11夹着一个FP电极12。将所有电极组G中的第1区域R1中的电极组G称为电极组G1，将第2区域R2中的电极组G称为电极组G2。
电极组G1沿y轴延伸，且沿x轴在左边LE与右边RE之间排列。电极组G1由电极组G1L以及G1S构成。电极组G1L比电极组G1S长。即，电极组G1L中的栅极电极11以及FP电极12比电极组G1S中的栅极电极11以及FP电极12长。
电极组G1L位于全部电极组的G1中的第1区域R1的左侧的部分，电极组G1S位于全部电极组G1中的第1区域R1的右侧的部分。电极组G1S与G1L的边界例如与后述的栅极焊盘21的某一部分的边缘一致。
电极组G1L遍及上边TE的极近的位置与第1区域R1以及第2区域R2的边界的位置地延伸。电极组G1L的至少FP电极12只要遍及上边TE的极近的位置与第1区域R1以及第2区域R2的边界的位置地延伸即可，电极组G1L的栅极电极11也可以在两端比电极组G1L的FP电极12短。
电极组G1S遍及第1区域R1的y轴上的比中央靠近上边TE的位置与第1区域R1以及第2区域R2的边界的位置地延伸。电极组G1S的至少FP电极12只要遍及第1区域R1的y轴上的比中央靠近上边TE的位置与第1区域R1以及第2区域R2的边界的位置地延伸即可，电极组G1S的栅极电极11也可以在两端比电极组G1S的FP电极12短。
电极组G1L以及G1S的下端例如位于y轴上的同一坐标。
电极组G2沿x轴遍及左边LE的极近的位置与右边RE的极近的位置地延伸。电极组G2的至少FP电极12只要遍及左边LE的极近的位置与右边RE的极近的位置地延伸即可，电极组G2的栅极电极11也可以在两端比电极组G2的FP电极12短。另外，电极组G2沿y轴从第1区域R1与第2区域R2的边界至下边BE的整个区域地排列。
各栅极电极11经由触点14而与栅极焊盘21连接。各FP电极12经由触点15而与源极焊盘22连接。之后详细描述栅极焊盘21的形状以及FP电极12的形状、还有触点14以及15的位置。
如图1以及图2、特别是图2所示，半导体装置1包含栅极焊盘21以及源极焊盘22。栅极焊盘21以及源极焊盘22沿xy面扩展，相互具有间隔，相互不接触，且相互电绝缘。
栅极焊盘21具有如下图案，该图案具有在所有栅极电极11以及所有FP电极12各自的两端的位置将所有栅极电极11以及所有FP电极12横穿那样的形状以及配置。以下，描述具有这样的形状的栅极焊盘21的一个例子。
栅极焊盘21包含第1部分21a、第2部分21b、第3部分21c、第4部分21d、第5部分21e、第6部分21f以及第7部分21g。
第1部分21a具有矩形的形状，位于半导体装置1的右上角。第1部分21a的上边沿着半导体装置1的上边TE。第1部分21a的右边沿着半导体装置1的右边RE，例如位于半导体装置1的右边RE上。第1部分21a的左边位于最右端的电极组G1L与最左端的电极组G1S的边界的延长线上。第1部分21a的下边与电极组G1S的上端相对。
第2部分21b具有矩形的形状，沿半导体装置1的上边TE延伸，并与上边TE具有间隔。第2部分21b的右边与第1部分21a的左边连接。第2部分21b位于比电极组G1L的FP电极12各自的上边靠下一些的位置。第2部分21b将所有电极组G1L横穿地延伸。第2部分21b的左边例如位于比电极组G1L的最左的栅极电极11的右边靠左侧的位置。
第3部分21c具有矩形的形状，沿半导体装置1的右边RE延伸。第3部分21c的上边与第1部分21a的下边连接。第3部分21c的下边位于比电极组G1(G1L以及G1S)的栅极电极11以及FP电极12各自的下边靠上一些的位置。
第4部分21d具有矩形的形状，沿x轴延伸。第4部分21d的右边与第3部分21c的左边连接。第4部分21d与第1部分21a的下边相对。第4部分21d将所有电极组G1S横穿地延伸。第4部分21d的左边例如位于最右的电极组G1L与最左的电极组G1S的边界的延长线上。
第5部分21e具有矩形的形状，沿x轴延伸。第5部分21e的右边与第3部分21c的左边连接。第5部分21e位于比电极组G1(G1L以及G1S)的FP电极12各自的下边靠上一些的位置。第5部分21e的左边例如位于最左的栅极电极11与半导体装置1的左边LE之间，位于比电极组G2的栅极电极11以及FP电极12各自的左边靠右一些的位置。
第6部分21f具有矩形的形状，沿半导体装置1的右边RE延伸，与右边RE具有间隔。第6部分21f的上边与第3部分21c的下边连接。第6部分21f位于比电极组G2的FP电极12各自的右边靠左一些的位置。第6部分21f将所有电极组G2横穿地延伸。第6部分21f的下边例如位于比电极组G2的最下方的栅极电极11的上边靠下侧的位置。
第7部分21g具有矩形的形状，沿半导体装置1的左边LE延伸，与左边LE具有间隔。第7部分21g的上边与第5部分21e的下边连接。第7部分21g位于比电极组G2的FP电极12各自的左边靠右一些的位置。第7部分21g将所有电极组G2横穿地延伸。第7部分21g的下边例如位于比电极组G2的最下方的栅极电极11的上边靠下侧的位置。
源极焊盘22例如具有如下图案，该图案将半导体装置1的沿着xy面的区域中的、将与栅极焊盘21的边界处的与栅极焊盘21之间的间隔区域以及与半导体装置1的上边UE、下边BE、右边RE以及LE之间的间隔区域除去后未被栅极焊盘21覆盖的区域覆盖。以下，描述这种形状的源极焊盘22的一个例子。
源极焊盘22包含第1部分22a、第2部分22b、第3部分22c、第4部分22d、第5部分22e、第6部分22f、第7部分22g、第8部分22h以及第9部分22i。
第1部分22a具有矩形的形状，沿半导体装置1的上边TE延伸。第1部分22a位于半导体装置1的上边TE与栅极焊盘21的第1部分21a之间。第1部分22a的右边例如与栅极焊盘21的第1部分21a的左边相对，第1部分22a的下边例如与栅极焊盘21的第2部分21b的上边相对。第1部分22a的左边位于比栅极焊盘21的第2部分21b的左边靠近半导体装置1的左边LE的位置，例如与半导体装置1的左边相对。第1部分22a也可以与所有电极组G1L的FP电极12各自的上边重叠，而且也与所有电极组G1L的栅极电极11各自的上边重叠。
第2部分22b具有矩形的形状，位于栅极焊盘21的第2部分21b的左边与半导体装置1的左边LE之间。第2部分22b的上边与源极焊盘22的第1部分22a的下边连接。第2部分22b的左边例如与半导体装置1的左边LE相对。
第3部分22c具有矩形的形状，在栅极焊盘21的第2部分21b与第5部分21e之间扩展。第3部分22c的左边沿半导体装置1的左边LE延伸，例如与半导体装置1的左边LE相对。第3部分22c的上边例如与第2部分22b的下边连接。第3部分22c的右边局部地与栅极焊盘21的第1部分21a的左边相对，第3部分22c的上边与栅极焊盘21的第2部分21b相对。第3部分22c与所有电极组G1L重叠。
第4部分22d具有矩形的形状，位于由第3部分22c以及栅极焊盘21的第1部分21a、第3部分21c和第4部分21d包围的区域。第4部分22d的上边、右边以及下边分别与栅极焊盘21的第1部分21a、第3部分21c以及第4部分21d相对。第4部分22d的左边与第3部分22c的右边连接。第4部分22d也可以与所有电极组G1S的FP电极12各自的上边重叠，而且也与所有电极组G1S的栅极电极11各自的上边重叠。
第5部分22e具有矩形的形状，位于由第3部分22c以及栅极焊盘21的第3部分21c、第4部分21d、和第5部分21e包围的区域。第5部分22e的上边、右边以及下边分别与栅极焊盘21的第4部分21d、第3部分21c以及第5部分21e相对。第5部分22e的左边与第3部分22c的右边连接。第5部分22e与所有电极组G1S重叠。
第6部分22f具有矩形的形状，位于由第3部分22c、栅极焊盘21的第7部分21g以及半导体装置1的左边LE和下边BE包围的区域。第6部分22f的左边例如与半导体装置1的左边LE相对。第6部分22f的上边与第3部分22c的下边连接。第6部分22f的右边与栅极焊盘21的第7部分21g相对。第6部分22f可以与所有电极组G2的FP电极12各自的左边重叠，而且也与所有电极组G2的栅极电极11各自的左边重叠。
第7部分22g具有矩形的形状，沿半导体装置1的下边BE延伸，遍及半导体装置1的左边LE与右边RE地延伸。第7部分22g的下边、左边以及右边分别例如与半导体装置1的下边BE、左边LE以及右边RE相对。第7部分22g的上边局部地与第6部分22f的下边连接，且局部地与栅极焊盘21的第6部分21f的下边以及第7部分21g的下边相对。
第8部分22h具有矩形的形状，位于由第7部分22g以及栅极焊盘21的第5部分21e、第6部分21f、和第7部分21g包围的区域。第8部分22h的下边与第7部分22g的上边连接。第8部分22h的上边、右边以及左边分别与栅极焊盘21的第5部分21e、第6部分21f、和第7部分21g相对。第8部分22h与所有电极组G2重叠。另外，第8部分22h也可以与所有电极组G1的FP电极12各自的下边重叠，而且也与所有电极组G1的栅极电极11各自的下边重叠。
第9部分22i具有矩形的形状，位于由第7部分22g、栅极焊盘21的第3部分21c以及第6部分21f、和半导体装置1的右边包围的区域。第9部分22i的右边例如与半导体装置1的右边RE相对。第9部分22i的上边以及左边分别与栅极焊盘21的第3部分21c的下边以及第6部分21f的右边相对。第9部分22i的下边与第7部分22g的上边连接。第9部分22i也可以与所有电极组G2的FP电极12各自的右边重叠，而且也与所有电极组G2的栅极电极11各自的右边重叠。
各触点14位于栅极焊盘21与一个栅极电极11相交的位置，将栅极焊盘21与该栅极电极11连接。各栅极电极11在两端的两处与栅极焊盘21的一部分重叠，并在两处经由触点14而与栅极焊盘21连接。
各触点15位于源极焊盘22与一个FP电极12相交的位置，将源极焊盘22与该FP电极12连接。各FP电极12的两端位于栅极焊盘21的外侧，各FP电极12在两端的栅极焊盘21的外侧的部分的两处经由触点15而与源极焊盘22连接。
栅极焊盘21具有至此为止所述那样的图案以及形状，因此，施加到栅极焊盘21的信号通过以下的路径到达栅极焊盘21的端部。第1部分21a例如接收从半导体装置1的外部供给的信号。接收到的信号利用第2部分21b向左行进，到达第2部分21b的左边，在该过程中，信号通过所有电极组G1L各自的栅极电极11的上侧的触点14的位置。另外，接收到的信号到达第4部分21d的左边，在该过程中，信号通过所有电极组G1S各自的栅极电极11的上侧的触点14的位置。另外，接收到的信号利用第3部分21c以及第6部分21f向下行进而到达第6部分21f的下边，在该过程中，信号通过所有电极组G2各自的栅极电极11的右侧的触点14的位置。
在第1部分21a接收到的信号还利用第3部分21c向下行进，利用第5部分21e向左行进，到达第5部分21e的左边，利用第7部分21g向下行进而到达第7部分21g的下边。在该过程中，信号通过所有电极组G1各自的栅极电极11的下侧的触点14的位置，并通过所有电极组G2各自的栅极电极11的左侧的触点14的位置。
图3表示第1实施方式的半导体装置1的一部分的剖面构造，并表示沿着图1以及图2的III－III线的剖面。
如图3所示，在漏极电极31的上表面上设有半导体32。半导体32包含硅基板以及硅的外延层。半导体32包含n+型漏极区域34、n－型漂移区域35、p型基底区域36、n+型源极区域37、以及p+型触点区域38。表示导电型的“n”或者“p”的上标“+”以及“－”表示相对的载流子浓度。例如，n－型的区域、n型的区域、n+型的区域按照该顺序具有更高的载流子浓度。载流子浓度是指在具有该载流子浓度的区域包含n型杂质以及p型杂质这两方的情况下，除去被p型杂质抵消的量的n型杂质后的n型杂质的浓度。关于p型也相同，关于n型杂质的记述中的替换了“n”与“p”的记述作为关于p型的记述适用。
n+型漏极区域34位于漏极电极31的上表面上，例如位于硅基板中。半导体32中的、n+型漏极区域34以外的部分例如是外延层。
半导体32具有由多个沟槽41从上表面局部地去除的形状。沟槽41的底部位于n－型漂移区域35中，不与n+型漏极区域34相接。各沟槽41如之后详细叙述那样将一个电极组G包含于内。由此，沟槽41具有如参照图1以及图2记述那样能够配置电极组G的形状以及配置。将电极组G1(G1L以及G1S)包含于内的沟槽41在xy面上与电极组G1同样，位于第1区域R1中，沿y轴延伸，沿x轴排列。将电极组G2包含于内的沟槽41在xy面上与电极组G2同样，位于第2区域R2中，沿x轴延伸，沿y轴排列。
在各沟槽41中，设有两个栅极电极11以及一个FP电极12。FP电极12位于沟槽41的中央或者中央附近，沿z轴从比沟槽41的开口的位置(半导体32的上表面)低的位置，遍及到比沟槽41的底部高的位置地延伸。
在各沟槽41中，两个栅极电极11位于FP电极12的两侧。一个栅极电极11位于FP电极12与沟槽41的左侧的边缘之间。另一个栅极电极11位于FP电极12与沟槽41的右侧的边缘之间。FP电极12沿z轴而遍及比沟槽41的开口的位置(半导体32的上表面)低的位置和比n－型漂移区域35靠上表面的附近的位置。
沟槽41的除FP电极12和栅极电极11以外的区域设有绝缘体42。即，绝缘体42的一部分位于FP电极12与n－型漂移区域35之间，绝缘体42的另一部分位于FP电极12与各栅极电极11之间的区域。另外，绝缘体42的一部分位于各栅极电极11与p型基底区域36之间。而且，FP电极12的上表面以及栅极电极11的上表面被绝缘体42的一部分覆盖。
各p型基底区域36位于两个电极组G之间，即，位于左侧的电极组G中的右侧的栅极电极11与右侧的电极组G中的左侧的栅极电极11之间。p型基底区域36在底面上与n－型漂移区域35的上表面相接，在左端经由绝缘体42的一部分而与左侧的电极组G中的右侧的栅极电极11相对，在右端经由绝缘体42的一部分而与右侧的电极组G中的左侧的栅极电极11相对。p型基底区域36沿相邻的沟槽41沿x轴或者y轴延伸。
在各p型基底区域36的上侧具有间隔地存在两个n+型源极区域37。n+型源极区域37的底部与p型基底区域36相接。左侧的n+型源极区域37在左端经由绝缘体42的一部分而与左侧的电极组G中的右侧的栅极电极11相对。右侧的n+型源极区域37在右端经由绝缘体42的一部分而与右侧的电极组G中的左侧的栅极电极11相对。n+型源极区域37沿相邻的沟槽41沿x轴或者y轴延伸。
各p型基底区域36的上侧具有一个p+型触点区域38。p+型触点区域38的底部在下部以及侧部处与对应的一个p型基底区域36相接，例如位于比与p型基底区域36对应的n+型源极区域37的边界低的位置。
在各沟槽41中的绝缘体42的上表面上具有绝缘体43。相邻的绝缘体43在p+型触点区域38的上方具有间隔。
源极焊盘22包含位于绝缘体43的上表面上的部分和相邻的绝缘体43之间的部分。源极焊盘22在相邻的绝缘体43的各之间的区域中与p+型触点区域38相接。
图4表示第1实施方式的半导体装置1的一部分的剖面构造，且表示沿着图1以及图2的IV－IV线的剖面。如图4所示，各触点14位于连接的栅极电极11的上方。绝缘体42以及43在栅极电极11的上方被局部地去除，在该部分，触点14在上表面与栅极焊盘21的底面连接，并且在底面与对应的栅极电极11的上表面连接。
图5表示第1实施方式的半导体装置1的一部分的剖面构造，并表示沿着图1以及图2的V－V线的剖面。如图5所示，各触点15位于连接的FP电极12的上方。绝缘体42以及43在FP电极12的上方被局部地去除，在该部分，触点15在上表面与源极焊盘22的底面连接，并且在底面与对应的FP电极12的上表面连接。
根据第1实施方式，如以下所记述，能够实现翘曲被抑制、并且布线长度短的半导体装置1。
半导体装置1包括在两个方向上、特别是正交的两个方向上延伸的电极组G。因此，可抑制如电极组G沿一个方向延伸的情况那样应力向相同的方向集中，可抑制半导体装置1的芯片的翘曲。
为了缓和应力的集中，为了沿两个方向配置电极组G，如第1实施方式那样，考虑将半导体装置1的面分为两个区域(例如，第1区域R1与第2区域R2)，在一个区域中沿第1方向配置电极组G，在另一个区域中沿第2方向配置电极组G。能够与这样配置的电极组G连接的栅极焊盘21以及源极焊盘22的形状可考虑若干可能性。需要以与所有电极组G在两端重叠的方式配置栅极焊盘，并配置为源极焊盘在未配置有栅极焊盘的位置扩展。
图6表示第1参考用的半导体装置100的平面的构造，并表示栅极焊盘110以及源极焊盘120。栅极焊盘110与第1实施方式的栅极焊盘21对应，源极焊盘120与第1实施方式的源极焊盘22对应。栅极焊盘110包含与第1实施方式的栅极焊盘21的第1部分21a相同的矩形状的部分100a，而且具有包围第1区域R1的周围以及第2区域R2的周围的图案。若要基于这种形状的栅极焊盘110配置源极焊盘120，则源极焊盘120不得不成为在第1区域R1中包含由栅极焊盘110的图案包围的部分与其他部分的独立的两个部分的形状，不能以不断开的形态配置源极焊盘120。
图7表示第2参考用的半导体装置200的平面的构造，并表示栅极焊盘210以及源极焊盘220。栅极焊盘210包含与第1实施方式的栅极焊盘21的第1部分21a相同的矩形状的第1部分210a，另外包含沿着半导体装置200的上边的第2部分210b、沿着左边的第3部分210c、第1区域R1与第2区域R2的边界的第4部分210d、沿着下边的第5部分210e以及沿着右边的第6部分210f。第4部分210d位于第1区域R1中。第4部分210d以及第6部分210f具有间隔。如果基于这种形状的栅极焊盘210，源极焊盘220的第1区域R1中的部分能够与源极焊盘220的第2区域R2中的部分经由第1区域R1的右边的部分以及栅极焊盘210的第4部分210d与第6部分210f之间的区域而连续。即，源极焊盘220能够不被断开地配置。
然而，存在有栅极焊盘210的布线长的部分，另外，信号向第4部分210d以及第6部分210f的传递的效率差。利用第1部分210a接收到的信号利用第2部分210b向左行进，利用第3部分210c向下行进，利用第4部分210d向右行进。同样，利用第1部分210a接收到的信号需要利用第2部分210b向左行进，利用第3部分210c向下行进，利用第5部分201e向右行进，利用第6部分210f向上行进。这些路径迫使沿某个方向行进的信号在另一位置向相反方向行进。这种信号传递是低效的。
第1实施方式的半导体装置1的栅极焊盘21包含第2部分21b、第3部分21c、第4部分21d、第5部分21e、第6部分21f以及第7部分21g。第2部分21b与所有电极组G1L的上侧的部分重叠，仅在右边与第1部分21a连接，在左边不与栅极焊盘21的其他部分连接。第4部分21d与所有电极组G1S的上侧的部分重叠，第5部分21e与所有电极组G1的下侧的部分重叠，在右边与第3部分21c连接，不与第2部分21b连接。第6部分21f与所有电极组G2的右侧的部分重叠，在上边与第3部分21c连接，在下边不与栅极焊盘21的其他部分连接。第7部分21g与所有电极组G2的左侧的部分重叠，在上边与第5部分21e连接，在下边不与栅极焊盘21的其他部分连接。
通过这种形状的栅极焊盘21，在第1部分21a接收到的信号能够不暂时向某个方向行进然后向相反的方向返回地到达各部分的末端。因此，在第1部分21a接收到的信号能够高效地到达所有触点14。另外，由于不存在被栅极焊盘21完全包围的区域，因此能够设置将栅极焊盘21所设置的区域以外的整个区域覆盖的连续的源极焊盘22。
至此为止的记述涉及栅极焊盘21的第1部分21a在xy面上位于右侧的例子。第1实施方式并不限定于此。例如，半导体装置1也可以具有与y轴相关的镜像的构造。在该情况下，栅极焊盘21的第1部分21a位于半导体装置1的左上。其他要素的形状、配置可以进行类推，未做详细的记述。
＜第2实施方式＞
第2实施方式的半导体装置1在电极组G的延伸方向这一点上与第1实施方式不同，基于此，在栅极焊盘21以及源极焊盘22的形状这一点上与第1实施方式不同。第2实施方式的半导体装置1为了与第1实施方式区别而称作半导体装置1A。以下，主要记述与第1实施方式不同的点。
图8以及图9表示第2实施方式的半导体装置1A的沿着xy面的构造。图8以及图9关于z轴上的不同的坐标进行表示。图8关于比图9大的z轴坐标进行表示。
如图8所示，电极组G包含第1区域R1中的电极组G3以及第2区域R2中的电极组G4。电极组G3沿x轴延伸，在从上边TE到第1区域R1与第2区域R2的边界的整个区域中排列。电极组G3由电极组G3L以及G3S构成。电极组G3L比电极组G3S长。即，电极组G3L中的栅极电极11以及FP电极12比电极组G3S中的栅极电极11以及FP电极12长。
电极组G3S位于第1区域R1中的所有电极组G3中的第1区域R1的上侧的部分，电极组G3L位于第1区域R1中的第1区域R1的下侧的部分。电极组G3S与G3L的边界例如在栅极焊盘21A的后述的第1部分21a的边缘的延长线上一致。电极组G3S遍及左边LE的极近的位置和第1区域R1的x轴上的比中央靠近右边RE的位置地延伸。电极组G3S的至少FP电极12只要遍及左边LE的极近的位置和第1区域R1的x轴上的比中央靠近右边RE的位置地延伸即可，电极组G3S的栅极电极11也可以在两端比电极组G3的FP电极12短。
电极组G3L遍及左边LE的极近和右边RE的极近的位置地延伸。电极组G3L的至少FP电极12只要遍及上边TE的极近的位置、左边LE的极近与右边RE的极近的位置地延伸即可，电极组G3L的栅极电极11也可以在两端比电极组G3L的FP电极12短。
也可以是，电极组G3L以及G3S的FP电极12各自的左端例如位于x轴上的相同的坐标，电极组G3L以及G3S的栅极电极11以及FP电极12各自的左端位于x轴上的相同的坐标。
电极组G4沿y轴遍及第1区域R1以及第2区域R2的边界的位置和下边BE的极近的位置地延伸。电极组G4的至少FP电极12只要遍及第1区域R1以及第2区域R2的边界的位置和下边BE的极近的位置地延伸即可，电极组G4的栅极电极11也可以在两端比电极组G4的FP电极12短。另外，电极组G4沿x轴在从左边LE至右边RE的整个区域中排列。
如图8以及图9、特别是如图9所示，半导体装置1A包含栅极焊盘21以及源极焊盘22。有时将第2实施方式的栅极焊盘21以及源极焊盘22分别称作栅极焊盘21A以及源极焊盘22A而与第1实施方式区别。
栅极焊盘21A包含第1部分21Aa、第2部分21Ab、第3部分21Ac、第4部分21Ad、第5部分21Ae、第6部分21Af以及第7部分21Ag。
第1部分21Aa与第1实施方式的栅极焊盘21的第1部分21a大致相同，具有矩形的形状，位于半导体装置1A的右上角。第1部分21Aa的上边例如与半导体装置1A的上边TE相对，第1部分21a的右边例如与半导体装置1A的右边RE相对。也可以是，第1部分21a的左边与电极组G3S的FP电极12各自的右边相对，进而，与电极组G3S的栅极电极11各自的右边相对。第1部分21a的下边位于电极组G3S与G3L的边界的延长线上。
第2部分21Ab具有矩形的形状，沿半导体装置1A的上边TE延伸。第2部分21Ab的上边例如与半导体装置1A的上边TE相对。第2部分21Ab的右边与第1部分21Aa的左边连接。第2部分21Ab的左边位于比电极组G3的栅极电极11以及FP电极12各自的左边靠右一些的位置。
第3部分21Ac具有矩形的形状，沿y轴延伸。第3部分21Ac的上边与第2部分21Ab的下边连接。第3部分21Ac的右边例如与第1部分21Aa的左边相对。第3部分21Ac与所有电极组G3S的右侧的部分重叠。第3部分21Ac的下边例如位于最下方的电极组G3S与最上方的电极组G3L的边界的延长线上。
第4部分21Ad具有矩形的形状，沿半导体装置1A的左边LE延伸，与左边LE具有间隔。第4部分21Ad的上边与第2部分21Ab的下边连接。第4部分21Ad位于比电极组G3(G3S以及G3L)的FP电极12各自的左边靠右一些的位置。第4部分21Ad将所有电极组G3横穿地延伸。第4部分21Ad的下边位于比电极组G3L的最下方的栅极电极11的上边靠下侧的位置。
第5部分21Ae具有矩形的形状，沿半导体装置1A的右边RE延伸，与右边RE具有间隔。第5部分21Ae的上边与第1部分21Aa的下边连接。第5部分21Ae位于比电极组G3L的FP电极12各自的右边靠左一些的位置。第5部分21Ae将所有电极组G3L横穿地延伸。第5部分21Ae的下边位于比电极组G4的FP电极12各自的下边靠上一些的位置。
第6部分21Af具有矩形的形状，沿x轴延伸。第6部分21Af的右边与第5部分21Ae的左边连接。第6部分21Af位于比电极组G4的FP电极12各自的上边靠下一些的位置。第6部分21Af将所有电极组G4横穿地延伸。第6部分21Af的左边例如位于比电极组G4的最左的栅极电极11的右边靠左侧的位置。
第7部分21Ag具有矩形的形状，沿x轴延伸。第7部分21Ag的右边与第5部分21Ae的左边连接。第7部分21Ag位于比电极组G4的FP电极12各自的下边靠上一些的位置。第7部分21Ag将所有电极组G4横穿地延伸。第7部分21Ag的左边例如位于比电极组G4的最左的栅极电极11的右边靠左侧的位置。
源极焊盘22A例如具有如下图案，该图案将半导体装置1A的沿着xy面的区域中的、将与栅极焊盘21A的边界的与栅极焊盘21A之间的间隔的区域以及与半导体装置1A的上边UE、下边BE、右边RE以及LE之间的间隔的区域除去后未被栅极焊盘21A覆盖的区域覆盖。以下，描述这种形状的源极焊盘22A的一个例子。
源极焊盘22A包含第1部分22Aa、第2部分22Ab、第3部分22Ac、第4部分22Ad、第5部分22Ae、第6部分22Af、第7部分22Ag以及第8部分22Ah。
第1部分22Aa具有矩形的形状，位于半导体装置1A的左边LE与栅极焊盘21A的第4部分21Ad之间，遍及半导体装置1A的上边TE与下边BE地延伸。第1部分22Aa的左边例如与半导体装置1A的左边LE相对。第1部分22Aa也可以例如与所有电极组G3的FP电极12各自的左边重叠，进而也可以与所有电极组G3的栅极电极11各自的左边重叠。
第2部分22Ab具有矩形的形状，位于栅极焊盘21A的第4部分21Ad的下边与栅极焊盘21A的第6部分21f之间。第2部分22Ab的左边与第1部分22Aa的右边连接。
第3部分22Ac具有矩形的形状，位于由栅极焊盘21A的第2部分21Ab、第4部分21Ad、以及第6部分21Af包围的区域中的比第3部分21Ac靠左侧的区域。第3部分22Ac的左边的一部分与第2部分22Ab的右边连接。第3部分22Ac与所有电极组G3重叠，另外，与比栅极焊盘21A的第3部分21Ac靠左侧的所有电极组G4的栅极电极11以及FP电极12的上边重叠。
第4部分22Ad具有矩形的形状，位于由栅极焊盘21A的第1部分21Aa、第3部分21Ac、第5部分21Ae以及第6部分21f包围的区域。第4部分22Ad的左边与第3部分22Ac的右边连接。第4部分22Ad与所有电极组G3L重叠，另外，与比栅极焊盘21A的第3部分21Ac右边靠右侧的所有电极组G4的栅极电极11以及FP电极12的上边重叠。
第5部分22Ae具有矩形的形状，位于栅极焊盘21A的第1部分21Aa与第3部分21Ac之间。第5部分22Ae的下边与第4部分22Ad的上边连接。第5部分22Ae也可以与所有电极组G1S的FP电极12的右边重叠，进而也可以与所有电极G1S的栅极电极11的右边也重叠。
第6部分22Af具有矩形的形状，位于由栅极焊盘21A的第5部分21Ae、第6部分21Af以及第7部分21Ag包围的区域。第6部分22Af的左边与第1部分22Aa的右边连接。第6部分22Af与所有电极组G4重叠。
第7部分22Ag具有矩形的形状，位于栅极焊盘21A的第7部分21Ag与半导体装置1A的下边BE之间的区域。第7部分22Ag的左边与第1部分22Aa的右边连接。第7部分22Ag的下边例如与半导体装置1A的下边BE相对。第7部分22Ag也可以与所有电极组G4的FP电极12的下边重叠，进而也可以与所有电极组G4的栅极电极11的下边也重叠。
第8部分22Ah具有矩形的形状，位于由栅极焊盘21A的第1部分21Aa、第5部分21Ae以及半导体装置1A的右边RE和下边BE包围的区域。第8部分22Ah的左边的一部分与第7部分22Ag的右边连接。第8部分22Ah的右边以及下边分别例如与半导体装置1A的右边RE以及下边BE相对。第8部分22Ah也可以与所有电极组G3L的FP电极12的右边重叠，进而也可以与所有电极组G3L的栅极电极11右边也重叠。
栅极焊盘21A具有至此为止所述那样的图案或形状，因此，施加到栅极焊盘21A的信号通过以下的路径到达栅极焊盘21A的端部。第1部分21Aa例如接收从半导体装置1A的外部供给的信号。接收到的信号利用第2部分21Ab向左行进，利用第3部分21Ac向下行进，到达第3部分21Ac的下边。在该过程中，通过所有电极组G3S的栅极电极11各自的右侧的触点14的位置。接收到的信号还经由第2部分21Ab到达第4部分21Ad的下边。在该过程中，信号通过所有电极组G3各自的栅极电极11的左侧的触点14的位置。
利用第1部分21Aa接收到的信号还到达第5部分21Ae的下边，在该过程中，信号通过所有电极组G3L各自的栅极电极11的右侧的触点14的位置。信号还到达第6部分21Af的左边，在该过程中，信号通过所有电极组G4各自的栅极电极11的上侧的触点14的位置。信号还到达第7部分21Ag的左边，在该过程中，信号通过所有电极组G4各自的栅极电极11的下侧的触点14的位置。
半导体装置1A的剖面的构造与第1实施方式的半导体装置1的剖面的构造(图3、图4、以及图5)相同。
第2实施方式的半导体装置1A的栅极焊盘21A包含第3部分21Ac、第4部分21Ad、第5部分21Ae、第6部分21Af以及第7部分21Ag。第3部分21Ac与所有电极组G3S的右侧的部分重叠，仅在上边与第2部分21Ab连接。第4部分21Ad与所有电极组G3的左侧的部分重叠，仅在上边与第2部分21Ab连接，在下边不与栅极焊盘21A的其他部分连接。第5部分21Ae与所有电极组G3L的右侧的部分重叠。第6部分21Af与所有电极组G4的上侧的部分重叠，仅在右边与第5部分21Ae连接，在左边不与栅极焊盘21A的其他部分连接。第7部分21Ag与所有电极组G4的下侧的部分重叠，仅在右边与第5部分21Ae连接，在左边不与栅极焊盘21A的其他部分连接。
通过这种形状的栅极焊盘21A，利用第1部分21Aa接收到的信号能够不暂时向某个方向行进然后向相反的方向返回地到达各部分的末端。因此，与第1实施方式相同，利用第1部分21Aa接收到的信号能够高效地到达所有触点14。另外，由于不存在被栅极焊盘21A完全包围的区域，因此与第1实施方式同样，能够设置将栅极焊盘21A所设置的区域以外的整个区域覆盖的连续的源极焊盘22A。
另外，第2实施方式的半导体装置1A具有比第1实施方式的半导体装置1的xy面能够有效利用的面积(有效面积)大的有效面积。在第1实施方式中，如图2所示，栅极焊盘21的第3部分21c中的比第6部分21f靠右侧的部分位于超过了信号传递所需的路径的区域，不是必须的部分，而是多余的部分。另外，对于源极焊盘22的第3部分22c中的、栅极焊盘21的第7部分21g的上侧的部分而言，由于FP电极12的下边不能与源极焊盘22重叠，所以不能设置电极组G1。
根据第2实施方式，这种不能有效利用的区域比第1实施方式窄。根据某尺寸的单位面积UA，在第1实施方式中有效面积为950UA，与此相对，根据第2实施方式，有效面积为961UA。
至此为止的记述涉及栅极焊盘21A的第1部分21Aa在xy面上位于右侧的例子。第2实施方式并不限定于此。例如，半导体装置1A也可以具有与y轴相关的镜像的构造。在该情况下，栅极焊盘21的第1部分21aA位于半导体装置1A的左上。其他要素的形状、配置可以被类推，不进行详细的记述。
＜第3实施方式＞
第3实施方式在电极组G的排列以及栅极焊盘21和源极焊盘22的形状这一点上与第1实施方式不同。第3实施方式的半导体装置1为了与第1实施方式区别而称作半导体装置1B。以下，主要记述与第1实施方式不同的点。
图10以及图11表示第3实施方式的半导体装置1B的沿着xy面的构造。图10以及图11关于z轴上的不同的坐标进行表示。图10关于比图11大的z轴坐标进行表示。
半导体装置1B包含栅极焊盘21以及源极焊盘22。有时将第3实施方式的栅极焊盘21以及源极焊盘22分别称作栅极焊盘21B以及源极焊盘22B而与第1实施方式区别。
如图10以及图11所示，第3实施方式的半导体装置1B具有第1实施方式的半导体装置1的缩小后的平面构造和将半导体装置1的缩小后的平面构造关于y轴的镜像沿x轴排列而成的平面构造。
如图10以及图11所示，半导体装置1B包含第1区域RB1、第2区域RB2、第3区域RB3、以及第4区域RB4。第1区域RB1至第4区域RB4沿xy面扩展，相互不重合。例如，半导体装置1B的沿着xy面的整个面被分割为第1区域RB1至第4区域RB4。例如，第1区域RB1以及第2区域RB2占据半导体装置1B的沿着xy面的整个面的左半部分，第1区域RB1占据半导体装置1B的左半部分中的上侧，第2区域RB2占据半导体装置1B的左半部分中的下侧。第3区域RB3以及第4区域RB4占据半导体装置1B的沿着xy面的整个面的右半部分，第3区域RB3占据半导体装置1B的右半部分中的上侧，第4区域RB4占据半导体装置1B的右半部分中的下侧。
第1区域RB1以及第2区域RB2的构造仅是沿x轴的尺寸成为一半，基本上与第1实施方式的半导体装置1的第1区域R1以及第2区域R2分别相同。
第3区域RB3以及第4区域RB4的构造与第1区域RB1以及第2区域RB2的构造的关于y轴的镜像相等。而且，栅极焊盘21B的第1区域RB1中的一部分和第3区域RB3中的一部分连接，并且源极焊盘22B的第2区域RB2的一部分与第4区域RB4的一部分连接。更具体而言，如以下所述。
半导体装置1B包含电极组G11、G12、G13、以及G14。电极组G11以及G12具有与第1实施方式的电极组G1以及G2分别相同的特征，分别位于第1区域RB1以及第2区域RB2中。电极组G11包含电极组G11S以及G11L，电极组G11S以及G11L具有与第1实施方式的电极组G1S以及G1L分别相同的特征。
电极组G13包含电极组G13S以及G13L，电极组G13S以及G13L具有与电极组G1S以及G1L分别相同的特征。电极组G13S以及G13L具有将电极组G1S以及G1L的排列沿y轴反转后的排列。电极组G14具有与电极组G2相同的特征。
各电极组G12位于电极组G14的延长线上，左右排列的一个电极组G12以及一个电极组G14相互连接。即，在第2区域RB2以及第4区域RB4中，各栅极电极11以及各FP电极12遍及半导体装置1B的左边LE与右边RE。
如图10以及图11、特别是图11所示，栅极焊盘21B包含第1部分21Ba、第2部分21Bb、第3部分21Bc、第4部分21Bd、第5部分21Be、第6部分21Bf、第7部分21Bg、第8部分21Bh、第9部分21Bi、第10部分21Bj、第11部分21Bk、第12部分21Bl、第13部分21Bm以及第14部分21Bn。
第1部分21Ba、第2部分21Bb、第3部分21Bc、第4部分21Bd、第5部分21Be、第6部分21Bf以及第7部分21Bg除了x轴的尺寸不同这一点以外，具有与第1实施方式的栅极焊盘21的第1部分21a、第2部分21b、第3部分21c、第4部分21d、第5部分21e、第6部分21f以及第7部分21g分别相同的特征。
第8部分21Bh、第9部分21Bi、第10部分21Bj、第11部分21Bk、第12部分21Bl、第13部分21Bm以及第14部分21Bn与第1部分21Ba、第2部分21Bb、第3部分21Bc、第4部分21Bd、第5部分21Be、第6部分21Bf以及第7部分21Bg除了关于y轴反转之外，分别具有相同的特征。
第1实施方式中的半导体装置1的右边RE相关的记述，可以适用于第3实施方式中的半导体装置1B的第1区域RB1以及第2区域RB2的组、与第3区域RB3和第4区域RB4的组的边界的记述。
第1部分21Ba的右边与第8部分21Bh的左边连接。第1部分21Ba以及第8部分21Bh的组接收向栅极焊盘21B施加的信号，被称作输入部21BI。
第3部分21Bc的右边与第10部分21Bj的右边连接。
源极焊盘22B包含第1部分22Ba、第2部分22Bb、第3部分22Bc、第4部分22Bd、第5部分22Be、第6部分22Bf、第7部分22Bg、第8部分22Bh、第9部分22Bi、第10部分22Bj、第11部分22Bk、第12部分22Bl、第13部分22Bm、第14部分22Bn、第15部分22Bo、第16部分22Bp、第17部分22Bq以及第18部分22Br。
第1部分22Ba、第2部分22Bb、第3部分22Bc、第4部分22Bd、第5部分22Be、第6部分22Bf、第7部分22Bg、第8部分22Bh、第9部分22Bi除了x轴的尺寸不同这一点之外，具有与第1实施方式的源极焊盘22的第1部分22a、第2部分22b、第3部分22c、第4部分22d、第5部分22e、第6部分22f、第7部分22g、第8部分22h以及第9部分22i分别相同的特征。
第10部分22Bj、第11部分22Bk、第12部分22Bl、第13部分22Bm、第14部分22Bn、第15部分22Bo、第16部分22Bp、第17部分22Bq以及第18部分22Br除了关于y轴反转之外，分别与第1部分22Ba、第2部分22Bb、第3部分22Bc、第4部分22Bd、第5部分22Be、第6部分22Bf、第7部分22Bg、第8部分22Bh、第9部分22Bi具有相同的特征。
第7部分22Bg的右边与第16部分22Bp的左边连接。第9部分22Bi的右边与第18部分22Br的左边连接。
区域RB2以及RB4的各FP电极12在区域RB2与RB4的边界处也与触点15连接。
向栅极焊盘21B施加的信号在输入部21BI被接收，在第1区域RB1以及第2区域RB2中，与第1实施方式的第1区域R1以及第2区域R2相同地进行传递。关于第3区域RB3以及第4区域RB4中的信号的行进，适用第1区域RB1以及RB2中的信号的行进关于y轴反转后的记述。
输入部21BI中接收到的信号还利用第9部分21Bi向右行进，到达第9部分21Bi的右边，在该过程中，信号通过所有电极组G3L各自的栅极电极11的上侧的触点14的位置。另外，接收到的信号到达第11部分21Bk的右边，在该过程中，信号通过所有电极组G3S各自的栅极电极11的上侧的触点14的位置。另外，接收到的信号利用第10部分21Bj以及第13部分21Bm向下行进而到达第13部分21Bm的下边，在该过程中，信号通过所有电极组G4各自的栅极电极11的左侧的触点14的位置。
输入部21BI中接收到的信号还利用第10部分21Bj向下行进，利用第12部分21Bl向右行进而到达第12部分21Bl的右边，利用第14部分21Bn向下行进而到达第14部分21Bn的下边。在该过程中，信号通过所有电极组G3各自的栅极电极11的下侧的触点14的位置，并通过所有电极组G4各自的栅极电极11的右侧的触点14的位置。
第3实施方式的半导体装置1B在第1区域RB1以及第2区域RB2中具有第1实施方式的半导体装置1的缩小后的平面构造，在第3区域RB3以及第4区域RB4中具有第1区域RB1以及第2区域RB2的关于y轴的镜像。通过这种形状的栅极焊盘21B，输入部21BI中接收到的信号与第1实施方式同样，能够不暂时向某个方向行进然后向相反的方向返回地到达各部分的末端。因此，可获得与第1实施方式相同的优点。另外，在第3实施方式中，也不存在由栅极焊盘21B完全包围的区域，因此能够设置将栅极焊盘21B所设置的区域以外的整个区域覆盖的连续的源极焊盘22B。
至此为止的记述涉及栅极焊盘21B的输入部21BI位于半导体装置1B的左边LE与右边RE的中央的例子。第3实施方式并不限定于该例，输入部21BI也可以位于比中央偏向左或者偏向右的位置。即，第1区域RB1和第2区域RB2的组与第3区域RB3和第4区域RB4的组之间的边界能够位于半导体装置1B的左边LE与右边RE之间的任意的位置。
至此为止的记述涉及第3实施方式的半导体装置1B包含第1实施方式的半导体装置1的缩小后的平面构造和半导体装置1的缩小后的平面构造的关于y轴的镜像的例子。也可以取代于此，使第3实施方式的半导体装置1B包含第2实施方式的半导体装置1A的缩小后的平面构造和半导体装置1A的缩小后的平面构造的关于y轴的镜像。即，半导体装置1B可以在第1区域RB1以及RB2中包含第2实施方式的半导体装置1B的缩小后的平面构造，在第3区域RB3以及第4区域RB4中包含半导体装置1B的缩小后的平面构造的关于y轴的镜像。
＜第4实施方式＞
第4实施方式在电极组G的排列以及栅极焊盘21和源极焊盘22的形状这一点上与第1实施方式不同。第4实施方式的半导体装置1为了与第1实施方式区别而称作半导体装置1C。以下，主要记述与第1以及第3实施方式不同的点，省略关于本领域技术人员能够从第1至第3实施方式类推出的点的记述。
图12以及图13表示第4实施方式的半导体装置1C的沿着xy面的构造。图12以及图13关于z轴上的不同的坐标进行表示。图12关于比图13大的z轴坐标进行表示。
半导体装置1C包含栅极焊盘21以及源极焊盘22。第4实施方式的栅极焊盘21以及源极焊盘22有时分别被称作栅极焊盘21C以及源极焊盘22C而与第1实施方式区别。
如图12以及图13所示，第4实施方式的半导体装置1C具有第3实施方式的半导体装置1B的缩小后的平面构造和将半导体装置1B的缩小后的平面构造关于x轴的镜像沿y轴排列而成的平面构造。
关于半导体装置1B的缩小后的平面构造的关于x轴的镜像，能够根据第3实施方式中的、关于第1实施方式的半导体装置1的关于y轴的镜像的记述进行类推。
如图12以及图13所示，半导体装置1C包含第1区域RC1、第2区域RC2、第3区域RC3、第4区域RC4、第5区域RC5、第6区域RC6、第7区域RC7、以及第8区域RC8。第1区域RC1至第8区域RC8沿xy面扩展，相互不重合。例如，半导体装置1C的沿着xy面的整个面被分割为第1区域RC1至第8区域RC8。例如，第1区域RC1至第4区域RC4占据半导体装置1C的沿着xy面的整个面的下半部分，第5区域RC5至第8区域RC8占据半导体装置1C的上半部分。
第5区域RC5以及第6区域RC6位于左半部分，第5区域RC5位于下侧，第6区域RC6位于上侧。第7区域RC7以及第8区域RC8位于右半部分，第7区域RC7位于下侧，第8区域RC8位于上侧。
第1区域RC1、第2区域RC2、第3区域RC3、以及第4区域RC4的构造仅仅是沿着x轴以及y轴的尺寸不同，基本上与第3实施方式的半导体装置1B的第1区域RB1、第2区域RB2、第3区域RB3、以及第4区域RB4分别相同。即，栅极焊盘21C包含第1部分21Ca、第2部分21Cb、第3部分21Cc、第4部分21Cd、第5部分21Ce、第6部分21Cf、第7部分21Cg、第8部分21Ch、第9部分21Ci、第10部分21Cj、第11部分21Ck、第12部分21Cl、第13部分21Cm以及第14部分21Cn。第1部分21Ca、第2部分21Cb、第3部分21Cc、第4部分21Cd、第5部分21Ce、第6部分21Cf、第7部分21Cg、第8部分21Ch、第9部分21Ci、第10部分21Cj、第11部分21Ck、第12部分21Cl、第13部分21Cm以及第14部分21Cn除了y轴的尺寸不同这一点以外，具有与第1部分21Ba、第2部分21Bb、第3部分21Bc、第4部分21Bd、第5部分21Be、第6部分21Bf、第7部分21Bg、第8部分21Bh、第9部分21Bi、第10部分21Bj、第11部分21Bk、第12部分21Bl、第13部分21Bm以及第14部分21Bn分别相同的特征。
第5区域RC5、第6区域RC6、第7区域RC7、以及第8区域RC8的构造与第1区域RC1、第2区域RC2、第3区域RC3、以及第4区域RC4的构造关于x轴反转后的构造相等。
第1区域RC1中的各栅极电极11与第5区域RC5中的一个栅极电极11连接，成为连续的构造。第1区域RC1中的各FP电极12与第5区域RC5中的一个FP电极12连接，成为连续的构造。
第3区域RC3中的各栅极电极11与第7区域RC7中的一个栅极电极11连接，成为连续的构造。第3区域RC3中的各FP电极12与第7区域RC7中的一个FP电极12连接，成为连续的构造。
栅极焊盘21C的第1区域RC1的第1部分21Ca的上边与栅极焊盘21C中的位于第5区域RC5中的第1部分21Ca的镜像的下边连接。栅极焊盘21C的第3区域RC3的第8部分21Ch的上边与栅极焊盘21C中的位于第7区域RC7中的第8部分21Ch的镜像的下边连接。第1区域RC1的第1部分21Ca、第5区域RC5中的第1部分21Ca的镜像，第3区域RC3的第8部分21Ch以及第7区域RC7中的第8部分21Ch的镜像的组的部分接收向栅极焊盘21C施加的信号，被称作输入部21CI。
源极焊盘22C中的在第1区域RC1中位于与第5区域RC5的边界的部分，与源极焊盘22C中的在第5区域RC5中位于与第1区域RC1的边界的部分连接。源极焊盘22C中的在第3区域RC3中位于与第7区域RC7的边界的部分，与源极焊盘22C中的在第7区域RC7中位于与第3区域RC3的边界的部分连接。由此，源极焊盘22C具有遍及半导体装置1C的上表面的整个面连续的构造。
区域RC1以及RC5的各FP电极12在区域RC1与RC5的边界处也与触点15连接。区域RC3以及RC7的各FP电极12在区域RC3与RC7的边界处也与触点15连接。
第4实施方式的半导体装置1C具有将第3实施方式的半导体装置1B的缩小后的平面构造和半导体装置1B的缩小后的平面构造的关于x轴的镜像连接而成的构造。因此，如关于第3实施方式所记述的那样，可获得与第1实施方式相同的优点。
至此为止的记述涉及栅极焊盘21C的输入部21CI位于半导体装置1C的中央的例子。第4实施方式并不限定于该例，输入部21CI也可以位于比中央偏向左、右、上、或者下的位置。即，第1区域RC1与第2区域RC3的边界以及第5区域RC5与第7区域RC7的边界能够位于半导体装置1C的左边LE与右边RE之间的任意的位置。能够代替或者附加地使第1区域RC1与第5区域RC5的边界以及第3区域RC3与第7区域RC7的边界位于半导体装置1C的上边TE与下边BE之间的任意的位置。
至此为止的记述涉及第4实施方式的半导体装置1C包含第1实施方式的半导体装置1的缩小后的平面构造、半导体装置1的缩小后的平面构造关于y轴的镜像、半导体装置1的缩小后的平面构造关于x轴的镜像、半导体装置1的缩小后的平面构造关于x轴以及y轴的镜像的例子。作为替代，第4实施方式的半导体装置1C也可以包含第2实施方式的半导体装置1A的缩小后的平面构造、半导体装置1A的缩小后的平面构造的关于y轴的镜像、半导体装置1A的缩小后的平面构造的关于x轴的镜像、以及半导体装置1A的缩小后的平面构造的关于x轴以及y轴的镜像。即，半导体装置1C可在第1区域RB1以及RB2中具有半导体装置1A的缩小后的平面构造，在第3区域RB3以及第4区域RB4中包含半导体装置1A的缩小后的平面构造的关于y轴的镜像，在第5区域RB5以及第6区域RB6中包含半导体装置1A的缩小后的平面构造的关于x轴的镜像，在第7区域RB7以及第8区域RB8中包含半导体装置1A的缩小后的平面构造的关于x轴以及y轴的镜像。
虽然说明了本发明的几个实施方式，但这些实施方式是作为例子而提出的，并不意图限定发明的范围。这些实施方式能够以其他各种方式实施，在不脱离发明的主旨的范围内能够进行各种省略、替换、变更。这些实施方式及其变形包含在发明的范围及主旨中，并且包含在权利要求书所记载的发明及其等效的范围内。

Claims (9)

1.一种半导体装置，其中，具备：
半导体层，具有沿着包含第1轴与第2轴在内的面的第1面；
沿所述第1轴延伸的第1电极以及第2电极；
沿所述第2轴延伸的第3电极以及第4电极；以及
所述第1面的上方的第1层中的第5电极，该第5电极与所述第1电极以及所述第3电极电连接，包含第1部分、第2部分、第3部分以及第4部分，所述第1部分相交于所述第1电极以及所述第2电极，所述第2部分相交于所述第1电极以及所述第2电极，并且在第1端从所述第1部分独立，所述第3部分相交于所述第3电极以及所述第4电极，所述第4部分相交于所述第3电极以及所述第4电极，并且在第1端从所述第3部分独立。
2.根据权利要求1所述的半导体装置，其中，
还具备第6电极，该第6电极位于所述第1层，与所述第2电极以及所述第4电极电连接，
所述第6电极包含第1部分、第2部分、第3部分、第4部分以及第5部分，所述第6电极的所述第1部分在所述第5电极的所述第1部分与所述半导体装置的边缘之间重叠于所述第2电极，所述第6电极的所述第2部分在所述第5电极的所述第1部分与所述第5电极的所述第2部分之间重叠于所述第2电极，所述第6电极的所述第3部分在所述第5电极的所述第3部分与所述半导体装置的边缘之间重叠于所述第4电极，所述第6电极的所述第4部分在所述第5电极的所述第4部分与所述半导体装置的边缘之间重叠于所述第4电极，所述第6电极的所述第5部分在由所述第5电极的所述第2部分、所述第3部分以及所述第4部分包围的部分重叠于所述第2电极以及所述第4电极。
3.根据权利要求2所述的半导体装置，其中，
所述第6电极将所述第1面的上方的所述半导体装置的边缘所包围的区域中的、与所述第5电极具有间隔并且不具备所述第5电极的区域覆盖。
4.根据权利要求1至3中任一项所述的半导体装置，其中，
所述半导体装置具备：
多个第1电极，包含所述第1电极，沿所述第1轴延伸；以及
多个第3电极，包含所述第3电极，沿所述第2轴延伸，
所述第5电极的所述第1部分与所述多个第1电极相交，
所述第5电极的所述第2部分与所述多个第1电极相交，
所述第5电极的所述第3部分与所述多个第3电极相交，
所述第5电极的所述第4部分与所述多个第3电极相交。
5.根据权利要求1所述的半导体装置，其中，
所述第5电极还包含将所述第5电极的所述第1部分的第2端与所述第5电极的所述第2部分连接的第5部分，
所述第5电极的所述第2部分连接于所述第5电极的所述第3部分以及所述第5电极的所述第4部分。
6.根据权利要求5所述的半导体装置，其中，
所述第1面的上方的所述半导体装置的边缘所包围的区域由第1区域以及第2区域构成，
所述第1电极、所述第2电极以及所述第5电极的所述第1部分、所述第2部分、和所述第5部分位于所述第1区域中，
所述第3电极、所述第4电极以及所述第5电极的所述第3部分和所述第4部分位于所述第2区域中，
所述第5电极的所述第5部分包含不与所述第1电极以及所述第2电极重叠的第6部分。
7.根据权利要求1所述的半导体装置，其中，
所述第5电极还包含将所述第5电极的所述第3部分与所述第5电极的所述第4部分的第2端连接的第5部分，
所述第5电极的所述第3部分连接于所述第5电极的所述第1部分以及所述第5电极的所述第2部分。
8.根据权利要求7所述的半导体装置，其中，
所述第1面的上方的所述半导体装置的边缘所包围的区域由第1区域以及第2区域构成，
所述第1电极、所述第2电极、以及所述第5电极的所述第1部分和所述第2部分位于所述第1区域中，
所述第3电极、所述第4电极、以及所述第5电极的所述第3部分、所述第4部分和所述第5部分位于所述第2区域中，
所述第5电极的所述第5部分包含不与所述第3电极以及所述第4电极重叠的第6部分。
9.根据权利要求2所述的半导体装置，其中，
所述半导体层具备：
第1导电型的第1半导体层，经由绝缘体与所述第1电极相对；
第2导电型的第2半导体层，与所述第1半导体层相接，经由绝缘体与所述第2电极相对；
与所述第2半导体层相接的所述第1导电型的第3半导体层；以及
所述第2导电型的第4半导体层，与所述第2半导体层相接，在所述第6电极的所述第2部分的位置处与所述第6电极电连接。
CN201910603679.6A 2019-03-15 2019-07-05 半导体装置 Active CN111697065B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2019-048329 2019-03-15
JP2019048329A JP7224979B2 (ja) 2019-03-15 2019-03-15 半導体装置

Publications (2)

Publication Number Publication Date
CN111697065A true CN111697065A (zh) 2020-09-22
CN111697065B CN111697065B (zh) 2024-04-09

Family

ID=72424290

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201910603679.6A Active CN111697065B (zh) 2019-03-15 2019-07-05 半导体装置

Country Status (3)

Country Link
US (3) US11276775B2 (zh)
JP (2) JP7224979B2 (zh)
CN (1) CN111697065B (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7526152B2 (ja) 2021-09-15 2024-07-31 株式会社東芝 半導体装置
WO2023062781A1 (ja) * 2021-10-14 2023-04-20 三菱電機株式会社 半導体装置、電力変換装置および半導体装置の製造方法

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008021940A (ja) * 2006-07-14 2008-01-31 Matsushita Electric Ind Co Ltd 半導体装置
CN102651389A (zh) * 2011-02-23 2012-08-29 索尼公司 场效应晶体管、半导体开关电路及通信设备
CN106449751A (zh) * 2015-08-04 2017-02-22 株式会社东芝 半导体装置及其制造方法
JP2017069551A (ja) * 2015-10-01 2017-04-06 パナソニックＩｐマネジメント株式会社 半導体素子
CN107195629A (zh) * 2011-07-26 2017-09-22 瑞萨电子株式会社 半导体器件

Family Cites Families (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3410949B2 (ja) * 1998-02-12 2003-05-26 株式会社東芝 半導体装置
JP5011843B2 (ja) 2006-06-22 2012-08-29 株式会社デンソー 半導体装置
US8653583B2 (en) 2007-02-16 2014-02-18 Power Integrations, Inc. Sensing FET integrated with a high-voltage transistor
JP5410082B2 (ja) * 2008-12-12 2014-02-05 ルネサスエレクトロニクス株式会社 半導体集積回路装置
JP5633135B2 (ja) * 2009-10-15 2014-12-03 トヨタ自動車株式会社 半導体装置
JP5580150B2 (ja) * 2010-09-09 2014-08-27 株式会社東芝 半導体装置
JP2012204636A (ja) 2011-03-25 2012-10-22 Toshiba Corp 半導体装置およびその製造方法
JP2013069783A (ja) * 2011-09-21 2013-04-18 Toshiba Corp 電力用半導体装置
JP2014120656A (ja) * 2012-12-18 2014-06-30 Toshiba Corp 半導体装置
JP6271155B2 (ja) 2013-05-21 2018-01-31 株式会社東芝 半導体装置
JP6206651B2 (ja) * 2013-07-17 2017-10-04 セイコーエプソン株式会社 機能素子、電子機器、および移動体
JP2016062981A (ja) * 2014-09-16 2016-04-25 株式会社東芝 半導体装置及びその製造方法
JP6334438B2 (ja) * 2015-03-10 2018-05-30 株式会社東芝 半導体装置
JP6317727B2 (ja) 2015-12-28 2018-04-25 株式会社東芝 半導体装置
JP6378220B2 (ja) * 2016-02-01 2018-08-22 株式会社東芝 半導体装置
KR102635843B1 (ko) * 2016-02-26 2024-02-15 삼성전자주식회사 반도체 장치
JP6426642B2 (ja) * 2016-03-08 2018-11-21 株式会社東芝 半導体装置
JP6677613B2 (ja) * 2016-09-15 2020-04-08 株式会社東芝 半導体装置
JP6739372B2 (ja) 2017-02-21 2020-08-12 株式会社東芝 半導体装置
JP6930858B2 (ja) * 2017-05-24 2021-09-01 株式会社東芝 半導体装置
JP7026314B2 (ja) * 2018-02-07 2022-02-28 パナソニックＩｐマネジメント株式会社 炭化珪素半導体装置
JP2020043101A (ja) * 2018-09-06 2020-03-19 株式会社東芝 半導体装置
JP7193349B2 (ja) * 2019-01-04 2022-12-20 株式会社東芝 半導体装置
CN112470291A (zh) * 2019-02-07 2021-03-09 富士电机株式会社 半导体装置以及半导体模块
JP7366576B2 (ja) * 2019-04-15 2023-10-23 株式会社東芝 半導体装置

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008021940A (ja) * 2006-07-14 2008-01-31 Matsushita Electric Ind Co Ltd 半導体装置
CN102651389A (zh) * 2011-02-23 2012-08-29 索尼公司 场效应晶体管、半导体开关电路及通信设备
CN107195629A (zh) * 2011-07-26 2017-09-22 瑞萨电子株式会社 半导体器件
CN106449751A (zh) * 2015-08-04 2017-02-22 株式会社东芝 半导体装置及其制造方法
JP2017069551A (ja) * 2015-10-01 2017-04-06 パナソニックＩｐマネジメント株式会社 半導体素子

Also Published As

Publication number Publication date
US20200295180A1 (en) 2020-09-17
US11810975B2 (en) 2023-11-07
JP7536919B2 (ja) 2024-08-20
JP2023053046A (ja) 2023-04-12
JP7224979B2 (ja) 2023-02-20
CN111697065B (zh) 2024-04-09
US11276775B2 (en) 2022-03-15
US20220140137A1 (en) 2022-05-05
JP2020150200A (ja) 2020-09-17
US20240047571A1 (en) 2024-02-08

Similar Documents

Publication Publication Date Title
JP7536919B2 (ja) 半導体装置
US10121784B2 (en) Semiconductor apparatus
JP6507609B2 (ja) 半導体装置
US20170200818A1 (en) Semiconductor device
US11881484B2 (en) Semiconductor integrated circuit device
US9870965B2 (en) Semiconductor device
US9318588B2 (en) Semiconductor device
US12062716B2 (en) Semiconductor device including source pad region and drain pad region configured to improve current uniformity and reduce resistance
US10777579B2 (en) Semiconductor integrated circuit device
US9853023B2 (en) Semiconductor device and semiconductor package
CN112531028B (zh) 半导体装置
US20160268421A1 (en) Semiconductor device
JP2022143295A (ja) 半導体装置
US20240153996A1 (en) Semiconductor device
US20240079463A1 (en) Semiconductor device
JP2023131415A (ja) 半導体装置
WO2020059062A1 (ja) パワー半導体モジュール、および、複合モジュール
JP2024039428A (ja) 半導体装置
CN117594547A (zh) 具有金属夹的半导体封装和相关制造方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant