CN111684290A - 用于检测对集成电路的损伤的装置和方法 - Google Patents

用于检测对集成电路的损伤的装置和方法 Download PDF

Info

Publication number
CN111684290A
CN111684290A CN201880088789.7A CN201880088789A CN111684290A CN 111684290 A CN111684290 A CN 111684290A CN 201880088789 A CN201880088789 A CN 201880088789A CN 111684290 A CN111684290 A CN 111684290A
Authority
CN
China
Prior art keywords
terminal
reference value
flip
damage
measured
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201880088789.7A
Other languages
English (en)
Inventor
V·翰纳瑟卡兰
Q·周
L·K-A·马特
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Qualcomm Inc
Original Assignee
Qualcomm Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Qualcomm Inc filed Critical Qualcomm Inc
Publication of CN111684290A publication Critical patent/CN111684290A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2851—Testing of integrated circuits [IC]
    • G01R31/2884—Testing of integrated circuits [IC] using dedicated test connectors, test elements or test circuits on the IC under test
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2851—Testing of integrated circuits [IC]
    • G01R31/2855—Environmental, reliability or burn-in testing
    • G01R31/2856—Internal circuit aspects, e.g. built-in test features; Test chips; Measuring material aspects, e.g. electro migration [EM]
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2851—Testing of integrated circuits [IC]
    • G01R31/2855—Environmental, reliability or burn-in testing
    • G01R31/2856—Internal circuit aspects, e.g. built-in test features; Test chips; Measuring material aspects, e.g. electro migration [EM]
    • G01R31/2858—Measuring of material aspects, e.g. electro-migration [EM], hot carrier injection
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2851—Testing of integrated circuits [IC]
    • G01R31/2896—Testing of IC packages; Test features related to IC packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/30—Structural arrangements specially adapted for testing or measuring during manufacture or treatment, or specially adapted for reliability measurements
    • H01L22/32—Additional lead-in metallisation on a device or substrate, e.g. additional pads or pad portions, lines in the scribe line, sacrificed conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/30—Structural arrangements specially adapted for testing or measuring during manufacture or treatment, or specially adapted for reliability measurements
    • H01L22/34—Circuits for electrically characterising or monitoring manufacturing processes, e. g. whole test die, wafers filled with test structures, on-board-devices incorporated on each die, process control monitors or pad structures thereof, devices in scribe line
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/585—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries comprising conductive layers or plates or strips or rods or rings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/20—Resistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/92—Capacitors having potential barriers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • General Engineering & Computer Science (AREA)
  • Environmental & Geological Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Automation & Control Theory (AREA)
  • Ceramic Engineering (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

各种特征涉及包括集成电路的试环。该试环位于该集成电路的周边周围。该试环包括第一端子、第二端子和第一电路元件，其中第一端子耦合到第一电路元件，并且第一电路元件耦合到第二端子，其中第一端子、第一电路元件和第二端子串联耦合在一起。

Description

用于检测对集成电路的损伤的装置和方法
背景
优先权要求
本专利申请要求于2018年2月9日提交的题为“APPARATUS AND METHOD FORDETECTING DAMAGE TO AN INTEGRATED CIRCUIT(用于检测对集成电路的损伤的装置和方法)”的申请No.15/892,739的优先权，该申请已被转让给本申请受让人并由此通过援引明确纳入于此。
公开领域
各种特征涉及集成电路中的试环。
背景技术
集成电路(IC)易遭受制造期间(诸如在载体晶片的剥离期间、以及在锯削或切割期间)的机械损伤。机械损伤还可能在搬运、运输、带卷包装期间、将表面安装器件拾放到IC之上或附近期间、以及板弯曲期间发生。晶片级封装IC还易遭受因IC周围缺乏保护引起的机械损伤。在表面安装器件的拾放期间发生的机械损伤在电话级测试之前可能无法被发现。在电话级测试期间发现的机械损伤需要拆卸并重新组装电话组件，这可能是昂贵的。
图1解说了常规密封环的俯视图。密封环102位于IC 100的周边周围，并且包围IC100的电路系统(未示出)。密封环102被集成到IC 100中，并且包括作为IC 100的一部分的金属件(诸如触点和通孔)(未示出)。密封环102防止可由机械应力或环境应力(诸如湿气)导致的对IC 100的损伤，诸如破裂。
尽管密封环102防止了对IC 100的损伤，但是它未检测IC 100是否受损(例如，破裂)，也未提供关于损伤在IC 100上位于何处的信息。存在对能检测IC 100是否受损的装置的需求。
发明内容
各种特征涉及试环。在第一示例中，一种装置包括：在集成电路(IC)的周边周围的试环。该试环进一步包括第一端子、第二端子和第一电路元件，其中第一端子耦合到第一电路元件，并且第一电路元件耦合到第二端子，其中第一端子、第一电路元件和第二端子串联耦合在一起。
在第二示例中，一种用于检测对IC的损伤的方法，包括：启用测试器，该测试器耦合到位于集成电路(IC)的周边的试环，该试环包括串联耦合到第一端子和第二端子的第一电路元件；用该测试器来测量值；将所测得的值与参考值进行比较；以及在所测得的值不大致等于该参考值的情况下确定存在对该IC的损伤，或者在所测得的值大致等于该参考值的情况下确定不存在对该IC的损伤。
在第三示例中，一种装备包括：在集成电路(IC)的周边周围的试环，该试环进一步包括第一端子、第二端子、与第一端子和第二端子串联耦合的用于检测对该IC的损伤的第一装置。
附图
在结合附图理解下面阐述的详细描述时，各种特征、本质和优点会变得明显，在附图中，相同的附图标记始终作相应标识。
图1解说了常规密封环的俯视图。
图2A解说了集成电路中的示例性试环的俯视图。
图2B解说了图2A的示例性试环的横截面。
图3A解说了集成电路中的示例性试环的俯视图。
图3B解说了图3A的试环的横截面。
图4解说了集成电路中的示例性试环的俯视图。
图5解说了集成电路中的示例性试环的俯视图。
图6A解说了用于检测对集成电路的损伤的示例性方法。
图6B解说了用于检测对IC的损伤的测试器。
图6C解说了供与检测对IC的损伤的示例性方法联用的结构。
图7解说了可包括本文中描述的各种基板、集成器件、集成器件封装、半导体器件、管芯、集成电路、封装、或电感器的各种电子设备。
详细描述
在以下描述中，给出了具体细节以提供对本公开的各个方面的透彻理解。然而，本领域普通技术人员将理解，没有这些具体细节也可以实践这些方面。例如，电路可能用框图示出以避免使这些方面湮没在不必要的细节中。在其他实例中，公知的电路、结构和技术可能不被详细示出以免湮没本公开的这些方面。
概览
一些特征涉及在集成电路(IC)的周边周围形成的试环。试环被集成到IC中。试环可被定位在位于IC的周边周围的密封环中，并且可被用于检测对IC的损伤(例如，检测裂纹)。在一个方面，试环可被用于检测IC的第一受损位置。即使在IC已经被组装成最终产品(例如，移动设备/电话、膝上型设备、可穿戴设备)之后，试环也允许对IC的损伤的检测。这由于避免了最终产品的拆卸而导致成本节省。
试环包括电路元件(或多于一个电路元件)，其中该电路元件可以是电阻器、电容器、触发器或反相器。试环的第一端子被耦合到第一电路元件，并且第一电路元件被耦合到试环的第二端子。即，第一和第二端子以及第一电路元件串联耦合在一起。
一种用于检测对IC的损伤的方法，包括：启用测试器，该测试器耦合到位于该IC的周边的试环；用该测试器来测量值；将所测得的值与参考值进行比较；以及在所测得的值不大致等于该参考值的情况下确定该IC受损，或者在所测得的值大致等于该参考值的情况下确定该IC未受损。
测试器可以集成到IC中(即，集成测试器)或在IC外部(即，外部测试器)，并且可包括用于生成参考值的信号发生器、测量设备、比较器、逻辑、以及存储器。
集成电路中的包括无源电路元件的示例性试环
图2A解说了IC中的示例性试环的俯视图。具体而言，图2A解说了在IC 200的周边周围的试环290，试环290被用于检测对IC 200的损伤(诸如裂纹)。该试环包括与第一端子251和第二端子252串联耦合在一起的多个电路元件222。该多个电路元件222可以是无源器件(无源器件是不需要功率来运行的器件)。在一个方面，该多个电路元件222是多个电阻器222a-p(例如，用于检测对IC的损伤的第一装置)。该多个电阻器222a-p可被集成到IC 200中(参见关于图2B的讨论)。
试环290位于IC 200的周边周围的密封环210中。密封环210具有第一边210a、第二边210b、第三边210c和第四边210d。图2A解说了在密封环210的第一边210a上的第一电阻器222a、第二电阻器222b、第三电阻器222c和第四电阻器222d，在密封环210的第二边210b上的第五电阻器222e、第六电阻器222f、第七电阻器222g和第八电阻器222h，在密封环210的第三边210c上的第九电阻器222i、第十电阻器222j、第十一电阻器222k和第十二电阻器222l，以及在密封环210的第四边210d上的第十三电阻器222m、第十四电阻器222n、第十五电阻器222o和第十六电阻器222p。
该多个电阻器222a-p串联耦合，其中第一电阻器222a的第一端耦合到第一端子251，第一电阻器222a的第二端耦合到第二电阻器222b的第一端，第二电阻器222c的第二端耦合到第三电阻器222c的第一端，以此类推，直至第十六电阻器222p的第二端，其耦合到第二端子252。该多个电阻器222a-p一起形成等效电阻。串联电阻器的等效电阻可通过将该多个电阻器222a-p中的每个电阻器的电阻值相加得到。相应地，R等效＝R222a+R222b+R222c+R222d+R222e+R222f+R222g+R222h+R222i+R222j+R222k+R222l+R222m+R222n+R222o+R222p。稍后将关于图6A来讨论等效电阻R等效的使用。
示出了(多个电阻器222a-p中的)总共十六个电阻器、密封环210的每一边(第一边210a、第二边210b、第三边210c和第四边210d)上有四个电阻器，然而本公开并不限于此。可以使用更多电阻器或更少电阻器，并且它们可按与图2A中示出的配置不同的配置跨密封环210分配或展布。
在一个方面，可存在单个电阻器，诸如第一电阻器222a。第一电阻器222a(并且在此方面是仅有的电阻器)可位于密封环210的第一边210a、第二边210b、第三边210c或第四边210d中的任一者上。在另一方面，密封环210可仅具有第一电阻器222a(即第一电路元件)和第二电阻器222b(即，第二电路元件)。在此方面，第一电阻器222a或第二电阻器222b中的每一者或两者可位于密封环210的第一边210a、或第二边210b、或第三边210c、或第四边210d上。在另一方面，该多个电阻器222a-p可包括十六个电阻器222a-p，其中两个电阻器(例如，222a、222b)在密封环210的第一边210a上，八个电阻器(例如，222c-j)在密封环210的第二边210b上，并且六个电阻器(例如222i-p)在密封环210的第三边210c上。在此方面，密封环210的第四边210d上没有电阻器。
图2B解说了图2A的试环290的横截面，其包括IC 200的一部分。出于清楚起见，只示出了IC 200的一部分。IC 200可具有未示出的其他层。
具体而言，图2B解说了基板204。基板204是p型基板。基板204包括该多个电路元件222，其包括该多个电阻器222a-p。出于清楚起见，只示出了第一电阻器222a和第二电阻器222b。第一电阻器222a由以下各项形成：位于基板204上的第一侧面并且在第一隔离区域232a上方的第一金属件230a和第二金属件230b。第一隔离区域232a将第一金属件230a和第二金属件230b分开，由此产生了集成到IC 200中的第一电阻器222a。应理解，图2B中的电阻器222a仅仅是解说性的，即，所画出的电阻器实际上并不存在，但代表由图2B中示出的结构产生的电阻。
类似地，第二电阻器222b由以下各项形成：位于基板204上的侧面并且在第二隔离区域232b上方的第三金属件230c和第四金属件230d。第二隔离区域232b将第三金属件230c和第二金属件230d分开，由此产生了集成到IC 200中的第二电阻器222b。应理解，图2B中的电阻器222b仅仅是解说性的，即，所画出的电阻器实际上并不存在，但代表由图2B中示出的结构产生的电阻。
如先前所提及的，第一电阻器222a和第二电阻器222b串联耦合。这是通过将第二金属件230b(例如，第一电阻器222a的第二端)耦合到第三金属件230c(例如，第二电阻器222b的第一端)来实现的。
尽管图2B将基板204解说为p型基板，并且将第一隔离区域232a和第二隔离区域232b解说为n阱型隔离区域，但是本公开并不限于此。基板204可以是任何类型的基板，诸如n型基板或深n阱基板。此外，第一隔离区域232a和第二隔离区域232b可以是任何类型的隔离区域(诸如p阱或某种其他混合隔离区域)，以使得形成集成电阻器。此外，该多个电阻器222a-p可被形成为阱电阻器、多晶硅电阻器或金属电阻器。
图3A解说了IC中的示例性试环的俯视图。具体而言，图3A解说了在IC 300的周边周围的试环390，试环390被用于检测对IC 300的损伤(诸如裂纹)。试环390包括与第一端子351和第二端子352串联耦合在一起的多个电路元件322。该多个电路元件322可以是无源器件。在一个方面，该多个电路元件322是多个电容器322a-p(例如，用于检测对IC的损伤的第一装置)。该多个电容器322a-p可被集成到IC 300中，如稍后将关于图3B解释的。
试环390位于IC 300的周边周围的密封环310中。密封环310具有第一边310a、第二边310b、第三边310c和第四边310d。图3A解说了在密封环310的第一边310a上的第一电容器322a、第二电容器322b、第三电容器322c和第四电容器322d，在密封环310的第二边310b上的第五电容器322e、第六电容器322f、第七电容器322g和第八电容器322h，在密封环310的第三边310c上的第九电容器322i、第十电容器322j、第十一电容器322k和第十二电容器322l，以及在密封环310的第四边310d上的第十三电容器322m、第十四电容器322n、第十五电容器322o和第十六电容器322p。
该多个电容器322a-p串联耦合，其中第一电容器322a的第一端耦合到第一端子351，第一电容器322a的第二端耦合到第二电容器322b的第一端，第二电容器322c的第二端耦合到第三电容器322c的第一端，以此类推，直至第十六电容器322p的第二端，其耦合到第二端子352。该多个电容器322a-p一起形成等效电容。诸电容器的等效电容如下：等效电容的倒数值等于该多个电容器322a-p中的每个电容器的倒数电容值之和。相应地，1/C等效＝1/C322a+1/C322b+1/C322c+1/C322d+1/C322e+1/C322f+1/C322g+1/C322h+1/C322i+1/C322j+1/C322k+1/C322l+1/C322m+1/C322n+1/C322o+1/C322p。稍后将关于图6A来讨论等效电容C等效。
示出了(多个电容器322a-p中的)总共十六个电容器、密封环310的每一边(第一边310a、第二边310b、第三边310c和第四边310d)上有四个电容器，然而本公开并不限于此。可以使用更多电容器或更少电容器，并且它们可按与图3A中示出的配置不同的配置跨密封环310分配或展布。
在一个方面，可存在单个电容器，诸如第一电容器322a。第一电容器322a(并且在此方面是仅有的电容器)可位于密封环310的第一边310a、第二边310b、第三边310c或第四边310d中的任一者上。在另一方面，密封环310可仅具有第一电容器322a(即第一电路元件)和第二电容器322b(即，第二电路元件)。在此方面，第一电容器322a或第二电容器322b中的每一者或两者可位于密封环310的第一边310a、或第二边310b、或第三边310c、或第四边310d上。在另一方面，该多个电容器322a-p可包括十六个电容器322a-p，其中两个电容器(例如，322a、322b)在密封环310的第一边310a上，八个电容器(例如，322c-j)在密封环310的第二边310b上，并且六个电容器(例如322i-p)在密封环310的第三边310c上。在此方面，密封环310的第四边310d上没有电容器。
图3B解说了图3A的试环390的横截面，其包括IC 200的一部分。出于清楚起见，只示出了IC 300的一部分。IC 300可具有未示出的其他层。
具体而言，图3B解说了基板304。基板304是p型基板。基板304包括该多个电路元件322，其包括该多个电容器322a-p。出于清楚起见，只示出了第一电容器322a和第二电容器322b。基板304包括多个隔离区域332，其包括第一隔离区域332a和第二隔离区域332b。该多个隔离区域332可包括多个反掺杂区，其包括第一反掺杂区334a和第二反掺杂区334b。在一个方面，第一隔离区域332a和第二隔离区域332b为n阱，而第一反掺杂区334a和第二反掺杂区334b为P型。基板304可具有在基板304顶部上方的隔离层336。
第一电容器332a由以下各项形成：穿过隔离层336耦合到第一反掺杂区334a的第一金属件330a，以及穿过隔离层336耦合到第一隔离区域332a的第二金属件330b。第一金属件330a被配置成作为电容器322a的第一电极来操作，而第二金属件330b被配置成作为第一电容器322a的第二电极来操作。
类似地，第二电容器332a由以下各项形成：穿过隔离层336耦合到第二反掺杂区334b的第三金属件330c，以及穿过隔离层336耦合到第二隔离区域332b的第五金属件330d。第三金属件330c被配置成作为第二电容器322b的第一电极来操作，而第四金属件330d被配置成作为第二电容器322b的第二电极来操作。
如先前所提及的，第一电容器322a和第二电容器322b串联耦合。这是通过将第二金属件330b(例如，第一电容器322a的第二端)耦合到第三金属件330c(例如，第二电容器322b的第一端)来实现的。尽管图3B将第一电容器322a和第二电容器322b解说为形成在作为p型基板的基板304中，将第一隔离区域332a和第二隔离区域332b解说为n阱型隔离区域，并且将第一反掺杂区334a和第二反掺杂区334b解说为属于p型，但是本公开并不限于此。作为非限定性示例，该多个电容器322a-p可被形成为结电容器、MOS电容器或金属电容器。此外，第一隔离区域332a和第二隔离区域332b可以是任何类型的隔离区域(诸如p阱或某种其他混合隔离区域)，以使得形成集成电容器。
集成电路中的包括有源电路元件的示例性试环
图4解说了IC中的示例性试环的俯视图。具体而言，图4解说了在IC 400的周边周围的试环490，试环490被用于检测对IC 400的损伤(诸如裂纹)。此外，试环490被用于确定IC 400的第一受损位置(例如，第一裂纹位置)。
试环490包括与第一端子451和第二端子452串联耦合在一起的多个电路元件422。在一个方面，该多个电路元件422是有源器件(其中有源器件需要功率源来运行)。在一个方面，该多个电路元件422是多个触发器422a-h(例如，用于检测对IC的损伤的第一装置，例如，用于确定IC的第一受损位置的装置)。该多个触发器422a-h被集成到IC 400中。
试环490位于IC 400的周边周围的密封环410中。密封环410具有第一边410a、第二边410b、第三边410c和第四边410d。图4解说了在密封环410的第一边410a上的第一触发器422a和第二触发器422b，在密封环410的第二边410b上的第三触发器422c和第四触发器422d，在密封环410的第三边410c上的第五触发器422e和第六触发器422f，以及在密封环410的第四边410d上的第七触发器422g和第八触发器422h。
该多个触发器422a-h串联耦合，其中第一触发器422a的第一端(例如，输入D)耦合到第一端子451，第一触发器422a的第二端(例如，输出Q)耦合到第二触发器422b的第一端(例如，输入D)，第二触发器422c的第二端(例如，输出Q)耦合到第三触发器422c的第一端(例如，输入D)，以此类推，直至第八触发器222h的第二端(例如，输出Q)，其耦合到第二端子452。此外，该多个触发器422a-h中的每个触发器接收时钟作为输入。
示出了(该多个触发器422a-h中的)总共八个触发器，密封环410的每一边(第一边410a、第二边410b、第三边410c和第四边410d)上有两个触发器，然而本公开并不限于此。可以使用更多触发器或更少触发器，并且它们可按与图4中示出的配置不同的配置跨密封环410分配或展布。
在一个方面，可存在单个触发器，诸如第一触发器422a。第一触发器422a(并且在此方面是仅有的触发器)可位于密封环410的第一边410a、第二边410b、第三边410c或第四边410d中的任一者上。在另一方面，密封环410可仅具有第一触发器422a(即第一电路元件)和第二触发器422b(即，第二电路元件)。在此方面，第一触发器422a或第二触发器422b中的每一者或两者可位于密封环410的第一边410a、或第二边410b、或第三边410c、或第四边410d上。在另一方面，该多个触发器422可包括十六个触发器422a-p(未全部示出)，其中两个触发器(例如，422a、422b)在密封环410的第一边410a上，八个触发器(例如，422c-j)在密封环410的第二边410b上，并且六个触发器(例如422i-p)在密封环210的第三边410c上。在此方面，密封环410的第四边410d上没有触发器。
该数个触发器(诸如422a-h)及其在密封环410上的位置会影响在确定密封环410中的位置方面的精确度。该多个触发器422a-h中的两个毗邻触发器(例如，422a与422b、或422b与422c、或422g与422h等等)之间的距离越短，IC 400的第一受损位置(例如，第一破裂位置)可被确定得越精确。
在一个方面，在密封环410中只有单个触发器422a的场合，可以确定对IC 400的损伤(例如，裂纹)，然而损伤的位置可能在IC 400上的任何地方。在另一方面，密封环410仅具有在密封环410中等距间隔开的两个触发器422a和422b。第一触发器422a对应于IC 400的第一部分(即，三维部分)，并且第二触发器422b对应于IC 400的第二部分(即，三维部分)。IC 400的第一受损位置(例如，裂纹)可被确定为出现在IC 400的第一部分或第二部分中。在另一方面，在IC 400中存在五十个触发器的情况(未示出)下，IC 400的第一受损位置可被确定为在这五十个触发器中的一个触发器之间(即，在该IC的与这五十个触发器相对应的这五十个区域之中的一个区域中)出现，由此在确定裂纹位置方面增加了更高的精确度。稍后将关于图6A来描述检测IC(例如，400)的第一受损位置的方法。
图4将该多个触发器422a-h解说为S-R类型的触发器。然而，可以利用任何类型的触发器。例如，可以取而代之使用T触发器、J-K触发器或D触发器。该多个电路元件422(诸如该多个触发器422a-h)可通过诸如集成逻辑门(诸如AND、NOR或NAND逻辑门、或组合(未示出))之类的方法被集成到IC 400中。这些集成逻辑门串联连接，如先前所解释的。可以利用金属层以及包括掺杂区的隔离区域(未示出)来在IC 400的基板中实现此类集成逻辑门。基板(未示出)可以是任何类型的基板(诸如n型或p型基板)，并且隔离区域(未示出)和掺杂区可以是任何类型(例如，n或p型)，以使得可形成触发器。
图5解说了示例性试环的俯视图。具体而言，图5解说了在IC 500的周边周围的试环590，试环590被用于检测对IC 500的损伤(诸如裂纹)。试环590包括与第一端子551和第二端子552串联耦合在一起的多个电路元件522。该多个电路元件522可以是有源器件。在一个方面，该多个电路元件522是集成到IC 500中的多个反相器522a-h(例如，用于检测对该IC的损伤的第一装置)。
试环590位于IC 500的周边周围的密封环510中。图5解说了在密封环510的第一边510a上的第一反相器522a和第二反相器522b，在密封环510的第二边510b上的第三反相器522c和第四反相器522d，在密封环510的第三边510c上的第五反相器522e和第六反相器522f，以及在密封环510的第四边510d上的第七反相器522g和第八反相器522h。
该多个反相器522a-h串联耦合，其中第一反相器522a的第一端耦合到第一端子551，第一反相器522a的第二端(例如，第一反相器522a的输出)耦合到第二反相器522b的第一端(例如，第一反相器522a的输入)，第二反相器522c的第二端耦合到第三反相器522c的第一端，以此类推，直至第八反相器222h的第二端，其耦合到第二端子552。相较于图5中所解说的情形，可以使用更多的电容器或更少的电容器，并且它们可按与图5中示出的配置不同的配置跨密封环510分配或展布。在一个方面，密封环510可仅具有第一反相器522a。在另一方面，密封环510可仅具有第一反相器522a和第二反相器522b。
该多个电路元件522(诸如该多个反相器522a-h)可被集成到IC 500(包括IC 500的基板、金属层、以及包含掺杂区的隔离区域(未示出))中。基板(未示出)可以是任何类型的基板(诸如n型或p型基板)，并且隔离区域(未示出)和掺杂区可以是任何类型(例如，n或p型)，以使得可形成反相器。
用于用示例性试环来检测集成电路中的损伤的示例性方法
图6A解说了用于检测IC中的损伤(例如，裂纹)的示例性方法。应注意，出于清楚和简单起见，在一些实例中，若干步骤已经被组合成单个步骤。图6B解说了用于检测对IC(例如，200、300、400或500)的损伤(例如，裂纹)的测试器610。
在一个方面，测试器610是外部测试器，即，未被集成到该IC(例如，IC 200、300、400或500)中的测试器。在此方面，第一端子(例如，251、351、451或551)和第二端子(例如，252、352、452或552)可被耦合到该IC(例如，200、300、400或500)的互连(例如，焊球、柱)。在另一方面，测试器610是集成测试器，即，被集成到该IC之中或之上。不管测试器610是外部测试器还是集成测试器，测试器610被耦合到位于该集成电路(例如，200、300、400或500)的周边的试环(例如，290、390、490或590)。图6B中的测试器610可包括诸如信号发生器612、测量设备614、比较器616、逻辑618和存储器619之类的组件。尽管这些组件在图6B中是分开示出的，但诸组件可被组合或略去(例如，如果组件的功能是手动执行的，则该组件可从测试器610中被略去)。
在一些方面，信号发生器612可以是时钟、正弦信号发生器、或数字信号发生器。测量设备614被配置成测量值(即，所测得的值)，诸如电阻、电压或模式。存储器619被配置成存储参考值，其中该参考值可以是电阻、电压或模式。比较器616被配置成将所测得的值与参考值作比较。逻辑618被配置成确定是否存在对IC的损伤(例如，裂纹)。在一个方面，如果所测得的值不大致等于参考值，则逻辑618可确定存在裂纹。在另一方面，如果所测得的值大致等于参考值，则逻辑618可确定不存在裂纹。逻辑618可以是电路或算法。
诸设备(诸如测试器610、测量设备614和用于测量的其他设备(例如，电压计、万用表等))具有容限范围，即，可准许的误差范围。例如，此类设备可具有大致±1％的容限范围。应理解，如在大致等于或不大致等于的上下文中使用的术语“大致”包括可准许的误差范围。
返回到图6A的方法600，在步骤602，该方法包括启用测试器610。启用测试器610可包括：将参考值存储到存储器619中。在步骤604，该方法包括用测试器610来测量值(即，所测得的值)，诸如电阻、电压或模式。在步骤606，该方法包括将所测得的值与参考值进行比较。在步骤608，该方法包括：在所测得的值不大致等于参考值的情况下确定存在对该IC的损伤，或者在所测得的值大致等于参考值的情况下确定不存在对该IC的损伤。在接下来的讨论中，关于图2、图3、图4和图5中的解说来进一步详细地讨论方法600。
对于图2A中所解说的试环290，启用测试器610(步骤602)包括：将测量设备614耦合到试环290的第一端子251和第二端子252，以及将第一端子251或第二端子252中的一者耦合到接地。在一个方面，启用测试器610还可包括：将参考值存储在存储器619中。然而，将参考值存储在存储器619中不是必需的，诸如在测试器610是外部测试器并且测试是手动执行的情形中。对于(图2A的)试环290，参考值是该多个电阻器(诸如222a-p)的等效电阻(R等效)。用测试器610来测量值(即，所测得的值)(步骤604)包括：测量跨第一端子251和第二端子252的电阻。可以使用测量设备614或者替换地使用其他已知方法或设备来测量值。将所测得的值与参考值(例如，R等效)进行比较(步骤606)可以用比较器616来完成。
对于步骤608，可以使用逻辑618或其他已知方法或设备来在所测得的值不大致等于参考值(例如，R等效)的情况下确定存在对IC 210的损伤，或在所测得的值大致等于参考值(例如，R等效)的情况下确定不存在对IC 210的损伤。在IC 210受损(例如，IC 210破裂)的一个方面，所测得的值将是无限的，因为IC 210中的裂纹将构成串联耦合的该多个电阻器222a-p中的电开路。相应地，所测得的值将不大致等于参考值(例如，R等效)，并且逻辑618将确定IC 210受损。在IC 210未受损的另一方面，所测得的值将大致等于参考值(例如，R等效)，并且逻辑618将确定IC 210未受损。
在与试环290相关的另一方面，测试器610是外部测试器(即位于该IC外部)。作为启用测试器610(步骤602)的一部分，使用信号发生器612来生成正弦信号并将其施加到第一端子251。该正弦信号包括参考值振幅(即，参考值)。用测试器610来测量值(步骤604)包括：使用测量设备614来测量第二端子252处的信号，该信号包括所测得的振幅(即，所测得的值)。将所测得的值与参考值进行比较(步骤606)包括：使用比较器616来将参考值(即参考值振幅)与所测得的值(即，所测得的振幅)作比较。
如果所测得的振幅不大致等于参考值振幅，则将确定存在对IC 210的损伤(步骤608)。替代地，如果所测得的振幅大致等于参考值振幅，则将确定不存在对IC 210的损伤(步骤608)。
在(关于试环290)的另一方面，测试器610是集成测试器(即，被集成到该IC中)。图6C解说了供与检测对IC的损伤的示例性方法600联用的结构。启用测试器610包括：将第一端子251耦合到接地信号650并且将第二端子252耦合到已知的电压源(Vdd)670，以及施加参考电流(Iref)672，Iref 672流经该多个电阻器，诸如222a-p。参考值是等于等效电阻R等效乘以参考电流的参考值电压。用测试器来测量值(即，所测得的值)(步骤604)包括：测量第二端子252处的电压(所测得的电压)。
将所测得的值与参考值进行比较(步骤606)包括：将在第二端子252处所测得的电压与参考值电压进行比较。步骤606可由比较器616执行。如果在第二端子252处测得的电压不大致等于参考值电压(步骤608)，则存在对IC 210的损伤。如果在第二端子252处测得的电压大致等于参考值电压(步骤608)，则不存在对IC 210的损伤。步骤608可由逻辑618执行。
对于图3A中所解说的试环390，启用测试器610(步骤602)包括：将测量设备614耦合到试环390的第一端子351和第二端子352。在一个方面，启用测试器610还可包括：将参考值存储在存储器619中。然而，将参考值存储在存储器619中不是必需的。(图3A的)试环390的参考值是该多个电容器(诸如322a-p)的等效电容C等效。用测试器610来测量值(即，所测得的值)(步骤604)包括：测量跨第一端子351和第二端子352的电容(即，所测得的电容)。可以使用测量设备614或其他已知方法或设备来测量值。将所测得的值与参考值(例如，C等效)进行比较(步骤606)可以用比较器616或其他已知方法或设备来完成。
对于步骤608，可以使用逻辑618或其他已知方法或设备来在所测得的电容不大致等于参考值(例如，C等效)的情况下确定存在对IC 310的损伤(例如，裂纹)或在所测得的电容大致等于参考值(例如，C等效)的情况下确定不存在对IC 310的损伤。在IC 310受损(例如，破裂)的一个方面，所测得的值将反映串联耦合的该多个电容器322a-p中的电开路。相应地，所测得的值将不大致等于参考值(例如，C等效)，并且逻辑618将确定IC 310受损。在IC 310未受损的另一方面，所测得的值将大致等于参考值(例如，C等效)，并且逻辑618将确定IC 310未受损。
对于图4中所解说的试环490，启用测试器610(步骤602)包括：将第一端子451耦合到信号发生器612，以及将第二端子452耦合到测量设备614。信号发生器612可生成由该多个触发器422a-h中的每个触发器接收作为输入的时钟信号。此外，启用测试器610进一步包括：将该多个触发器422a-h中的每个触发器初始化为参考值。参考值可被选为所期望的任何值。在一个方面，参考值可具有8个比特，该多个触发器422a-h中的这八个触发器中的每个触发器一个比特。出于此讨论目的，将使用以下参考值：10101010(即，8比特)。
将该多个触发器422a-h中的每个触发器初始化成参考值通过设置该多个触发器422a-h中的每个触发器的S或R输入来进行。根据S-R类型的触发器的已知操作，如果S输入被设置为1，则该触发器的输出将为1，而如果R输入被设置为1，则该触发器的输出(被重置)将为0。相应地(作为启用测试器610的一部分)：第一触发器422a可将其S输入设置为1，第二触发器422b可将其R输入设置为1，第三触发器422c可将其S输入设置为1，第四触发器422d可将其R输入设置为1，第五触发器422e可将其S输入设置为1，第六触发器422f可将其R输入设置为1，第七触发器422g可将其S输入设置为1，并且第八触发器422h可将其R输入设置为1。以此方式，该多个触发器422a-h分别被初始化为10101010(即，相反值模式)。
参考值10101010可被存储在存储器619中，或者如果测试器610是外部测试器并且测试是手动进行的，则参考值不需要被存储在存储器中。
用测试器610来测量值(“所测得的值”)(步骤604)包括：测量在第二端子452处接收的信号(所测得的信号)。所测得的信号可包括针对该多个触发器422a-h中的每个触发器的至少一个比特。如果存在对IC的损伤，则所测得的信号包括无效比特值。可以使用测量设备614或其他已知方法或设备来测量值。将所测得的值与参考值(例如，10101010)进行比较(步骤606)可以用比较器616来完成。
在所测得的值不大致等于参考值(例如，10101010)的情况下确定存在对IC 400的损伤(例如，裂纹)、或者在所测得的值大致等于参考值(例如，10101010)的情况下确定不存在对IC 400的损伤可由逻辑618或其他方法或设备来执行。在IC 410未受损的一个方面，所测得的值将大致等于参考值(例如，10101010)，并且逻辑618将确定IC 400未受损。在IC400受损的另一方面，IC 400中的损伤或裂纹将构成该多个触发器422a-h中的电开路，并且所测得的值将不大致等于参考值。
应理解，由于触发器422a-h中的每个触发器都被初始化，因此即使IC 400受损，直到受损点之前所测得的值将大致等于参考值。例如，如果IC 400在第五触发器422e与第六触发器422f之间破裂(如图4中示出的)，则所测得的值将为“XXXXX010”，其中这些X是无效比特值。因此，即便在此示例中，第六触发器422f将不能够成功接收来自第五触发器422e的信号，第六触发器422f将输出其原始初始化值“0”(即，所测得的值“XXXXX010”中的第一个0)。同样，第七触发器422g将输出其原始初始化值“1”(即，所测得的值“XXXXX010”中的第一个1)，并且第八触发器422f将输出其原始初始化值“0”(即，所测得的值“XXXXX010”中的最后一个比特)。第一无效比特值是该多个触发器422a-h中与该IC的第一受损位置相对应的一个触发器的输出。
试环490可被用于确定IC 400的第一受损位置。如先前所讨论的，该多个触发器422a-h中的每个触发器分别对应于参考值(例如，10101010)的这八个比特中的每个比特。相应地，IC 400的第一受损位置对应于输出第一无效比特值的触发器(即，该多个触发器422a-h中的一个触发器)的输出附近的区域。继续先前示例，如果参考值为“10101010”并且所测得的值为“XXXXX010”，则IC 400的第一受损位置发生在第五触发器422f之后，因为是第五触发器输出了第一无效比特值。
在测试器610是集成测试器的另一方面，用于检测损伤600的方法可包括以下步骤。升降计数器(未示出)可被耦合到第二端子452。升降计数器可以是测试器610的测量设备614的一部分。在步骤602，通过以下方式来启用测试器：将升降计数器初始化为零，向试环490应用数个时钟循环，其中时钟循环的数目等于触发器的数目(例如，如果存在八个触发器422a-h，则将应用八个时钟循环)，以及对触发器422a-h中的每个触发器进行初始化以使得所有S输入＝1并且所有R输入＝1(如先前所讨论的)。用测试器610来测量值(步骤604)包括：使用升降计数器来在测试器610从第二端子452接收到1的情况下正计数1以及在测试器从第二端子452接收到0的情况下倒计数1(即，减去1)。换言之，所测得的值是升降计数器的输出。
在步骤606，将所测得的值与参考值进行比较。在该多个触发器被初始化为10101010的一个方面，参考值可等于0(即，1-1+1-1+1-1+1-1＝0)。换言之，参考值是升降计数器的基于触发器数目(例如，该多个触发器422a-h具有8个触发器)所计算出的值。在步骤608，在升降计数器处测得的值大致等于参考值(例如，0)的情况下确定不存在对IC的损伤。在步骤608，在升降计数器处测得的值不大致等于参考值0的情况下确定存在对IC的损伤。返回到在第五触发器422e之后存在对IC 400的损伤的先前示例，所测得的值将等于“-1”(即，-1+1-1)。因此，方法600将确定存在对IC的损伤，因为所测得的值“-1”不等于参考值“0”。
对于图5中所解说的试环590，启用测试器610(步骤602)包括：将第一端子551耦合到信号发生器612，以及将第二端子552耦合到测量设备614。作为启用测试器610的一部分，可由信号发生器612在第一端子551处施加“0”。通过施加“0”，获得了第二端子的预期输出。作为示例，通过将“0”施加于第一反相器510a，第二端子的预期输出(即，参考值)为10101010(每个反相器一个比特)。参考值可以可任选地被存储在存储器619中。
用测试器610来测量值(“所测得的值”)(步骤604)包括：测量第二端子552处的信号。可以使用测量设备614或其他已知方法或设备来测量值。将所测得的值与参考值(例如，10101010)进行比较(步骤606)可以用比较器616来完成。
逻辑618或其他已知方法或设备可被用于在所测得的值不大致等于参考值(例如，10101010)的情况下确定存在对IC 500的损伤，或者在所测得的值大致等于参考值(例如，10101010)的情况下确定不存在对IC 500的损伤。如果IC 500受损，则损伤或裂纹将构成串联耦合的该多个反相器522a-h中的电开路。相应地，所测得的值将不大致等于参考值(例如，10101010)，并且逻辑618将确定IC 500受损。
示例性电子设备
图7解说了可集成有前述基板、集成器件、半导体器件、集成电路、管芯、中介体、或封装中的任一者的各种电子设备。例如，移动电话设备702、膝上型计算机设备704、固定位置终端设备706、可穿戴设备708可包括如本文中描述的集成器件700。集成器件700可以是例如本文中描述的基板、集成电路、管芯、集成器件、集成器件封装、集成电路器件、器件封装、集成电路(IC)封装、层叠封装器件中的任一者。图7中解说的设备702、704、706、708仅仅是示例性的。其他电子设备也可以集成器件700为特征，此类电子设备包括但不限于设备(例如，电子设备)组，该设备组包括移动设备、手持式个人通信系统(PCS)单元、便携式数据单元(诸如个人数字助理)、启用全球定位系统(GPS)的设备、导航设备、机顶盒、音乐播放器、视频播放器、娱乐单元、固定位置数据单元(诸如仪表读取装备)、通信设备、智能电话、平板计算机、计算机、可穿戴设备(例如，手表、眼镜)、物联网(IoT)设备、服务器、路由器、机动车辆(例如，自主车辆)中实现的电子设备、或者存储或检索数据或计算机指令的任何其它设备，或者其任何组合。
图2A至图6B中解说的各组件、过程、特征、和/或功能中的一者或多者可以被重新安排和/或组合成单个组件、过程、特征或功能，或者实施在若干组件、过程或功能中。也可添加附加元件、组件、过程、和/或功能而不会脱离本公开。还应当注意，图2A至图6B及其在本公开中的对应描述不限于基板。在一些实现中，图2A至图6B及其对应描述可被用于制造、创建、提供、和/或生产集成器件。在一些实现中，器件可包括管芯、集成器件、管芯封装、集成电路(IC)、器件封装、集成电路(IC)封装、晶片、半导体器件、层叠封装(PoP)器件、和/或中介体。
措辞“示例性”在本文中用于意指“用作示例、实例、或解说”。本文中描述为“示例性”的任何实现或方面不必被解释为优于或胜过本公开的其他方面。同样，术语“方面”不要求本公开的所有方面都包括所讨论的特征、优点或操作模式。术语“耦合”在本文中用于指代两个对象之间的直接或间接耦合。例如，如果对象A物理地接触对象B，且对象B接触对象C，则对象A和C仍可被认为是彼此耦合的——即便它们并非彼此直接物理接触。如本文中使用的术语“穿过”意指穿越，并且包括整个穿越对象或部分穿越对象。
还注意到，本文中所包含的各种公开可以作为被描绘为流程图、流图、结构图或框图的过程来描述。虽然流程图可能会将各操作描述为顺序过程，但是这些操作中的许多操作能够并行地或并发地执行。另外，这些操作的次序可被重新安排。过程在其操作完成时终止。本文中所描述的本公开的各种特征可实现于不同系统中而不会脱离本公开。应当注意，本公开的以上各方面仅是示例，且不应被解释成限定本公开。对本公开的各方面的描述旨在是解说性的，而非限定所附权利要求的范围。由此，本发明的教导可以现成地应用于其他类型的装置，并且许多替换、修改和变形对于本领域技术人员将是显而易见的。

Claims (35)

1.一种装置，包括：
在集成电路(IC)的周边周围的试环，所述试环进一步包括：
第一端子；
第二端子；以及
第一电路元件，其中所述第一端子耦合到所述第一电路元件，并且所述第一电路元件耦合到所述第二端子，其中所述第一端子、所述第一电路元件和所述第二端子串联耦合在一起。
2.如权利要求1所述的装置，其特征在于，所述第一电路元件包括第一电阻器。
3.如权利要求2所述的装置，其特征在于，所述第一电阻器选自包括以下各项的组：阱电阻器，多晶硅电阻器，以及金属电阻器。
4.如权利要求2所述的装置，其特征在于，进一步包括：
第二电阻器，所述第二电阻器与所述第一电阻器、所述第一端子和所述第二端子串联耦合。
5.如权利要求4所述的装置，其特征在于，进一步包括：
所述第一电阻器包括位于第一侧面并且耦合到第一隔离区域的第一金属件和第二金属件，所述第一金属件和所述第二金属件位于基板上方；以及
所述第二电阻器包括位于所述第一侧面并且耦合到第二隔离区域的第三金属件和第四金属件，所述第三金属件和所述第四金属件位于基板上方。
6.如权利要求5所述的装置，其特征在于，所述第一金属件和所述第二金属件位于第一阱中的掺杂区域上方，并且所述第三金属件和所述第四金属件位于第二阱中的掺杂区域上方。
7.如权利要求1所述的装置，其特征在于，所述第一电路元件包括第一电容器。
8.如权利要求7所述的装置，其特征在于，所述第一电容器选自包括以下各项的组：结电容器，MOS电容器，以及金属电容器。
9.如权利要求7所述的装置，其特征在于，进一步包括：
第二电容器，所述第二电容器与所述第一电容器、所述第一端子和所述第二端子串联耦合。
10.如权利要求9所述的装置，其特征在于，进一步包括：
所述第一电容器包括耦合到第一反掺杂区的第一金属件和耦合到第一隔离区域的第二金属件，所述第一反掺杂区位于所述第一隔离区域中；以及
所述第二电容器包括耦合到第二反掺杂区的第三金属件和耦合到第二隔离区域的第四金属件，所述第二反掺杂区位于所述第二隔离区域中，所述第一金属件、所述第二金属件、所述第三金属件和所述第四金属件在所述IC的基板上方。
11.如权利要求1所述的装置，其特征在于，所述第一电路元件是无源器件。
12.如权利要求1所述的装置，其特征在于，所述第一电路元件包括第一触发器。
13.如权利要求12所述的装置，其特征在于，所述第一触发器选自包括以下各项的组：S-R触发器，D触发器，T触发器，以及JK触发器。
14.如权利要求1所述的装置，其特征在于，所述第一电路元件被集成到所述IC中。
15.如权利要求1所述的装置，其特征在于，所述装置被配置用于耦合到被集成到所述IC中的测试器。
16.如权利要求15所述的装置，其特征在于，所述测试器包括信号发生器、测量设备、比较器、逻辑、或存储器、或其组合。
17.如权利要求1所述的装置，其特征在于，进一步包括：
其中所述试环包括可测量值；
其中所述试环包括参考值；
其中在所述可测量值不大致等于所述参考值的情况下，所述IC包括裂纹。
18.如权利要求1所述的装置，其特征在于，所述试环位于密封环中，所述密封环位于所述IC的周边周围。
19.如权利要求1所述的装置，其特征在于，所述装置被纳入到从包括以下各项的组中选择的设备中：音乐播放器、视频播放器、娱乐单元、导航设备、通信设备、移动设备、移动电话、智能电话、个人数字助理、固定位置终端或服务器、平板计算机、可穿戴计算设备、以及膝上型计算机。
20.一种用于检测对集成电路的损伤的方法，包括：
启用测试器，所述测试器耦合到位于集成电路(IC)的周边的试环，其中所述试环包括串联耦合到第一端子和第二端子的第一电路元件；
用所述测试器来测量值；
将所测得的值与参考值进行比较；以及
在所测得的值不大致等于所述参考值的情况下确定存在对所述IC的损伤，或者在所测得的值大致等于所述参考值的情况下确定不存在对所述IC的损伤。
21.如权利要求20所述的方法，其特征在于，进一步包括：
其中所述第一电路元件包括第一电阻器；
其中所述参考值等于所述第一电阻器的等效电阻；
其中测量所述值包括测量所述第一端子与所述第二端子之间的电阻，所述电阻是所测得的电阻；以及
在所测得的电阻不大致等于所述等效电阻的情况下确定存在对所述IC的损伤，或者在所测得的电阻大致等于所述等效电阻的情况下确定不存在对所述IC的损伤。
22.如权利要求20所述的方法，其特征在于，进一步包括：
其中所述第一电路元件包括第一电阻器；
其中启用所述测试器包括向所述第一端子施加正弦信号，所述正弦信号包括参考值振幅；
其中测量所述值包括测量所述第二端子处的信号，所述信号包括所测得的振幅；以及
在所测得的振幅不大致等于所述参考值振幅的情况下确定存在对所述IC的损伤，或者在所测得的振幅大致等于所述参考值振幅的情况下确定不存在对所述IC的损伤。
23.如权利要求20所述的方法，其特征在于，进一步包括：
其中所述第一电路元件包括第一电阻器；
其中启用所述测试器包括将所述第一端子耦合到接地信号以及施加参考电流，所述参考电流流经所述第一电阻器；
其中所述参考值是等于所述第一电阻器的等效电阻乘以所述参考电流的参考值电压；
其中测量值包括测量所述第二端子处的电压，所述电压是所测得的电压；以及
在所测得的电压不大致等于所述参考值电压的情况下确定存在对所述IC的损伤，或者在所测得的电压大致等于所述参考值电压的情况下确定不存在对所述IC的损伤。
24.如权利要求20所述的方法，其特征在于，进一步包括：
其中所述第一电路元件包括第一电容器；
其中所述参考值等于所述第一电容器的等效电容；并且
其中测量所述值包括测量所述第一端子与所述第二端子之间的电容，所述电容是所测得的电容；以及
在所测得的电容不大致等于所述等效电容的情况下确定存在对所述IC的损伤，或者在所测得的电容大致等于所述等效电容的情况下确定不存在对所述IC的损伤。
25.如权利要求20所述的方法，其特征在于，进一步包括：
其中所述第一电路元件是第一触发器；
其中启用所述测试器包括将所述第一触发器设置为第一参考值以及向所述第一触发器施加时钟；并且
其中测量值包括测量所述第二端子处的信号，所述信号是所测得的信号；
在所测得的信号不大致等于所述第一参考值的情况下确定存在对所述IC的损伤，或者在所测得的信号大致等于所述第一参考值的情况下确定不存在对所述IC的损伤。
26.如权利要求25所述的方法，其特征在于，进一步包括：
第二触发器，其中所述第一触发器的输入耦合到所述第一端子且所述第一触发器的输出耦合到所述第二触发器，并且其中所述第二触发器的输出耦合到所述第二端子；
其中启用所述测试器包括将所述第二触发器设置为第二参考值以及向所述第二触发器施加所述时钟；并且
其中所测得的信号包括第一比特和第二比特。
27.如权利要求26所述的方法，其特征在于，在存在对所述IC的损伤的情况下，所测得的信号包括无效比特值，其中所述无效比特值是所述第一触发器或所述第二触发器中与所述IC上的受损位置相对应的触发器的输出。
28.如权利要求25所述的方法，其特征在于，进一步包括：
耦合到所述第二端子的升降计数器；
其中第二参考值等于所述升降计数器的经计算值；
其中所测得的信号包括所述升降计数器的输出；以及
在所述升降计数器的输出不大致等于所述第二参考值的情况下确定存在对所述IC的损伤，或者在所述升降计数器的输出大致等于所述第二参考值的情况下确定不存在对所述IC的损伤。
29.如权利要求20所述的方法，其特征在于，进一步包括：
其中所述第一电路元件是第一反相器；
其中启用所述测试器包括向所述第一反相器施加第一比特；
其中所述参考值是所述第二端子的预期输出；
其中测量所述值包括测量所述第二端子处的信号，所述信号是所测得的信号；以及
在所测得的信号不大致等于所述参考值的情况下确定存在对所述IC的损伤，或者在所测得的信号大致等于所述参考值的情况下确定不存在对所述IC的损伤。
30.一种装备，包括：
在集成电路(IC)的周边周围的试环，所述试环进一步包括：
第一端子；
第二端子；
与所述第一端子和所述第二端子串联耦合的用于检测对所述IC的损伤的第一装置。
31.如权利要求30所述的装备，其特征在于，用于检测对所述IC的损伤的所述第一装置包括第一电阻器。
32.如权利要求30所述的装备，其特征在于，用于检测对所述IC的损伤的所述第一装置包括第一电容器。
33.如权利要求30所述的装备，其特征在于，用于检测对所述IC的损伤的所述第一装置包括第一触发器。
34.如权利要求33所述的装备，其特征在于，用于检测对所述IC的损伤的所述第一装置包括用于确定所述IC的第一受损位置的装置。
35.如权利要求30所述的装备，其特征在于，用于检测所述IC中的裂纹的所述第一装置包括第一反相器。
CN201880088789.7A 2018-02-09 2018-12-07 用于检测对集成电路的损伤的装置和方法 Pending CN111684290A (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US15/892,739 US20190250208A1 (en) 2018-02-09 2018-02-09 Apparatus and method for detecting damage to an integrated circuit
US15/892,739 2018-02-09
PCT/US2018/064374 WO2019156734A1 (en) 2018-02-09 2018-12-07 Apparatus and method for detecting damage to an integrated circuit

Publications (1)

Publication Number Publication Date
CN111684290A true CN111684290A (zh) 2020-09-18

Family

ID=64744987

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201880088789.7A Pending CN111684290A (zh) 2018-02-09 2018-12-07 用于检测对集成电路的损伤的装置和方法

Country Status (6)

Country Link
US (1) US20190250208A1 (zh)
EP (1) EP3749968A1 (zh)
CN (1) CN111684290A (zh)
SG (1) SG11202006295PA (zh)
TW (1) TW201935019A (zh)
WO (1) WO2019156734A1 (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI815653B (zh) * 2022-08-30 2023-09-11 群創光電股份有限公司 用於交通運輸裝置的風險控制系統及風險控制方法

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102475495B1 (ko) * 2018-01-29 2022-12-07 삼성전자주식회사 반도체 장치
JP6862384B2 (ja) * 2018-03-21 2021-04-21 株式会社東芝 半導体装置、半導体装置の製造方法、インバータ回路、駆動装置、車両、及び、昇降機
CN111223429B (zh) * 2020-01-21 2022-08-30 京东方科技集团股份有限公司 裂纹检测电路、显示面板及裂纹检测方法
CN113451272B (zh) * 2020-03-25 2022-04-29 长鑫存储技术有限公司 半导体结构
US11105846B1 (en) * 2020-04-02 2021-08-31 Globalfoundries U.S. Inc. Crack detecting and monitoring system for an integrated circuit
KR20220014590A (ko) * 2020-07-29 2022-02-07 삼성전자주식회사 결함 검출 회로를 포함하는 반도체 장치 및 반도체 장치의 결함 검출 방법
TWI730895B (zh) * 2020-09-03 2021-06-11 華邦電子股份有限公司 積體電路、破裂狀態偵測器以及其破裂狀態偵測方法
US11300610B1 (en) 2020-12-30 2022-04-12 Winbond Electronics Corp. Integrated circuit, crack status detector and crack status detection method
CN113362742B (zh) * 2021-06-21 2022-09-27 武汉华星光电技术有限公司 一种显示面板及显示模组
US20230296664A1 (en) * 2022-03-21 2023-09-21 Avago Technologies International Sales Pte. Limited Semiconductor product with edge integrity detection structure

Citations (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5677917A (en) * 1996-04-29 1997-10-14 Motorola, Inc. Integrated circuit memory using fusible links in a scan chain
JP2002141474A (ja) * 2000-11-06 2002-05-17 Sharp Corp プレーナ型半導体チップとそのテスト方法並びに半導体ウエハ
US6833557B1 (en) * 2000-06-27 2004-12-21 Agere Systems Inc. Integrated circuit and a method of manufacturing an integrated circuit
DE102004028695B3 (de) * 2004-06-14 2005-12-22 Infineon Technologies Ag Halbleiterbauelement mit einem Bruchsensor
CN101115998A (zh) * 2004-09-09 2008-01-30 佛姆法克特股份有限公司 用于远程缓冲测试通道的方法和装置
US20080035923A1 (en) * 2006-08-10 2008-02-14 Infineon Technologies Ag Semiconductor Device With Damage Detection Circuit and Method for Producing the Same
US20080128893A1 (en) * 2006-05-11 2008-06-05 Nec Electronics Corporation Semiconductor package having semiconductor device featuring externally-accessible endless ring-shaped resistance circuit
CN101677216A (zh) * 2008-09-19 2010-03-24 电力集成公司 基于初始化时段期间的测量选择参数/模式的方法和装置
US20140168879A1 (en) * 2012-12-13 2014-06-19 Mayue Xie Apparatus and method to monitor die edge defects
CN104396143A (zh) * 2012-07-26 2015-03-04 高通股份有限公司 具有温度补偿的自适应栅极驱动电路
US20160197056A1 (en) * 2013-09-02 2016-07-07 Biotronik Se & Co. Kg Die and Manufacturing Method for a Die

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5670890A (en) * 1993-04-22 1997-09-23 Lsi Logic Corporation Switchable pull-ups and pull-downs for IDDQ testing of integrated circuits
JP4202970B2 (ja) * 2004-06-10 2008-12-24 株式会社東芝 半導体装置及びその製造方法、半導体装置の欠陥検出方法
JP2008532953A (ja) * 2005-03-08 2008-08-21 ライフサイクル ファーマ エー／エス シロリムスおよび／またはその類縁物質を含む医薬組成物
DE102005021586B3 (de) * 2005-05-10 2007-02-01 Infineon Technologies Ag Halbleiterchip und Verfahren zur Überprüfung der Unversehrtheit von Halbleiterchips
JP2008021864A (ja) * 2006-07-13 2008-01-31 Nec Electronics Corp 半導体装置
US20130009663A1 (en) * 2011-07-07 2013-01-10 Infineon Technologies Ag Crack detection line device and method
US9070683B2 (en) * 2013-06-20 2015-06-30 Freescale Semiconductor, Inc. Die fracture detection and humidity protection with double guard ring arrangement
US9589914B2 (en) * 2014-11-28 2017-03-07 Infineon Technologies Ag Semiconductor chip
DE102014117723B4 (de) * 2014-12-02 2019-01-24 Infineon Technologies Ag Halbleitervorrichtung und Verfahren zum Herstellen einer Halbleitervorrichtung
US9741667B2 (en) * 2015-04-10 2017-08-22 Avago Technologies General Ip (Singapore) Pte. Ltd. Integrated circuit with die edge assurance structure
WO2016180756A1 (de) * 2015-05-11 2016-11-17 Robert Bosch Gmbh Kontaktviakette als korrosionsdetektor
KR20170051085A (ko) * 2015-11-02 2017-05-11 삼성전자주식회사 3차원 크랙 검출 구조물을 포함하는 반도체 장치 및 크랙 검출 방법
US9818655B2 (en) * 2015-12-08 2017-11-14 International Business Machines Corporation Method and structure for flip-chip package reliability monitoring using capacitive sensors groups

Patent Citations (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5677917A (en) * 1996-04-29 1997-10-14 Motorola, Inc. Integrated circuit memory using fusible links in a scan chain
US6833557B1 (en) * 2000-06-27 2004-12-21 Agere Systems Inc. Integrated circuit and a method of manufacturing an integrated circuit
JP2002141474A (ja) * 2000-11-06 2002-05-17 Sharp Corp プレーナ型半導体チップとそのテスト方法並びに半導体ウエハ
DE102004028695B3 (de) * 2004-06-14 2005-12-22 Infineon Technologies Ag Halbleiterbauelement mit einem Bruchsensor
CN101115998A (zh) * 2004-09-09 2008-01-30 佛姆法克特股份有限公司 用于远程缓冲测试通道的方法和装置
US20080128893A1 (en) * 2006-05-11 2008-06-05 Nec Electronics Corporation Semiconductor package having semiconductor device featuring externally-accessible endless ring-shaped resistance circuit
US20080035923A1 (en) * 2006-08-10 2008-02-14 Infineon Technologies Ag Semiconductor Device With Damage Detection Circuit and Method for Producing the Same
CN101677216A (zh) * 2008-09-19 2010-03-24 电力集成公司 基于初始化时段期间的测量选择参数/模式的方法和装置
CN104396143A (zh) * 2012-07-26 2015-03-04 高通股份有限公司 具有温度补偿的自适应栅极驱动电路
US20140168879A1 (en) * 2012-12-13 2014-06-19 Mayue Xie Apparatus and method to monitor die edge defects
US20160197056A1 (en) * 2013-09-02 2016-07-07 Biotronik Se & Co. Kg Die and Manufacturing Method for a Die

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
章吉良等: "《微传感器 原理、技术及应用》", 31 December 2005 *

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI815653B (zh) * 2022-08-30 2023-09-11 群創光電股份有限公司 用於交通運輸裝置的風險控制系統及風險控制方法

Also Published As

Publication number Publication date
TW201935019A (zh) 2019-09-01
SG11202006295PA (en) 2020-08-28
US20190250208A1 (en) 2019-08-15
WO2019156734A1 (en) 2019-08-15
EP3749968A1 (en) 2020-12-16

Similar Documents

Publication Publication Date Title
CN111684290A (zh) 用于检测对集成电路的损伤的装置和方法
US11229109B2 (en) Three dimensional integrated circuit electrostatic discharge protection and prevention test interface
US9121891B2 (en) Apparatus and methods for de-embedding through substrate vias
Wang et al. BIST methodology, architecture and circuits for pre-bond TSV testing in 3D stacking IC systems
EP3341966A1 (en) Integrated circuit (ic) package comprising electrostatic discharge (esd) protection
Chen et al. A comparative study of a fan out packaged product: Chip first and chip last
US8659300B2 (en) Stress testing of silicon-on-insulator substrates using applied electrostatic discharge
US11069665B2 (en) Trimmable banked capacitor
CN102819689A (zh) 多芯片组件的可靠性预测方法
US20080057677A1 (en) Chip location identification
US9435846B2 (en) Testing of thru-silicon vias
Van der Plas et al. Verifying electrical/thermal/thermo-mechanical behavior of a 3D stack-Challenges and solutions
US20160116526A1 (en) METHOD AND APPARATUS FOR QUANTIFYING DEFECTS DUE TO THROUGH SILICON VIAs IN INTEGRATED CIRCUITS
TWI720489B (zh) 半導體裝置
Han et al. Hardware Efficient Built-in Self-test Architecture for Power and Ground TSVs in 3D IC
Chen et al. Smart GDBC Screening for high quality IPD
TWI647458B (zh) Capacitor insulation resistance measuring device
Lozano et al. Test structures for MCM-D technology characterization
Kim et al. Design of contactless wafer-level TSV connectivity testing structure using capacitive coupling
Chen et al. High quality test methodology for highly reliable devices
Lauderdale et al. Investigation of Test Structures for the Characterization of Very Fast Electro Static Discharge Events
CN111987061B (zh) 半导体装置
Zhang et al. A low-cost TSV test and diagnosis scheme based on binary search method
Raid et al. Passive stress sensor development: From 65nm to 28nm technology nodes
Shinkawata et al. Analysis of soft failures in low-resistance interconnect vias using doubly nesting arrays

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication

Application publication date: 20200918

RJ01 Rejection of invention patent application after publication