CN111524901B - 阵列基板制备方法及成膜系统 - Google Patents

阵列基板制备方法及成膜系统 Download PDF

Info

Publication number
CN111524901B
CN111524901B CN202010305442.2A CN202010305442A CN111524901B CN 111524901 B CN111524901 B CN 111524901B CN 202010305442 A CN202010305442 A CN 202010305442A CN 111524901 B CN111524901 B CN 111524901B
Authority
CN
China
Prior art keywords
substrate
temperature
preparation
metal layer
chamber
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202010305442.2A
Other languages
English (en)
Other versions
CN111524901A (zh
Inventor
赵玲
张伟闵
肖军城
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shenzhen China Star Optoelectronics Semiconductor Display Technology Co Ltd
Original Assignee
Shenzhen China Star Optoelectronics Semiconductor Display Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shenzhen China Star Optoelectronics Semiconductor Display Technology Co Ltd filed Critical Shenzhen China Star Optoelectronics Semiconductor Display Technology Co Ltd
Priority to CN202010305442.2A priority Critical patent/CN111524901B/zh
Publication of CN111524901A publication Critical patent/CN111524901A/zh
Application granted granted Critical
Publication of CN111524901B publication Critical patent/CN111524901B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/06—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the coating material
    • C23C14/14—Metallic material, boron or silicon
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/22—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the process of coating
    • C23C14/54—Controlling or regulating the coating process
    • C23C14/541—Heating or cooling of the substrates
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/22—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the process of coating
    • C23C14/56—Apparatus specially adapted for continuous coating; Arrangements for maintaining the vacuum, e.g. vacuum locks
    • C23C14/568—Transferring the substrates through a series of coating stations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/32051—Deposition of metallic or metal-silicide layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Power Engineering (AREA)
  • Organic Chemistry (AREA)
  • Mechanical Engineering (AREA)
  • Metallurgy (AREA)
  • Materials Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Physical Vapour Deposition (AREA)

Abstract

本申请提供一种阵列基板的制备方法及成膜系统，该制备方法包括步骤A：一制备腔室将金属粒子沉积在基底上，直至所述基底的实时温度大于第一设定温度为止，以在所述基底上形成一金属层；步骤B：将所述基底转移至冷却腔室；步骤C：所述冷却腔室降低所述基底的温度；步骤D：当所述基底的实时温度小于第二设定温度时，将所述基底转移至另一制备腔室；步骤E：所述另一制备腔室将所述金属粒子沉积在所述金属层上，直至所述基底的实时温度所述大于第一设定温度为止，以在所述基底上形成另一金属层。本申请通过将目标厚度的金属叠层分成至少两次堆叠形成，降低了每次沉积金属粒子的时长，以降低基底受热温度，进而避免基底因受热过高而发生翘曲。

Description

阵列基板制备方法及成膜系统
技术领域
本申请涉及一种显示技术，特别涉及一种阵列基板的制备方法及成膜系统。
背景技术
由于8K显示面板对充电率需求的增加，因此通常通过增加金属(如Cu)的厚度来实现低电阻，以提高充电率。但是，由于金属膜层厚度增加，增长了金属膜层的沉积时间，进而提高了放置形成有金属膜层的阵列基板的机台的温度；而在高温中，阵列基板容易发生翘曲。
发明内容
本申请实施例提供一种阵列基板的制备方法及成膜系统，以解决现有的显示面板在制备高厚度的金属膜层时，因沉积过程中温度过高导致金属膜层底下的阵列基板容易发生翘曲的技术问题。
本申请实施例提供一种阵列基板的制备方法，其包括以下步骤：
步骤A：一制备腔室将金属粒子沉积在基底上，直至所述基底的实时温度大于第一设定温度为止，以在所述基底上形成一金属层；
步骤B：将所述基底转移至冷却腔室；
步骤C：所述冷却腔室降低所述基底的温度；
步骤D：当所述基底的实时温度小于第二设定温度时，将所述基底转移至另一制备腔室；
步骤E：所述另一制备腔室将所述金属粒子沉积在所述金属层上，直至所述基底的实时温度大于所述第一设定温度为止，以在所述基底上形成另一金属层。
在本申请实施例所述的阵列基板的制备方法中，在所述步骤E之后，还包括步骤：
重复步骤B至步骤E，直至所有所述金属层的堆叠厚度达到目标厚度为止。
在本申请实施例所述的阵列基板的制备方法中，所述步骤C包括：所述冷却腔室中通入非氧化性气体，以降低所述基底的温度。
在本申请实施例所述的阵列基板的制备方法中，所述非氧化性气体为氮气或惰性气体中的一种。
在本申请实施例所述的阵列基板的制备方法中，所述冷却腔室内设置一冷却载台；
所述步骤B包括：将所述基底转移至一所述冷却腔室的冷却载台上；
所述步骤C包括：向所述冷却载台内通入冷却液，以降低所述基底的温度。
在本申请实施例所述的阵列基板的制备方法中，在所述步骤A之前，所述制备方法还包括步骤：
根据所述基底的耐热属性和所述目标厚度的金属层的应力，确定所述第一设定温度。
在本申请实施例所述的阵列基板的制备方法中，当所述制备腔室和所述冷却腔室处于工作状态时，所述制备腔室和所述冷却腔室处于真空状态。
在本申请实施例所述的阵列基板的制备方法中，所述金属层的材料为铜或铝。
本申请还涉及一种成膜系统，其包括：
至少两个制备腔室，所述制备腔室包括一腔室和设置在所述腔室内的成膜机构，所述成膜机构用于在基底上制备金属层；
至少一个冷却腔室，所述冷却腔室用于冷却所述基底，所述冷却腔室设置在两个所述制备腔室之间；
温度传感器，所述温度传感器设置在所述制备腔室内，用于感测所述制备腔室或所述基底的实时温度；
控制机构，所述控制机构分别与所述温度传感器和所述成膜机构电性连接，所述控制机构用于根据所述温度传感器的实时温度控制所述成膜机构开启或关闭；以及
转移机构，用于在所述制备腔室和所述冷却腔室之间转移所述基底。
在本申请实施例所述的成膜系统中，所述制备腔室和所述冷却腔室通过一活动隔离板分隔为两个腔室。
本申请的阵列基板的制备方法及成膜系统通过将目标厚度的金属叠层分成至少两次堆叠形成，降低了每次沉积金属粒子的时长，以降低基底受热温度，进而避免基底因受热过高而发生翘曲。
附图说明
为了更清楚地说明本申请实施例或现有技术中的技术方案，下面对实施例中所需要使用的附图作简单的介绍。下面描述中的附图仅为本申请的部分实施例，对于本领域普通技术人员而言，在不付出创造性劳动的前提下，还可以根据这些附图获取其他的附图。
图1为本申请实施例的阵列基板的制备方法的流程示意图；
图2为本申请实施例的成膜系统的结构示意图。
具体实施方式
下面将结合本申请实施例中的附图，对本申请实施例中的技术方案进行清楚、完整地描述。显然，所描述的实施例仅仅是本申请一部分实施例，而不是全部的实施例。基于本申请中的实施例，本领域技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本申请保护的范围。
在本申请的描述中，需要理解的是，术语“中心”、“纵向”、“横向”、“长度”、“宽度”、“厚度”、“上”、“下”、“前”、“后”、“左”、“右”、“竖直”、“水平”、“顶”、“底”、“内”、“外”、“顺时针”、“逆时针”等指示的方位或位置关系为基于附图所示的方位或位置关系，仅是为了便于描述本申请和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本申请的限制。此外，术语“第一”、“第二”仅用于描述目的，而不能理解为指示或暗示相对重要性或者隐含指明所指示的技术特征的数量。由此，限定有“第一”、“第二”的特征可以明示或者隐含地包括一个或者更多个所述特征。在本申请的描述中，“多个”的含义是两个或两个以上，除非另有明确具体的限定。
在本申请的描述中，需要说明的是，除非另有明确的规定和限定，术语“安装”、“相连”、“连接”应做广义理解，例如，可以是固定连接，也可以是可拆卸连接，或一体地连接；可以是机械连接，也可以是电连接或可以相互通讯；可以是直接相连，也可以通过中间媒介间接相连，可以是两个元件内部的连通或两个元件的相互作用关系。对于本领域的普通技术人员而言，可以根据具体情况理解上述术语在本申请中的具体含义。
在本申请中，除非另有明确的规定和限定，第一特征在第二特征之“上”或之“下”可以包括第一和第二特征直接接触，也可以包括第一和第二特征不是直接接触而是通过它们之间的另外的特征接触。而且，第一特征在第二特征“之上”、“上方”和“上面”包括第一特征在第二特征正上方和斜上方，或仅仅表示第一特征水平高度高于第二特征。第一特征在第二特征“之下”、“下方”和“下面”包括第一特征在第二特征正下方和斜下方，或仅仅表示第一特征水平高度小于第二特征。
下文的公开提供了许多不同的实施方式或例子用来实现本申请的不同结构。为了简化本申请的公开，下文中对特定例子的部件和设置进行描述。当然，它们仅仅为示例，并且目的不在于限制本申请。此外，本申请可以在不同例子中重复参考数字和/或参考字母，这种重复是为了简化和清楚的目的，其本身不指示所讨论各种实施方式和/或设置之间的关系。此外，本申请提供了的各种特定的工艺和材料的例子，但是本领域普通技术人员可以意识到其他工艺的应用和/或其他材料的使用。
请参照图1，图1为本申请实施例的阵列基板的制备方法的流程示意图。
本申请实施例提供一种阵列基板的制备方法，其包括以下步骤：
步骤S1：根据基底的耐热属性和目标厚度的金属层的应力，确定第一设定温度；
步骤S2：一制备腔室将金属粒子沉积在所述基底上，直至所述基底的实时温度大于所述第一设定温度为止，以在所述基底上形成一金属层；
步骤S3：将所述基底转移至冷却腔室；
步骤S4：所述冷却腔室降低所述基底的温度；
步骤S5：当所述基底的实时温度小于第二设定温度时，将所述基底转移至另一制备腔室；
步骤S6：所述另一制备腔室将所述金属粒子沉积在所述金属层上，直至所述基底的实时温度大于所述第一设定温度为止，以在所述基底上形成另一金属层；
步骤S7：重复步骤S3至步骤S6，直至所有所述金属层的堆叠厚度达到所述目标厚度为止；
步骤S8：图案化所述金属层的堆叠膜层。
下面对本实施例的阵列基板的制备方法进行阐述。
结合图1，步骤S1：根据基底的耐热属性和目标厚度的金属层的应力，确定所述第一设定温度。
需要说明的是，物理气相沉积工艺在基底上进行制备金属层时，需要较高的环境温度，一旦沉积的时间过长，环境温度便会持续上升，另外，成膜机构因负载工作也会发出大量的热，二者综合便会促使制备腔室内的温度过高，进而导致基底发生翘曲；另外，由于基底上的金属层的翘应力和压应力也对基底的翘曲存在影响，也就是金属层的翘应力和压应力越大，基底便越容易发生翘曲。
在现有技术的8K显示面板中，为了提高充电率，而采用加厚金属导线来降低阻抗，进而提供充电率。也因为采用了加厚金属导线的手段，使得在制备金属导线时必须在基底上形成加厚的金属层，而金属层的加厚促使了制备时间的增长，同时增加了金属层的应力，在双重影响下加速了基底发生翘曲的概率。
而基底发生翘曲的因素除了外部因素外，还跟自身材料的耐热性能有关，自身的耐热性能越好，其在高温下发生翘曲的概率就越低。也即，不同的材料在相同的环境下，其发生翘曲的程度和概率是不同的。
因此本步骤S1根据基底的耐热属性以及所要达到的目标厚度的金属层，在不同温度下进行测试或进行仿真实验调整，以获得基底发生翘曲时的临界温度，而为了进一步降低甚至避免基底发生翘曲的概率，本实施例将第一设定温度设置为小于该临界温度。
随后转入步骤S2。
步骤S2：一制备腔室11将金属粒子沉积在所述基底上，直至所述基底的实时温度大于所述第一设定温度为止，以在所述基底上形成一金属层。
具体的，本实施例以两个制备腔室11和一个冷却腔室12为例进行说明，但并不限于此。本实施例以物理气相沉积法中的溅射镀膜为例进行金属层的制备的说明，但并不限于此。比如金属粒子也可以是铜粒子或铝粒子，或其他导电粒子。
可选的，基底的实时温度可以通过温度传感器进行实时监控，比如红外温度传感器、电阻或电偶式传感器。可选的，基底的实时温度也可以通过温度传感器检测制备腔室11内的温度间接获得，温度传感器可为接触式或非接触式传感器。
本实施例以检测制备腔室11内的温度为例进行说明。比如，当需要进行金属层的制备时，制备腔室11处于真空状态，比避免金属粒子发生氧化或被腐蚀，而影响金属层的导电性能。在基底上进行沉积金属粒子的过程中，制备腔室11内的温度就持续的上升，当制备腔室11内的实时温度达到第一设定温度时，成膜机构便会停止沉积金属粒子，而此时基底上形成一层金属层，该金属层为目标厚度的金属层的一层子层。
在此时的步骤S2中，一方面基底内的实时温度未达到临界温度，另一方面当前金属层的应力也未达到目标应力，故避免了基底发生翘曲的可能性。
随后转入步骤S3。
步骤S3：将所述基底转移至冷却腔室12。
具体的，在步骤S3中，基底和其上形成的金属层一起被转移机构转移至冷却腔体12内。此时，冷却腔室12处于真空状态，以避免空气影响金属层的导电性能。
随后转入步骤S4。
步骤S4：所述冷却腔室降低所述基底的温度。
其中，在步骤S4中采用的冷却方式可以是气冷，比如向冷却腔室12中通入非氧化性气体，降低所述基底的温度。可选的，非氧化性气体为氮气或惰性气体中的一种。采用非氧化性气体对基底进行冷却，以达到避免氧化性气体影响金属层的导电性能的效果。
另外，步骤S4也可以采用液体冷却的方式，比如在冷却腔室12内设置一冷却载台，将所述基底转移至冷却载台上，向所述冷却载台内通入冷却液，以降低所述基底的温度。冷却载台内设置有根用于通入液体的管道，以液体带走热量，达到降温的目的。其中，该冷却载台为制备腔室11中的承载所述基底的载台，也就是说，在步骤S3之后，是通过移送冷却载台将其上的基底一起转移入冷却腔室12内的。
当然，也可以是将该冷却载台的温度设置为制备腔室11内的载台的温度一致或相近，以便进行基底转移时，避免基底和冷却载台的温度过大达到基底破片。
当然在一些实施例中，也可以采用自然冷却的方式，对基底进行冷却。
随后转入步骤S5。
步骤S5：当所述基底的实时温度小于第二设定温度时，将所述基底转移至另一制备腔室。
其中，该第二设定温度小于第一设定温度，第二设定温度和第一设定温度之间可以相差5摄氏度、10摄氏度、20摄氏度、30摄氏度、50摄氏度或100摄氏度，但并不限于此，具体的温差设置可根据产线的负载和时效情况的进行调整。
需要说明的是，另一制备腔室11是指在制备流程中，当前制备腔室11之外的某一个制备腔室。比如有3个制备腔室11，第一制备腔室为当前制备金属层的腔室，剩下的两个制备腔室11中的一个便为所述另一制备腔室11。
随后转入步骤S6。
步骤S6：所述另一制备腔室将所述金属粒子沉积在所述金属层上，直至所述基底的实时温度大于第一设定温度为止，以在所述基底上形成另一金属层。
可选的，所述另一制备腔室11的制备条件和上一制备腔室的制备条件相同。
可选的，每一所述制备腔室进行制备金属层的时长相同。
可选的，制备腔室的制备金属层的时间和冷却腔室进行冷却的时长相同，以便提高流水线的制备效率。
本实施例通过将目标厚度的金属叠层分成至少两次堆叠形成，降低了每次沉积金属粒子的时长，以降低基底受热温度，进而避免基底因受热过高而发生翘曲。
如果此时两个金属层的堆叠厚度仍不能达到目标厚度，则随后转入步骤S7。
步骤S7：重复步骤S3至步骤S6，直至所有所述金属层的堆叠厚度达到目标厚度为止。
具体的，所有金属层的材料均相同。也即，一个金属膜层由至少两层金属层堆叠形成。可选的，所述金属层的材料也可以不同。
随后转入步骤S8。
步骤S8：图案化所述金属层的堆叠膜层。
具体的，所述金属层的堆叠膜层为栅极金属层和/或源漏极金属层，图案化的所述栅极金属层包括扫描线、栅极和扇出走线。图案化的所述源漏极金属层包括数据线、源极、漏极和扇出走线。
当然本实施例的阵列基板的制备方法，还包括在基底上形成半导体层、绝缘层、层间介电层和像素电极层，等等。
这样便完成了本实施例的阵列基板的制备方法。
请参照图2，本申请还涉及一种成膜系统100，其包括至少两个制备腔室11、至少一个冷却腔室12、温度传感器13、控制机构14和转移机构(图中未示出)。
制备腔室11包括一腔室111和设置在腔室111内的成膜机构1112，成膜机构112用于在基底上制备金属层。
冷却腔室12用于冷却所述基底，冷却腔室12设置在两个所述制备腔室11之间。这样的设置便于提高基底的转移效率。
温度传感器13设置在制备腔室11内，用于感测制备腔室11或所述基底的实时温度。
控制机构14分别与温度传感器13和成膜机构112电性连接。控制机构14用于根据所述温度传感器13的实时温度控制所述成膜机构112开启或关闭。
转移机构，用于在所述制备腔室11和所述冷却腔室12之间转移所述基底。
其中，制备腔室11和所述冷却腔室12通过一活动隔离板分隔为两个腔室。这样的设置便于基底的转移，同时避免金属层和空气接触。
本申请的阵列基板的制备方法及成膜系统通过将目标厚度的金属叠层分成至少两次堆叠形成，降低了每次沉积金属粒子的时长，以降低基底受热温度，进而避免基底因受热过高而发生翘曲。
以上对本申请实施例所提供的一种阵列基板的制备方法及成膜系统进行了详细介绍，本文中应用了具体个例对本申请的原理及实施方式进行了阐述，以上实施例的说明只是用于帮助理解本申请的技术方案及其核心思想；本领域的普通技术人员应当理解：其依然可以对前述各实施例所记载的技术方案进行修改，或者对其中部分技术特征进行等同替换；而这些修改或者替换，并不使相应技术方案的本质脱离本申请各实施例的技术方案的范围。

Claims (7)

1.一种阵列基板的制备方法，其特征在于，包括以下步骤：
步骤A：一制备腔室将金属粒子沉积在基底上，直至所述基底的实时温度大于第一设定温度为止，以在所述基底上形成一金属层；
步骤B：将所述基底转移至冷却腔室；
步骤C：所述冷却腔室降低所述基底的温度；
步骤D：当所述基底的实时温度小于第二设定温度时，将所述基底转移至另一制备腔室，所述第二设定温度和所述第一设定温度之间相差5摄氏度、10摄氏度、20摄氏度、30摄氏度、50摄氏度或100摄氏度；
步骤E：所述另一制备腔室将所述金属粒子沉积在所述金属层上，直至所述基底的实时温度所述大于第一设定温度为止，以在所述基底上形成另一金属层；
其中，在所述步骤A之前，所述制备方法还包括步骤：
根据所述基底的耐热属性以及所要达到的目标厚度的所述金属层，在不同温度下进行测试或进行仿真实验调整，以获得所述基底发生翘曲时的临界温度；
根据所述基底的耐热属性和所述目标厚度的金属层的应力，确定所述第一设定温度，所述第一设定温度小于所述临界温度。
2.根据权利要求1所述的阵列基板的制备方法，其特征在于，在所述步骤E之后，还包括步骤：
重复步骤B至步骤E，直至所有所述金属层的堆叠厚度达到目标厚度为止。
3.根据权利要求1所述的阵列基板的制备方法，其特征在于，所述步骤C包括：所述冷却腔室中通入非氧化性气体，以降低所述基底的温度。
4.根据权利要求3所述的阵列基板的制备方法，其特征在于，所述非氧化性气体为氮气或惰性气体中的一种。
5.根据权利要求1所述的阵列基板的制备方法，其特征在于，所述冷却腔室内设置一冷却载台；
所述步骤B包括：将所述基底转移至一所述冷却腔室的冷却载台上；
所述步骤C包括：向所述冷却载台内通入冷却液，以降低所述基底的温度。
6.根据权利要求1所述的阵列基板的制备方法，其特征在于，当所述制备腔室和所述冷却腔室处于工作状态时，所述制备腔室和所述冷却腔室处于真空状态。
7.根据权利要求1所述的阵列基板的制备方法，其特征在于，所述金属层的材料为铜或铝。
CN202010305442.2A 2020-04-17 2020-04-17 阵列基板制备方法及成膜系统 Active CN111524901B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202010305442.2A CN111524901B (zh) 2020-04-17 2020-04-17 阵列基板制备方法及成膜系统

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202010305442.2A CN111524901B (zh) 2020-04-17 2020-04-17 阵列基板制备方法及成膜系统

Publications (2)

Publication Number Publication Date
CN111524901A CN111524901A (zh) 2020-08-11
CN111524901B true CN111524901B (zh) 2023-02-28

Family

ID=71902922

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202010305442.2A Active CN111524901B (zh) 2020-04-17 2020-04-17 阵列基板制备方法及成膜系统

Country Status (1)

Country Link
CN (1) CN111524901B (zh)

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101452846A (zh) * 2007-11-30 2009-06-10 上海华虹Nec电子有限公司 厚铝成膜工艺方法
JP2010171327A (ja) * 2009-01-26 2010-08-05 Toshiba Corp 半導体装置の製造方法

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101452846A (zh) * 2007-11-30 2009-06-10 上海华虹Nec电子有限公司 厚铝成膜工艺方法
JP2010171327A (ja) * 2009-01-26 2010-08-05 Toshiba Corp 半導体装置の製造方法

Also Published As

Publication number Publication date
CN111524901A (zh) 2020-08-11

Similar Documents

Publication Publication Date Title
US20120295028A1 (en) Thin-film formation apparatus system and thin-film formation method
JP6938120B2 (ja) マスク組立体、その製造方法、及びそれを含んだ表示装置の製造装置
CN102065650B (zh) 印刷电路板及其制造方法
JP6697067B2 (ja) 基板処理装置、半導体装置の製造方法およびコンピュータ読み取り可能な記録媒体
JP2013140990A (ja) 大領域ガラス基板のコーティング及びアニーリング方法
US8348503B2 (en) System for active array temperature sensing and cooling
US20230298916A1 (en) System and method for heating semiconductor wafers
CN102051596B (zh) 加热单元和具有加热单元的基板处理装置
CN105514028A (zh) 扩大Ti/TiN应力窗口的工艺方法
CN111524901B (zh) 阵列基板制备方法及成膜系统
WO2019214440A1 (zh) 薄膜晶体管及其制备方法、显示基板和显示装置
EP2202785A1 (en) Plasma treatment apparatus, plasma treatment method, and semiconductor element
JPH09258247A (ja) 液晶表示装置の製造方法および成膜装置
CN101645415A (zh) 金属连线的制造方法
CN109872962A (zh) 半导体装置的制造方法、存储介质及基板处理装置
US20160163984A1 (en) Production of a gate electrode by dewetting silver
JP2000323551A (ja) 基板処理装置
CN105441876A (zh) 一种薄膜沉积设备
KR20050077687A (ko) 다층 박막 캐패시터 제조방법 및 그 제조장치
CN110790499A (zh) 玻璃基板烘烤机构
CN114672789A (zh) 一种气相沉淀设备及其晶圆加热载台和加热方法
TWM573513U (zh) Ultra-thin heating plate
WO2021169796A1 (zh) 导线层的制作方法
CN219145631U (zh) 一种高传热均温加热单元
JP6202392B2 (ja) 透明導電膜の製造方法、及び透明導電膜の製造装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant