CN111445880B - Goa器件及栅极驱动电路 - Google Patents

Goa器件及栅极驱动电路 Download PDF

Info

Publication number
CN111445880B
CN111445880B CN202010367731.5A CN202010367731A CN111445880B CN 111445880 B CN111445880 B CN 111445880B CN 202010367731 A CN202010367731 A CN 202010367731A CN 111445880 B CN111445880 B CN 111445880B
Authority
CN
China
Prior art keywords
unit
goa
pull
nth
thin film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202010367731.5A
Other languages
English (en)
Other versions
CN111445880A (zh
Inventor
徐志达
姚晓慧
金一坤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shenzhen China Star Optoelectronics Semiconductor Display Technology Co Ltd
Original Assignee
Shenzhen China Star Optoelectronics Semiconductor Display Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shenzhen China Star Optoelectronics Semiconductor Display Technology Co Ltd filed Critical Shenzhen China Star Optoelectronics Semiconductor Display Technology Co Ltd
Priority to CN202010367731.5A priority Critical patent/CN111445880B/zh
Priority to US16/960,605 priority patent/US11043179B1/en
Priority to PCT/CN2020/090756 priority patent/WO2021217742A1/zh
Publication of CN111445880A publication Critical patent/CN111445880A/zh
Application granted granted Critical
Publication of CN111445880B publication Critical patent/CN111445880B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3674—Details of drivers for scan electrodes
    • G09G3/3677—Details of drivers for scan electrodes suitable for active matrices only
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/2092—Details of a display terminals using a flat panel, the details relating to the control arrangement of the display terminal and to the interfaces thereto
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/0286—Details of a shift registers arranged for use in a driving circuit

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Shift Register Type Memory (AREA)

Abstract

本申请提出了一种GOA器件及栅极驱动电路，该GOA器件包括级联的至少两个GOA单元，该第GOA单元包括一上拉控制单元、一自举电容、一上拉单元、一下拉单元以及一下拉维持单元。本申请通过将上拉控制单元的输入端连接第n‑7级的启动信号而使所述第n级GOA单元的控制节点(Qn)被拉高至第一高电位以及对自举电容充电，提前7级为控制节点(Qn)充电，解决了现有高分辨率高刷新频率显示面板充电不足的技术问题。

Description

GOA器件及栅极驱动电路
技术领域
本申请涉及显示领域，特别涉及一种GOA器件及栅极驱动电路。
背景技术
阵列基板行驱动(Gate Drive On Array，GOA)技术，为将扫描线驱动电路集成在液晶面板的阵列基板上，从而在材料成本和制作工艺方面上降低产品成本。
对于高解析度以及高频率(例如120HZ)的显示面板，由于充电时间较短，扫描线的电容负荷较重，导致栅极脉冲信号的失真较严重，栅极信号线输出讯号的下降时间数值较大，导致错充风险高；另外，当显示面板处于这种状态长时间工作时，薄膜晶体管的电性将会偏移。
目前，亟需一种栅极驱动电路以解决上述技术问题。
发明内容
本申请提供一种GOA器件及栅极驱动电路，以解决现有显示面板的GOA电路充电不足的技术问题。
为解决上述问题，本申请提供的技术方案如下：
本申请提供了一种GOA器件，包括级联的至少两个GOA单元，第n级GOA单元用于对第n级水平扫描线输出栅极驱动信号，其中，所述第n级GOA单元包括一上拉控制单元、一自举电容、一上拉单元、一下拉单元以及一下拉维持单元；
所述上拉控制单元于第一阶段接收第n-7级的启动信号而使所述第n级GOA单元的控制节点(Qn)被拉高至第一高电位以及对所述自举电容充电；
所述自举电容于第二阶段将所述第n级GOA单元的控制节点(Qn)维持在所述第一高电位；
所述上拉单元依据一时钟信号、所述第n级GOA单元的控制节点(Qn)的第一高电位输出栅极驱动信号至第n级GOA单元的栅极信号端(Gn)；
所述下拉单元于第三阶段将所述第n级GOA单元的控制节点(Qn)的电位拉低至一第一直流低电平、及将所述第n级GOA单元的栅极信号端(Gn)的电位拉低至一第二直流低电平；
所述下拉维持单元于第四阶段将所述第n级GOA单元的控制节点(Qn)维持于所述第一直流低电平，并将所述第n级GOA单元的栅极信号端(Gn)的电位维持于所述第二直流低电平；
在一个周期内，所述时钟信号处于高电平的时长大于处于低电平的时长。
在本申请的GOA器件中，所述上拉控制单元连接第n-7级GOA单元的级传信号端(STn-7)和所述第n级GOA单元的控制节点(Qn)；
在所述第一阶段中，所述上拉控制单元自所述第n-7级GOA单元的级传信号端(STn-7)接收所述启动信号，以及根据所述第n-7级GOA单元的级传信号端(STn-7)接收所述启动信号使所述第n级GOA单元的控制节点(Qn)处于所述第一高电位。
在本申请的GOA器件中，所述上拉控制单元包括一第十一薄膜晶体管(T11)；
所述第十一薄膜晶体管(T11)的栅极及源极连接所述第n-7级GOA单元的级传信号输出端(STn-7)，所述第十一薄膜晶体管(T11)的漏极连接所述第n级GOA单元的控制节点(Qn)。
在本申请的GOA器件中，所述自举电容连接所述第n级GOA单元的控制节点(Qn)、所述第n级GOA单元的栅极信号端(Gn)、所述下拉维持单元、及所述上拉单元；
所述自举电容的第一端连接所述第n级GOA单元的控制节点(Qn)及所述上拉单元，所述自举电容的第二端连接所述第n级GOA单元的栅极信号端(Gn)及所述下拉维持单元。
在本申请的GOA器件中，所述上拉单元连接所述第n级GOA单元的控制节点(Qn)、时钟信号端(CK)、第n级GOA单元的级传信号端(STn)、及所述第n级的栅极信号端(Gn)；
所述时钟信号端(CK)用于提供所述时钟信号；
所述第n级GOA单元的控制节点(Qn)的电位用于控制所述上拉单元中的薄膜晶体管打开和关闭。
在本申请的GOA器件中，所述上拉单元包括一第二十一薄膜晶体管(T21)和一第二十二薄膜晶体管(T22)；
所述第二十一薄膜晶体管(T21)的栅极连接所述第n级GOA单元的控制节点(Qn)，所述第二十一薄膜晶体管(T21)的源极连接所述时钟信号端(CK)，所述第二十一薄膜晶体管(T21)的漏极连接所述第n级的栅极信号端(Gn)；
所述第二十二薄膜晶体管(T22)的栅极连接所述第n级GOA单元的控制节点(Qn)，所述第二十二薄膜晶体管(T22)的源极连接所述时钟信号端(CK)，所述第二十二薄膜晶体管(T22)的漏极连接第n级GOA单元的级传信号端(STn)。
在本申请的GOA器件中，所述下拉单元连接所述第n级GOA单元的控制节点(Qn)、所述第n级GOA单元的栅极信号端(Gn)、第n+6级GOA单元的栅极信号端(Gn+6)、第n+8级GOA单元的栅极信号端(Gn+8)、一第一直流低电平端(VSSQ)、以及一第二直流低电平端(VSSG)；
所述第一直流低电平端(VSSQ)提供所述第一直流低电平，所述第二直流低电平端(VSSG)提供所述第二直流低电平；
所述第三阶段开始于所述第n+6级GOA单元的栅极信号端(Gn+6)或/和所述第n+8级GOA单元的栅极信号端(Gn+8)处于高电位时。
在本申请的GOA器件中，所述下拉单元包括一第三十一薄膜晶体管(T31)及一第四十一薄膜晶体管(T41)；
所述第三十一薄膜晶体管(T31)的源极连接所述第n级GOA单元的栅极信号端(Gn)，所述第四十一薄膜晶体管(T41)的源极连接所述第n级GOA单元的控制节点(Qn)；
所述第三十一薄膜晶体管(T31)连接所述第二直流低电平端(VSSG)，所述第四十一薄膜晶体管(T41)的漏极连接所述第一直流低电平端(VSSQ)；
所述第三十一薄膜晶体管(T31)栅极连接所述第n+6级GOA单元的栅极信号端(Gn+6)，所述四十一薄膜晶体管(T41)的栅极连接所述第n+8级GOA单元的栅极信号端(Gn+8)。
在本申请的GOA器件中，所述下拉维持单元包括第一下拉维持子单元及第二下拉维持子单元；
所述第一下拉维持子单元连接第一高压信号、所述第n级GOA单元的控制节点(Qn)、所述第n级GOA单元的栅极信号端(Gn)、一第一直流低电平端(VSSQ)、以及一第二直流低电平端(VSSG)；
所述第二下拉维持子单元连接第二高压信号、所述第n级GOA单元的控制节点(Qn)、所述第n级GOA单元的栅极信号端(Gn)、一第一直流低电平端(VSSQ)、以及一第二直流低电平端(VSSG)。
本申请还提出了一种栅极驱动电路，其中，所述栅极驱动电路包括上述GOA器件。
有益效果：本申请通过将上拉控制单元的输入端连接第n-7级的启动信号而使所述第n级GOA单元的控制节点(Qn)被拉高至第一高电位以及对自举电容充电，提前7级为控制节点(Qn)充电，解决了现有高分辨率高刷新频率显示面板充电不足的技术问题。
附图说明
下面结合附图，通过对本申请的具体实施方式详细描述，将使本申请的技术方案及其它有益效果显而易见。
图1为本申请GOA单元的结构图；
图2为本申请GOA单元中时钟信号的时序图。
具体实施方式
下面将结合本申请实施例中的附图，对本申请实施例中的技术方案进行清楚、完整地描述。显然，所描述的实施例仅仅是本申请一部分实施例，而不是全部的实施例。基于本申请中的实施例，本领域技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本申请保护的范围。
在本申请的描述中，需要理解的是，术语“中心”、“纵向”、“横向”、“长度”、“宽度”、“厚度”、“上”、“下”、“前”、“后”、“左”、“右”、“竖直”、“水平”、“顶”、“底”、“内”、“外”、“顺时针”、“逆时针”等指示的方位或位置关系为基于附图所示的方位或位置关系，仅是为了便于描述本申请和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本申请的限制。此外，术语“第一”、“第二”仅用于描述目的，而不能理解为指示或暗示相对重要性或者隐含指明所指示的技术特征的数量。由此，限定有“第一”、“第二”的特征可以明示或者隐含地包括一个或者更多个所述特征。在本申请的描述中，“多个”的含义是两个或两个以上，除非另有明确具体的限定。
在本申请的描述中，需要说明的是，除非另有明确的规定和限定，术语“安装”、“相连”、“连接”应做广义理解，例如，可以是固定连接，也可以是可拆卸连接，或一体地连接；可以是机械连接，也可以是电连接或可以相互通讯；可以是直接相连，也可以通过中间媒介间接相连，可以是两个元件内部的连通或两个元件的相互作用关系。对于本领域的普通技术人员而言，可以根据具体情况理解上述术语在本申请中的具体含义。
在本申请中，除非另有明确的规定和限定，第一特征在第二特征之“上”或之“下”可以包括第一和第二特征直接接触，也可以包括第一和第二特征不是直接接触而是通过它们之间的另外的特征接触。而且，第一特征在第二特征“之上”、“上方”和“上面”包括第一特征在第二特征正上方和斜上方，或仅仅表示第一特征水平高度高于第二特征。第一特征在第二特征“之下”、“下方”和“下面”包括第一特征在第二特征正下方和斜下方，或仅仅表示第一特征水平高度小于第二特征。
下文的公开提供了许多不同的实施方式或例子用来实现本申请的不同结构。为了简化本申请的公开，下文中对特定例子的部件和设置进行描述。当然，它们仅仅为示例，并且目的不在于限制本申请。此外，本申请可以在不同例子中重复参考数字和/或参考字母，这种重复是为了简化和清楚的目的，其本身不指示所讨论各种实施方式和/或设置之间的关系。此外，本申请提供了各种特定的工艺和材料的例子，但是本领域普通技术人员可以意识到其他工艺的应用和/或其他材料的使用。
对于高解析度以及高频率(例如120HZ)的显示面板，由于充电时间较短，扫描线的电容负荷较重，导致栅极脉冲信号的失真较严重，栅极信号线输出讯号的下降时间数值较大，导致错充风险高；另外，当显示面板处于这种状态长时间工作时，薄膜晶体管的电性将会偏移。本申请基于上述技术问题提出了下列技术方案：
请参阅图1，本申请提供了一种GOA器件，包括级联的至少两个GOA单元，第n级GOA单元用于对第n级水平扫描线输出栅极驱动信号，其中，所述第n级GOA单元包括一上拉控制单元100、一自举电容Cb、一上拉单元200、一下拉单元300以及一下拉维持单元400；
所述上拉控制单元100于第一阶段接收第n-7级的启动信号而使所述第n级GOA单元的控制节点(Qn)被拉高至第一高电位以及对所述自举电容Cb充电；
所述自举电容Cb于第二阶段将所述第n级GOA单元的控制节点(Qn)维持在所述第一高电位；
所述上拉单元200依据一时钟信号、所述第n级GOA单元的控制节点(Qn)的第一高电位输出栅极驱动信号至第n级GOA单元的栅极信号端(Gn)；
所述下拉单元300于第三阶段将所述第n级GOA单元的控制节点(Qn)的电位拉低至一第一直流低电平、及将所述第n级GOA单元的栅极信号端(Gn)的电位拉低至一第二直流低电平；
所述下拉维持单元400于第四阶段将所述第n级GOA单元的控制节点(Qn)维持于所述第一直流低电平，并将所述第n级GOA单元的栅极信号端(Gn)的电位维持于所述第二直流低电平；
在一个周期内，所述时钟信号处于高电平的时长大于处于低电平的时长。
本申请通过将上拉控制单元100的输入端连接第n-7级的启动信号而使所述第n级GOA单元的控制节点(Qn)被拉高至第一高电位以及对自举电容Cb充电，提前7级为控制节点(Qn)充电，解决了现有高分辨率高刷新频率显示面板充电不足的技术问题。
现结合具体实施例对本申请的技术方案进行描述。
请参阅图1，所述上拉控制单元100于第一阶段接收第n-7级的启动信号而使所述第n级GOA单元的控制节点(Qn)被拉高至第一高电位以及对所述自举电容Cb充电。
在本实施例中，所述上拉控制单元100连接第n-7级GOA单元的级传信号端(STn-7)和所述第n级GOA单元的控制节点(Qn)。所述启动信号来自于第n-7级GOA单元的级传信号端(STn-7)。
在所述第一阶段中，所述上拉控制单元100自所述第n-7级GOA单元的级传信号端(STn-7)接收所述启动信号，以及根据所述第n-7级GOA单元的级传信号端(STn-7)接收所述启动信号使所述第n级GOA单元的控制节点(Qn)处于所述第一高电位。
在本实施例中，所述上拉控制单元100包括一第十一薄膜晶体管(T11)。所述第十一薄膜晶体管(T11)的栅极及源极连接所述第n-7级GOA单元的级传信号输出端(STn-7)，所述第十一薄膜晶体管(T11)的漏极连接所述第n级GOA单元的控制节点(Qn)。所述第十一薄膜晶体管(T11)接收所述第n-7级GOA单元的级传信号端(STn-7)将发出的启动信号将所述第十一薄膜晶体管(T11)打开，所述第十一薄膜晶体管(T11)的漏极将所述第n-7级GOA单元的级传信号端(STn-7)发出的启动信号传输至所述第n级GOA单元的控制节点(Qn)，以及使所述第n级GOA单元的控制节点(Qn)处于所述第一高电位。
请参阅图1，在第二阶段，所述自举电容Cb将所述第n级GOA单元的控制节点(Qn)维持在所述第一高电位。
在本实施例中，所述自举电容Cb连接所述第n级GOA单元的控制节点(Qn)、所述第n级GOA单元的栅极信号端(Gn)、所述下拉维持单元400、及所述上拉单元200；
所述自举电容Cb的第一端连接所述第n级GOA单元的控制节点(Qn)及所述上拉单元200，所述自举电容Cb的第二端连接所述第n级GOA单元的栅极信号端(Gn)及所述下拉维持单元400。
在第二阶段，所述第十一薄膜晶体管(T11)关闭，所述第n-7级GOA单元的级传信号端(STn-7)将发出的启动信号无法维持所述第n级GOA单元的控制节点(Qn)的第一高电位，此时自举电容Cb将使所述第n级GOA单元的控制节点(Qn)继续维持在所述第一高电位。
在本实施例中，所述上拉单元200依据一时钟信号、所述第n级GOA单元的控制节点(Qn)的第一高电位输出栅极驱动信号至第n级GOA单元的栅极信号端(Gn)。
在本实施例中，所述上拉单元200连接所述第n级GOA单元的控制节点(Qn)、时钟信号端(CK)、第n级GOA单元的级传信号端(STn)、及所述第n级的栅极信号端(Gn)。
在本实施例中，所述时钟信号端(CK)用于提供所述时钟信号。
请参阅图2，在一个周期内，所述时钟信号处于高电平的时长a大于处于低电平的时长b。所述时钟信号的空占比可以大于50％。
与现有技术相比，本申请将时钟信号处于高电平的时间延长，增加了第二阶段的工作时间，即延长所述第n级GOA单元的控制节点(Qn)处于所述第一高电位的时长，进一步增加了第n级GOA单元的控制节点(Qn)的充电时间。
在本实施例中，所述时钟信号的空占比大于50％以及小于60％。
在本实施例中，所述第n级GOA单元的控制节点(Qn)的电位用于控制所述上拉单元200中的薄膜晶体管打开和关闭。
在本申请的GOA器件中，所述上拉单元200包括一第二十一薄膜晶体管(T21)和一第二十二薄膜晶体管(T22)；
所述第二十一薄膜晶体管(T21)的栅极连接所述第n级GOA单元的控制节点(Qn)，所述第二十一薄膜晶体管(T21)的源极连接所述时钟信号端(CK)，所述第二十一薄膜晶体管(T21)的漏极连接所述第n级的栅极信号端(Gn)。
所述第二十二薄膜晶体管(T22)的栅极连接所述第n级GOA单元的控制节点(Qn)，所述第二十二薄膜晶体管(T22)的源极连接所述时钟信号端(CK)，所述第二十二薄膜晶体管(T22)的漏极连接第n级GOA单元的级传信号端(STn)。
所述第n级GOA单元的控制节点(Qn)的第一高电位将所述第二十一薄膜晶体管(T21)及所述第二十二薄膜晶体管(T22)打开，所述第二十一薄膜晶体管(T21)的漏极连接所述第n级的栅极信号端(Gn)，以输出所述栅极驱动信号至第n级扫描线，所述第二十二薄膜晶体管(T22)的漏极连接第n级GOA单元的级传信号端(STn)输出另一启动信号，以控制下一级GOA单元的打开和关闭。
请参阅图1，在第三阶段，所述下拉单元300于第三阶段将所述第n级GOA单元的控制节点(Qn)的电位拉低至一第一直流低电平、及将所述第n级GOA单元的栅极信号端(Gn)的电位拉低至一第二直流低电平；
在本实施例中，所述下拉单元300连接所述第n级GOA单元的控制节点(Qn)、所述第n级GOA单元的栅极信号端(Gn)、第n+6级GOA单元的栅极信号端(Gn+6)、第n+8级GOA单元的栅极信号端(Gn+8)、一第一直流低电平端(VSSQ)、以及一第二直流低电平端(VSSG)；
在本实施例中，所述第一直流低电平端(VSSQ)提供所述第一直流低电平，所述第二直流低电平端(VSSG)提供所述第二直流低电平。
在本实施例中，所述第三阶段开始于所述第n+6级GOA单元的栅极信号端(Gn+6)或/和所述第n+8级GOA单元的栅极信号端(Gn+8)处于高电位时。
在本实施例中，所述下拉单元300包括一第三十一薄膜晶体管(T31)及一第四十一薄膜晶体管(T41)。
所述第三十一薄膜晶体管(T31)的源极连接所述第n级GOA单元的栅极信号端(Gn)，所述第四十一薄膜晶体管(T41)的源极连接所述第n级GOA单元的控制节点(Qn)。
所述第三十一薄膜晶体管(T31)连接所述第二直流低电平端(VSSG)，所述第四十一薄膜晶体管(T41)的漏极连接所述第一直流低电平端(VSSQ)。
所述第三十一薄膜晶体管(T31)栅极连接所述第n+6级GOA单元的栅极信号端(Gn+6)，所述四十一薄膜晶体管(T41)的栅极连接所述第n+8级GOA单元的栅极信号端(Gn+8)。
当所述第n+6级GOA单元的栅极信号端(Gn+6)及所述第n+8级GOA单元的栅极信号端(Gn+8)处于高电位时，第三十一薄膜晶体管(T31)及第四十一薄膜晶体管(T41)被打开，所述第n级GOA单元的控制节点(Qn)被拉低至所述第一直流低电平，所述第n级GOA单元的栅极信号端(Gn)被拉低至所述第二直流低电平。
请参阅图1，在第四阶段，所述下拉维持单元400于第四阶段将所述第n级GOA单元的控制节点(Qn)维持于所述第一直流低电平，并将所述第n级GOA单元的栅极信号端(Gn)的电位维持于所述第二直流低电平。
在本实施例中，所述下拉维持单元400包括第一下拉维持子单元401及第二下拉维持子单元402。所述第一下拉维持子单元401连接第一高压信号、所述第n级GOA单元的控制节点(Qn)、所述第n级GOA单元的栅极信号端(Gn)、一第一直流低电平端(VSSQ)、以及一第二直流低电平端(VSSG)；所述第二下拉维持子单元402连接第二高压信号、所述第n级GOA单元的控制节点(Qn)、所述第n级GOA单元的栅极信号端(Gn)、一第一直流低电平端(VSSQ)、以及一第二直流低电平端(VSSG)。
在本实施例中，所述第一高压信号由第一高压直流信号端LC1发出，所述第二高压信号由第二高压直流信号端LC2发出。
在本实施例中，所述第一高压信号和第二高压信号为200倍帧周期，所述第一高压信号和第二高压信号为占空比50％的低频信号，所述第一高压信号和第二高压信号的相位相差1/2。
所述第一下拉维持子单元401501包括第五十一薄膜晶体管(T51)、第五十二薄膜晶体管(T52)、第五十三薄膜晶体管(T53)、第五十四薄膜晶体管(T54)、第四十二薄膜晶体管(T42)以及第三十二薄膜晶体管(T32)。
所述第五十一薄膜晶体管(T51)的栅极以及漏极接入第一高压直流信号端LC1，所述第五十一薄膜晶体管(T51)的源极电性连接于所述第五十二薄膜晶体管(T52)的漏极以及所述第五十三薄膜晶体管(T53)的栅极。
所述第五十二薄膜晶体管(T52)的栅极电性连接至所述上拉控制模块的输出端，所述第五十二薄膜晶体管(T52)的源极电性连接于所述第一直流低电平端(VSSQ)。
所述第五十三薄膜晶体管(T53)的漏极接入第一高压直流信号端LC1，所述第五十三薄膜晶体管(T53)的源极电性连接至所述第五十四薄膜晶体管(T54)的漏极、所述第四十二薄膜晶体管(T42)的栅极以及所述第三十二薄膜晶体管(T32)的栅极。
所述第五十四薄膜晶体管(T54)的栅极电性连接至所述上拉控制模块的输出端，所述第五十四薄膜晶体管(T54)的源极电性连接于所述第一直流低电平端(VSSQ)。
所述第四十二薄膜晶体管(T42)的源极电性连接于所述第一直流低电平端(VSSQ)，所述第四十二薄膜晶体管(T42)的漏极电性连接至所述上拉控制模块的输出端。
所述第三十二薄膜晶体管(T32)的源极电性连接于所述第二直流低电平端(VSSG)，所述第三十二薄膜晶体管(T32)的漏极电性连接至所述本级的扫描信号的输出端。
所述第二下拉维持子单元402502包括第六十一薄膜晶体管(T61)、第六十二薄膜晶体管(T62)、第六十三薄膜晶体管(T63)、第六十四薄膜晶体管(T64)、第四十三薄膜晶体管(T43)以及第三十三薄膜晶体管(T33)。
所述第六十一薄膜晶体管(T61)的栅极以及漏极接入第二高压直流信号端LC2，所述第六十一薄膜晶体管(T61)的源极电性连接于所述第六十二薄膜晶体管(T62)的漏极以及所述第六十三薄膜晶体管(T63)的栅极。
所述第六十二薄膜晶体管(T62)的栅极电性连接至所述上拉控制模块的输出端，所述第六十二薄膜晶体管(T62)的源极电性连接至所述第一直流低电平端(VSSQ)。
所述第六十三薄膜晶体管(T63)的漏极接入第二高压直流信号端LC2，所述第六十三薄膜晶体管(T63)的源极电性连接于所述第六十四薄膜晶体管(T64)的漏极、所述第四十三薄膜晶体管(T43)的栅极以及所述第三十三薄膜晶体管(T33)的栅极。
所述第六十四薄膜晶体管(T64)的栅极电性连接至所述上拉控制模块的输出端，所述第六十四薄膜晶体管(T64)的源极电性连接于所述第一直流低电平端(VSSQ)。
所述第四十三薄膜晶体管(T43)的源极电性连接于所述第一直流低电平端(VSSQ)，所述第四十三薄膜晶体管(T43)的漏极电性连接于所述上拉控制模块的输出端。
所述第三十三薄膜晶体管(T33)的源极电性连接于所述第二直流低电平端(VSSG)，所述第三十三薄膜晶体管(T33)的漏极电性连接于所述本级的扫描信号的输出端。
本申请通过将上拉控制单元100的输入端连接第n-7级的启动信号而使所述第n级GOA单元的控制节点(Qn)被拉高至第一高电位以及对自举电容Cb充电，提前7级为控制节点(Qn)充电，解决了现有高分辨率高刷新频率显示面板充电不足的技术问题。
本申请还提出了一种栅极驱动电路，其中，所述栅极驱动电路包括上述GOA器件。所述栅极驱动电路的工作原理与上述GOA器件的工作原理相同或相似，此处不再赘述。
本申请提出了一种GOA器件及栅极驱动电路，该GOA器件包括级联的至少两个GOA单元，该第GOA单元包括一上拉控制单元、一自举电容、一上拉单元、一下拉单元以及一下拉维持单元。本申请通过将上拉控制单元的输入端连接第n-7级的启动信号而使所述第n级GOA单元的控制节点(Qn)被拉高至第一高电位以及对自举电容充电，提前7级为控制节点(Qn)充电，解决了现有高分辨率高刷新频率显示面板充电不足的技术问题。
在上述实施例中，对各个实施例的描述都各有侧重，某个实施例中没有详述的部分，可以参见其他实施例的相关描述。
以上对本申请实施例所提供的一种GOA器件及栅极驱动电路进行了详细介绍，本文中应用了具体个例对本申请的原理及实施方式进行了阐述，以上实施例的说明只是用于帮助理解本申请的技术方案及其核心思想；本领域的普通技术人员应当理解：其依然可以对前述各实施例所记载的技术方案进行修改，或者对其中部分技术特征进行等同替换；而这些修改或者替换，并不使相应技术方案的本质脱离本申请各实施例的技术方案的范围。

Claims (9)

1.一种GOA器件，包括级联的GOA单元，第n级GOA单元用于对第n级水平扫描线输出栅极驱动信号，其特征在于，所述第n级GOA单元包括一上拉控制单元、一自举电容、一上拉单元、一下拉单元以及一下拉维持单元；
所述上拉控制单元于第一阶段接收第n-7级的启动信号而使所述第n级GOA单元的控制节点(Qn)被拉高至第一高电位以及对所述自举电容充电；
所述自举电容于第二阶段将所述第n级GOA单元的控制节点(Qn)维持在所述第一高电位；
所述上拉单元依据一时钟信号、所述第n级GOA单元的控制节点(Qn)的第一高电位输出栅极驱动信号至第n级GOA单元的栅极信号端(Gn)；
所述下拉单元于第三阶段将所述第n级GOA单元的控制节点(Qn)的电位拉低至一第一直流低电平、及将所述第n级GOA单元的栅极信号端(Gn)的电位拉低至一第二直流低电平；
所述下拉维持单元于第四阶段将所述第n级GOA单元的控制节点(Qn)维持于所述第一直流低电平，并将所述第n级GOA单元的栅极信号端(Gn)的电位维持于所述第二直流低电平；
在一个周期内，所述时钟信号处于高电平的时长大于处于低电平的时长，所述时钟信号在高电平的空占比大于50％；
所述上拉控制单元连接第n-7级GOA单元的级传信号端(STn-7)和所述第n级GOA单元的控制节点(Qn)；
在所述第一阶段中，所述上拉控制单元自所述第n-7级GOA单元的级传信号端(STn-7)接收所述启动信号，以及根据所述第n-7级GOA单元的级传信号端(STn-7)接收所述启动信号使所述第n级GOA单元的控制节点(Qn)处于所述第一高电位。
2.根据权利要求1所述的GOA器件，其特征在于，
所述上拉控制单元包括一第十一薄膜晶体管(T11)；
所述第十一薄膜晶体管(T11)的栅极及源极连接所述第n-7级GOA单元的级传信号输出端(STn-7)，所述第十一薄膜晶体管(T11)的漏极连接所述第n级GOA单元的控制节点(Qn)。
3.根据权利要求1所述的GOA器件，其特征在于，
所述自举电容连接所述第n级GOA单元的控制节点(Qn)、所述第n级GOA单元的栅极信号端(Gn)、所述下拉维持单元、及所述上拉单元；
所述自举电容的第一端连接所述第n级GOA单元的控制节点(Qn)及所述上拉单元，所述自举电容的第二端连接所述第n级GOA单元的栅极信号端(Gn)及所述下拉维持单元。
4.根据权利要求1所述的GOA器件，其特征在于，
所述上拉单元连接所述第n级GOA单元的控制节点(Qn)、时钟信号端(CK)、第n级GOA单元的级传信号端(STn)、及所述第n级的栅极信号端(Gn)；
所述时钟信号端(CK)用于提供所述时钟信号；
所述第n级GOA单元的控制节点(Qn)的电位用于控制所述上拉单元中的薄膜晶体管打开和关闭。
5.根据权利要求4所述的GOA器件，其特征在于，所述上拉单元包括一第二十一薄膜晶体管(T21)和一第二十二薄膜晶体管(T22)；
所述第二十一薄膜晶体管(T21)的栅极连接所述第n级GOA单元的控制节点(Qn)，所述第二十一薄膜晶体管(T21)的源极连接所述时钟信号端(CK)，所述第二十一薄膜晶体管(T21)的漏极连接所述第n级的栅极信号端(Gn)；
所述第二十二薄膜晶体管(T22)的栅极连接所述第n级GOA单元的控制节点(Qn)，所述第二十二薄膜晶体管(T22)的源极连接所述时钟信号端(CK)，所述第二十二薄膜晶体管(T22)的漏极连接第n级GOA单元的级传信号端(STn)。
6.根据权利要求1所述的GOA器件，其特征在于，
所述下拉单元连接所述第n级GOA单元的控制节点(Qn)、所述第n级GOA单元的栅极信号端(Gn)、第n+6级GOA单元的栅极信号端(Gn+6)、第n+8级GOA单元的栅极信号端(Gn+8)、一第一直流低电平端(VSSQ)、以及一第二直流低电平端(VSSG)；
所述第一直流低电平端(VSSQ)提供所述第一直流低电平，所述第二直流低电平端(VSSG)提供所述第二直流低电平；
所述第三阶段开始于所述第n+6级GOA单元的栅极信号端(Gn+6)或/和所述第n+8级GOA单元的栅极信号端(Gn+8)处于高电位时。
7.根据权利要求6所述的GOA器件，其特征在于，所述下拉单元包括一第三十一薄膜晶体管(T31)及一第四十一薄膜晶体管(T41)；
所述第三十一薄膜晶体管(T31)的源极连接所述第n级GOA单元的栅极信号端(Gn)，所述第四十一薄膜晶体管(T41)的源极连接所述第n级GOA单元的控制节点(Qn)；
所述第三十一薄膜晶体管(T31)连接所述第二直流低电平端(VSSG)，所述第四十一薄膜晶体管(T41)的漏极连接所述第一直流低电平端(VSSQ)；
所述第三十一薄膜晶体管(T31)栅极连接所述第n+6级GOA单元的栅极信号端(Gn+6)，所述四十一薄膜晶体管(T41)的栅极连接所述第n+8级GOA单元的栅极信号端(Gn+8)。
8.根据权利要求1所述的GOA器件，其特征在于，所述下拉维持单元包括第一下拉维持子单元及第二下拉维持子单元；
所述第一下拉维持子单元连接第一高压信号、所述第n级GOA单元的控制节点(Qn)、所述第n级GOA单元的栅极信号端(Gn)、一第一直流低电平端(VSSQ)、以及一第二直流低电平端(VSSG)；
所述第二下拉维持子单元连接第二高压信号、所述第n级GOA单元的控制节点(Qn)、所述第n级GOA单元的栅极信号端(Gn)、一第一直流低电平端(VSSQ)、以及一第二直流低电平端(VSSG)。
9.一种栅极驱动电路，其特征在于，所述栅极驱动电路包括权利要求1至8任一项所述的GOA器件。
CN202010367731.5A 2020-04-30 2020-04-30 Goa器件及栅极驱动电路 Active CN111445880B (zh)

Priority Applications (3)

Application Number Priority Date Filing Date Title
CN202010367731.5A CN111445880B (zh) 2020-04-30 2020-04-30 Goa器件及栅极驱动电路
US16/960,605 US11043179B1 (en) 2020-04-30 2020-05-18 GOA device and gate drive circuit
PCT/CN2020/090756 WO2021217742A1 (zh) 2020-04-30 2020-05-18 Goa 器件及栅极驱动电路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202010367731.5A CN111445880B (zh) 2020-04-30 2020-04-30 Goa器件及栅极驱动电路

Publications (2)

Publication Number Publication Date
CN111445880A CN111445880A (zh) 2020-07-24
CN111445880B true CN111445880B (zh) 2022-04-05

Family

ID=71654671

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202010367731.5A Active CN111445880B (zh) 2020-04-30 2020-04-30 Goa器件及栅极驱动电路

Country Status (3)

Country Link
US (1) US11043179B1 (zh)
CN (1) CN111445880B (zh)
WO (1) WO2021217742A1 (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110827776B (zh) * 2019-10-16 2021-07-06 Tcl华星光电技术有限公司 Goa器件及栅极驱动电路
CN211529585U (zh) * 2020-08-17 2020-09-18 深圳市华星光电半导体显示技术有限公司 栅极驱动电路及显示面板

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106328084A (zh) * 2016-10-18 2017-01-11 深圳市华星光电技术有限公司 Goa驱动电路及液晶显示装置
CN109036307A (zh) * 2018-07-27 2018-12-18 深圳市华星光电技术有限公司 包括goa电路的液晶面板及其驱动方法
CN109448624A (zh) * 2018-12-03 2019-03-08 深圳市华星光电半导体显示技术有限公司 Goa电路及显示面板
CN110827776A (zh) * 2019-10-16 2020-02-21 深圳市华星光电技术有限公司 Goa器件及栅极驱动电路

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106486080A (zh) * 2016-12-30 2017-03-08 深圳市华星光电技术有限公司 一种实现goa 超窄边框的栅极驱动电路
KR20180138473A (ko) * 2017-06-21 2018-12-31 엘지디스플레이 주식회사 게이트 구동부와 이를 이용한 표시장치
CN107154245B (zh) * 2017-07-17 2019-06-25 深圳市华星光电技术有限公司 一种栅极驱动电路及其驱动方法
US10283067B2 (en) * 2017-08-01 2019-05-07 Shenzhen China Star Optoelectronics Semiconductor Display Technology Co., Ltd. GOA driving circuit and LCD
CN109036306A (zh) * 2018-07-27 2018-12-18 深圳市华星光电技术有限公司 包括goa电路的液晶面板及其驱动方法
CN109637423A (zh) * 2019-01-21 2019-04-16 深圳市华星光电半导体显示技术有限公司 Goa器件及栅极驱动电路
CN110070838A (zh) * 2019-04-04 2019-07-30 深圳市华星光电半导体显示技术有限公司 Goa电路结构及驱动方法
CN110853593B (zh) * 2019-11-27 2021-07-23 深圳市华星光电半导体显示技术有限公司 栅极驱动电路及液晶显示器

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106328084A (zh) * 2016-10-18 2017-01-11 深圳市华星光电技术有限公司 Goa驱动电路及液晶显示装置
CN109036307A (zh) * 2018-07-27 2018-12-18 深圳市华星光电技术有限公司 包括goa电路的液晶面板及其驱动方法
CN109448624A (zh) * 2018-12-03 2019-03-08 深圳市华星光电半导体显示技术有限公司 Goa电路及显示面板
CN110827776A (zh) * 2019-10-16 2020-02-21 深圳市华星光电技术有限公司 Goa器件及栅极驱动电路

Also Published As

Publication number Publication date
WO2021217742A1 (zh) 2021-11-04
US11043179B1 (en) 2021-06-22
CN111445880A (zh) 2020-07-24

Similar Documents

Publication Publication Date Title
CN110827776B (zh) Goa器件及栅极驱动电路
CN211529585U (zh) 栅极驱动电路及显示面板
US10127995B2 (en) Shift register unit and method for driving the same, corresponding gate driving circuit and display device
CN108320717B (zh) 一种goa驱动电路及其制备的液晶显示面板
CN109064982B (zh) Goa电路驱动系统及goa电路驱动方法与显示装置
CN108962171B (zh) Goa电路及具有该goa电路的液晶显示装置
CN110111743B (zh) Goa电路及显示面板
CN107909971B (zh) Goa电路
CN107492362B (zh) 一种栅极驱动电路及液晶显示器
GB2548760A (en) GOA circuit and liquid crystal display device
CN111445880B (zh) Goa器件及栅极驱动电路
CN108962178B (zh) Goa电路及液晶面板
JP2011204343A (ja) 低電力消費のシフトレジスタ
CN111243547B (zh) Goa电路及显示面板
CN113362752A (zh) Goa电路及显示面板
CN112185311B (zh) Goa驱动电路及显示面板
CN106683624B (zh) Goa电路及液晶显示装置
CN103680450A (zh) 一种可实现信号双向传输的驱动电路及其移位寄存器
CN106297698A (zh) 一种栅极驱动电路及液晶显示面板
CN111477190A (zh) Goa器件及栅极驱动电路
CN111081196B (zh) Goa电路及显示面板
CN111312188A (zh) Goa电路及显示装置
CN112992097A (zh) 驱动方法、驱动电路及显示装置
CN114283727B (zh) 驱动电路
CN111402828A (zh) Goa电路和显示面板

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant