CN111402828A - Goa电路和显示面板 - Google Patents

Goa电路和显示面板 Download PDF

Info

Publication number
CN111402828A
CN111402828A CN202010275735.0A CN202010275735A CN111402828A CN 111402828 A CN111402828 A CN 111402828A CN 202010275735 A CN202010275735 A CN 202010275735A CN 111402828 A CN111402828 A CN 111402828A
Authority
CN
China
Prior art keywords
transistor
electrode
node
inversion
pull
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202010275735.0A
Other languages
English (en)
Inventor
徐志达
姚晓慧
金一坤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shenzhen China Star Optoelectronics Semiconductor Display Technology Co Ltd
Original Assignee
Shenzhen China Star Optoelectronics Semiconductor Display Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shenzhen China Star Optoelectronics Semiconductor Display Technology Co Ltd filed Critical Shenzhen China Star Optoelectronics Semiconductor Display Technology Co Ltd
Priority to CN202010275735.0A priority Critical patent/CN111402828A/zh
Priority to PCT/CN2020/085804 priority patent/WO2021203472A1/zh
Priority to US16/960,601 priority patent/US20210319763A1/en
Publication of CN111402828A publication Critical patent/CN111402828A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3674—Details of drivers for scan electrodes
    • G09G3/3677—Details of drivers for scan electrodes suitable for active matrices only
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3266—Details of drivers for scan electrodes

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)

Abstract

本申请提供一种GOA电路和显示面板，GOA电路包括m个级联的GOA单元，其中第n级GOA单元中至少一个反向单元为第一反向单元，第一反向单元中第一反向晶体管的栅极和第一电极连接低频时钟信号输入端，第二电极和第二反向晶体管的第一电极连接第二节点，第二反向晶体管的栅极连接第一节点，第二电极连接第一电源低电位信号，第三反向晶体管的栅极和第一电极连接第二节点，第二电极连接维持单元的输入端；在工作阶段，低频时钟信号为高电位，第一节点电位为低电位时，第二节点为高电位，第三反向晶体管打开，维持单元的输入端为高电位，第一节点为高电位时，第二节点电位偏低，不能打开第三反向晶体管，维持单元的输入端为低电位。本申请节省了占用空间。

Description

GOA电路和显示面板
技术领域
本申请涉及显示技术领域，尤其涉及一种GOA电路和显示面板。
背景技术
现有8K产品中的结构如图1所示，包括m个级联的GOA模块，其中第n级GOA模块包括上拉控制模块101、上拉模块102、信号下传模块103、第一下拉模块104、第二下拉模块105、第一下拉维持模块106和第二下拉维持模块107。其中，上拉控制模块101包括晶体管T11，上拉模块102包括晶体管T21，信号下传模块103包括晶体管T22，第一下拉模块104包括晶体管T31，第二下拉模块105包括晶体管T41，第一下拉维持模块106包括晶体管T51、T52、T53、T54、T32、T42，第二下拉维持模块107包括晶体管T61、T62、T63、T64、T33、T43，各晶体管的连接方式如图。各信号中，CK为时钟信号，ST(n-6)、G(n+6)、G(n+8)均为的输入信号，G(n)和ST(n)均为的输出信号，VSSQ和VSSG均为电源低电位信号。第一下拉维持模块106和第二下拉维持模块107为完全相同的结构，均由一个反相器和两颗晶体管组成，在驱动时第一下拉维持模块106的低频时钟信号输入端输入信号为LC1，第二下拉维持模块107的低频时钟信号输入端输入信号为LC2，LC1和LC2为位相差1/2周期的一组低频时钟信号，以驱动第一下拉维持模块106和第二下拉维持模块107交替工作，因此在第一下拉维持模块106或第二下拉维持模块107工作时，对应的低频时钟信号输入端输入的信号为高电位。
图2为第一下拉维持模块106的结构示意图，包括反相器10和晶体管T32、T42，反相器10由4颗晶体管组成，它的工作原理为：当Q(n)点的电位为低电位时，T52和T54关闭，T51打开，使得A点的电位为高，进而使T53打开，P(n)点为高电位；当Q(n)点的电位为高电位时，T52和T54打开，VSSQ向A点输入低电位，T51打开，向A点输入高电位，两者共同作用使得A点电位偏低，T53不能正常打开，因此P(n)点为低电位。即，反相器10总是使Q(n)点和P(n)点的电位相反。然而，8K产品由于窄边框限制，且负载较大，对于GOA电路的空间较为紧张，现有的第一下拉维持模块106和第二下拉维持模块107中，反相器均需要4颗晶体管才能实现Q(n)点和P(n)点的电位相反，造成GOA电路空间占用过大，不能满足8K产品的需求。
因此，现有的GOA电路存在空间占用过大的技术问题，需要改进。
发明内容
本申请实施例提供一种GOA电路和显示面板，用以缓解现有GOA电路占用空间过大的技术问题。
本申请实施例提供一种GOA电路，包括m个级联的GOA单元，其中第n级GOA单元包括：
上拉控制模块，与第一节点连接，用于根据前级级传信号，上拉所述第一节点的电位；
上拉模块，与所述第一节点连接，用于根据本级时钟信号，上拉本级栅极驱动信号的电位；
信号下传模块，与所述第一节点连接，用于根据本级时钟信号，控制本级级传信号的输出；
第一下拉模块，用于根据第一后级栅极驱动信号，下拉本级栅极驱动信号的电位；
第二下拉模块，与所述第一节点连接，用于根据第二后级栅极驱动信号，下拉所述第一节点的电位；
第一下拉维持模块，与所述第一节点连接，用于根据第一低频时钟信号，维持所述第一节点和所述本级栅极驱动信号的低电位；
第二下拉维持模块，与所述第一节点连接，用于根据第二低频时钟信号，维持所述第一节点和所述本级栅极驱动信号的低电位，所述第一低频时钟信号和所述第二低频时钟信号在相同时刻电位相反；
其中，所述第一下拉维持模块和所述第二下拉维持模块中均包括反向单元和维持单元，所述反向单元的输出端连接所述维持单元的输入端，至少一个所述反向单元为第一反向单元；所述第一反向单元包括第一反向晶体管、第二反向晶体管和第三反向晶体管，所述第一反向晶体管的栅极和第一电极连接低频时钟信号输入端，所述第一反向晶体管的第二电极和所述第二反向晶体管的第一电极连接第二节点，所述第二反向晶体管的栅极连接所述第一节点，所述第二反向晶体管的第二电极连接第一电源低电位信号，所述第三反向晶体管的栅极和第一电极连接所述第二节点，所述第三反向晶体管的第二电极连接所述维持单元的输入端。
在本申请的GOA电路中，所述第一下拉维持模块和所述第二下拉维持模块中的反向单元均为第一反向单元。
在本申请的GOA电路中，所述第一下拉维持模块和所述第二下拉维持模块中的其中一个反向单元为第一反向单元，另一个反向单元为第二反向单元，所述第二反向单元包括第四反向晶体管、第五反向晶体管、第六反向晶体管和第七反向晶体管，所述第四反向晶体管的栅极和第一电极连接低频时钟信号输入端，所述第四反向晶体管的第二电极和所述第五反向晶体管的第一电极连接第三节点，所述第五反向晶体管的栅极连接所述第一节点，所述第五反向晶体管的第二电极连接第一电源低电位信号，所述第六反向晶体管的栅极连接所述第三节点，所述第六反向晶体管的第一电极连接所述第四反向晶体管的第一电极，所述第六反向晶体管的第二电极与所述第七反向晶体管的第一电极连接所述维持单元的输入端，所述第七反向晶体管的栅极连接所述第一节点，所述第七反向晶体管的第二电极连接所述第一电源低电位信号。
在本申请的GOA电路中，所述维持单元包括第一维持晶体管和第二维持晶体管，所述第一维持晶体管的栅极和所述第二维持晶体管的栅极连接所述维持单元的输入端，所述第一维持晶体管的第一电极连接所述第一电源低电位信号，所述第一维持晶体管的第二电极连接所述第一节点，所述第二维持晶体管的第一电极连接第二电源低电位信号，所述第二维持晶体管的第二电极连接所述本级栅极驱动信号。
在本申请的GOA电路中，所述上拉控制模块包括第一晶体管，所述第一晶体管的栅极和第一电极连接所述前级级传信号，第二电极连接所述第一节点。
在本申请的GOA电路中，所述上拉模块包括第二晶体管，所述第二晶体管的栅极连接所述第一节点，第一电极连接所述本级时钟信号，第二电极连接所述本级栅极驱动信号。
在本申请的GOA电路中，所述信号下传模块包括第三晶体管，所述第三晶体管的栅极连接所述第一节点，第一电极连接所述本级时钟信号，第二电极连接所述本级级传信号。
在本申请的GOA电路中，所述第一下拉模块包括第四晶体管，所述第四晶体管的栅极连接第一后级栅极驱动信号，第一电极连接所述第二电源低电位信号，第二电极连接所述本级栅极驱动信号。
在本申请的GOA电路中，所述第二下拉模块包括第五晶体管，所述第五晶体管的栅极连接所述第二后级栅极驱动信号，第一电极连接所述第一电源低电位信号，第二电极连接所述第一节点。
本申请还提供一种显示面板，包括多个子像素和驱动所述子像素的GOA电路，所述GOA电路为上述任一项所述的GOA电路。
有益效果：本申请提供一种GOA电路和显示面板，GOA电路包括m个级联的GOA单元，其中第n级GOA单元包括上拉控制模块、上拉模块、信号下传模块、第一下拉模块、第二下拉模块、第一下拉维持模块和第二下拉维持模块；上拉控制模块与第一节点连接，用于根据前级级传信号，上拉第一节点的电位；上拉模块与第一节点连接，用于根据本级时钟信号，上拉本级栅极驱动信号的电位；信号下传模块与第一节点连接，用于根据本级时钟信号，控制本级级传信号的输出；第一下拉模块用于根据第一后级栅极驱动信号，下拉本级栅极驱动信号的电位；第二下拉模块与第一节点连接，用于根据第二后级栅极驱动信号，下拉第一节点的电位；第一下拉维持模块与第一节点连接，用于根据第一低频时钟信号，维持第一节点和本级栅极驱动信号的低电位；第二下拉维持模块与第一节点连接，用于根据第二低频时钟信号，维持第一节点和本级栅极驱动信号的低电位，第一低频时钟信号和第二低频时钟信号在相同时刻电位相反；其中，第一下拉维持模块和第二下拉维持模块中均包括反向单元和维持单元，反向单元的输出端连接维持单元的输入端，至少一个反向单元为第一反向单元；第一反向单元包括第一反向晶体管、第二反向晶体管和第三反向晶体管，第一反向晶体管的栅极和第一电极连接低频时钟信号输入端，第一反向晶体管的第二电极和第二反向晶体管的第一电极连接第二节点，第二反向晶体管的栅极连接第一节点，第二反向晶体管的第二电极连接第一电源低电位信号，第三反向晶体管的栅极和第一电极连接第二节点，第三反向晶体管的第二电极连接维持单元的输入端。本申请将第一下拉维持模块和第二下拉维持模块中的至少一个反向单元设置为第一反向单元，在第一反向单元工作阶段，低频时钟信号输入端输入高电位的低频时钟信号，当第一节点电位为低电位时，第二反向晶体管关闭，第二节点接收第一反向晶体管输入的高电位，将第三反向晶体管打开，以使维持单元的输入端电位为高电位，当第一节点为高电位时，第二节点同时接收第一反向晶体管输入的高电位和第二反向晶体管输入的低电位，第二节点电位偏低，不能打开第三反向晶体管，以使维持单元的输入端电位为低电位，在第一反向单元中仅通过三个晶体管就能实现第一节点和维持单元输入端信号的电位相反，从而精简了GOA电路结构，节省了占用空间。
附图说明
下面结合附图，通过对本申请的具体实施方式详细描述，将使本申请的技术方案及其它有益效果显而易见。
图1为现有技术中GOA电路的结构示意图。
图2为现有技术的GOA电路中第一下拉维持模块的结构示意图。
图3为本申请实施例提供的GOA电路的第一种结构示意图。
图4为本申请实施例提供的GOA电路中第一下拉维持模块的结构示意图。
图5为现有技术的GOA电路中，第一下拉维持模块和第二下拉维持模块中反向单元的膜层叠加结构示意图。
图6为本申请实施例提供的GOA电路中，第一下拉维持模块和第二下拉维持模块中反向单元的膜层叠加结构示意图。
图7为本申请实施例提供的GOA电路的第二种结构示意图。
具体实施方式
下面将结合本申请实施例中的附图，对本申请实施例中的技术方案进行清楚、完整地描述。显然，所描述的实施例仅仅是本申请一部分实施例，而不是全部的实施例。基于本申请中的实施例，本领域技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本申请保护的范围。
在本申请的描述中，需要理解的是，术语“中心”、“纵向”、“横向”、“长度”、“宽度”、“厚度”、“上”、“下”、“前”、“后”、“左”、“右”、“竖直”、“水平”、“顶”、“底”、“内”、“外”、“顺时针”、“逆时针”等指示的方位或位置关系为基于附图所示的方位或位置关系，仅是为了便于描述本申请和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本申请的限制。此外，术语“第一”、“第二”仅用于描述目的，而不能理解为指示或暗示相对重要性或者隐含指明所指示的技术特征的数量。由此，限定有“第一”、“第二”的特征可以明示或者隐含地包括一个或者更多个所述特征。在本申请的描述中，“多个”的含义是两个或两个以上，除非另有明确具体的限定。
在本申请的描述中，需要说明的是，除非另有明确的规定和限定，术语“安装”、“相连”、“连接”应做广义理解，例如，可以是固定连接，也可以是可拆卸连接，或一体地连接；可以是机械连接，也可以是电连接或可以相互通讯；可以是直接相连，也可以通过中间媒介间接相连，可以是两个元件内部的连通或两个元件的相互作用关系。对于本领域的普通技术人员而言，可以根据具体情况理解上述术语在本申请中的具体含义。
在本申请中，除非另有明确的规定和限定，第一特征在第二特征之“上”或之“下”可以包括第一和第二特征直接接触，也可以包括第一和第二特征不是直接接触而是通过它们之间的另外的特征接触。而且，第一特征在第二特征“之上”、“上方”和“上面”包括第一特征在第二特征正上方和斜上方，或仅仅表示第一特征水平高度高于第二特征。第一特征在第二特征“之下”、“下方”和“下面”包括第一特征在第二特征正下方和斜下方，或仅仅表示第一特征水平高度小于第二特征。
下文的公开提供了许多不同的实施方式或例子用来实现本申请的不同结构。为了简化本申请的公开，下文中对特定例子的部件和设置进行描述。当然，它们仅仅为示例，并且目的不在于限制本申请。此外，本申请可以在不同例子中重复参考数字和/或参考字母，这种重复是为了简化和清楚的目的，其本身不指示所讨论各种实施方式和/或设置之间的关系。此外，本申请提供了的各种特定的工艺和材料的例子，但是本领域普通技术人员可以意识到其他工艺的应用和/或其他材料的使用。
本申请实施例提供一种GOA电路和显示面板，用以缓解现有GOA电路占用空间过大的技术问题。
如图3所示，为本申请实施例提供的GOA电路的结构示意图。GOA电路包括m个级联的GOA单元，其中第n级GOA单元包括：
上拉控制模块201，与第一节点Q(n)连接，用于根据前级级传信号，上拉第一节点Q(n)的电位；
上拉模块202，与第一节点Q(n)连接，用于根据本级时钟信号CK，上拉本级栅极驱动信号G(n)的电位；
信号下传模块203，与第一节点Q(n)连接，用于根据本级时钟信号CK，控制本级级传信号ST(n)的输出；
第一下拉模块204，用于根据第一后级栅极驱动信号，下拉本级栅极驱动信号G(n)的电位；
第二下拉模块205，与第一节点Q(n)连接，用于根据第二后级栅极驱动信号，下拉第一节点Q(n)的电位；
第一下拉维持模块206，与第一节点Q(n)连接，用于根据第一低频时钟信号LC1，维持第一节点Q(n)和本级栅极驱动信号G(n)的低电位；
第二下拉维持模块207，与第一节点Q(n)连接，用于根据第二低频时钟信号LC2，维持第一节点Q(n)和本级栅极驱动信号G(n)的低电位，第一低频时钟信号LC1和第二低频时钟信号LC2在相同时刻电位相反；
其中，第一下拉维持模块206和第二下拉维持模块207中均包括反向单元和维持单元，反向单元的输出端连接维持单元的输入端，至少一个反向单元为第一反向单元；第一反向单元包括第一反向晶体管、第二反向晶体管和第三反向晶体管，第一反向晶体管的栅极和第一电极连接低频时钟信号输入端，第一反向晶体管的第二电极和第二反向晶体管的第一电极连接第二节点A(n)，第二反向晶体管的栅极连接第一节点Q(n)，第二反向晶体管的第二电极连接第一电源低电位信号VSSQ，第三反向晶体管的栅极和第一电极连接第二节点A(n)，第三反向晶体管的第二电极连接维持单元的输入端。
在本申请的GOA电路中，包括m个级联的GOA单元，其中第n级GOA单元输出的级传信号为第n级级传信号ST(n)，输出的栅极驱动信号为第n级栅极驱动信号G(n)，6≤n≤m，且n为整数。前级级传信号为第n级GOA单元之前的其他GOA单元的级传信号，可以是前1级、前2级或前多级，第一后级栅极驱动信号和第二后级栅极驱动信号均为第n级GOA单元之后的其他GOA单元的栅极驱动信号，可以是后1级、后2级或后多级。本申请的以8K产品的GOA电路为例，取前级级传信号为ST(n-6)，第一后级栅极驱动信号为G(n+6)，第二后级栅极驱动信号为G(n+8)，其中ST(n-6)为第n级栅极驱动信号G(n)之前且与其相隔六级的级传信号，第一后级栅极驱动信号G(n+6)为第n级栅极驱动信号G(n)之后且与其相隔六级的栅极驱动信号，第二后级栅极驱动信号G(n+8)为第n级栅极驱动信号G(n)之后且与其相隔八级的栅极驱动信号。
在一种实施例中，上拉控制模块201包括第一晶体管T11，第一晶体管T11的栅极和第一电极连接前级级传信号ST(n-6)，第二电极连接第一节点Q(n)。
在一种实施例中，上拉模块202包括第二晶体管T21，第二晶体管T21的栅极连接第一节点Q(n)，第一电极连接本级时钟信号CK，第二电极连接本级栅极驱动信号G(n)。
在一种实施例中，信号下传模块203包括第三晶体管T22，第三晶体管T22的栅极连接第一节点Q(n)，第一电极连接本级时钟信号CK，第二电极连接本级级传信号ST(n)。
在一种实施例中，第一下拉模块204包括第四晶体管T31，第四晶体管T31的栅极连接第一后级栅极驱动信号G(n+6)，第一电极连接第二电源低电位信号VSSG，第二电极连接本级栅极驱动信号G(n)。
在一种实施例中，第二下拉模块205包括第五晶体管T41，第五晶体管T41的栅极连接第二后级栅极驱动信号G(n+8)，第一电极连接第一电源低电位信号VSSQ，第二电极连接第一节点Q(n)。
在本申请中，第一下拉维持模块206和第二下拉维持模块207均用于维持第一节点Q(n)和本级栅极驱动信号G(n)的低电位，因此两者的作用相同。在GOA电路进行驱动时，第一下拉维持模块206的低频时钟信号输入端输入第一低频时钟信号LC1，第二下拉维持模块207的低频时钟信号输入端输入第二低频时钟信号LC2，其中第一低频时钟信号LC1和第二低频时钟信号LC2均为200倍帧周期，占空比1/2的低频时钟信号，且两者相位差1/2周期，在相同时刻，第一低频时钟信号LC1和第二低频时钟信号LC2的相位相反，因此可以驱动第一下拉维持模块206和第二下拉维持模块207交替进行工作，即两者工作时间错开，同一时刻只有一个下拉维持模块在工作。由于第一低频时钟信号LC1和第二低频时钟信号LC2的输入特性，对于此刻正在工作的某个下拉维持模块，其低频时钟信号输入端相当于接收到的是一个直流信号，该直流信号为高电位，数值为28V。
第一下拉维持模块206和第二下拉维持模块207中均包括反向单元和维持单元，反向单元的输出端连接维持单元的输入端，至少一个反向单元为第一反向单元。在本实施例中，第一下拉维持模块206和第二下拉维持模块207中的反向单元均为第一反向单元，即第一下拉维持模块206和第二下拉维持模块207的结构相同，因此图4以第一下拉维持模块206为例，对第一反向单元和维持单元结构进行说明，具体工作原理对第二下拉维持模块207也适用。
如图3所示，第一下拉维持模块206包括第六晶体管T51、第七晶体管T52、第八晶体管T53、第九晶体管T42和第十晶体管T32，第二下拉维持模块207包括第十一晶体管T61、第十二晶体管T62、第十三晶体管T63、第十四晶体管T43和第十五晶体管T33。如图4所示，第一下拉维持模块206包括第一反向单元20和维持单元30，第一反向单元20中，第六晶体管T51为第一反向晶体管，第七晶体管T52为第二反向晶体管，第八晶体管T53为第三反向晶体管，维持单元30中，第九晶体管T42为第一维持晶体管，第十晶体管T32为第二维持晶体管。同样地，第二下拉维持模块207的第一反向单元20中，第十一晶体管T61为第一反向晶体管，第十二晶体管T62为第二反向晶体管，第十三晶体管T63为第三反向晶体管，第二下拉维持模块207的维持单元30中，第十四晶体管T43为第一维持晶体管，第十五晶体管T33为第二维持晶体管。
在本申请中，各晶体管的第一电极和第二电极，其中一个为源极，另一个为漏极。第一反向晶体管、第二反向晶体管、第三反向晶体管、第一维持晶体管、第二维持晶体管以及其他各晶体管均为N型或P型晶体管。
在图4中，第六晶体管T51的栅极和第一电极连接低频时钟信号输入端，第六晶体管T51的第二电极和第七晶体管T52的第一电极连接第二节点A(n)，第七晶体管T52的栅极连接第一节点Q(n)，第七晶体管T52的第二电极连接第一电源低电位信号VSSQ，第八晶体管T53的栅极和第一电极连接第二节点A(n)，第八晶体管T53的第二电极连接维持单元30的输入端。第九晶体管T42的栅极和第十晶体管T32的栅极连接维持单元30的输入端，第九晶体管T42的第一电极连接第一电源低电位信号VSSQ，第九晶体管T42的第二电极连接第一节点Q(n)，第十晶体管T32的第一电极连接第二电源低电位信号VSSG，第十晶体管T32的第二电极连接本级栅极驱动信号G(n)。其中，低频时钟信号输入端输入第一低频时钟信号LC1，维持单元30的输入端与第四节点P(n)连接。
在第一下拉维持模块206工作时，第一反向单元20的低频时钟信号输入端输入的信号等同于直流信号，数值为28v，即工作期间第一低频时钟信号LC1一直为高电位，因此第六晶体管T51始终处于打开状态，将第二节点A(n)电位拉高。在第一节点Q(n)为高电位时，第七晶体管T52打开，第一电源低电位信号VSSQ将第二节点A(n)电位拉低，因此第二节点A(n)同时接收第六晶体管T51输入的高电位和第七晶体管T52输入的低电位，使得第二节点A(n)电位偏低，不足以打开第八晶体管T53，因此第四节点P(n)电位为低，也即维持单元的输入端电位为低，第九晶体管T42和第十晶体管T32关闭。在第一节点Q(n)为低电位时，第七晶体管T52关闭，第二节点A(n)仅接收第六晶体管T51输入的高电位，因此第二节点A(n)电位为高，使得第八晶体管T53打开，第四节点P(n)电位为高，也即维持单元30的输入端电位为高，第九晶体管T42和第十晶体管T32打开，分别将第一电源低电位信号VSSQ和第二电源低电位信号VSSG输入给第一节点Q(n)和本级栅极驱动信号G(n)，将两者的电位维持在低电位。
图5和图6分别示出了现有技术和本申请实施例提供的GOA电路中，第一下拉维持模块和第二下拉维持模块中反向单元的膜层叠加结构，各膜层包括第一金属层11、源漏极层12和连接构件13，第一金属层11与有源层(图未示出)重叠的部分形成各晶体管的栅极，此外还形成第一节点Q(n)，源漏极层12形成各晶体管的源极和漏极、第一电源低电位信号线VSSQ、以及低频时钟信号线LC，连接构件13一端覆盖在源漏极层12上，另一端与第一金属层11中的过孔连接，实现一个晶体管的栅极和另一个晶体管的源极或漏极连接，连接构件13的材料为氧化铟锡。
由图5和图6对比可知，现有技术中每个反向单元需要设置四个晶体管，且连接需要三个连接构件，结构较为复杂，占用空间较多，而本申请中每个反向单元仅需要设置三个晶体管，连接仅需要两个连接构件，结构较为简单，占用空间较少，且简化了制作工艺，节省了成本。
本实施例中的第一下拉维持模块206和第二下拉维持模块207中，反向单元均为第一反向单元20，每个第一反向单元20仅需通过三个晶体管就能实现第一节点和维持单元输入端信号的电位相反，因此GOA电路中第n级GOA单元仅需16个晶体管，相对于现有技术，减少了两个晶体管，从而使得GOA电路的结构得到精简，节省了GOA电路的占用空间。对于GOA电路中每级GOA单元，均可采用与第n级GOA单元相同的设置。
在上述实施例中，第一下拉维持模块206和第二下拉维持模块207中反向单元均为第一反向单元20，但本申请不限于此，在一种实施例中，第一下拉维持模块206和第二下拉维持模块207中的其中一个反向单元为第一反向单元，另一个反向单元为第二反向单元，第二反向单元包括第四反向晶体管、第五反向晶体管、第六反向晶体管和第七反向晶体管，第四反向晶体管的栅极和第一电极连接低频时钟信号输入端，第四反向晶体管的第二电极和第五反向晶体管的第一电极连接第三节点，第五反向晶体管的栅极连接第一节点，第五反向晶体管的第二电极连接第一电源低电位信号，第六反向晶体管的栅极连接第三节点，第六反向晶体管的第一电极连接第四反向晶体管的第一电极，第六反向晶体管的第二电极与第七反向晶体管的第一电极连接维持单元的输入端，第七反向晶体管的栅极连接第一节点，第七反向晶体管的第二电极连接第一电源低电位信号。
如图7所示，为本申请实施例提供的GOA电路的第二种结构示意图。在本实施例中，第一下拉维持模块206中反向单元为第一反向单元20，结构与图4中相同，第二下拉维持模块207中反向单元为第二反向单元40，第二反向单元40中包括第十一晶体管T61、第十二晶体管T62、第十三晶体管T63、第十六晶体管T64，其中，第十一晶体管T61为第四反向晶体管，第十二晶体管T62为第五反向晶体管，第十三晶体管T63为第六反向晶体管，第十六晶体管T64为第七反向晶体管。
第十一晶体管T61的栅极和第一电极连接低频时钟信号输入端，第十一晶体管T61的第二电极和第十二晶体管T62的第一电极连接第三节点B(n)，第十二晶体管T62的栅极连接第一节点Q(n)，第十二晶体管T62的第二电极连接第一电源低电位信号VSSQ，第十三晶体管T63的栅极连接第三节点B(n)，第十三晶体管T63的第一电极连接第十一晶体管T61的第一电极，第十三晶体管T63的第二电极与第十六晶体管T64的第一电极连接维持单元30的输入端，第十六晶体管T64的栅极连接第一节点Q(n)，第十六晶体管T64的第二电极连接第一电源低电位信号VSSQ。其中，低频时钟信号输入端输入第二低频时钟信号LC2，维持单元30的输入端与第五节点R(n)连接。
第二反向单元40中结构与现有技术中结构相同，因此也能起到使第一节点Q(n)与维持单元30的输入端电位相反的作用。本实施例中将第一下拉维持模块206中反向单元设计为第一反向单元20，第二下拉维持模块207中反向单元设计为第二反向单元40，或将第一下拉维持模块206中反向单元设计为第二反向单元40，第二下拉维持模块207中反向单元设计为第一反向单元20，均可以使得第n级GOA单元中晶体管总数为16个，相对于现有技术，减少了一个晶体管，因此精简了GOA电路结构，节省了占用空间。
本申请还提供一种显示面板，可以是液晶显示面板或OLED显示面板，显示面板包括多个子像素和驱动子像素的GOA电路，其中GOA电路为上述任一实施例所述的GOA电路，可应用于显示面板分辨率为7680*4320的8K产品中。本申请的显示面板中GOA电路相对于现有技术，在不影响现有功能的前提下减少了晶体管的数量，使得GOA电路的占用空间减少，因此更利于实现窄边框设计。
根据以上实施例可知：
本申请提供一种GOA电路和显示面板，GOA电路包括m个级联的GOA单元，其中第n级GOA单元包括上拉控制模块、上拉模块、信号下传模块、第一下拉模块、第二下拉模块、第一下拉维持模块和第二下拉维持模块；上拉控制模块与第一节点连接，用于根据前级级传信号，上拉第一节点的电位；上拉模块与第一节点连接，用于根据本级时钟信号，上拉本级栅极驱动信号的电位；信号下传模块与第一节点连接，用于根据本级时钟信号，控制本级级传信号的输出；第一下拉模块用于根据第一后级栅极驱动信号，下拉本级栅极驱动信号的电位；第二下拉模块与第一节点连接，用于根据第二后级栅极驱动信号，下拉第一节点的电位；第一下拉维持模块与第一节点连接，用于根据第一低频时钟信号，维持第一节点和本级栅极驱动信号的低电位；第二下拉维持模块与第一节点连接，用于根据第二低频时钟信号，维持第一节点和本级栅极驱动信号的低电位，第一低频时钟信号和第二低频时钟信号在相同时刻电位相反；其中，第一下拉维持模块和第二下拉维持模块中均包括反向单元和维持单元，反向单元的输出端连接维持单元的输入端，至少一个反向单元为第一反向单元，第一反向单元包括第一反向晶体管、第二反向晶体管和第三反向晶体管，第一反向晶体管的栅极和第一电极连接低频时钟信号输入端，第一反向晶体管的第二电极和第二反向晶体管的第一电极连接第二节点，第二反向晶体管的栅极连接第一节点，第二反向晶体管的第二电极连接第一电源低电位信号，第三反向晶体管的栅极和第一电极连接第二节点，第三反向晶体管的第二电极连接维持单元的输入端。本申请将第一下拉维持模块和第二下拉维持模块中的至少一个反向单元设置为第一反向单元，在第一反向单元工作阶段，低频时钟信号输入端输入高电位的低频时钟信号，当第一节点电位为低电位时，第二反向晶体管关闭，第二节点接收第一反向晶体管输入的高电位，将第三反向晶体管打开，以使维持单元的输入端电位为高电位，当第一节点为高电位时，第二节点同时接收第一反向晶体管输入的高电位和第二反向晶体管输入的低电位，第二节点电位偏低，不能打开第三反向晶体管，以使维持单元的输入端电位为低电位，在第一反向单元中仅通过三个晶体管就能实现第一节点和维持单元输入端信号的电位相反，从而精简了GOA电路结构，节省了占用空间。
在上述实施例中，对各个实施例的描述都各有侧重，某个实施例中没有详述的部分，可以参见其他实施例的相关描述。
以上对本申请实施例所提供的一种GOA电路和显示面板进行了详细介绍，本文中应用了具体个例对本申请的原理及实施方式进行了阐述，以上实施例的说明只是用于帮助理解本申请的技术方案及其核心思想；本领域的普通技术人员应当理解：其依然可以对前述各实施例所记载的技术方案进行修改，或者对其中部分技术特征进行等同替换；而这些修改或者替换，并不使相应技术方案的本质脱离本申请各实施例的技术方案的范围。

Claims (10)

1.一种GOA电路，其特征在于，包括m个级联的GOA单元，其中第n级GOA单元包括：
上拉控制模块，与第一节点连接，用于根据前级级传信号，上拉所述第一节点的电位；
上拉模块，与所述第一节点连接，用于根据本级时钟信号，上拉本级栅极驱动信号的电位；
信号下传模块，与所述第一节点连接，用于根据本级时钟信号，控制本级级传信号的输出；
第一下拉模块，用于根据第一后级栅极驱动信号，下拉本级栅极驱动信号的电位；
第二下拉模块，与所述第一节点连接，用于根据第二后级栅极驱动信号，下拉所述第一节点的电位；
第一下拉维持模块，与所述第一节点连接，用于根据第一低频时钟信号，维持所述第一节点和所述本级栅极驱动信号的低电位；
第二下拉维持模块，与所述第一节点连接，用于根据第二低频时钟信号，维持所述第一节点和所述本级栅极驱动信号的低电位，所述第一低频时钟信号和所述第二低频时钟信号在相同时刻电位相反；
其中，所述第一下拉维持模块和所述第二下拉维持模块中均包括反向单元和维持单元，所述反向单元的输出端连接所述维持单元的输入端，至少一个所述反向单元为第一反向单元；所述第一反向单元包括第一反向晶体管、第二反向晶体管和第三反向晶体管，所述第一反向晶体管的栅极和第一电极连接低频时钟信号输入端，所述第一反向晶体管的第二电极和所述第二反向晶体管的第一电极连接第二节点，所述第二反向晶体管的栅极连接所述第一节点，所述第二反向晶体管的第二电极连接第一电源低电位信号，所述第三反向晶体管的栅极和第一电极连接所述第二节点，所述第三反向晶体管的第二电极连接所述维持单元的输入端。
2.如权利要求1所述的GOA电路，其特征在于，所述第一下拉维持模块和所述第二下拉维持模块中的反向单元均为第一反向单元。
3.如权利要求1所述的GOA电路，其特征在于，所述第一下拉维持模块和所述第二下拉维持模块中的其中一个反向单元为第一反向单元，另一个反向单元为第二反向单元，所述第二反向单元包括第四反向晶体管、第五反向晶体管、第六反向晶体管和第七反向晶体管，所述第四反向晶体管的栅极和第一电极连接低频时钟信号输入端，所述第四反向晶体管的第二电极和所述第五反向晶体管的第一电极连接第三节点，所述第五反向晶体管的栅极连接所述第一节点，所述第五反向晶体管的第二电极连接第一电源低电位信号，所述第六反向晶体管的栅极连接所述第三节点，所述第六反向晶体管的第一电极连接所述第四反向晶体管的第一电极，所述第六反向晶体管的第二电极与所述第七反向晶体管的第一电极连接所述维持单元的输入端，所述第七反向晶体管的栅极连接所述第一节点，所述第七反向晶体管的第二电极连接所述第一电源低电位信号。
4.如权利要求2或3所述的GOA电路，其特征在于，所述维持单元包括第一维持晶体管和第二维持晶体管，所述第一维持晶体管的栅极和所述第二维持晶体管的栅极连接所述维持单元的输入端，所述第一维持晶体管的第一电极连接所述第一电源低电位信号，所述第一维持晶体管的第二电极连接所述第一节点，所述第二维持晶体管的第一电极连接第二电源低电位信号，所述第二维持晶体管的第二电极连接所述本级栅极驱动信号。
5.如权利要求4所述的GOA电路，其特征在于，所述上拉控制模块包括第一晶体管，所述第一晶体管的栅极和第一电极连接所述前级级传信号，第二电极连接所述第一节点。
6.如权利要求5所述的GOA电路，其特征在于，所述上拉模块包括第二晶体管，所述第二晶体管的栅极连接所述第一节点，第一电极连接所述本级时钟信号，第二电极连接所述本级栅极驱动信号。
7.如权利要求6所述的GOA电路，其特征在于，所述信号下传模块包括第三晶体管，所述第三晶体管的栅极连接所述第一节点，第一电极连接所述本级时钟信号，第二电极连接所述本级级传信号。
8.如权利要求7所述的GOA电路，其特征在于，所述第一下拉模块包括第四晶体管，所述第四晶体管的栅极连接所述第一后级栅极驱动信号，第一电极连接所述第二电源低电位信号，第二电极连接所述本级栅极驱动信号。
9.如权利要求8所述的GOA电路，其特征在于，所述第二下拉模块包括第五晶体管，所述第五晶体管的栅极连接所述第二后级栅极驱动信号，第一电极连接所述第一电源低电位信号，第二电极连接所述第一节点。
10.一种显示面板，其特征在于，包括多个子像素和驱动所述子像素的GOA电路，所述GOA电路为权利要求1至9任一项所述的GOA电路。
CN202010275735.0A 2020-04-09 2020-04-09 Goa电路和显示面板 Pending CN111402828A (zh)

Priority Applications (3)

Application Number Priority Date Filing Date Title
CN202010275735.0A CN111402828A (zh) 2020-04-09 2020-04-09 Goa电路和显示面板
PCT/CN2020/085804 WO2021203472A1 (zh) 2020-04-09 2020-04-21 Goa 电路和显示面板
US16/960,601 US20210319763A1 (en) 2020-04-09 2020-04-21 Goa circuit and display device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202010275735.0A CN111402828A (zh) 2020-04-09 2020-04-09 Goa电路和显示面板

Publications (1)

Publication Number Publication Date
CN111402828A true CN111402828A (zh) 2020-07-10

Family

ID=71431518

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202010275735.0A Pending CN111402828A (zh) 2020-04-09 2020-04-09 Goa电路和显示面板

Country Status (2)

Country Link
CN (1) CN111402828A (zh)
WO (1) WO2021203472A1 (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN115862511B (zh) * 2022-11-30 2024-04-12 Tcl华星光电技术有限公司 栅极驱动电路及显示面板
CN115862514B (zh) * 2022-12-16 2024-03-15 Tcl华星光电技术有限公司 栅极驱动电路及显示面板

Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104715730A (zh) * 2015-03-04 2015-06-17 昆山龙腾光电有限公司 一种栅极驱动电路及显示装置
CN106997753A (zh) * 2017-04-07 2017-08-01 深圳市华星光电技术有限公司 一种goa驱动电路
CN107358931A (zh) * 2017-09-04 2017-11-17 深圳市华星光电半导体显示技术有限公司 Goa电路
CN107424575A (zh) * 2017-08-01 2017-12-01 深圳市华星光电半导体显示技术有限公司 Goa驱动电路及液晶面板
CN107507555A (zh) * 2017-08-15 2017-12-22 友达光电股份有限公司 栅极驱动电路
CN108320717A (zh) * 2018-02-06 2018-07-24 深圳市华星光电技术有限公司 一种goa驱动电路及其制备的液晶显示面板
CN108962178A (zh) * 2018-09-03 2018-12-07 深圳市华星光电技术有限公司 Goa电路及液晶面板
CN109509459A (zh) * 2019-01-25 2019-03-22 深圳市华星光电技术有限公司 Goa电路及显示装置
CN110619856A (zh) * 2019-08-23 2019-12-27 深圳市华星光电半导体显示技术有限公司 一种goa电路
CN110827776A (zh) * 2019-10-16 2020-02-21 深圳市华星光电技术有限公司 Goa器件及栅极驱动电路

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100866928B1 (ko) * 2006-10-31 2008-11-04 주식회사 하이닉스반도체 적은 전류를 소모하는 온 다이 터미네이션 장치.
JP2009283673A (ja) * 2008-05-22 2009-12-03 Elpida Memory Inc 半導体装置

Patent Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104715730A (zh) * 2015-03-04 2015-06-17 昆山龙腾光电有限公司 一种栅极驱动电路及显示装置
CN106997753A (zh) * 2017-04-07 2017-08-01 深圳市华星光电技术有限公司 一种goa驱动电路
CN107424575A (zh) * 2017-08-01 2017-12-01 深圳市华星光电半导体显示技术有限公司 Goa驱动电路及液晶面板
CN107507555A (zh) * 2017-08-15 2017-12-22 友达光电股份有限公司 栅极驱动电路
CN107358931A (zh) * 2017-09-04 2017-11-17 深圳市华星光电半导体显示技术有限公司 Goa电路
CN108320717A (zh) * 2018-02-06 2018-07-24 深圳市华星光电技术有限公司 一种goa驱动电路及其制备的液晶显示面板
CN108962178A (zh) * 2018-09-03 2018-12-07 深圳市华星光电技术有限公司 Goa电路及液晶面板
CN109509459A (zh) * 2019-01-25 2019-03-22 深圳市华星光电技术有限公司 Goa电路及显示装置
CN110619856A (zh) * 2019-08-23 2019-12-27 深圳市华星光电半导体显示技术有限公司 一种goa电路
CN110827776A (zh) * 2019-10-16 2020-02-21 深圳市华星光电技术有限公司 Goa器件及栅极驱动电路

Also Published As

Publication number Publication date
WO2021203472A1 (zh) 2021-10-14

Similar Documents

Publication Publication Date Title
CN111429856B (zh) 显示面板和电子设备
CN106683634B (zh) 一种移位寄存器、goa电路及其驱动方法、显示装置
CN111223433B (zh) 一种goa电路和显示装置
CN108877723B (zh) Goa电路及具有该goa电路的液晶显示装置
CN107633834B (zh) 移位寄存单元、其驱动方法、栅极驱动电路及显示装置
CN108962171B (zh) Goa电路及具有该goa电路的液晶显示装置
WO2018040465A1 (zh) 一种goa驱动单元
CN108320717B (zh) 一种goa驱动电路及其制备的液晶显示面板
GB2548760A (en) GOA circuit and liquid crystal display device
CN111243547B (zh) Goa电路及显示面板
WO2020019407A1 (zh) Goa电路及具有该goa电路的液晶显示装置
US20170103722A1 (en) Shift register unit, gate driving circuit and display apparatus
CN111402829A (zh) Goa电路、显示面板
CN111402828A (zh) Goa电路和显示面板
CN106683624B (zh) Goa电路及液晶显示装置
CN106057118A (zh) 移位寄存器单元、其驱动方法、栅极驱动电路及显示装置
CN111445880B (zh) Goa器件及栅极驱动电路
US20210319763A1 (en) Goa circuit and display device
CN109581773B (zh) 显示面板和显示装置
CN114283727B (zh) 驱动电路
CN112071251B (zh) 栅极驱动电路和显示面板
CN113643643A (zh) 栅极驱动电路以及显示装置
CN113496681A (zh) 一种goa电路及显示面板
CN113763862B (zh) Goa电路及显示装置
CN114974153B (zh) 移位寄存器、驱动电路、驱动方法及显示装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication

Application publication date: 20200710

RJ01 Rejection of invention patent application after publication