CN111435295A - 具非易失性存储器的随机码产生器 - Google Patents

具非易失性存储器的随机码产生器 Download PDF

Info

Publication number
CN111435295A
CN111435295A CN201911127813.6A CN201911127813A CN111435295A CN 111435295 A CN111435295 A CN 111435295A CN 201911127813 A CN201911127813 A CN 201911127813A CN 111435295 A CN111435295 A CN 111435295A
Authority
CN
China
Prior art keywords
current
memory cell
terminal
circuit
power supply
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201911127813.6A
Other languages
English (en)
Other versions
CN111435295B (zh
Inventor
赖宗沐
林春甫
赵俊杰
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
eMemory Technology Inc
Original Assignee
eMemory Technology Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by eMemory Technology Inc filed Critical eMemory Technology Inc
Publication of CN111435295A publication Critical patent/CN111435295A/zh
Application granted granted Critical
Publication of CN111435295B publication Critical patent/CN111435295B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/165—Auxiliary circuits
    • G11C11/1673—Reading or sensing circuits or methods
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/14—Protection against unauthorised use of memory or access to memory
    • G06F12/1408—Protection against unauthorised use of memory or access to memory by using cryptography
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/04—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS
    • G11C16/0466—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells with charge storage in an insulating layer, e.g. metal-nitride-oxide-silicon [MNOS], silicon-oxide-nitride-oxide-silicon [SONOS]
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/14—Protection against unauthorised use of memory or access to memory
    • G06F12/1416—Protection against unauthorised use of memory or access to memory by checking the object accessibility, e.g. type of access defined by the memory independently of subject rights
    • G06F12/1425—Protection against unauthorised use of memory or access to memory by checking the object accessibility, e.g. type of access defined by the memory independently of subject rights the protection being physical, e.g. cell, word, block
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F21/00—Security arrangements for protecting computers, components thereof, programs or data against unauthorised activity
    • G06F21/70—Protecting specific internal or peripheral components, in which the protection of a component leads to protection of the entire computer
    • G06F21/71—Protecting specific internal or peripheral components, in which the protection of a component leads to protection of the entire computer to assure secure computing or processing of information
    • G06F21/73—Protecting specific internal or peripheral components, in which the protection of a component leads to protection of the entire computer to assure secure computing or processing of information by creating or determining hardware identification, e.g. serial numbers
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F21/00—Security arrangements for protecting computers, components thereof, programs or data against unauthorised activity
    • G06F21/70—Protecting specific internal or peripheral components, in which the protection of a component leads to protection of the entire computer
    • G06F21/78—Protecting specific internal or peripheral components, in which the protection of a component leads to protection of the entire computer to assure secure storage of data
    • G06F21/79—Protecting specific internal or peripheral components, in which the protection of a component leads to protection of the entire computer to assure secure storage of data in semiconductor storage media, e.g. directly-addressable memories
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/165—Auxiliary circuits
    • G11C11/1653—Address circuits or decoders
    • G11C11/1657—Word-line or row circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/165—Auxiliary circuits
    • G11C11/1697—Power supply circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/4074—Power supply or voltage generation circuits, e.g. bias voltage generators, substrate voltage generators, back-up power, power control circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/56—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency
    • G11C11/5621—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency using charge storage in a floating gate
    • G11C11/5642—Sensing or reading circuits; Data output circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0023—Address circuits or decoders
    • G11C13/0028—Word-line or row circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/003—Cell access
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0038—Power supply circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/004—Reading or sensing circuits or methods
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0059—Security or protection circuits or methods
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/04—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS
    • G11C16/0483—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells having several storage transistors connected in series
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/10—Programming or data input circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/10—Programming or data input circuits
    • G11C16/12—Programming voltage switching circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/10—Programming or data input circuits
    • G11C16/14—Circuits for erasing electrically, e.g. erase voltage switching circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/24—Bit-line control circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/26—Sensing or reading circuits; Data output circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/30—Power supply circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/34—Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1078—Data input circuits, e.g. write amplifiers, data input buffers, data input registers, data input level conversion circuits
    • G11C7/1096—Write circuits, e.g. I/O line write drivers
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/12—Bit line control circuits, e.g. drivers, boosters, pull-up circuits, pull-down circuits, precharging circuits, equalising circuits, for bit lines
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/24—Memory cell safety or protection circuits, e.g. arrangements for preventing inadvertent reading or writing; Status cells; Test cells
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0064—Verifying circuits or methods
    • G11C2013/0066—Verify correct writing whilst writing is in progress, e.g. by detecting onset or cessation of current flow in cell and using the detector output to terminate writing
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0069—Writing or programming circuits or methods
    • G11C2013/0078—Write using current through the cell

Abstract

本发明公开一种具非易失性存储器的随机码产生器，包括一差动存储器胞阵列、一电源供应电路、一第一选择电路，一电流判断电路。电源供应电路接收一注册信号与一反馈信号。第一选择电路接收一第一选择信号。当该注册信号动作并对该第一差动存储器胞进行一注册动作时，该电源供应电路供应一注册电压，经由该选择电路传递至该第一差动存储器胞的第一存储元件与第二存储元件，并产生该存储器胞电流。当该存储器胞电流大于一特定电流值时，电流判断电路动作该反馈信号，使得该电源供应电路停止供应该注册电压。

Description

具非易失性存储器的随机码产生器
技术领域
本发明涉及一种随机码产生器(random code generator)，且特别涉及一种具非易失性存储器(non-volatile memory)的随机码产生器。
背景技术
物理不可复制技术(physically unclonable function，简称PUF技术)是一种创新的方式，经由提供一个不可复制码(unclonable code)来保护半导体芯片内部的数据，防止半导体芯片的内部数据被窃取或被复制。根据PUF技术，半导体芯片能够提供一随机码(random code)。此随机码可作为半导体芯片(semiconductor chip)上特有的身份码(IDcode)，用来保护内部的数据。
一般来说，PUF技术是利用半导体芯片的制造变异(manufacturing variation)来获得独特的随机码。此制造变异包括半导体的工艺变异(process variation)。亦即，就算有精确的工艺步骤可以制作出半导体芯片，但是其随机码几乎不可能被复制(duplicate)。因此，具有PUF技术的半导体芯片通常被运用于高安全防护的应用(applications withhigh security requirements)。
美国专利US 9,613,714提出一种用于PUF技术的一次编程存储器胞与存储器胞阵列以及相关随机码产生方法。该专利利用半导体的制造变异所设计出的一次编程存储器胞(one time programmable memory cell)与存储器胞阵列，在编程动作进行后，即具有独特的随机码。
发明内容
本发明涉及一种随机码产生器，包括：一差动存储器胞阵列，包括多个差动存储器胞，其中这些差动存储器胞中的一第一差动存储器胞包括：一第一选择晶体管，具有一第一源/漏端连接至一第一源极线，一栅极端连接至一第一字线；一第一存储元件，连接在该第一选择晶体管的一第二源/漏端以及一第一控制线对的一第一子控制线之间；以及，一第二存储元件，连接在该第一选择晶体管的该第二源/漏端以及该第一控制线对的一第二子控制线之间；一电源供应电路接收一注册信号与一反馈信号；一第一选择电路，接收一第一选择信号，且连接至该电源供应电路的一输出端以及该第一差动存储器胞；以及一电流判断电路，检测该电源供应电路的该输出端上的一存储器胞电流；其中，当该注册信号动作并对该第一差动存储器胞进行一注册动作时，该电源供应电路供应一注册电压，经由该第一选择电路传递至该第一差动存储器胞的该第一存储元件与该第二存储元件，并产生该存储器胞电流；其中，当该存储器胞电流大于一特定电流值时，电流判断电路动作该反馈信号，使得该电源供应电路停止供应该注册电压。
为了对本发明的上述及其他方面有更佳的了解，下文特举优选实施例，并配合附图，作详细说明如下：
附图说明
图1为本发明随机码产生器的第一实施例；
图2A与图2B为本发明第一实施例随机码产生器在注册周期时的运作以及相关信号示意图；
图2C为第一实施例随机码产生器在读取周期时的运作示意图；
图3为本发明随机码产生器的第二实施例；
图4A与图4B为本发明第二实施例随机码产生器在注册周期时的运作以及相关信号示意图；
图4C为第二实施例随机码产生器在读取周期时的运作示意图；以及
图5为本发明运用于随机码产生器的注册电路详细电路图。
【符号说明】
110、120：差动存储器胞
112、114、122、124：存储元件
130、330、500：注册电路
132、152、332、520：选择电路
134：电流检测器
135、532：比较器
138、530：电流判断电路
139、510：电源供应电路
150：读取电路
154：电流比较器
512：电源供应器
514：运算放大器
具体实施方式
请参照图1，其所绘示为本发明随机码产生器的第一实施例。随机码产生器包括一差动存储器胞阵列(differential cell array)、注册电路(enroll circuit)130与读取电路(read circuit)150。
存储器胞阵列中包括多个差动存储器胞。为了简化说明，附图中仅绘示二个差动存储器胞110与120。
差动存储器胞110包括一选择晶体管Ms1与二存储器元件(storage element)112、114。选择晶体管Ms1的栅极连接至字线WL1，第一源/漏端连接至源极线(source line)SL1。再者，存储元件112的第一端连接至选择晶体管Ms1的第二源/漏端，存储元件112的第二端连接至第一控制线对(control line pair)中的子控制线La1。存储元件114的第一端连接至选择晶体管Ms的第二源/漏端，存储元件114的第二端连接至第一控制线对中的子控制线La2。
差动存储器胞120包括一选择晶体管Ms2与二存储器元件122、124。选择晶体管Ms2的栅极连接至字线WL1，第一源/漏端连接至源极线SL2。再者，存储元件122的第一端连接至选择晶体管Ms2的第二源/漏端，存储元件122的第二端连接至第二控制线对中的子控制线La3。存储元件124的第一端连接至选择晶体管Ms2的第二源/漏端，存储元件124的第二端连接至第二控制线对中的子控制线La4。
再者，注册电路130包括选择电路132、电源供应电路139、电流判断电路138。
电流判断电路138包括一电流检测器(current detector)134与一比较器135。电流检测器134可以检测选定差动存储器胞(selected differential cell)的存储器胞电流(cell current)，并产生对应的检测电压Vs。比较器135接收检测电压Vs以及参考电压Vref并产生一反馈信号Sfb。
基本上，电流检测器134产生的检测电压Vs会正比于存储器胞电流。亦即，当存储器胞电流上升时，电流检测器134的检测电压Vs会上升。反之，当存储器胞电流下降时，电流检测器134的检测电压Vs会下降。因此，当检测电压Vs大于参考电压时，比较器135即动作反馈信号Sfb。换句话说，当存储器胞电流大于一特定电流值时，电流判断电路138可动作反馈信号Sfb。
选择电路132连接至电源供应电路139以及差动存储器胞阵列中的所有控制线对La1、La2、La3、La4。选择电路132根据选择信号Ss1来决定一选定控制线对，并将电源供应电路139提供的注册电压(enrolling voltage)Vp传递至选定控制线对。
电源供应电路139接收注册信号Enroll与反馈信号Sfb。在注册周期(enrollcycle)时，电源供应电路139提供注册电压Vp经由选择电路132传送至选定控制线对所连接的选定差动存储器胞。并且，当反馈信号Sfb动作时，电源供应电路139即停止供应注册电压Vp至选定差动存储器胞。
读取电路150包括选择电路152、电流比较器(current comparator)154。在读取周期(read cycle)时，选择电路152根据选择信号Ss2来将选定控制线对连接至电流比较器154。之后，电流比较器154根据选定控制线对上，选定差动存储器胞所产生的二个读取电流来产生输出数据Do，且输出数据即可作为一位(bit)的随机码。其中，选择电路132、152可为多工器(multiplexer)。
根据本发明的第一实施例，差动存储器胞110、120中的存储元件112、114、122、124可为电阻性存储元件(resistive storage element)或者是浮动栅晶体管(floating gatetransistor)。举例来说，电阻性存储元件可为磁式存储器元件(MRAM)、相变式存储器元件(PCRAM)或者电阻式存储器元件(ReRAM)。
一般来说，当电阻性存储元件接收到高电压的前后，其为高电阻状态。当电阻性存储元件接收到高电压后，电阻性元件会转变为低电阻状态。以下以电阻性存储元件R112、R114为例来介绍本发明随机码产生器的运作原理。
请参照图2A与图2B，其所绘示为本发明第一实施例随机码产生器在注册周期(enroll cycle)时的运作以及相关信号示意图。
假设随机码产生器欲对差动存储器胞110进行注册动作(enrollment)时，则选择信号Ss1会决定控制线对La1、La2为选定控制线对，使得选择电路132将电源供应电路139连接至控制线对La1、La2。另外，当字线WL1动作时，选择晶体管Ms1开启，使得差动存储器胞110为选定差动存储器胞，而注册电路130即可对选定差动存储器胞进行注册动作。
如图2B所示，时间点ta至时间点td之间为注册周期Tenroll。此时，注册信号Enroll为高电平。举例来说，注册周期为1μs。
在时间点ta时，注册信号Enroll动作，代表注册周期开始。电源供应电路139提供注册电压Vp经由选择电路132传送至选定控制线对La1、La2。由于选择晶体管Ms1开启且源极线SL1连接至接地端，使得电阻性存储元件R112、R114同时接收到注册电压Vp。由于电阻性存储元件R112、R114皆为高电阻状态，所以电阻性存储元件R112、R114产生的电流I112、I114皆很小。再者，二个电流I112、I114的总和即为差动存储器胞110所产生的存储器胞电流Icell，亦即Icell＝I112+I114。
由于半导体的制造变异，所以二个电阻性存储元件R112、R114之间存在所微小差异，使得二个电阻性存储元件R112、R114开始转变存储状态的时间点会不同。
假设在时间点tb时，电阻性存储元件R112开始转变存储状态，所以电阻性存储元件R112的电阻值开始降低，电流I112逐渐上升。同时，由于电阻性存储元件R114尚未转变存储状态，所以电阻性存储元件R114的电阻值很高，电流I114很小。此时，存储器胞电流Icell逐渐上升。
由于电流检测器134产生的检测电压Vs会正比于存储器胞电流Icell。在时间点tc时，电阻性存储元件R112已转变为低电阻状态。电流检测器134根据存储器胞电流Icell所产生的检测电压Vs已经大于参考电压Vref，所以比较器135动作反馈信号Sfb，并使得电源供应电路139停止供应注册电压Vp。
当电源供应电路139停止供应注册电压Vp时，选定差动存储器胞110不再产生存储器胞电流Icell。此时，选定差动存储器胞110完成注册动作。
由于半导体的制造变异，所以随机码产生器在注册动作时，将无法预测选定差动存储器胞的二个电阻性存储元件R112、R114中，哪一个电阻性存储元件会先改变存储状态。因此，本发明的随机码产生器即为运用PUF技术来产生随机码。
请参照图2C，其所绘示为第一实施例随机码产生器在读取周期(read cycle)时的运作示意图。假设随机码产生器欲对差动存储器胞110进行读取动作时，则选择信号Ss2会决定控制线对La1、La2为选定控制线对，并使得选择电路152将控制线对La1、La2连接至电流比较器154的二个输入端。另外，当字线WL1动作时，选择晶体管Ms1开启，使得差动存储器胞110为选定差动存储器胞，而读取电路150即可对选定差动存储器胞进行读取动作。
如图2C所示，在进行读取动作时，源极线SL1接收读取电压Vread，例如0.5V。使得电阻性存储元件R112、R114产生各别的读取电流Ir112、Ir114。由于注册动作后，选定差动存储器胞110中的电阻性存储元件R112为低电阻状态，电阻性元件R114为高电阻状态，所以读取电流Ir112大于读取电流Ir114。所以电流比较器154根据选定控制线对La1、La2上的二个电流Ir112、Ir114来产生输出数据Do。例如输出数据Do为逻辑"1"，且输出数据Do产生的逻辑"1"即可作为一位(bit)的随机码。
当然，如果进行注册动作后，选定差动存储器胞110中的电阻性存储元件R112为高电阻状态，电阻性元件R114为低电阻状态时，则电流比较器154在读取动作时会产生逻辑"0"的输出数据Do来作为一位的随机码。
利用相同的方式，随机码产生器也可以对差动存储器胞阵列中的多个差动存储器胞进行注册动作。之后，对多个差动存储器胞进行读取动作以获得多位的随机码。例如，随机码产生器对8个差动存储器胞进行注册动作。之后，对8个差动存储器胞进行读取动作以获得一个字节(byte)的随机码。
请参照图3，其所绘示为本发明随机码产生器的第二实施例。相较于第一实施例，其差异仅在于注册电路330中选择电路332的连接关系。以下仅介绍选择电路332的连接关系，其他部分不再赘述。
注册电路330的选择电路332连接至电源供应电路139以及差动存储器胞阵列中的所有源极线SL1、SL2。选择电路332根据选择信号Ss1来决定一选定源极线，并将电源供应电路139提供的注册电压Vp传递至选定源极线。
根据本发明的第二实施例，差动存储器胞110、120中的存储元件112、114、122、124可为电阻性存储元件或者是浮动栅晶体管。举例来说，电阻性存储元件可为磁式存储器元件(MRAM)、相变式存储器元件(PCRAM)或者电阻式存储器元件(ReRAM)。
一般来说，当浮动栅晶体管(floating gate transistor)制造完成后，其浮动栅极中尚未存储热载子(hot carrier)，例如电子，浮动栅晶体管关闭(turn off)，且具备高电阻状态。当浮动栅晶体管的浮动栅极注入热载子时，例如电子，浮动栅晶体管开启(turnon)，且具备低电阻状态。以下以P型浮动栅晶体管Mp122、Mp124为例来介绍本发明随机码产生器的运作原理。
请参照图4A与图4B，其所绘示为本发明第二实施例随机码产生器在注册周期(enroll cycle)时的运作以及相关信号示意图。
假设随机码产生器欲对差动存储器胞120进行注册动作(enrollment)时，则选择信号Ss1会决定源极线SL2为选定源极线，使得选择电路332将电源供应电路139连接至源极线SL2。另外，当字线WL1动作时，选择晶体管Ms2开启，使得差动存储器胞120为选定差动存储器胞，而注册电路330即可对选定差动存储器胞进行注册动作。
如图4B所示，时间点t1至时间点t4之间即为注册周期Tenroll。此时，注册信号Enroll为高电平。举例来说，注册周期为110μs。
在时间点t1时，注册周期开始。此时，注册信号Enroll动作，电源供应电路139提供注册电压Vp经由选择电路332传送至选定源极线SL2。由于选择晶体管Ms2开启且控制线对La3、La4连接至接地端，使得P型浮动栅晶体管Mp122、Mp124同时接收到注册电压Vp。由于P型浮动栅晶体管Mp122、Mp124皆为高电阻状态，所以P型浮动栅晶体管Mp122、Mp124产生的电流I122、I124皆很小。再者，二个电流I122、I124的总和即为差动存储器胞120所产生的存储器胞电流Icell，亦即Icell＝I122+I124。
由于半导体的制造变异，所以二个P型浮动栅晶体管Mp122、Mp124之间存在所微小差异，使得二个P型浮动栅晶体管Mp122、Mp124开始转变存储状态的时间点会不同。
假设在时间点t2时，P型浮动栅晶体管Mp124开始转变存储状态，所以电子会由P型浮动栅晶体管Mp124的沟道区域(channel region)注入浮动栅极，此时P型浮动栅晶体管Mp124的电阻值开始降低，电流I124逐渐上升。同时，由于P型浮动栅晶体管Mp122的浮动栅极尚未注入电子，所以P型浮动栅晶体管Mp122的电阻值很高，电流I122很小。此时，存储器胞电流Icell逐渐上升。
在时间点t3时，P型浮动栅晶体管Mp124的浮动栅极已经注入相当多的电子，使得P型浮动栅晶体管Mp124开启(turn on)，并具备低电阻状态。电流检测器134根据存储器胞电流Icell所产生的检测电压Vs已经大于参考电压Vref，所以比较器135动作反馈信号Sfb，并使得电源供应电路139停止供应注册电压Vp。
当电源供应电路139停止供应注册电压Vp时，选定差动存储器胞120不再产生存储器胞电流Icell。此时，选定差动存储器胞120完成注册动作。
由于半导体的制造变异，所以随机码产生器在注册动作时，将无法预测选定差动存储器胞的二个P型浮动栅晶体管Mp122、Mp124中，哪一个P型浮动栅晶体管会先改变存储状态。因此，本发明的随机码产生器即为运用PUF技术来产生随机码。
请参照图4C，其所绘示为第二实施例随机码产生器在读取周期时的运作示意图。假设随机码产生器欲对差动存储器胞120进行读取动作时，则选择信号Ss2会决定源极线La3、La4为选定控制线对，并使得选择电路152将控制线对La3、La4连接至电流比较器154的二个输入端。另外，当字线WL1动作时，选择晶体管Ms2开启，使得差动存储器胞120为选定差动存储器胞，而读取电路150即可对选定差动存储器胞进行读取动作。
如图4C所示，在进行读取动作时时，源极线SL2接收读取电压Vread，例如1.0V。使得电阻性P型浮动栅晶体管Mp124、Mp124产生各别的读取电流Ir122、Ir124。由于注册动作后，选定差动存储器胞120中的P型浮动栅晶体管Mp124为低电阻状态，P型浮动栅晶体管Mp122为高电阻状态，所以读取电流Ir124大于读取电流Ir122。所以电流比较器154根据选定控制线对La1、La2上的二个电流Ir122、Ir124来产生输出数据Do。例如输出数据Do为逻辑"0"，且输出数据Do产生的逻辑"0"即可作为一位(bit)的随机码。
当然，如果进行注册动作后，选定差动存储器胞120中的P型浮动栅晶体管Mp124为高电阻状态，P型浮动栅晶体管Mp122为低电阻状态时，则电流比较器154在读取动作时会产生逻辑"1"的输出数据Do来作为一位的随机码。
请参照图5，其所绘示为本发明运用于随机码产生器的注册电路详细电路图。注册电路500包括选择电路520、电源供应电路510、电流判断电路530。
电源供应电路510包括一电源供应器(power supply)512、运算放大器(OP)514、晶体管M1、M2。电源供应器512包括一电压输出端、一致能端EN与一反馈端。电源供应器512的电压输出端连接至运算放大器514的正输入端。电源供应器512的致能端EN接收注册信号Enroll。电源供应器512的反馈端接收反馈信号Sfb。其中，当注册信号Enroll为高电平，电源供应器512被致能，并产生注册电压Vp至运算放大器514的正输入端。另外，当反馈信号Sfb动作时，电源供应器512停止供应注册电压Vp。举例来说，当反馈信号Sfb动作时，电源供应器512的电压输出端提供接地电压(0V)至运算放大器514的正输入端。
再者，晶体管M1的源极端接收电源电压Vd，栅极端与漏极端相互连接。晶体管M2的漏极端连接至晶体管M1的漏极端，栅极端连接至运算放大器514的输出端，晶体管M2的源极端连接至运算放大器514的负输入端。另外，晶体管M2的源极端作为电源供应电路510的输出端，连接至选择电路520。
电流判断电路530包括晶体管M3、比较器532、电阻R。晶体管M3栅极端连接至电源供应电路510中晶体管M1的栅极端，源极端接收电源电压Vd，漏极端连接至节点a。再者，节点a与接地端之间连接电阻R。另外，比较器532的正输入端连接至节点a，比较器532的负输入端接收参考电压Vref，比较器532的输出端产生反馈信号Sfb。
另外，选择电路520为多工器。当选择电路520运用于第一实施例时，选择电路520根据选择信号Ss1将电源供应电路510的注册电压Vp传递至选定控制线对。当选择电路520运用于第二实施例时，选择电路520根据选择信号Ss1将电源供应电路510的注册电压Vp传递至选定源极线。
在注册动作时，注册信号为高电平，电源供应器512输出注册电压Vp。再者，反馈信号Sfb为低电平，代表反馈信号Sfb尚未动作。此时，所以运算放大器(OP)514的正输入端接收注册电压Vp，并使得电源供应电路510的输出端产生注册电压Vp。另外，当选择电路520连接至选定差动存储器胞时，电源供应电路510的输出端会产生存储器胞电流Icell。
再者，由于晶体管M1、M3连接成电流镜(current mirror)，所以晶体管M3会产生镜射电流Icell'流经电阻R。当存储器胞电流Icell上升时，镜射电流Icell'也会上升，使得节点a的检测电压Vs上升。当节点a的检测电压Vs到达参考电压vref时，比较器532动作反馈信号Sfb。此时，电源供应电路510即停止供应注册电压Vp，并完成注册动作。
由以上的说明可知，本发明提出一种随机码产生器。在进行注册动作时，在差动存储器胞中利用二个存储元件的微小差异来产生无法预测(unpredictable)的存储状态。因此，在读取动作时，即确认此对差动存储器胞的存储状态并作为一位的随机码。
综上所述，虽然本发明已以优选实施例公开如上，然其并非用以限定本发明。本发明所属领域技术人员在不脱离本发明的精神和范围内，当可作各种的更动与润饰。因此，本发明的保护范围当视所附权利要求书界定范围为准。

Claims (10)

1.一种随机码产生器，包括：
差动存储器胞阵列，包括多个差动存储器胞，其中这些差动存储器胞中的第一差动存储器胞包括：第一选择晶体管，具有第一源/漏端连接至第一源极线，栅极端连接至第一字线；第一存储元件，连接在该第一选择晶体管的第二源/漏端以及第一控制线对的第一子控制线之间；以及，第二存储元件，连接在该第一选择晶体管的该第二源/漏端以及该第一控制线对的第二子控制线之间；
电源供应电路接收注册信号与反馈信号；
第一选择电路，接收第一选择信号，且连接至该电源供应电路的输出端以及该第一差动存储器胞；以及
电流判断电路，检测该电源供应电路的该输出端上的存储器胞电流；
其中，当该注册信号动作并对该第一差动存储器胞进行注册动作时，该电源供应电路供应注册电压，经由该第一选择电路传递至该第一差动存储器胞的该第一存储元件与该第二存储元件，并产生该存储器胞电流；
其中，当该存储器胞电流大于特定电流值时，电流判断电路动作该反馈信号，使得该电源供应电路停止供应该注册电压。
2.如权利要求1所述的随机码产生器，还包括读取电路，连接至该第一控制线对的该第一子控制线与该第二子控制线；
其中，在读取周期对该第一差动存储器胞进行读取动作时，提供读取电压至该第一存储元件与该第二存储元件，并分别产生第一读取电流与第二读取电流经由该第一子控制线与该第二子控制线传递至该读取电路；
其中，该读取电路根据该第一读取电流与该第二读取电流来产生输出数据，并作为随机码的一位。
3.如权利要求2所述的随机码产生器，该读取电路包括：
电流比较器，具有第一电流输入端与第二电流输入端，以及输出端；以及
第二选择电路，连接至该第一子控制线、该第二子控制线、该第一电流输入端与该第二电流输入端；
其中，在该读取周期对该第一差动存储器胞进行该读取动作时，提供该读取电压至该第一源极线，且该电流比较器根据第二选择信号将该第一子控制线连接至该第一电流输入端，并将该第二子控制线连接至该第二电流输入端，使得该电流比较器根据该第一读取电流与该第二读取电流来产生该输出数据，并作为该随机码的一个位。
4.如权利要求2所述的随机码产生器，其中该第一选择电路连接至该第一控制线对，当该注册信号动作并对该第一差动存储器胞进行该注册动作时，将该第一源极线连接至接地端，该第一选择电路根据该第一选择信号将该电源供应电路的该输出端连接至该第一控制线对，使得该第一差动存储器胞产生该存储器胞电流。
5.如权利要求2所述的随机码产生器，其中该第一选择电路连接至该第一源极线，当该注册信号动作并对该第一差动存储器胞进行该注册动作时，将该第一控制线对连接至接地端，该第一选择电路根据该第一选择信号将该电源供应电路的该输出端连接至该第一源极线，使得该第一差动存储器胞产生该存储器胞电流。
6.如权利要求1所述的随机码产生器，其中该电源供应电路包括：
电源供应器，具有致能端接收该注册信号以及反馈端接收反馈信号，其中在该注册信号动作时，该电源供应器的电压输出端供应该注册电压，且在该反馈信号动作时，该电源供应器的该电压输出端停止供应该注册电压；
运算放大器，具有正输入端连接至该电源供应器的该电压输出端；
第一晶体管，具有源极端接收电源电压；以及
第二晶体管，具有漏极端连接至该第一晶体管的栅极端与漏极端，栅极端连接至该运算放大器的输出端，源极端连接至该运算放大器的负输入端；
其中，该第二晶体管的该源极端连接至该第一选择电路。
7.如权利要求6所述的随机码产生器，其中该电流判断电路包括：
第三晶体管，具有源极端接收该电源电压，栅极端连接至该第一晶体管的该栅极端；
电阻，连接在该第三晶体管的漏极端与接地端之间；以及
比较器，具有第一输入端连接至该第三晶体管的该漏极端，第二输入端接收参考电压，以及输出端产生该反馈信号。
8.如权利要求1所述的随机码产生器，其中该第一存储元件为第一电阻性存储元件，且该第二存储元件为第二电阻性存储元件。
9.如权利要求8所述的随机码产生器，其中该第一电阻性存储元件与该第二电阻性存储元件为磁式存储器元件、相变式存储器元件或者电阻式存储器元件。
10.如权利要求1所述的随机码产生器，其中该第一存储元件为第一P型浮动栅晶体管，且该第二存储元件为第二P型浮动栅晶体管。
CN201911127813.6A 2019-01-13 2019-11-18 具非易失性存储器的随机码产生器 Active CN111435295B (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US201962791870P 2019-01-13 2019-01-13
US62/791,870 2019-01-13
US16/661,012 2019-10-23
US16/661,012 US11416416B2 (en) 2019-01-13 2019-10-23 Random code generator with non-volatile memory

Publications (2)

Publication Number Publication Date
CN111435295A true CN111435295A (zh) 2020-07-21
CN111435295B CN111435295B (zh) 2022-06-07

Family

ID=71517608

Family Applications (2)

Application Number Title Priority Date Filing Date
CN201911127813.6A Active CN111435295B (zh) 2019-01-13 2019-11-18 具非易失性存储器的随机码产生器
CN202010018464.0A Active CN111435603B (zh) 2019-01-13 2020-01-08 储存单元

Family Applications After (1)

Application Number Title Priority Date Filing Date
CN202010018464.0A Active CN111435603B (zh) 2019-01-13 2020-01-08 储存单元

Country Status (4)

Country Link
US (2) US11416416B2 (zh)
JP (1) JP6855668B2 (zh)
CN (2) CN111435295B (zh)
TW (3) TWI713312B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113096709A (zh) * 2021-03-12 2021-07-09 华中科技大学 一种物理不可克隆函数电路及其操作方法

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11416416B2 (en) * 2019-01-13 2022-08-16 Ememory Technology Inc. Random code generator with non-volatile memory
DE102019132067A1 (de) 2019-01-25 2020-07-30 Taiwan Semiconductor Manufacturing Co., Ltd. Strombegrenzer für speichervorrichtung
US10991426B2 (en) * 2019-01-25 2021-04-27 Taiwan Semiconductor Manufacturing Company, Ltd. Memory device current limiter
US11852643B2 (en) 2020-10-13 2023-12-26 Bionime Corporation Physiological signal monitoring device
US11776636B2 (en) 2022-01-09 2023-10-03 Winbond Electronics Corp. Memory array and operation method thereof
TWI789248B (zh) * 2022-02-21 2023-01-01 台旺科技股份有限公司 產生用於一電子元件的一隨機碼的裝置及方法
CN115130152B (zh) * 2022-09-01 2022-11-18 北京紫光青藤微系统有限公司 一种物理不可克隆函数的生成方法及装置

Citations (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1455412A (zh) * 2002-04-30 2003-11-12 惠普公司 具有电荷注入差动读出放大器的电阻性交叉点存储阵列
US6781888B1 (en) * 2002-03-18 2004-08-24 T-Ram, Inc. Reference cells for TCCT based memory cells
CN1855293A (zh) * 2005-04-30 2006-11-01 海力士半导体有限公司 半导体存储器装置
US20140136583A1 (en) * 2012-11-15 2014-05-15 Elwha LLC, a limited liability corporation of the State of Delaware Random number generator functions in memory
CN103890712A (zh) * 2011-09-20 2014-06-25 高通股份有限公司 用于随机数产生器的具有磁阻元件的熵源
US20140250341A1 (en) * 2013-03-01 2014-09-04 Micron Technology, Inc. Circuits, apparatuses, and methods for address scrambling
CN104778976A (zh) * 2014-01-10 2015-07-15 力旺电子股份有限公司 非易失性存储器
CN105849701A (zh) * 2013-08-28 2016-08-10 Stc.Unm公司 采用金属电阻变化分析稳定性的系统和方法
CN106981300A (zh) * 2016-01-19 2017-07-25 力旺电子股份有限公司 一次编程存储器胞与存储器阵列以及相关随机码产生方法
CN107944301A (zh) * 2016-10-12 2018-04-20 力旺电子股份有限公司 反熔丝物理不可复制电路以及相关控制方法
CN108806755A (zh) * 2017-04-27 2018-11-13 力旺电子股份有限公司 具反熔丝型差分记忆胞的随机码产生器及相关感测方法

Family Cites Families (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7012296B2 (en) 1999-09-17 2006-03-14 Renesas Technology Corp. Semiconductor integrated circuit
JP4114607B2 (ja) * 2001-09-25 2008-07-09 ソニー株式会社 不揮発性半導体メモリ装置及びその動作方法
KR20080111963A (ko) 2007-06-20 2008-12-24 삼성전자주식회사 비휘발성 메모리 소자 및 그 형성방법
KR100858293B1 (ko) 2007-10-01 2008-09-11 최웅림 Ｎａｎｄ 메모리 셀 어레이, 상기 ｎａｎｄ 메모리 셀어레이를 구비하는 ｎａｎｄ 플래시 메모리 및 ｎａｎｄ플래시 메모리의 데이터 처리방법
US7668010B2 (en) * 2008-02-27 2010-02-23 Macronix International Co., Ltd. Flash memory having insulating liners between source/drain lines and channels
TW201010062A (en) 2008-07-14 2010-03-01 Toppan Printing Co Ltd Nonvolatile semiconductor memory element, nonvolatile semiconductor memory cell and nonvolatile semiconductor memory device
US9735781B2 (en) * 2009-02-24 2017-08-15 Syphermedia International, Inc. Physically unclonable camouflage structure and methods for fabricating same
US8300450B2 (en) * 2010-11-03 2012-10-30 International Business Machines Corporation Implementing physically unclonable function (PUF) utilizing EDRAM memory cell capacitance variation
US9345426B2 (en) * 2012-03-29 2016-05-24 Senseonics, Incorporated Purification of glucose concentration signal in an implantable fluorescence based glucose sensor
US9343135B2 (en) * 2013-09-09 2016-05-17 Qualcomm Incorporated Physically unclonable function based on programming voltage of magnetoresistive random-access memory
US9577637B2 (en) * 2014-02-19 2017-02-21 Altera Corporation Stability-enhanced physically unclonable function circuitry
CA2952941C (en) * 2016-01-08 2018-12-11 Sidense Corp. Puf value generation using an anti-fuse memory array
US9851914B2 (en) * 2016-03-24 2017-12-26 Texas Instruments Incorporated Random number generation in ferroelectric random access memory (FRAM)
US10020268B2 (en) * 2016-04-13 2018-07-10 Ememory Technology Inc. Random number generator device and control method thereof
US20170365643A1 (en) * 2016-06-17 2017-12-21 Altera Corporation Parallel configured resistive memory elements
US10469083B2 (en) 2016-07-10 2019-11-05 Imec Vzw Breakdown-based physical unclonable function
US10069628B2 (en) * 2016-09-29 2018-09-04 Intel Corporation Technologies for physically unclonable functions with magnetic tunnel junctions
CN107958687B (zh) * 2016-10-18 2021-05-11 群联电子股份有限公司 存储器编程方法、存储器控制电路单元及其存储装置
US9997244B1 (en) 2016-11-29 2018-06-12 Taiwan Semiconductor Manufacturing Co., Ltd. RRAM-based authentication circuit
US10572190B2 (en) 2017-05-17 2020-02-25 Winbond Electronics Corp. Physical unclonable function code providing apparatus and providing method thereof
TWI652683B (zh) * 2017-10-13 2019-03-01 力旺電子股份有限公司 用於記憶體的電壓驅動器
US10534554B2 (en) * 2017-10-13 2020-01-14 Silicon Storage Technology, Inc. Anti-hacking mechanisms for flash memory device
TWI669714B (zh) * 2018-05-29 2019-08-21 力旺電子股份有限公司 電壓控制裝置及記憶體系統
US11416416B2 (en) * 2019-01-13 2022-08-16 Ememory Technology Inc. Random code generator with non-volatile memory

Patent Citations (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6781888B1 (en) * 2002-03-18 2004-08-24 T-Ram, Inc. Reference cells for TCCT based memory cells
CN1455412A (zh) * 2002-04-30 2003-11-12 惠普公司 具有电荷注入差动读出放大器的电阻性交叉点存储阵列
CN1855293A (zh) * 2005-04-30 2006-11-01 海力士半导体有限公司 半导体存储器装置
CN103890712A (zh) * 2011-09-20 2014-06-25 高通股份有限公司 用于随机数产生器的具有磁阻元件的熵源
US20140136583A1 (en) * 2012-11-15 2014-05-15 Elwha LLC, a limited liability corporation of the State of Delaware Random number generator functions in memory
US20140250341A1 (en) * 2013-03-01 2014-09-04 Micron Technology, Inc. Circuits, apparatuses, and methods for address scrambling
CN105849701A (zh) * 2013-08-28 2016-08-10 Stc.Unm公司 采用金属电阻变化分析稳定性的系统和方法
CN104778976A (zh) * 2014-01-10 2015-07-15 力旺电子股份有限公司 非易失性存储器
CN106981300A (zh) * 2016-01-19 2017-07-25 力旺电子股份有限公司 一次编程存储器胞与存储器阵列以及相关随机码产生方法
CN107944301A (zh) * 2016-10-12 2018-04-20 力旺电子股份有限公司 反熔丝物理不可复制电路以及相关控制方法
CN108806755A (zh) * 2017-04-27 2018-11-13 力旺电子股份有限公司 具反熔丝型差分记忆胞的随机码产生器及相关感测方法

Non-Patent Citations (5)

* Cited by examiner, † Cited by third party
Title
JIANGYI LI .ETC: "Ultra-Compact and Robust Physically Unclonable Function Based on Voltage-Compensated Proportional-to-Absolute-Temperature Voltage Generators", 《 IEEE JOURNAL OF SOLID-STATE CIRCUITS》 *
JIANGYI LI .ETC: "Ultra-Compact and Robust Physically Unclonable Function Based on Voltage-Compensated Proportional-to-Absolute-Temperature Voltage Generators", 《 IEEE JOURNAL OF SOLID-STATE CIRCUITS》, vol. 51, no. 9, 27 July 2016 (2016-07-27), pages 1 - 11 *
RUI LIU .ETC: "Experimental Characterization of Physical Unclonable Function Based on 1 kb Resistive Random Access Memory Arrays", 《IEEE ELECTRON DEVICE LETTERS》 *
RUI LIU .ETC: "Experimental Characterization of Physical Unclonable Function Based on 1 kb Resistive Random Access Memory Arrays", 《IEEE ELECTRON DEVICE LETTERS》, vol. 36, no. 12, 30 October 2015 (2015-10-30), pages 1 - 4 *
李冰等: "基于SRAM物理不可克隆函数的高效真随机种子发生器设计", 《电子与信息学报》, vol. 39, no. 6, 30 June 2017 (2017-06-30), pages 1458 - 1463 *

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113096709A (zh) * 2021-03-12 2021-07-09 华中科技大学 一种物理不可克隆函数电路及其操作方法
CN113096709B (zh) * 2021-03-12 2022-03-29 华中科技大学 一种物理不可克隆函数电路及其操作方法

Also Published As

Publication number Publication date
JP6855668B2 (ja) 2021-04-07
US20200227121A1 (en) 2020-07-16
TWI713312B (zh) 2020-12-11
TW202044249A (zh) 2020-12-01
CN111435295B (zh) 2022-06-07
TW202025969A (zh) 2020-07-16
TWI729666B (zh) 2021-06-01
US20200226073A1 (en) 2020-07-16
CN111435603A (zh) 2020-07-21
CN111435603B (zh) 2022-04-05
US11055235B2 (en) 2021-07-06
TWI722645B (zh) 2021-03-21
TW202027430A (zh) 2020-07-16
JP2020113263A (ja) 2020-07-27
US11416416B2 (en) 2022-08-16

Similar Documents

Publication Publication Date Title
CN111435295B (zh) 具非易失性存储器的随机码产生器
CN110544500B (zh) 随机码产生器及相关随机码产生方法
US10431300B2 (en) Nonvolatile memory device and operating method of nonvolatile memory device
US6477090B2 (en) Semiconductor device, microcomputer and flash memory
US9799385B2 (en) Resistance change memory
US7352618B2 (en) Multi-level cell memory device and associated read method
US10741233B2 (en) Semiconductor memory device
US10777255B2 (en) Control signal generator for sense amplifier and memory device including the control signal generator
US9583186B2 (en) Non-volatile memory apparatus sensing current changing according to data stored in memory cell
TW201835907A (zh) 非揮發性半導體記憶裝置
US10319438B2 (en) Memory with margin current addition and related methods
KR20200012445A (ko) 주어진 동작 환경에 적합한 쓰기 전류에 기초하여 동작하는 메모리 장치 및 쓰기 전류를 구동하는 방법
TWI623939B (zh) 記憶體裝置與其控制方法
US7843738B2 (en) Sense amplifier with reduced area occupation for semiconductor memories
US10984846B2 (en) Reference generation for voltage sensing in a resistive memory
US9431128B2 (en) Semiconductor device including fuse circuit
US9991000B2 (en) Memory with margin current addition and related methods
US11935592B2 (en) Resistive memory device for writing data and operating method thereof
KR100998943B1 (ko) 반도체 메모리장치 및 이의 센싱마진 측정방법
KR20100013125A (ko) 반도체 장치, 이를 포함하는 반도체 시스템, 및 저항성메모리 셀의 프로그램 방법
US11378603B2 (en) Voltage or current detector for a memory component
KR101630042B1 (ko) 부성 저항을 이용한 자기 저항 메모리 장치
JP2014241181A (ja) 半導体装置
KR20190110007A (ko) 감지 증폭기를 위한 제어 신호 생성기 및 이를 포함하는 메모리 장치
KR20140080943A (ko) 비휘발성 메모리 장치

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant