CN111403483A - 一种嵌入式SiGe结构及其制备方法 - Google Patents
一种嵌入式SiGe结构及其制备方法 Download PDFInfo
- Publication number
- CN111403483A CN111403483A CN202010212644.2A CN202010212644A CN111403483A CN 111403483 A CN111403483 A CN 111403483A CN 202010212644 A CN202010212644 A CN 202010212644A CN 111403483 A CN111403483 A CN 111403483A
- Authority
- CN
- China
- Prior art keywords
- layer
- forming
- sige structure
- side wall
- embedded
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 229910000577 Silicon-germanium Inorganic materials 0.000 title claims abstract description 76
- 238000002360 preparation method Methods 0.000 title claims abstract description 9
- 238000000034 method Methods 0.000 claims abstract description 26
- 239000000758 substrate Substances 0.000 claims abstract description 20
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims abstract description 14
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 claims abstract description 12
- 230000004888 barrier function Effects 0.000 claims abstract description 12
- 229910052799 carbon Inorganic materials 0.000 claims abstract description 12
- 238000004519 manufacturing process Methods 0.000 claims abstract description 12
- 238000000151 deposition Methods 0.000 claims abstract description 10
- 238000005530 etching Methods 0.000 claims abstract description 9
- 229910003811 SiGeC Inorganic materials 0.000 claims abstract description 8
- 125000004432 carbon atom Chemical group C* 0.000 claims abstract description 7
- 229920005591 polysilicon Polymers 0.000 claims abstract description 7
- 150000004767 nitrides Chemical class 0.000 claims description 31
- 229910052751 metal Inorganic materials 0.000 claims description 9
- 239000002184 metal Substances 0.000 claims description 9
- 238000005468 ion implantation Methods 0.000 claims description 8
- 230000003647 oxidation Effects 0.000 claims description 7
- 238000007254 oxidation reaction Methods 0.000 claims description 7
- 239000004065 semiconductor Substances 0.000 claims description 5
- 238000000059 patterning Methods 0.000 claims description 3
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical group [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 abstract description 13
- 230000000694 effects Effects 0.000 abstract description 10
- 230000008569 process Effects 0.000 abstract description 7
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 4
- 238000000137 annealing Methods 0.000 description 4
- 238000010586 diagram Methods 0.000 description 3
- 238000009792 diffusion process Methods 0.000 description 3
- 230000001965 increasing effect Effects 0.000 description 3
- 229910052581 Si3N4 Inorganic materials 0.000 description 2
- LEVVHYCKPQWKOP-UHFFFAOYSA-N [Si].[Ge] Chemical compound [Si].[Ge] LEVVHYCKPQWKOP-UHFFFAOYSA-N 0.000 description 2
- 230000008021 deposition Effects 0.000 description 2
- 229910003460 diamond Inorganic materials 0.000 description 2
- 239000010432 diamond Substances 0.000 description 2
- 150000002500 ions Chemical class 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 235000012239 silicon dioxide Nutrition 0.000 description 2
- 239000000377 silicon dioxide Substances 0.000 description 2
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 2
- 230000009286 beneficial effect Effects 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 230000002542 deteriorative effect Effects 0.000 description 1
- 238000009826 distribution Methods 0.000 description 1
- 230000002708 enhancing effect Effects 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 1
- 229910052721 tungsten Inorganic materials 0.000 description 1
- 239000010937 tungsten Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/7842—Field effect transistors with field effect produced by an insulated gate means for exerting mechanical stress on the crystal lattice of the channel region, e.g. using a flexible substrate
- H01L29/7848—Field effect transistors with field effect produced by an insulated gate means for exerting mechanical stress on the crystal lattice of the channel region, e.g. using a flexible substrate the means being located in the source/drain region, e.g. SiGe source and drain
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
- H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
- H01L29/0843—Source or drain regions of field-effect devices
- H01L29/0847—Source or drain regions of field-effect devices of field-effect transistors with insulated gate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- General Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- Manufacturing & Machinery (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
Abstract
本发明提供一种嵌入式SiGe结构及其制备方法，提供基底，在基底上形成阱；在阱上制作栅极绝缘层并在栅极绝缘层上淀积多晶硅；刻蚀多晶硅形成栅极；在栅极侧壁形成第一侧墙；在阱的所述栅极两侧形成SiGe结构的沟槽；在沟槽中淀积构成SiGe结构的种子层；接着在种子层上生长构成SiGe结构的体层，在体层上形成盖帽层；在体层和盖帽层之间掺入碳原子，形成位于体层和盖帽层之间的含碳阻挡层。本发明通过优化SiGe结构的生长工艺，在体层和盖帽层生长层之间掺入碳原子，形成生成SiGeC层，可以有效抑制硼原子向体层、以及沟道中扩散，减小器件的漏电流并抑制器件的短沟道效应。本发明可以很好兼容现有的器件的制作工艺，为解决PMOS漏电及短沟道效应提供了可行性方法。
Description
技术领域
本发明涉及半导体领域，特别是涉及一种嵌入式SiGe结构及其制备方法。
背景技术
随着超大规模集成电路技术的迅速发展，器件尺寸的不断缩小，为了提高PMOS的性能，锗硅(SiGe)作为PMOS源漏区的应力源，被引进到CMOS的制造工艺中，其通过向沟道处提供压应力，减小空穴的有效质量来增加空穴迁移率从而被广泛使用。随着芯片集成度越来越高和速度要求越来越快，在PMOS源漏区填充的SiGe形状已经从U型改变为∑形貌，即类似于钻石剖面的形状。现在业界采用的SIGE生长方式是采用三步骤的生长方式：(1)种子层淀积，主要用来作为缓冲层；(2)填充层的生长，这部分是应力的主要来源，其中Ge在SIGE中的浓度占比会达到30％～45％；(3)盖帽层的形成，当沟槽中的SIGE生长完成后，需要用盖帽层和NISI接触形成低电阻层用来和接触孔中的钨连接。在SIGE的生长过程中，硼原子一直伴随着SIGE淀积的每一个步骤，尤其在盖帽层中硼原子浓度高达5×E20 cm-3以上。硼原子的扩散受热退火的温度影响较大，SIGE盖帽层的生长的温度约为755℃,时间高达数十分钟，这必然影响硼原子在SIGE结构中的分布，甚至能从盖帽层扩散到器件沟道下方，导致器件漏电增加，短沟道效应增强。所以优化SIGE的结构，抑制硼原子的扩散就显得尤其必要。
发明内容
鉴于以上所述现有技术的缺点，本发明的目的在于提供一种嵌入式SiGe结构及其制备方法及其制备方法，用于解决现有技术中盖帽层中硼原子的扩散受热退火的温度影响较大，SiGe盖帽层的在高温下生长过程中导致硼原子从盖帽层扩散到器件沟道下方，导致器件漏电增加，短沟道效应增强的问题。
为实现上述目的及其他相关目的，本发明提供一种嵌入式SiGe结构，至少包括：
基底；位于所述基底上的阱，嵌入所述阱内的两个相互间隔的SiGe结构；所述SiGe结构由位于底部的种子层和位于所述种子层上的体层构成；所述体层上设有盖帽层，所述体层与所述盖帽层之间设有含碳阻挡层。
优选地，所述SiGe结构的纵截面形状为六边形。
优选地，所述含碳阻挡层为SiGeC层。
优选地，还包括位于所述半导体基底上、所述两个SiGe结构之间的栅极。
优选地，所述栅极与所述阱之间还设有栅极绝缘层。
优选地，所述栅极为多晶硅，所述栅极侧壁设有第一侧墙，所述第一侧墙上设有第二侧墙。
优选地，所述第一侧墙包含有第一氧化层和第一氮化层，其中所述第一氧化层依附于所述栅极侧壁，所述第一氮化层依附于所述第一氧化层。
优选地，所述第二侧墙包含第二氧化层和第二氮化层，其中所述第二氧化层依附于所述第一氮化层，所述第二氮化层依附于所述第二氧化层。
优选地，所述第一氧化层的厚度为70埃。
优选地，所述第一氮化层的厚度为80埃。
本发明提供一种嵌入式SiGe结构的制备方法，该方法至少包括以下步骤：
步骤一、提供基底，在所述基底上形成阱；
步骤二、在所述阱上制作栅极绝缘层并在所述栅极绝缘层上淀积一层多晶硅；
步骤三、刻蚀所述多晶硅形成栅极；
步骤四、在所述栅极侧壁形成第一侧墙；
步骤五、在所述阱上的所述栅极两侧形成SiGe结构的沟槽；
步骤六、在所述沟槽中淀积构成所述SiGe结构的种子层；接着在所述种子层上生长构成所述SiGe结构的体层，在所述体层上形成盖帽层；
步骤七、在所述体层和所述盖帽层之间掺入碳原子，形成位于所述体层和所述盖帽层之间的含碳阻挡层。
优选地，步骤四中在所述栅极侧壁形成所述第一侧墙的步骤包括，现在所述栅极侧壁形成第一氧化层；之后在所述第一氧化层上形成第一氮化层。
优选地，步骤四形成所述第一侧墙后，在所述第一侧墙下方的所述阱中进行轻掺杂离子注入，形成PLDD区，之后再对所述PLDD区进行退火。
优选地，步骤五中在所述阱上的所述栅极两侧形成所述SiGe结构的沟槽的步骤包括：1、在所述阱上形成硬掩模层，并将其图形化；2、按照图形化的所述硬掩模层刻蚀所述阱，形成所述沟槽。
优选地，在所述第一侧墙上形成第二侧墙。
优选地，形成所述第二侧墙的步骤包括：先在所述第一侧墙的第一氮化层上形成第二氧化层，接着在所述第二氧化层上形成第二氮化层。
优选地，制备方法，其特征在于，该方法还包括步骤九、在所述阱上进行离子注入形成源漏极。
优选地，该方法还包括步骤十、依次形成金属前介质、通孔、金属插塞和金属层。
如上所述，本发明的嵌入式SiGe结构及其制备方法及其制备方法，具有以下有益效果：本发明通过优化SiGe结构的生长工艺，在体层和盖帽层生长层之间掺入碳原子，形成生成SiGeC层，可以有效的抑制硼原子向体层，以及沟道中扩散，减小器件的漏电流和抑制器件的短沟道效应。本发明可以很好兼容现有的器件的制作工艺，为解决PMOS漏电以及短沟道效应提供了可行性方法。
附图说明
图1显示为包含本发明的嵌入式SiGe结构的PMOS结构示意图；
图2显示为本发明的嵌入式SiGe结构示意图。
具体实施方式
以下通过特定的具体实例说明本发明的实施方式，本领域技术人员可由本说明书所揭露的内容轻易地了解本发明的其他优点与功效。本发明还可以通过另外不同的具体实施方式加以实施或应用，本说明书中的各项细节也可以基于不同观点与应用，在没有背离本发明的精神下进行各种修饰或改变。
请参阅图1和图2。需要说明的是，本实施例中所提供的图示仅以示意方式说明本发明的基本构想，遂图式中仅显示与本发明中有关的组件而非按照实际实施时的组件数目、形状及尺寸绘制，其实际实施时各组件的型态、数量及比例可为一种随意的改变，且其组件布局型态也可能更为复杂。
本发明提供一种嵌入式SiGe结构，如图1所示，图1显示为包含本发明的嵌入式SiGe结构的PMOS结构示意图。本发明的所述嵌入式SiGe结构在本实施例中包括：基底01；位于所述基底上的阱02，嵌入所述阱内的两个相互间隔的SiGe结构；本发明进一步地，所述SiGe结构的纵截面形状为六边形。
所述SiGe结构由位于底部的种子层(seed)07和位于所述种子层07上的体层(bulk)08构成；所述体层08上设有盖帽层(cap layer)10，所述体层08与所述盖帽层10之间设有含碳阻挡层09。
本发明进一步地，如图1所示，所述SiGe结构的纵截面(剖面)形状为六边形。所述SiGe结构的三维形状为金刚石结构的形状。本发明再进一步地，所述含碳阻挡层09为SiGeC层。
本发明的所述嵌入式SiGe结构还包括位于所述半导体基底01上、所述两个SiGe结构之间的栅极03。如图1所示，本发明进一步地，所述栅极与所述阱02之间还设有栅极绝缘层04。
本发明的所述栅极03为多晶硅(poly)，所述栅极03侧壁设有第一侧墙，所述第一侧墙上设有第二侧墙06。本实施例中，所述第一侧墙包含有第一氧化层051和第一氮化层05，并且所述第一氧化层051为二氧化硅，所述第一氮化层05为氮化硅，其中所述第一氧化层051依附于所述栅极03侧壁，所述第一氮化层05依附于所述第一氧化层051。本发明更进一步地，本实施例中的所述第二侧墙06包含第二氧化层和第二氮化层，如图2所示，图2显示为本发明的嵌入式SiGe结构示意图。其中所述第二氧化层061依附于所述第一氮化层05，所述第二氮化层062依附于所述第二氧化层061。
也就是说，图1中的所述阱上表面设有栅极绝缘层，所述栅极03与所述阱之间存在所述栅极绝缘层。同时，所述第一侧墙、第二侧墙与所述阱之间也存在所述栅极绝缘层。所述栅极、第一侧墙中的第一氧化层、第二氮化层、第二侧墙中的第二氧化层、第二氮化层的依附关系为：多数栅极被所述第一氧化层依附，所述第一氧化层被多数第一氮化层依附，所述第一氮化层被所述第二氧化层依附，所述第二氧化层被所述第二氮化层依附，因此，第一侧墙位于所述栅极和所述第二侧墙之间，所述第一侧墙中的第一氧化层位于所述栅极和所述第一氮化层之间；所述第二氧化层位于所述第一氮化层和所述第二氮化层之间。
本实施例中，所述第一氧化层的厚度为70埃，再进一步地，所述第一氮化层的厚度为80埃。
本发明还提供所述嵌入式SiGe结构的制备方法，该方法在本实施例中包括以下步骤(参阅图1形成的所述SiGe结构)：
步骤一、提供基底01，在所述基底上形成阱02；该步骤通过在所述基底01上进行离子注入形成所述阱02，并且形成阱02的过程分两步，包括：先在所述基底的较深处注入较浓的离子，之后在所述基底较浅处注入浓度较低的离子。
步骤二、在所述阱02上制作栅极绝缘层并在所述栅极绝缘层上淀积一层多晶硅；该步骤在所述阱02上依次淀积一层绝缘层作为后续栅极绝缘层，并在所述绝缘层上淀积一层多晶硅用于后续所述栅极。
步骤三、刻蚀所述多晶硅形成栅极；该步骤依次利用光刻和刻蚀，将所述多晶硅刻蚀形成所述栅极03。
步骤四、在所述栅极03侧壁形成第一侧墙；本发明进一步地，步骤四中在所述栅极侧壁形成所述第一侧墙的步骤包括，现在所述栅极侧壁形成第一氧化层051，所述氧化层为二氧化硅；之后在所述第一氧化层上形成第一氮化层05，所述第一氮化层为氮化硅。
本发明进一步地，步骤四中形成所述第一侧墙后，在所述第一侧墙下方的所述阱中进行轻掺杂离子注入，形成PLDD区，之后再对所述PLDD区进行退火处理。
参阅图2，步骤五、在所述阱的所述栅极两侧形成SiGe结构的沟槽；本发明进一步地，步骤五中在所述阱02的所述栅极两侧形成所述SiGe结构的沟槽的步骤包括：1、在所述阱上形成硬掩模层，并将其图形化；作用主要有：一是保护多晶硅poly，使poly免受后续SiGe结构沟槽trench的影响；二是用来定义SiGe结构与沟道的距离，防止SiGe结构中硼原子向沟道里扩散，恶化器件的短沟道效应和增加器件的漏电；2、按照图形化的所述硬掩模层刻蚀所述阱，形成所述沟槽。从图2可以看出，SiGe生长前沟槽的形状的钻石型，即∑形貌。
步骤六、在所述沟槽中淀积构成所述SiGe结构的种子层(seed)；接着在所述种子层上生长构成所述SiGe结构的体层(bulk)，在所述体层上形成盖帽层(cap layer)；
步骤七、在所述体层和所述盖帽层之间掺入碳原子，形成位于所述体层和所述盖帽层之间的含碳阻挡层09。所述含碳阻挡层09为SiGeC层。其主要实现是在SiGe生长过程中，bulk层生长完之后再形成一层还有碳元素的SiGeC阻挡层，用于阻止cap层中硼原子向bulk层沟道中扩散，减小器件的漏电流。
本发明进一步地，该方法还包括步骤八、在所述第一侧墙上形成依附于所述第一侧墙的第二侧墙。并且本实施例中，步骤八中形成所述第二侧墙的步骤包括：先在所述第一侧墙的第一氮化层上形成第二氧化层，接着在所述第二氧化层上形成第二氮化层。
该方法还包括步骤九、在所述阱上进行离子注入形成源漏极，即源漏极离子注入。
该方法还包括步骤十、依次形成金属前介质、通孔、金属插塞和金属层。
综上所述，本发明通过优化SiGe结构的生长工艺，在体层和盖帽层生长层之间掺入碳原子，形成生成SiGeC层，可以有效的抑制硼原子向体层，以及沟道中扩散，减小器件的漏电流和抑制器件的短沟道效应。本发明可以很好兼容现有的器件的制作工艺，为解决PMOS漏电以及短沟道效应提供了可行性方法。所以，本发明有效克服了现有技术中的种种缺点而具高度产业利用价值。
上述实施例仅例示性说明本发明的原理及其功效，而非用于限制本发明。任何熟悉此技术的人士皆可在不违背本发明的精神及范畴下，对上述实施例进行修饰或改变。因此，举凡所属技术领域中具有通常知识者在未脱离本发明所揭示的精神与技术思想下所完成的一切等效修饰或改变，仍应由本发明的权利要求所涵盖。
Claims (18)
1.一种嵌入式SiGe结构，其特征在于，至少包括：
基底；位于所述基底上的阱，嵌入所述阱内的两个相互间隔的SiGe结构；所述SiGe结构由位于底部的种子层和位于所述种子层上的体层构成；所述体层上设有盖帽层，所述体层与所述盖帽层之间设有含碳阻挡层。
2.根据权利要求1所述的嵌入式SiGe结构，其特征在于：所述SiGe结构的纵截面形状为六边形。
3.根据权利要求1所述的嵌入式SiGe结构，其特征在于：所述含碳阻挡层为SiGeC层。
4.根据权利要求1所述的嵌入式SiGe结构，其特征在于：还包括位于所述半导体基底上、所述两个SiGe结构之间的栅极。
5.根据权利要求4所述的嵌入式SiGe结构，其特征在于：所述栅极与所述阱之间还设有栅极绝缘层。
6.根据权利要求4所述的嵌入式SiGe结构，其特征在于：所述栅极为多晶硅，所述栅极侧壁设有第一侧墙，所述第一侧墙上设有第二侧墙。
7.根据权利要求6所述的嵌入式SiGe结构，其特征在于：所述第一侧墙包含有第一氧化层和第一氮化层，其中所述第一氧化层依附于所述栅极侧壁，所述第一氮化层依附于所述第一氧化层。
8.根据权利要求7所述的嵌入式SiGe结构，其特征在于：所述第二侧墙包含第二氧化层和第二氮化层，其中所述第二氧化层依附于所述第一氮化层，所述第二氮化层依附于所述第二氧化层。
9.根据权利要求8所述的嵌入式SiGe结构，其特征在于：所述第一氧化层的厚度为70埃。
10.根据权利要求9所述的嵌入式SiGe结构，其特征在于：所述第一氮化层的厚度为80埃。
11.根据权利要求1至10任意一项所述的嵌入式SiGe结构的制备方法，其特征在于，该方法至少包括以下步骤：
步骤一、提供基底，在所述基底上形成阱；
步骤二、在所述阱上制作栅极绝缘层并在所述栅极绝缘层上淀积一层多晶硅；
步骤三、刻蚀所述多晶硅形成栅极；
步骤四、在所述栅极侧壁形成第一侧墙；
步骤五、在所述阱的所述栅极两侧形成SiGe结构的沟槽；
步骤六、在所述沟槽中淀积构成所述SiGe结构的种子层；接着在所述种子层上生长构成所述SiGe结构的体层，在所述体层上形成盖帽层；
步骤七、在所述体层和所述盖帽层之间掺入碳原子，形成位于所述体层和所述盖帽层之间的含碳阻挡层。
12.根据权利要求11所述的嵌入式SiGe结构的制备方法，其特征在于：步骤四中在所述栅极侧壁形成所述第一侧墙的步骤包括，现在所述栅极侧壁形成第一氧化层；之后在所述第一氧化层上形成第一氮化层。
13.根据权利要求12所述的嵌入式SiGe结构的制备方法，其特征在于：步骤四形成所述第一侧墙后，在所述第一侧墙下方的所述阱中进行轻掺杂离子注入，形成PLDD区，之后再对所述PLDD区进行退火。
14.根据权利要求13所述的嵌入式SiGe结构的制备方法，其特征在于：步骤五中在所述阱上的所述栅极两侧形成所述SiGe结构的沟槽的步骤包括：1、在所述阱上形成硬掩模层，并将其图形化；2、按照图形化的所述硬掩模层刻蚀所述阱，形成所述沟槽。
15.根据权利要求14所述的嵌入式SiGe结构的制备方法，其特征在于，该方法还包括步骤八、在所述第一侧墙上形成第二侧墙。
16.根据权利要求15所述的嵌入式SiGe结构的制备方法，其特征在于：步骤八中形成所述第二侧墙的步骤包括：先在所述第一侧墙的第一氮化层上形成第二氧化层，接着在所述第二氧化层上形成第二氮化层。
17.根据权利要求16所述的嵌入式SiGe结构的制备方法，其特征在于，该方法还包括步骤九、在所述阱上进行离子注入形成源漏极。
18.根据权利要求17所述的嵌入式SiGe结构的制备方法，其特征在于，该方法还包括步骤十、依次形成金属前介质、通孔、金属插塞和金属层。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202010212644.2A CN111403483A (zh) | 2020-03-24 | 2020-03-24 | 一种嵌入式SiGe结构及其制备方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202010212644.2A CN111403483A (zh) | 2020-03-24 | 2020-03-24 | 一种嵌入式SiGe结构及其制备方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN111403483A true CN111403483A (zh) | 2020-07-10 |
Family
ID=71431171
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202010212644.2A Pending CN111403483A (zh) | 2020-03-24 | 2020-03-24 | 一种嵌入式SiGe结构及其制备方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN111403483A (zh) |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN104425267A (zh) * | 2013-08-27 | 2015-03-18 | 中芯国际集成电路制造(北京)有限公司 | 晶体管的形成方法 |
| CN104752212A (zh) * | 2013-12-30 | 2015-07-01 | 中芯国际集成电路制造(上海)有限公司 | 晶体管的形成方法 |
| CN105990141A (zh) * | 2015-02-02 | 2016-10-05 | 中芯国际集成电路制造(上海)有限公司 | 一种半导体器件及其制造方法、电子装置 |
| CN108666219A (zh) * | 2017-03-29 | 2018-10-16 | 中芯国际集成电路制造(上海)有限公司 | 半导体器件及其形成方法 |
-
2020
- 2020-03-24 CN CN202010212644.2A patent/CN111403483A/zh active Pending
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN104425267A (zh) * | 2013-08-27 | 2015-03-18 | 中芯国际集成电路制造(北京)有限公司 | 晶体管的形成方法 |
| CN104752212A (zh) * | 2013-12-30 | 2015-07-01 | 中芯国际集成电路制造(上海)有限公司 | 晶体管的形成方法 |
| CN105990141A (zh) * | 2015-02-02 | 2016-10-05 | 中芯国际集成电路制造(上海)有限公司 | 一种半导体器件及其制造方法、电子装置 |
| CN108666219A (zh) * | 2017-03-29 | 2018-10-16 | 中芯国际集成电路制造(上海)有限公司 | 半导体器件及其形成方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US9859404B2 (en) | FinFET structure and method for manufacturing thereof | |
| US10037924B2 (en) | Fin-FET device and fabrication method thereof | |
| US7655534B2 (en) | Method of forming fin transistor | |
| JP2005510088A (ja) | 多結晶シリコンソースコンタクト構造を有するトレンチ金属酸化膜半導体電界効果トランジスタデバイス | |
| US8847322B2 (en) | Dual polysilicon gate of a semiconductor device with a multi-plane channel | |
| CN101958283A (zh) | 获得交替排列的p型和n型半导体薄层结构的方法及结构 | |
| CN108538911B (zh) | 优化的l型隧穿场效应晶体管及其制备方法 | |
| TW202002163A (zh) | 製作積體電路結構的方法 | |
| CN104425520B (zh) | 半导体器件及形成方法 | |
| KR101129978B1 (ko) | 반도체 소자의 제조 방법 | |
| CN110176402A (zh) | 一种fdsoi pmos浅掺杂离子注入方法 | |
| CN111403483A (zh) | 一种嵌入式SiGe结构及其制备方法 | |
| CN113394087B (zh) | 后栅工艺中伪栅平坦化方法 | |
| CN113299753A (zh) | 屏蔽栅沟槽场效应晶体管结构及其制备方法 | |
| CN111244154A (zh) | Pmos器件及其制造方法 | |
| CN112951765A (zh) | 半导体结构及其形成方法 | |
| KR100419024B1 (ko) | 트랜지스터의 제조 방법 | |
| KR100645839B1 (ko) | 반도체 소자 및 그 제조 방법 | |
| CN113571418B (zh) | 一种FinFET的超级阱形成方法 | |
| CN103165453A (zh) | 高介电金属栅mos及其制造方法 | |
| CN108493240B (zh) | 具有轻掺杂漏结构的z型异质结隧穿场效应晶体管及其制备方法 | |
| CN110767741B (zh) | Nmos管及其制造方法 | |
| TWI506705B (zh) | 半導體裝置及其製造方法 | |
| KR20090044550A (ko) | 반도체 소자 형성 방법 | |
| KR20080029266A (ko) | 반도체 소자의 제조방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination |