CN111383553A - 显示装置 - Google Patents

Abstract

公开了一种显示装置。该显示装置包括：第一基板，该第一基板包括显示区域以及包围该显示区域的第一非显示区域、第二非显示区域、第三非显示区域和第四非显示区域，显示区域包括连接到多条选通线的像素；第一选通驱动电路，该第一选通驱动电路被设置在所述第二非显示区域中，以驱动多条选通线当中的第一选通线组；第二选通驱动电路，该第二选通驱动电路被设置在第三非显示区域中，以驱动多条选通线当中的第二选通线组；以及第三选通驱动电路，该第三选通驱动电路被设置在第四非显示区域中，以驱动第一选通线组和第二选通线组。

Description

显示装置

技术领域

本公开涉及显示装置。

背景技术

除了电视(TV)和监视器的显示装置之外，显示装置还被广泛用作笔记本计算机、平板计算机、智能电话、便携式显示装置和便携式信息设备的显示屏。显示装置的示例包括液晶显示(LCD)装置和发光显示装置。由于发光显示装置通过使用自发光器件来显示图像，所以发光显示装置具有快的响应时间、低的功耗和良好的视角，并因此作为下一代显示装置引起了很大关注。

显示装置可以各自包括向多条选通线提供选通脉冲的选通驱动器，并且通过使用移位寄存器，选通驱动器可以依次移位施加到多条选通线的选通脉冲。此外，由于移位寄存器和像素阵列被设置在显示面板的基板上，因此显示装置可以各自具有面板内选通(GIP)结构。

在相关技术的显示装置中，由于移位寄存器被设置在基板的左边框区域和右边框区域中的每一个中，因此可以通过双馈送方法或隔行扫描(interlacing)方法来提供选通脉冲。在这种情况下，双馈送方法具有移位寄存器的设计区域增加以增加左边框区域和右边框区域的问题，而当将隔行扫描方法应用于大显示面板时，隔行扫描方法具有选通脉冲的延迟随着距输入选通脉冲的输入端子的距离增加而增加的问题。

发明内容

因此，本公开旨在提供一种显示装置，该显示装置基本上消除了由于相关技术的限制和缺点而导致的一个或更多个问题。

本公开的一方面旨在提供一种显示装置，其中选通驱动电路被设置在除了焊盘部之外的三侧中的每一个中所设置的非显示区域中，因此，减小了左边框区域和右边框区域并且防止了选通脉冲的延迟，从而容易实现高速驱动。

本公开的另一方面旨在提供一种显示装置，其中选通驱动电路被分开地设置在除了其中设置有焊盘部的第一非显示区域之外的第二非显示区域至第四非显示区域中的每一个中，因此减小了第二非显示区域和第三非显示区域中的每一个的面积并且防止了在显示区域中发生选通脉冲之间的输出差异。

本公开的其他优点和特征将部分地在下面的描述中阐述，并且部分地对于本领域普通技术人员在查阅以下内容时将变得显而易见，或者可以从本公开的实践中获知。本公开的目的和其他优点可以通过书面的说明书及其权利要求以及附图中具体指出的结构来实现和获得。

为了实现这些和其他优点并且根据本公开的目的，如本文所实施并广泛描述的，提供了一种显示装置，该显示装置包括：基板，该基板包括显示区域以及包围该显示区域的第一非显示区域、第二非显示区域、第三非显示区域和第四非显示区域，所述显示区域包括连接到多条选通线的像素；第一选通驱动电路，该第一选通驱动电路被设置在所述第二非显示区域中，以驱动所述多条选通线当中的第一选通线组；第二选通驱动电路，该第二选通驱动电路被设置在所述第三非显示区域中，以驱动所述多条选通线当中的第二选通线组；以及第三选通驱动电路，该第三选通驱动电路被设置在所述第四非显示区域中，以驱动所述第一选通线组和所述第二选通线组。

其他实施方式的细节包括在详细描述和附图中。

应理解，本公开的前述一般描述和以下详细描述都是示例性和解释性的，并且旨在提供对所要求保护的本公开的进一步说明。

附图说明

附图被包括进来以提供本公开的进一步理解，并且被并入本说明书并构成本说明书的一部分，附图例示了本公开的实施方式，并且与本说明书一起用来解释本公开的原理。在附图中：

图1是例示根据本公开的实施方式的显示装置的平面图；

图2是例示根据实施方式的显示装置中的多个级与多条选通线的连接关系的图；

图3是例示图2所示的显示装置中的第一选通驱动电路的图；

图4是例示图2所示的显示装置中的第二选通驱动电路的图；

图5是例示图2所示的显示装置中的第三选通驱动电路的图；

图6是例示图2所示的显示装置中的选通起始信号、选通移位时钟和公共选通信号的波形图；

图7是例示图3中所示的第一级的内部配置的电路图；

图8是用于描述减小图2所示的显示装置中的边框面积的效果的图；

图9是用于描述减小图2所示的显示装置中的选通脉冲的延迟的效果的图；

图10是例示根据另一实施方式的显示装置中的多个级与多条选通线的连接关系的图；

图11是例示图10所示的显示装置中的第一选通驱动电路的图；

图12是例示图10所示的显示装置中的第二选通驱动电路的图；

图13是例示图10所示的显示装置中的第三选通驱动电路的图；以及

图14是用于描述减小图10所示的显示装置中的边框面积的效果的图。

具体实施方式

现在将详细地参考本发明的示例性实施方式，在附图中例示了本发明的示例性实施方式的示例。在任何可能的情况下，在整个附图中将使用相同的附图标记指代相同或相似的部件。

通过参照附图而描述的以下实施方式将阐明本公开的优点和特征及其实现方法。然而，本公开可以按照不同的形式来实施，并且不应当被解释为限制于本文中阐述的实施方式。相反，提供这些实施方式，使得本公开将是彻底和完整的，并且将本公开的范围充分地传达给本领域技术人员。另外，仅由权利要求的范围来限定本公开。

在附图中公开的、用于描述本公开的实施方式的形状、尺寸、比例、角度和数目仅是示例，并且因此，本公开不限于例示的细节。相似的附图标记自始至终指代相似的元件。在以下描述中，当相关的已知的功能或者配置的详细描述被确定为不必要地使本公开的要点模糊不清时，将省略其详细描述。在本说明书中描述的“包括”、“具有”和“包含”被使用的情况下，除非使用了“仅

”，否则还可以添加另一部件。除非相反地提到，否则单数形式的术语可以包括复数形式。

在解释元件时，尽管没有明确的描述，但元件被解释为包括误差范围。

在描述位置关系时，例如，当两个部件之间的位置关系被描述为“在

上”、“在

上方”、“在

下方”和“在

旁边”时，除非使用“正好”或“直接”，否则一个或更多个其他部件可以被设置在这两部件之间。

在描述时间关系时，例如，当时间次序被描述为“在

之后”、“继

之后”、“接下来”和“在

之前”时，除非使用“正好”或“直接”，否则可以包括不连续的情况。

应当理解，尽管本文中可以使用术语“第一”、“第二”等来描述各种元件，但是这些元件不应受这些术语的限制。这些术语仅用于将一个元件与另一个元件区分开。例如，在不脱离本公开的范围的情况下，第一元件可以被称为第二元件，并且类似地，第二元件可以被称为第一元件。

在描述本公开的元件时，可以使用术语“第一”、“第二”等。这些术语仅用于将一个元件与另一个元件区分开，并且相应元件的本质、顺序、次序或数目不应受术语限制。应当理解，当一元件或层被描述为“连接”、“联接”或“附接”到另一元件或层时，该元件或层可以直接连接或附接到另一元件或层，但是其它元件或层可以被“设置”在元件或层之间，或者元件或层可以通过其它元件或层彼此“连接”、“联接”或“附接”。

本公开的各个实施方式的特征可以部分地或整体地彼此结合或组合，并且可以彼此进行各种形式的相互操作并且技术上被驱动，如本领域技术人员可以充分理解的。本公开的实施方式可以彼此独立地执行，或者可以以相互依赖的关系一起执行。

在下文中，将把发光显示装置作为示例来参照附图详细地描述根据本公开的显示装置的实施方式，但本公开不限于此。在将附图标记添加到每个附图中的元件时，尽管在其他附图中示出了相同的元件，但是相似的附图标记可以指代相似的元件。

图1是例示根据本公开的实施方式的显示装置10的平面图，图2是例示根据实施方式的显示装置中的多个级与多条选通线之间的连接关系的图。

参照图1和图2，显示装置10可以包括显示面板100、显示驱动器200和选通驱动器300。

显示面板100可以包括显示区域AA和非显示区域NA。显示面板100可以是液晶显示面板或有机发光显示面板，但不限于此，并且可以是各种面板。

当显示面板100是液晶显示面板时，用于实现颜色的滤色器可以被设置在上基板中，并且液晶可以被设置在上基板和包括薄膜晶体管(TFT)的TFT基板之间。

然而，滤色器可以被设置在覆盖TFT的平整层中。例如，TFT可以被设置在TFT基板中，平整层可以被设置在TFT上以便去除TFT的台阶差异，像素电极可以被设置在平整层上，并且液晶层可以被设置在平整层和像素电极上。在这种情况下，平整层可以被配置有至少两层，并且这至少两层中的一层可以用作滤色器。例如，滤色器可以设置在TFT上，并且平整层可以设置在滤色器上。在另一示例中，滤色器可以设置在TFTF上方，并且绝缘层插置于期间。在这种情况下，由于在上基板中没有设置滤色器，因此可以简化制造上基板的工艺和上基板的结构。在另一示例中，TFT可以设置在显示区域上并且可以包括栅极、有源层、源极和漏极。TFT的有源层可以包括氧化物半导体层、非晶硅半导体层和多晶硅半导体层中的一者。

显示区域AA可以是显示图像的区域，并且可以限定在每个基板的中间部分中。这里，显示区域AA可以对应于像素阵列层的有源区域。例如，显示区域AA可以包括多个像素(未示出)，这多个像素被分别设置在由多条数据线DL和多条选通线GL的交叉限定的多个像素区域中。这里，多个像素中的每个像素可以被限定为发光的最小单位区域。

显示区域AA可以包括第一显示区域AA1和第二显示区域AA2。

第一显示区域AA1可以对应于显示区域AA的左侧区域，并且可以与第一选通驱动电路310相邻。例如，第一显示区域AA1的一端(例如，左端)可以面向第一选通驱动电路310，并且第一显示区域AA1的与该一端垂直的另一端(例如，下端)可以面向第三选通驱动电路330的偶数级ST2至ST(2n)(其中，n是等于或大于4的自然数)。因此，奇数选通线GL1至GL(2n-1)中的每一条(其中，n是等于或大于4的自然数)的设置在第一显示区域AA1中的一端可以连接到第一选通驱动电路310并且可以接收选通脉冲，设置在第一显示区域AA1中的偶数选通线GL2至GL(2n)(其中，n是等于或大于4的自然数)可以通过第二连接线CL2连接到第三选通驱动电路330的偶数级ST2至ST(2n)并且可以接收选通脉冲。

连接线和选通线可以被设置在不同的层上，其间具有绝缘层。在这种情况下，每条连接线和与其对应的一条选通线可以通过接触孔彼此电连接。

当显示面板100是液晶显示面板时，连接线可以通过与每个像素中所包括的TFT和像素电极中所包括的金属中的一者相同的工序被设置在TFT基板中。

然而，当显示面板100是液晶显示面板时，连接线也可以被设置在TFT基板中并且可以被绝缘层覆盖，并且TFT可以被设置在绝缘层上。也就是说，连接线可以被设置在TFT下方，以便与TFT绝缘。在这种情况下，由于在连接线和TFT中不发生寄生电容，所以可以提高TFT的驱动效率，并且每个TFT的负载可以减小。在另一示例中，连接线可以设置在平整层和滤色器中的一者上。

第二显示区域AA2可以对应于显示区域AA的右侧区域，并且可以与第二选通驱动电路320相邻。例如，第二显示区域AA2的一端(例如，右端)可以面向第二选通驱动电路320，并且第二显示区域AA2的与该一端垂直的另一端(例如，下端)可以面向第三选通驱动电路330的奇数级ST1至ST(2n-1)(其中，n是等于或大于4的自然数)。因此，偶数选通线GL2至GL(2n)中的每一条的设置在第二显示区域AA2中的一端可以连接到第二选通驱动电路320并且可以接收选通脉冲，设置在第二显示区域AA2中的奇数选通线GL1至GL(2n-1)可以通过第一连接线CL1连接到第三选通驱动电路330的奇数级ST1至ST(2n-1)并且可以接收选通脉冲。

非显示区域NA可以是不显示图像的区域，并且可以限定在每个基板的包围显示区域AA的边缘部分中。此外，非显示区域NA可以包括面向显示区域AA的上端、左端、右端和下端的第一非显示区域NA1至第四非显示区域NA4。

第一非显示区域NA1可以被设置在显示区域AA的上端并且可以连接到显示驱动器200，而且另外可以包括电连接到显示驱动器200的焊盘部(未示出)。例如，第一非显示区域NA1的焊盘部可以连接到显示驱动器200的多个电路膜210。

第二非显示区域NA2可以被设置在显示区域AA的左端并且可以容纳第一选通驱动电路310。详细地，第二非显示区域NA2可以容纳第一选通驱动电路310的奇数级ST1至ST(2n-1)。这里，奇数级ST1至ST(2n-1)可以对应于多个级中的奇数级ST1至ST(2n-1)。此外，第二非显示区域NA2可以容纳第一选通线组或者奇数选通线GL1至GL(2n-1)中的每一条的连接到第一选通驱动电路310的奇数级ST1至ST(2n-1)的一端。此外，第二非显示区域NA2可以容纳从显示驱动器200延伸并且各自连接到第一选通驱动电路310的公共信号线CGS和奇数时钟线CLK_ODD。

第三非显示区域NA3可以被设置在显示区域AA的右端，并且可以容纳第二选通驱动电路320。详细地，第三非显示区域NA3可以容纳第二选通驱动电路320的偶数级ST2至ST(2n)。这里，偶数级ST2至ST(2n)可以对应于多个级中的偶数级ST2至ST(2n)。此外，第三非显示区域NA3可以容纳第二选通线组或偶数选通线GL2至GL(2n)中的每一条的连接到第二选通驱动电路320的偶数级ST2至ST(2n)的一端。此外，第三非显示区域NA3可以容纳从显示驱动器200延伸并且各自连接到第二选通驱动电路320的公共信号线CGS和偶数时钟线CLK_EVEN。

第四非显示区域NA4可以被设置在显示区域AA的下端，并且可以容纳第三选通驱动电路330。详细地，第四非显示区域NA4可以容纳第三选通驱动电路330的奇数级ST1至(2n-1)和偶数级ST2至ST(2n)。此外，第四非显示区域NA4可以容纳连接到奇数选通线GL1至GL(2n-1)的第一连接线CL1的一端和连接到偶数选通线GL2至GL(2n)的第二连接线CL2的一端。此外，第四非显示区域NA4可以容纳从第二非显示区域NA2或第三非显示区域NA3延伸并且各自连接到第三选通驱动电路330的公共信号线CGS、奇数时钟线CLK_ODD和偶数时钟线CLK_EVEN。

显示面板100还可以包括多条选通线、多条数据线DL以及第一连接线CL1和第二连接线CL2。第一连接线CL1和第二连接线CL2中的每一者的长度可以从第三选通驱动电路在TFT基板中的中间部分到边缘部分逐渐减小。

多条选通线GL可以在第一方向上长延伸，并且可以在与第一方向交叉的第二方向上彼此间隔开。详细地，多条选通线GL可以包括第一选通线组GL1至GL(2n-1)和第二选通线组GL2至GL(2n)。这里，第一选通线组可以包括多条选通线GL中的作为奇数编号的选通线的奇数选通线GL1至GL(2n-1)，并且第二选通线组可以包括多条选通线GL中的作为偶数编号的选通线的偶数选通线GL2至GL(2n)。多条选通线GL可以从选通驱动器300接收选通脉冲，并且可以依次驱动多个像素。

根据一实施方式，奇数选通线GL1至GL(2n-1)中的每一条的一端可以直接连接到第一选通驱动电路310并且可以接收选通脉冲，奇数选通线GL1至GL(2n-1)可以在第二显示区域AA2中连接到第一连接线CL1，并且可以从第三选通驱动电路330的奇数级ST1至ST(2n-1)接收选通脉冲。

根据一实施方式，偶数选通线GL2至GL(2n)中的每一条的一端可以直接连接到第二选通驱动电路320并且可以接收选通脉冲，偶数选通线GL2至GL(2n)可以在第一显示区域AA1中连接到第二连接线CL2，并且可以从第三选通驱动电路330的偶数级ST2至ST(2n)接收选通脉冲。

多条数据线DL可以在第二方向上长延伸并且可以在第一方向上彼此间隔开。多条数据线DL中的每一条可以从显示驱动器200接收数据电压，以控制包括在多个像素的对应像素中的发光器件的亮度。

第一连接线CL1可以被设置为多条，并且多条第一连接线CL1可以在第二方向上长延伸而可以在第一方向上彼此间隔开。多条第一连接线CL1可以直接连接到第三选通驱动电路330的奇数级ST1至ST(2n-1)，并且可以延伸到第二显示区域AA2。因此，第一连接线CL1可以将第二显示区域AA2的奇数选通线GL1至GL(2n-1)的点连接到第三选通驱动电路330的奇数级ST1至ST(2n-1)。

第二连接线CL2可以设置为多条，并且多条第二连接线CL2可以在第二方向上长延伸而可以在第一方向上彼此间隔开。多条第二连接线CL2可以直接连接到第三选通驱动电路330的偶数级ST2至ST(2n)并且可以延伸到第一显示区域AA1。因此，第二连接线CL2可以将第一显示区域AA1的偶数选通线GL2至GL(2n)的点连接到第三选通驱动电路330的偶数级ST2至ST(2n)。

多个像素中的每个像素可以被设置在由各自被设置在显示区域AA中的对应选通线GL和对应数据线DL限定的对应像素区域中。根据一实施方式，多个像素中的每个像素可以包括像素电路，该像素电路包括驱动晶体管和连接到像素电路的发光器件。

显示驱动器200可以连接到设置在显示面板100的非显示区域NA中的焊盘部，并且可以在每个像素上显示与从显示驱动系统提供的视频数据对应的图像。根据一实施方式，显示驱动器200可以包括多个电路膜210、多个数据驱动集成电路(IC)220、印刷电路板(PCB)230和定时控制器240。

设置在多个电路膜210中的每一个的一侧中的输入端子可以通过膜附接处理附接在PCB 230上，并且设置在多个电路膜210中的每一个的另一侧中的输出端子可以通过膜附接处理附接在焊盘部上。根据一实施方式，多个电路膜210中的每一个可以被实现为柔性电路膜以便减小显示装置10的边框面积，并且可以弯曲。例如，多个电路膜210可以各自被配置为载带封装(TCP)或膜上芯片(或膜板上芯片)(COF)。

多个数据驱动IC 220中的每一个可以分开地安装在多个电路膜210的相应电路膜上。多个数据驱动IC 220中的每一个可以接收各自从定时控制器240提供的数据控制信号和像素数据，根据数据控制信号将像素数据转换为基于像素的模拟数据信号，并且将模拟数据信号提供给相应的数据线。

PCB 230可以支持定时控制器240并且可以在显示驱动器200的元件之间传送信号和电力。PCB 230可以将各自从定时控制器240提供的信号和驱动电力提供给数据驱动IC220和多个扫描驱动电路单元，以便在每个像素上显示图像。为此，可以在PCB 230上设置信号传送线和各种电力线。例如，基于电路膜210的数目，PCB 230可以被设置为一个或更多个。

定时控制器240可以安装在PCB 230上，并且可以通过设置在PCB 230上的用户连接器接收各自从显示驱动系统提供的视频数据和定时同步信号。定时控制器240可以基于定时同步信号将视频数据对准以生成与像素布置结构匹配的像素数据，并且可以将生成的像素数据提供给对应的数据驱动IC 220。此外，定时控制器240可以基于定时同步信号生成数据控制信号和选通控制信号，通过使用数据控制信号来控制多个数据驱动IC 220中的每一个的驱动定时，并且通过使用选通控制信号来控制选通驱动器300的驱动定时。这里，选通控制信号可以通过第一非显示区域NA1和多个电路膜210中的第一个电路膜和/或最后一个电路膜提供给选通驱动器300。然而，尽管图1和图2示出了显示驱动器200的详细结构和构造，但要注意的是，本公开的实施方式不限于此，并且显示驱动器的各种其它结构和构造也可以应用于本公开的显示装置。

选通驱动器300可以连接到设置在显示面板100中的多条选通线GL。详细地，选通驱动器300可以基于从定时控制器240提供的选通控制信号以预定次序生成选通脉冲，并且可以将选通脉冲提供给相应的选通线GL。根据一实施方式，选通驱动器300可以包括第一选通驱动电路310至第三选通驱动电路330。

第一选通驱动电路310可以包括分别与奇数选通线GL1至GL(2n-1)对应的奇数级ST1至ST(2n-1)。详细地，第一选通驱动电路310可以通过制造TFT的工序集成到显示面板100的左边缘(或第二非显示区域NA2)中，并且可以连接到奇数选通线GL1到GL(2n-1)。根据一实施方式，第一选通驱动电路310可以包括奇数级ST1至ST(2n-1)，奇数级ST1至ST(2n-1)被设置在第二非显示区域NA2中并且分别向奇数选通线GL1至GL(2n-1)提供选通脉冲。

第二选通驱动电路320可以包括分别与偶数选通线GL2至GL(2n)对应的偶数级ST2至ST(2n)。详细地，第二选通驱动电路320可以通过制造TFT的工序集成到显示面板100的右边缘(或第三非显示区域NA3)中，并且可以连接到偶数选通线GL2至GL(2n)。根据一实施方式，第二选通驱动电路320可以包括偶数级ST2至ST(2n)，偶数级ST2至ST(2n)被设置在第三非显示区域NA3中并且分别向偶数选通线GL2至GL(2n)提供选通脉冲。

第三选通驱动电路330可以包括分别与奇数选通线GL1至GL(2n-1)对应的奇数级ST1至ST(2n-1)和分别与偶数选通线GL2至GL(2n)对应的偶数级ST2至ST(2n)。详细地，第三选通驱动电路330可以通过制造TFT的工序集成到显示面板100的下边缘(或第四非显示区域NA4)中，并且可以连接到多条第一连接线CL1和多条第二连接线CL2。例如，第三选通驱动电路330的奇数级ST1至ST(2n-1)可以分别通过第一连接线CL1连接到奇数选通线GL1至GL(2n-1)，第三选通驱动电路330的偶数级ST2至ST(2n)可以分别通过第二连接线CL2连接到偶数选通线GL2至GL(2n)。

图3是例示图2所示的显示装置中的第一选通驱动电路的图。

参照图3，第一选通驱动电路310可以包括向奇数选通线GL1至GL(2n-1)提供选通脉冲的奇数级ST1至ST(2n-1)。也就是说，第一选通驱动电路310可以包括与奇数选通线GL1至GL(2n-1)的总数对应的奇数级ST1至ST(2n-1)。详细地，第一选通驱动电路310可以通过穿过第二非显示区域NA2的公共信号线CGS被提供以第一驱动电压VDD和第二驱动电压VSS，并且可以通过奇数时钟线CLK_ODD接收奇数时钟信号。这里，奇数时钟信号可以对应于第一选通时钟CLK1、第三选通时钟CLK3、第五选通时钟CLK5和第七选通时钟CLK7。此外，第一选通时钟CLK1、第三选通时钟CLK3、第五选通时钟CLK5和第七选通时钟CLK7中的每一个可以具有依次移位的相位。在这种情况下，奇数时钟线CLK_ODD可以将第一选通时钟CLK1传送到第2k-7级ST(2k-7)(其中k是等于或小于n的、4的倍数)，将第三选通时钟CLK3传送到第2k-5级ST(2k-5)，将第五选通时钟CLK5传送到第2k-3级ST(2k-3)，并且将第七选通时钟CLK7传送到第2k-1级ST(2k-1)。

第一级ST1和第三级ST3可以分别通过第一选通起始信号Vst1和第三选通起始信号Vst3被使能，并且可以分别接收第一选通时钟CLK1和第三选通时钟CLK3，以分别将选通脉冲Gout1和Gout3提供给第一选通线GL1和第三选通线GL3。此外，第一级ST1和第三级ST3可以分别通过第五级ST5和第七级ST7的输出信号(或选通脉冲)Gout5和Gout7复位。

以此方式，奇数级ST1至ST(2n-1)的第五级ST5至第2n-5级ST(2n-5)可以通过往前的第四级的输出信号被使能，并且可以分别接收选通时钟CLK1、CLK3、CLK5和CLK7中的对应选通时钟，以将选通脉冲Gout5和Gout(2n-5)提供给奇数选通线GL5至GL(2n-5)。此外，第五级ST5至第2n-5级ST(2n-5)可以通过往后的第四级的输出信号复位。

此外，第2n-3级ST(2n-3)和第2n-1级ST(2n-1)可以通过往前的第四级的输出信号被使能，并且可以分别接收与其对应的选通时钟CLK5和CLK7，以分别向第2n-3选通线GL(2n-3)和第2n-1选通线GL(2n-1)提供选通脉冲Gout(2n-3)和Gout(2n-1)。此外，第2n-3级ST(2n-3)和第2n-1级ST(2n-1)可以通过第一复位时钟和第三复位时钟(未示出)复位。

以这种方式，第一级ST1至第2n-5级ST(2n-5)的输出信号Gout1至Gout(2n-5)中的每一个可以被提供作为往后的第四级的选通起始信号，并且第五级ST5至第2n-1级ST(2n-1)的输出信号Gout5至Gout(2n-1)中的每一个可以被提供作为往前的第四级的复位时钟。

图4是例示图2所示的显示装置中的第二选通驱动电路的图。

参照图4，第二选通驱动电路320可以包括偶数级ST2至ST(2n)，偶数级ST2至ST(2n)向偶数选通线GL2至GL(2n)提供选通脉冲。也就是说，第二选通驱动电路320可以包括与偶数选通线GL2至GL(2n)的总数对应的偶数级ST2至ST(2n)。详细地，第二选通驱动电路320可以通过穿过第三非显示区域NA3的公共信号线CGS被提供以第一驱动电压VDD和第二驱动电压VSS，并且可以通过偶数时钟线CLK_EVEN接收偶数时钟信号。这里，偶数时钟信号可以对应于第二选通时钟CLK2、第四选通时钟CLK4、第六选通时钟CLK6和第八选通时钟CLK8。此外，第二选通时钟CLK2、第四选通时钟CLK4、第六选通时钟CLK6和第八选通时钟CLK8中的每一个可以具有依次移位的相位。在这种情况下，偶数时钟线CLK_EVEN可以将第二选通时钟CLK2传送到第2k-6级ST(2k-6)(其中k是等于或小于n的、4的倍数)，将第四选通时钟CLK4传送到第2k-4级ST(2k-4)，将第六选通时钟CLK6传送到第2k-2级ST(2k-2)，并且将第八选通时钟CLK8传送到第2k级ST(2k)。

第二级ST2和第四级ST4可以分别通过第二选通起始信号Vst2和第四选通起始信号Vst4被使能，并且可以分别接收第二选通时钟CLK2和第四选通时钟CLK4，以分别向第二选通线GL2和第四选通线GL4提供选通脉冲Gout2和Gout4。此外，第二级ST2和第四级ST4可以分别通过第六级ST6和第八级ST8的输出信号(或选通脉冲)Gout6和Gout8复位。

以此方式，奇数级ST1至ST(2n-1)的第六级ST6至第2n-4级ST(2n-4)可以通过往前的第四级的输出信号被使能，并且可以分别接收选通时钟CLK2、CLK4、CLK6和CLK8中的对应选通时钟，以将选通脉冲Gout6和Gout(2n-4)提供给奇数选通线GL6至GL(2n-4)。此外，第六级ST6至第2n-4级ST(2n-4)可以通过往后的第四级的输出信号复位。

此外，第2n-2级ST(2n-2)和第2n级ST(2n)可以通过往前的第四级的输出信号被使能，并且可以分别接收与其对应的选通时钟CLK6和CLK8，以分别将选通脉冲Gout(2n-2)和Gout(2n)提供到第2n-2选通线GL(2n-2)和第2n选通线GL(2n)。此外，第2n-2级ST(2n-2)和第2n级ST(2n)可以通过第二复位时钟和第四复位时钟(未示出)复位。

以这种方式，第二级ST2至第2n-4级ST(2n-4)的输出信号Gout2至Gout(2n-4)中的每一个可以被提供作为往后的第四级的选通起始信号，并且第六级ST6至第2n级ST(2n)的输出信号Gout6至Gout(2n)中的每一个可以被提供作为往前的第四级的复位时钟。

图5是例示图2所示的显示装置中的第三选通驱动电路的图。

参照图5，第三选通驱动电路330可以包括通过第一连接线CL1向奇数选通线GL1至GL(2n-1)提供选通脉冲的奇数级ST1至ST(2n-1)，并且可以包括通过第二连接线CL2向偶数选通线GL2至GL(2n)提供选通脉冲的偶数级ST2至ST(2n)。

也就是说，第三选通驱动电路330可以包括与奇数选通线GL1至GL(2n-1)的总数对应的奇数级ST1至ST(2n-1)和与偶数选通线GL2至GL(2n)的总数对应的偶数级ST2至ST(2n)。详细地，第三选通驱动电路330可以通过穿过第四非显示区域NA4的公共信号线CGS接收第一驱动电压VDD和第二驱动电压VSS，通过奇数时钟线CLK_ODD接收第一选通时钟CLK1、第三选通时钟CLK3、第五选通时钟CLK5和第七选通时钟CLK7，并且通过偶数时钟线CLK_EVEN接收第二选通时钟CLK2、第四选通时钟CLK4、第六选通时钟CLK6和第八选通时钟CLK8。这里，第一选通时钟CLK1至第八选通时钟CLK8中的每一个可以具有依次移位的相位。在这种情况下，奇数时钟线CLK_ODD可以将第一选通时钟CLK1、第三选通时钟CLK3、第五选通时钟CLK5和第七选通时钟CLK7传送到奇数级ST1至ST(2n-1)，偶数时钟线CLK_EVEN可以将第二选通时钟CLK2、第四选通时钟CLK4、第六选通时钟CLK6和第八选通时钟CLK8传送到偶数级ST2至ST(2n)。

第三选通驱动电路330的奇数级ST1至ST(2n-1)可以在与第一选通驱动电路310的奇数级ST1至ST(2n-1)相同的定时生成相同的输出信号Gout1至Gout(2n-1)。

根据一实施方式，第三选通驱动电路330的奇数级ST1至ST(2n-1)可以通过第一连接线CL1连接到第二显示区域AA2的奇数选通线GL1至GL(2n-1)的点。因此，第三选通驱动电路330的奇数级ST1至ST(2n-1)可以通过第一连接线CL1将输出信号Gout1至Gout(2n-1)提供到第二显示区域AA2的奇数选通线GL1至GL(2n-1)。

第三选通驱动电路330的偶数级ST2至ST(2n)可以在与第二选通驱动电路320的偶数级ST2至ST(2n)相同的定时生成相同的输出信号Gout2至Gout(2n)。

根据一实施方式，第三选通驱动电路330的偶数级ST2至ST(2n)可以通过第二连接线CL2连接到第一显示区域AA1的偶数选通线GL2至GL(2n)的点。。因此，第三选通驱动电路330的偶数级ST2至ST(2n)可以通过第二连接线CL2向第一显示区域AA1的偶数选通线GL2至GL(2n)提供输出信号Gout2至Gout(2n)。

图6是例示图2所示的显示装置中的选通起始信号、选通移位时钟和公共选通信号的波形图。图7是例示图3中所示的第一级的内部配置的电路图。

参照图6和图7，第一级ST1可以包括第一TFT T1、第三TFT T3、第三十一TFT T31、第四TFT T4、第五十一TFT T51、第五十二TFT T52、第六TFT T6、第七TFT T7和增压电容器(boot capacitor)CB。

第一TFT T1可以包括接收第一选通起始信号Vst1的栅极端子，接收第一选通起始信号Vst1的第一端子以及连接到第一节点Q的第二端子。也就是说，第一TFT T1可以基于第一选通起始信号Vst1而导通，并且可以将第一选通起始信号Vst1提供给第一节点Q。这里，第一节点Q可以连接到第六TFT T6的栅极端子，并且第一级ST1可以基于第一节点Q的电压向第一选通线GL1提供输出信号(或选通脉冲)Gout1。此外，输出信号Gout1可以被提供作为往后的第四级的选通起始信号。

根据一实施方式，第二级ST2至第四级ST4的第一TFT T1可以分别基于第二选通起始信号Vst2至第四选通起始信号Vst4而导通，并且第二级ST2至第四级ST4可以分别将第二选通起始信号Vst2至第四选通起始信号Vst4提供到第一节点Q。另外，第i级STi(其中，i是从5到2n的自然数)的第一TFT T1可以基于往前的第四级(即，级ST(i-4))的输出信号Gout(i-4)而导通，并且可以将往前的第四级的输出信号Gout(i-4)提供给第一节点Q。

第三TFT T3可以包括连接到第二节点QB的栅极端子、连接到第一节点Q的第一端子以及接收第二驱动电压VSS的第二端子。也就是说，第三TFT T3可以基于第二节点QB的电压而导通，并且可以将第一节点Q的电压放电到第二驱动电压VSS。这里，第二节点QB的电压可以是与第一节点Q的电压相反的电压。例如，当第一节点Q的电压具有高电平时，第二节点Q的电压可以具有低电平，并且反之亦然。

第三十一TFT T31可以包括：栅极端子，其接收第五级ST5的输出信号Gout5或往后的第四级的输出信号；第一端子，其连接到第一节点Q；以及第二端子，其接收第二驱动电压VSS。也就是说，第三十一TFT T31可以基于第五级ST5的输出信号Gout5而导通，并且可以将第一节点Q的电压放电到第二驱动电压VSS。

根据一实施方式，第j级STj(其中，j是从1到2n-4的自然数)的第三十一TFT T31可以基于往后的第四级(即，级ST(j+4))的输出信号Gout(j+4)而导通，并且可以将第一节点Q的电压放电到第二驱动电压VSS。此外，第2n-3级ST(2n-3)至第2n级ST2n中的每一个的第三十一TFT T31可以通过第一复位时钟至第四复位时钟而导通，并且可以将第一节点Q的电压放电至第二驱动电压VSS。

如上所述，选通驱动器300的多个级可以各自包括第三TFT T3和第三十一TFTT31，并因此可以包括将第一节点Q的电压放电的多个路径。因此，可以增强第一节点Q的电压的放电特性，从而提高选通驱动器300的可靠性。

第四TFT T4可以包括接收第一驱动电压VDD的栅极端子、接收第一驱动电压VDD的第一端子以及连接到第二节点QB的第二端子。也就是说，第四TFT T4可以基于第一驱动电压VDD而导通，并且可以将第一驱动电压VDD提供给第二节点QB。

第五十一TFT T51可以包括接收第一选通起始信号Vst1的栅极端子、连接到第二节点QB的第一端子以及连接到第二驱动电压VSS的第二端子。也就是说，第五十一TFT T51可以基于第一选通起始信号Vst1而导通，并且可以将第二节点QB的电压放电到第二驱动电压VSS。

根据一实施方式，第二级ST2至第四级ST4的第五十一TFT T51可以分别基于第二选通起始信号Vst2至第四选通起始信号Vst4而导通，并且可以各自将第二节点QB的电压放电至第二驱动电压VSS。此外，第i级STi(其中，i是从5到2n的自然数)的第五十一TFT T51可以基于往前的第四级(即，级ST(i-4))的输出信号Gout(i-4)而导通，并且可以将第二节点QB的电压放电到第二驱动电压VSS。

第五十二TFT T52可以包括连接到第一节点Q的栅极端子、连接到第二节点QB的第一端子以及连接到第二驱动电压VSS的第二端子。也就是说，第五十二TFT T52可以基于第一节点Q的电压而导通，并且可以将第二节点QB的电压放电到第二驱动电压VSS。

如上所述，选通驱动器300的多个级ST1至ST2n可以各自包括第五十一TFT T51和第五十二TFT T52，并因此可以包括将第一节点Q的电压放电的多个路径。因此，可以增强第二节点QB的电压的放电特性，从而提高选通驱动器300的可靠性。

第六TFT T6可以包括连接到第一节点Q的栅极端子、接收第一选通时钟CLK1的第一端子以及连接到输出节点的第二端子。也就是说，第六TFT T6可以基于第一节点Q的电压而导通，并且可以向第一选通线GL1提供输出信号(或选通脉冲)Gout1。此外，输出信号Gout1可以被提供作为往后的第四级的选通起始信号。

第七TFT T7可以包括连接到第二节点QB的栅极端子、连接到输出节点的第一端子以及连接到第二驱动电压VSS的第二端子。也就是说，第七TFT T7可以基于第二节点QB的电压而导通，并且可以将输出节点的电压放电到第二驱动电压VSS。

此外，增压电容器CB的一端可以连接到第一节点Q，并且增压电容器CB的另一端可以连接到输出节点。因此，增压电容器CB可以存储第一节点Q和输出节点之间的差电压。

在下文中，将参照图6和图7描述根据本公开的实施方式的第一级ST1的操作。

首先，当第一选通起始信号Vst1具有高电平时，第一级ST1的第一TFT T1和第五十一TFT T51可以导通。因此，作为增压电容器CB的一端的第一节点Q的电压VQ1可以被预充电以通过第一TFT T1提供的第一驱动电压VDD，并且第二节点QB的电压可以通过第五十一TFTT51放电到第二驱动电压VSS。这里，与第一选通起始信号Vst1的上升时间相比，第一选通时钟CLK1的上升时间可以延迟达四个水平周期，并且第一选通起始信号Vst1可以保持高电平直到第一选通时钟CLK1的上升时间之前。因此，第六TFT T6可以基于具有高电平并且被充电到第一节点Q中的第一选通起始信号Vst1而导通，并且可以通过输出节点将具有低电平的第一选通时钟CLK1提供给第一选通线GL1。此时，第二节点QB的电压可以通过第五十一TFT T51和第五十二TFT T52中的每一个放电到第二驱动电压VSS，并且第七TFT T7可以保持截止状态。

随后，当第一选通起始信号Vst1具有低电平并且第一选通时钟CLK1具有高电平时，第一选通时钟CLK1可以通过仍然处于导通状态的第六TFT T6施加到作为增压电容器CB的另一端的输出节点。因此，作为增压电容器CB的一端的第一节点Q可以被自举以具有更高的高电平电压。因此，第六TFT T6可以被置于完全导通状态，并且可以将第一选通时钟CLK1作为第一选通脉冲Gout1提供给第一选通线GL1而没有电压损失。此时，第二节点QB的电压可以通过第五十二TFT T52放电到第二驱动电压VSS，并且第七TFT T7可以保持截止状态。

最后，当具有高电平的输出信号Vout5从第五级ST5或往后的第四级提供给第三十一TFT T31的栅极端子时，第三十一TFT T31可以导通并且可以将第一节点Q1的电压VQ1放电到第二驱动电压VSS。因此，第六TFT T6可以截止并且可以不向输出节点提供第一选通时钟CLK1，并且第五十二TFT T52可以截止并且可以不将第二节点QB的电压放电到第二驱动电压VSS。因此，第二节点QB的电压可以基于通过第四TFT T4提供的第一驱动电压VDD而具有高电平，并且第七TFT T7可以导通并且可以将输出节点的电压放电至第二驱动电压VSS。结果，当输出节点的电压被放电到第二驱动电压VSS时，第一级ST1可以向第一选通线GL1提供栅极截止电压。

此外，除了上面给出的描述(例如，第二选通起始信号Vst2至第四选通起始信号Vst4以及第一时钟至第四时钟)之外，第二级ST2至第2n级ST2n中的每一个的配置和操作与上述的第一级ST1相同，因此省略其描述。

图8是用于描述减小图2所示的显示装置中的边框面积的效果的图。图9是用于描述减小图2所示的显示装置中的选通脉冲的延迟的效果的图。

参照图8和图9，在具有大显示面板的相关技术的显示装置中，通过使用双馈送方法或隔行扫描方法来将选通脉冲提供给多条选通线。

在图8中，在通过双馈送方法驱动的相关技术的显示装置中，多个级被设置在基板的左边框区域和右边框区域中的每一个中。在这种情况下，相关技术的显示装置存在左边框区域和右边框区域由于包括第一选通时钟CLK1至第八选通时钟CLK8的时钟线CLK的宽度w1和多个级中的每一个的宽度w2而增加的问题。相关技术的显示装置存在当选通驱动器以高速(或高频)驱动时边框面积增加的问题。

为了解决这样的问题，在根据本公开的显示装置10中，第一选通驱动电路310的奇数级ST1至ST(2n-1)可以被设置在显示面板100的左边缘(或非显示区域NA2)中，第二选通驱动电路320的偶数级ST2至ST(2n)可以被设置在显示面板100的右边缘(或第三非显示区域NA3)中，第三选通驱动电路330的奇数级ST1至ST(2n-1)和偶数级ST2至ST(2n)可以被设置在显示面板100的下边缘(或第四非显示区域NA4)中。因此，在第一选通驱动电路310中，与相关技术的显示装置相比，包括第一选通时钟CLK1、第三选通时钟CLK3、第五选通时钟CLK5和第七选通时钟CLK7的时钟线CLK的宽度w3和奇数级ST1至ST(2n-1)中的每一个的宽度W4可以减小。

例如，在由双馈送方法驱动的相关技术的显示装置中，第二宽度w2增加，以便在特定间隔h1中提供第一级ST1至第四级ST4。另一方面，在根据本公开的第一选通驱动电路310中，可以通过减少在特定间隔h1中设置的级数来减小奇数级ST1和ST3中的每一个的宽度w4。因此，在根据本公开的第一选通驱动电路310中，由于在特定间隔h1中仅设置奇数级ST1和ST3，所以即使在驱动大显示面板的情况下，也可以减小边框区域。

在图9中，在由隔行扫描方法驱动的相关技术的显示装置中，多个级的奇数级ST(2n-1)被设置在基板的左边框区域中，并且多个级中的偶数级ST(2n)被设置在基板的右边框区域中。在这种情况下，包括大显示面板的相关技术的显示装置存在如下问题：随着选通线GL(2n)变得离级更远，选通时钟Gout被延迟。因此，在相关技术的显示装置中，出现选通线GL(2n)的直接接收来自级的选通时钟的一端与选通线GL(2n)的远离该级的另一端之间的输出差异。此外，在相关技术的显示装置中，在选通时钟Gout中出现延迟，导致在高速驱动(或高频驱动)中出现图像缺陷的问题。

为了解决这样的问题，在根据本公开的显示装置10中，第一选通驱动电路310的奇数级ST1至ST(2n-1)可以被设置在第一显示区域AA1的一端，第三选通驱动电路330的奇数级ST1至ST(2n-1)可以被设置在第二显示区域AA2的另一端。此外，在根据本公开的显示装置10中，第二选通驱动电路320的偶数级ST2至ST(2n)可以被设置在第二显示区域AA2的一端，第三选通驱动电路330的偶数级ST2至ST(2n)可以被设置在第一显示区域AA1的另一端。

因此，第一选通驱动电路310的奇数级ST1至ST(2n-1)可以直接将选通脉冲提供给奇数选通线GL1至GL(2n-1)的一端，并且第三选通驱动电路330的奇数级ST1至ST(2n-1)可以通过第一连接线CL1将选通脉冲提供给第二显示区域AA2的奇数选通线GL1至GL(2n-1)的点。以这种方式，第二选通驱动电路320的偶数级ST2至ST(2n)可以直接将选通脉冲提供给偶数选通线GL2至GL(2n)的一端，并且第三选通驱动电路330的偶数级ST2至ST(2n)可以通过第二连接线CL2将选通脉冲提供给第一显示区域AA1的偶数选通线GL2至GL(2n)的点。

因此，根据本公开的显示装置10可以防止在选通时钟Gout中发生延迟，从而防止在选通线GL(2n)的两端之间出现输出差异。因此，根据本公开的显示装置10可以防止在高速驱动(或高频驱动)中发生延迟，并因此可以容易地执行大显示面板的高速驱动，从而增强图像质量。

结果，由于根据本公开的显示装置10包括第一选通驱动电路310至第三选通驱动电路330，所以可以减小左边框区域和右边框区域，并且不会出现选通脉冲的延迟，从而容易实现高速驱动。换句话说，在根据本公开的显示装置10中，由于第一选通驱动电路310至第三选通驱动电路330被单独且分别设置在除了设置有焊盘部的第一非显示区域NA1之外的第二非显示区域NA2至第四非显示区域NA4中，因此可以减小第二非显示区域NA2和第三非显示区域NA3中的每一个的面积，并且可以防止在显示区域AA中出现选通脉冲之间的输出差异。

图10是例示根据另一实施方式的显示装置中的多个级与多条选通线之间的连接关系的图。图11是例示图10所示的显示装置中的第一选通驱动电路的图。图12是例示图10所示的显示装置中的第二选通驱动电路的图。图13是例示图10所示的显示装置中的第三选通驱动电路的图。这里，根据图10至图13中所示的另一实施方式的显示装置可以通过仅修改第一奇数时钟线CLK_ODD1和第二奇数时钟线CLK_ODD2以及第一偶数时钟线CLK_EVEN1和第二偶数时钟线CLK_EVEN2的配置来实现，因此，将简要地描述或省略与上述配置相同的配置。

参照图10至图13，第一奇数时钟线CLK_ODD1可以从显示驱动器200延伸到第二非显示区域NA2，并且可以连接到第一选通驱动电路310的奇数级ST1至ST(2n-1)。

第二奇数时钟线CLK_ODD2可以穿过第三非显示区域NA3，可以从显示驱动器200延伸到第四非显示区域NA4，并且可以连接到第三选通驱动电路330的奇数级ST1至ST(2n-1)。

第一偶数时钟线CLK_EVEN1可以从显示驱动器200延伸到第三非显示区域NA3，并且可以连接到第二选通驱动电路320的偶数级ST2至ST(2n)。

第二偶数时钟线CLK_EVEN2可以穿过第二非显示区域NA2，可以从显示驱动器200延伸到第三非显示区域NA3，并且可以连接到第三选通驱动电路330的偶数级ST2至ST(2n)。

如上所述，由于通过修改图2所示的显示装置的每条时钟线的配置来实现图10所示的显示装置10，所以可以减小每条时钟线的负载，并且可以容易地将第一选通时钟CLK1至第八选通时钟CLK8传送到选通驱动器300的每个级。

图14是用于描述减小图10所示的显示装置中的边框面积的效果的图。

参照图14，在通过双馈送方法驱动的相关技术的显示装置中，多个级被设置在基板的左边框区域和右边框区域中的每一个中。在这种情况下，相关技术的显示装置存在左边框区域和右边框区域由于包括第一选通时钟CLK1至第八选通时钟CLK8的时钟线CLK的宽度w1和多个级中的每一个的宽度w2而增加的问题。相关技术的显示装置存在当选通驱动器以高速(或高频)驱动时边框面积增加的问题。

为了解决这样的问题，在根据本公开的显示装置10中，第一选通驱动电路310的奇数级ST1至ST(2n-1)可以被设置在显示面板100的左边缘(或非显示区域NA2)中，第二选通驱动电路320的偶数级ST2至ST(2n)可以被设置在显示面板100的右边缘(或第三非显示区域NA3)中，第三选通驱动电路330的奇数级ST1至ST(2n-1)和偶数级ST2至ST(2n)可以被设置在显示面板100的下边缘(或第四非显示区域NA4)中。因此，在第一选通驱动电路310中，与相关技术的显示装置相比，奇数级ST1至ST(2n-1)中的每一个的宽度W4可以减小。

结果，由于根据本公开的显示装置10包括第一选通驱动电路310至第三选通驱动电路330，所以可以减小左边框区域和右边框区域，并且不会出现选通脉冲的延迟，从而容易实现高速驱动。换句话说，在根据本公开的显示装置10中，由于第一选通驱动电路310至第三选通驱动电路330被单独且分别设置在除了设置有焊盘部的第一非显示区域NA1之外的第二非显示区域NA2至第四非显示区域NA4中，因此可以减小第二非显示区域NA2和第三非显示区域NA3中的每一个的面积，并且可以防止在显示区域AA中出现选通脉冲之间的输出差异。

此外，当显示面板100是液晶显示面板时，包括TFT的TFT基板可以暴露在显示装置10的外部，因此，覆盖或支承第一非显示区域至第四非显示区域的壳盖的宽度可以减少。

通常，例如，设置在第一非显示区域中的焊盘部可以被设置在TFT基板上，面向TFT基板的上基板可以接合到TFT基板，其中液晶位于二者之间，印刷电路板(PCB)可以连接到TFT基板中的焊盘部并且可以设置在上基板的背侧，并且上基板可以暴露于显示装置的外部。也就是说，使用显示装置的用户可以通过上基板看到所显示的图像。在这种情况下，由于焊盘部应该被暴露，所以上基板的尺寸可以被实现为小于TFT基板的尺寸。因此，焊盘部也可以在能够被用户看到的方向上暴露，因此，焊盘部可以被壳盖覆盖，以便不被用户看到。因此，根据本公开，即使当第二非显示区域至第四非显示区域中的每一个的面积减小时，第一非显示区域的面积也不会减小，特别地，覆盖第一非显示区域的壳盖的宽度不会减小。

然而，当TFT基板被设置在显示装置10的内部方向(即，朝着背光单元的方向)上并且上基板被设置在显示装置10的外部方向(即，用户看到的方向)上时，可以减小覆盖或支承第一非显示区域的壳盖的宽度。

也就是说，依据根据本公开的上述布置结构，即使当第一非显示区域的尺寸没有被显著地减小时，焊盘部也不会暴露在显示器的外部方向上，因此，用于覆盖设置有焊盘部的第一非显示区域的壳盖的宽度可以减小。在这种情况下，根据本公开，由于第二非显示区域和第三非显示区域中的每一个的面积减小，因此可以减小分别覆盖或支承第二非显示区域和第三非显示区域的壳盖中的每一个的宽度。因此，根据本公开，可以减小分别覆盖或支承第一非显示区域至第四非显示区域的壳盖中的每一个的宽度。

在根据本公开的显示装置中，由于选通驱动电路被设置在除了焊盘部之外的三侧中的每一侧中所设置的非显示区域中，因此可以减小左边框区域和右边框区域，并且防止了选通脉冲的延迟，从而容易实现高速驱动。

此外，在根据本公开的显示装置中，由于选通驱动电路被分开地设置在除了设置有焊盘部的第一非显示区域之外的第二非显示区域至第四非显示区域中的每一个中，因此可以减小第二非显示区域和第三非显示区域中的每一个的面积，并且防止在显示区域中出现选通脉冲之间的输出差异。

本公开的上述特征、结构和效果包括在本公开的至少一个实施方式中，但是不仅限于一个实施方式。此外，本公开的至少一个实施方式中描述的特征、结构和效果可以由本领域技术人员通过组合或修改其他实施方式来实现。因此，与组合和修改关联的内容应被解释为在本公开的范围内。

对于本领域技术人员而言将显而易见的是，可以在不脱离本公开的精神或范围的情况下在本公开中进行各种修改和变化。因此，本公开旨在涵盖本公开的落入所附的权利要求及其等同物的范围内的修改和变化。

Claims (26)

1.一种显示装置，该显示装置包括：

第一基板，所述第一基板包括显示区域以及包围所述显示区域的第一非显示区域、第二非显示区域、第三非显示区域和第四非显示区域，所述显示区域包括连接到多条选通线的像素；

第一选通驱动电路，所述第一选通驱动电路被设置在所述第二非显示区域中，以驱动所述多条选通线当中的第一选通线组；

第二选通驱动电路，所述第二选通驱动电路被设置在所述第三非显示区域中，以驱动所述多条选通线当中的第二选通线组；以及

第三选通驱动电路，所述第三选通驱动电路被设置在所述第四非显示区域中，以驱动所述第一选通线组和所述第二选通线组。

2.根据权利要求1所述的显示装置，其中，所述第二非显示区域和所述第三非显示区域位于所述显示装置的相对的两侧。

3.根据权利要求1所述的显示装置，该显示装置还包括：

公共信号线，所述公共信号线穿过所述第二非显示区域、第三非显示区域和第四非显示区域以向所述第一选通驱动电路、所述第二选通驱动电路和所述第三选通驱动电路提供公共选通信号。

4.根据权利要求1所述的显示装置，其中，

所述第一选通线组与奇数选通线对应，并且

所述第一选通驱动电路包括与所述奇数选通线对应的奇数级。

5.根据权利要求1所述的显示装置，其中，

所述第二选通线组与偶数选通线对应，并且

所述第二选通驱动电路包括与所述偶数选通线对应的偶数级。

6.根据权利要求1所述的显示装置，其中，所述第三选通驱动电路包括与所述第一选通线组对应的奇数级和与所述第二选通线组对应的偶数级。

7.根据权利要求6所述的显示装置，该显示装置还包括：

第一连接线，所述第一连接线将所述第三选通驱动电路的所述奇数级连接到所述第一选通线组；以及

第二连接线，所述第二连接线将所述第三选通驱动电路的所述偶数级连接到所述第二选通线组。

8.根据权利要求7所述的显示装置，其中，所述第一连接线和所述第二连接线中的每一者的长度从所述第一基板中的所述第三选通驱动电路的中间部分到边缘部分逐渐减小。

9.根据权利要求7所述的显示装置，其中，所述多条选通线沿着第一方向延伸，并且所述第一连接线和所述第二连接线沿着与所述第一方向垂直的第二方向延伸。

10.根据权利要求1所述的显示装置，该显示装置还包括：

焊盘部，所述焊盘部被设置在所述第一非显示区域中。

11.根据权利要求10所述的显示装置，该显示装置还包括：

薄膜晶体管TFT，所述TFT被设置在所述显示区域中，

所述TFT包括栅极、有源层、源极和漏极。

12.根据权利要求11所述的显示装置，其中，所述TFT的所述有源层包括氧化物半导体层、非晶硅半导体层和多晶硅半导体层中的一者。

13.根据权利要求11所述的显示装置，该显示装置还包括：

滤色器，所述滤色器被设置在所述薄膜晶体管上方，并且绝缘层被插置在所述滤色器和所述薄膜晶体管之间。

14.根据权利要求11所述的显示装置，该显示装置还包括：

滤色器，所述滤色器被设置在所述薄膜晶体管上方；以及

平整层，所述平整层被设置在所述滤色器上。

15.根据权利要求14所述的显示装置，该显示装置还包括：

印刷电路板PCB，所述PCB连接到所述第一基板中的所述焊盘部；以及

第二基板，所述第二基板面向所述第一基板。

16.根据权利要求15所述的显示装置，其中，所述PCB被设置在所述第二基板的背侧。

17.根据权利要求1所述的显示装置，其中，所述显示区域包括：

第一显示区域，所述第一显示区域与所述第一选通驱动电路相邻；以及

第二显示区域，所述第二显示区域与所述第二选通驱动电路相邻。

18.根据权利要求17所述的显示装置，其中，所述第一选通驱动电路面向所述第一显示区域的一端，并且所述第三选通驱动电路的偶数级面向所述第一显示区域的与所述一端垂直的另一端。

19.根据权利要求17所述的显示装置，其中，所述第二选通驱动电路面向所述第二显示区域的一端，并且所述第三选通驱动电路的奇数级面向所述第二显示区域的与所述一端垂直的另一端。

20.根据权利要求17所述的显示装置，其中，所述第一选通驱动电路将选通脉冲提供给奇数选通线的延伸到所述第二非显示区域的一端，并且所述第三选通驱动电路连接到所述第二显示区域中的奇数选通线以将所述选通脉冲提供给所连接的奇数选通线。

21.根据权利要求17所述的显示装置，其中，所述第二选通驱动电路将选通脉冲提供给偶数选通线的延伸到所述第三非显示区域的一端，并且所述第三选通驱动电路连接到所述第一显示区域中的偶数选通线以将所述选通脉冲提供给所连接的偶数选通线。

22.根据权利要求1所述的显示装置，该显示装置还包括：

第一连接线和第二连接线，所述第一连接线和所述第二连接线分别将所述第三选通驱动电路连接到所述第一选通线组和所述第二选通线组。

23.根据权利要求22所述的显示装置，其中，所述第一连接线和所述第二连接线被设置在平整层和滤色器中的一者上。

24.根据权利要求22所述的显示装置，其中，所述第一连接线和所述第二连接线被设置在TFT下方。

25.根据权利要求1所述的显示装置，该显示装置还包括：

奇数时钟线，所述奇数时钟线经由所述第二非显示区域延伸到所述第四非显示区域，以向所述第一选通驱动电路的奇数级和所述第三选通驱动电路的奇数级提供奇数时钟信号；以及

偶数时钟线，所述偶数时钟线经由所述第三非显示区域延伸到所述第四非显示区域，以向所述第二选通驱动电路的偶数级和所述第三选通驱动电路的偶数级提供偶数时钟信号。

26.根据权利要求1所述的显示装置，该显示装置还包括：

第一奇数时钟线，所述第一奇数时钟线被设置在所述第二非显示区域中，以向所述第一选通驱动电路的奇数级提供奇数时钟信号；

第二奇数时钟线，所述第二奇数时钟线经由所述第三非显示区域延伸到所述第四非显示区域，以向所述第三选通驱动电路的奇数级提供奇数时钟信号；

第一偶数时钟线，所述第一偶数时钟线被设置在所述第三非显示区域中，以向所述第二选通驱动电路的偶数级提供偶数时钟信号；以及

第二偶数时钟线，所述第二偶数时钟线经由所述第二非显示区域延伸到所述第四非显示区域，以向所述第三选通驱动电路的偶数级提供偶数时钟信号。

Images