CN111354716A - 堆叠中抽取的nand逻辑部件 - Google Patents

堆叠中抽取的nand逻辑部件 Download PDF

Info

Publication number
CN111354716A
CN111354716A CN201911284002.7A CN201911284002A CN111354716A CN 111354716 A CN111354716 A CN 111354716A CN 201911284002 A CN201911284002 A CN 201911284002A CN 111354716 A CN111354716 A CN 111354716A
Authority
CN
China
Prior art keywords
line driver
nand
bit line
front surface
word line
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201911284002.7A
Other languages
English (en)
Other versions
CN111354716B (zh
Inventor
J·A·德拉克鲁斯
S·莫利安
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Adeia Semiconductor Technologies LLC
Original Assignee
Invensas LLC
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Invensas LLC filed Critical Invensas LLC
Priority to CN202310222962.0A priority Critical patent/CN116525599A/zh
Publication of CN111354716A publication Critical patent/CN111354716A/zh
Application granted granted Critical
Publication of CN111354716B publication Critical patent/CN111354716B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/18—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different subgroups of the same main group of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0652—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00 the devices being arranged next and on each other, i.e. mixed assemblies
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/02—Disposition of storage elements, e.g. in the form of a matrix array
    • G11C5/025—Geometric lay-out considerations of storage- and peripheral-blocks in a semiconductor storage device
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/06—Arrangements for interconnecting storage elements electrically, e.g. by wiring
    • G11C5/063—Voltage and signal distribution in integrated semi-conductor memory access lines, e.g. word-line, bit-line, cross-over resistance, propagation delay
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0657—Stacked arrangements of devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/50—Multistep manufacturing processes of assemblies consisting of devices, each device being of a type provided for in group H01L27/00 or H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48105—Connecting bonding areas at different heights
    • H01L2224/48106—Connecting bonding areas at different heights the connector being orthogonal to a side surface of the semiconductor or solid-state body, e.g. parallel layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48145—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H01L2224/48147—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked with an intermediate bond, e.g. continuous wire daisy chain
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49175—Parallel arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49175—Parallel arrangements
    • H01L2224/49176—Wire connectors having the same loop shape and height
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/494—Connecting portions
    • H01L2224/4943—Connecting portions the connecting portions being staggered
    • H01L2224/49433—Connecting portions the connecting portions being staggered outside the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/858—Bonding techniques
    • H01L2224/85801—Soldering or alloying
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/858—Bonding techniques
    • H01L2224/85801—Soldering or alloying
    • H01L2224/85805—Soldering or alloying involving forming a eutectic alloy at the bonding interface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/858—Bonding techniques
    • H01L2224/8585—Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester
    • H01L2224/85855—Hardening the adhesive by curing, i.e. thermosetting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06506—Wire or wire-like electrical connections between devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/0651—Wire or wire-like electrical connections from device to substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06555—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06555—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking
    • H01L2225/06562—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking at least one device in the stack being rotated or offset
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06582—Housing for the assembly, e.g. chip scale package [CSP]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Semiconductor Memories (AREA)
  • Non-Volatile Memory (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

本发明题为“堆叠中抽取的NAND逻辑部件”。微电子封装件可包括具有各自沿第一方向和第二方向延伸的第一表面和第二表面的衬底、具有存储器存储阵列的NAND晶片、被配置为用作位线驱动器的位线驱动器小芯片，以及被配置为用作字线驱动器的字线驱动器小芯片。NAND晶片可耦接到衬底的第一表面，并且位线驱动器小芯片和字线驱动器小芯片可各自被安装到NAND晶片的前表面。NAND晶片可具有与衬底的导电结构电连接的元件触点。位线驱动器小芯片和字线驱动器小芯片可分别沿第一方向和第二方向伸长。位线驱动器小芯片的前表面和字线驱动器小芯片的前表面可被布置在单个共用平面中并且可完全包含在NAND晶片的前表面的外周边内。

Description

堆叠中抽取的NAND逻辑部件
相关申请的交叉引用
本专利申请要求2018年12月22日提交的美国临时专利申请序列号62/784,426的权益，其公开内容据此以引用方式并入本文。
背景技术
NAND存储器是一种非易失性存储技术。NAND存储器在稳健的封装中提供了快速访问时间和低功率使用量的大存储容量，这使其在诸如固态硬盘驱动器、智能电话、闪存驱动器、存储卡、计算机等许多现代电子设备中普及。NAND存储器的密度，即存在于单个裸片上的存储器单元的数量，限定了NAND存储器单元的存储容量。
NAND存储器包括用于处理NAND存储器单元的读写和来自NAND存储器的输入和输出(I/O)的逻辑部件。换句话讲，逻辑部件控制NAND存储器的操作和与其他部件诸如处理器的通信。逻辑部件通常被构造为互补金属氧化物半导体(CMOS)电路。NAND存储器中的存储器区段包括位线、字线和存储器单元。
通常通过将形成于一个裸片上的离散逻辑区段与形成于另一裸片上的存储器区段结合而形成的堆叠NAND可能不具有最佳密度，这是由于位线和字线仅占据微电子元件的一小部分，该微电子元件被布置成与具有NAND存储器的微电子元件堆叠在一起。因此，尽管在堆叠NAND中已取得进展，但仍需进一步改进。
发明内容
本公开的一个方面提供了一种微电子封装件，其包括具有相对的第一表面和第二表面的衬底，每个表面各自沿正交的第一方向和第二方向延伸；在其中具有存储器存储阵列的NAND晶片，该NAND晶片具有与衬底的导电结构电连接的元件触点，该NAND晶片耦接至衬底的第一表面；被配置为用作NAND晶片的位线驱动器的位线驱动器小芯片，该位线驱动器小芯片沿着第一方向伸长并被安装到NAND晶片的前表面；以及被配置为用作NAND晶片的字线驱动器的字线驱动器小芯片，该字线驱动器小芯片沿着第二方向伸长并被安装到NAND晶片的前表面。位线驱动器小芯片的前表面和字线驱动器小芯片的前表面可被布置在单个共用平面中并且完全包含在NAND晶片的前表面的外周边内。
根据一些示例，位线驱动器小芯片邻近NAND晶片的前表面的第一周边边缘设置，并且字线驱动器小芯片沿着前表面的将第一周边边缘等分的中心线设置。位线驱动器小芯片的前表面和字线驱动器小芯片的前表面可在不使用粘合剂的情况下直接键合到NAND晶片的前表面。
在一些示例中，位线驱动器小芯片可为第一位线驱动器小芯片并且字线驱动器小芯片为第一字线驱动器小芯片，微电子封装件还包括含有第一位线驱动器小芯片的多个位线驱动器小芯片和含有第一字线驱动器小芯片的多个字线驱动器小芯片，位线驱动器小芯片中的每一个彼此间隔开、沿第一方向伸长并被安装到NAND晶片的前表面，并且字线驱动器小芯片中的每一个彼此间隔开、沿第二方向伸长并被安装到NAND晶片的前表面。
微电子封装件还可包括在NAND晶片的前表面上方延伸的多个焊线，该多个焊线在元件触点和衬底的第一表面处的衬底触点之间延伸。
根据一些示例，NAND晶片为第一NAND晶片，微电子封装件还包括含有第一NAND晶片的多个NAND晶片，该多个NAND晶片被布置成垂直堆叠并且耦接到衬底的第一表面。另外，在此类示例中，位线驱动器小芯片可被配置为用作由多个NAND晶片中的每一个共享的位线驱动器，并且字线驱动器小芯片可被配置为用作由多个NAND晶片中的每一个共享的字线驱动器。微电子封装件还可包括在第一NAND晶片的前表面上方延伸的多个焊线，该多个焊线在第一NAND晶片的元件触点和衬底的第一表面处的衬底触点之间延伸，该多个焊线被配置为将地址信息和数据信号运送到多个NAND晶片中的每一个。多个NAND晶片中位于第一NAND晶片下方的每个NAND晶片的上表面可在不使用粘合剂的情况下直接键合到在堆叠中直接位于堆叠上方的NAND晶片的下表面。位线驱动器小芯片为第一位线驱动器小芯片并且字线驱动器小芯片可为第一字线驱动器小芯片，微电子封装件还包括含有第一位线驱动器小芯片的多个位线驱动器小芯片和含有第一字线驱动器小芯片的多个字线驱动器小芯片，位线驱动器小芯片中的每一个和字线驱动器小芯片中的每一个被安装到多个NAND晶片中的相应NAND晶片。微电子封装件还可包括多组焊线，每组焊线在NAND晶片中的相应NAND晶片的前表面上方延伸，每组焊线在NAND晶片中的相应NAND晶片的元件触点和衬底的第一表面处的衬底触点之间延伸。多个NAND晶片可被布置成阶梯构型，使得多个NAND晶片中位于第一NAND晶片下方的每个NAND晶片沿第一方向或第二方向从在堆叠中直接位于堆叠上方的NAND晶片水平偏移一偏移距离。微电子封装件还可包括多组焊线，每组焊线在NAND晶片中的相应NAND晶片的前表面上方延伸，多个NAND晶片中位于第一NAND晶片下方的每个NAND晶片的元件触点通过多组焊线中的一组连接到在堆叠中直接位于堆叠上方的NAND晶片的元件触点。在其他示例中，多个NAND晶片可被布置成阶梯构型，使得多个NAND晶片中位于第一NAND晶片下方的每个晶片沿第一方向从在堆叠中直接位于堆叠上方的NAND晶片水平偏移第一偏移距离，并且沿第二方向从在堆叠中直接位于堆叠上方的NAND晶片水平偏移第二偏移距离。在此类示例中，微电子封装件还可包括多组焊线，每组焊线在NAND晶片中的相应NAND晶片的前表面上方延伸，多个NAND晶片中位于第一NAND晶片下方的每个NAND晶片的元件触点通过多组焊线中的一组连接到在堆叠中直接位于堆叠上方的NAND晶片的元件触点，每组焊线具有在NAND晶片的相应NAND晶片的第一边缘上延伸的第一子组和在NAND晶片的相应NAND晶片的与第一边缘相邻的第二边缘上延伸的第二子组。在又一示例中，多个NAND晶片可被布置成交替的正交构型，使得多个NAND晶片中位于第一NAND晶片下方的每个NAND晶片的长边相对于在堆叠中直接位于堆叠上方的NAND晶片的长边旋转90°。在此类示例中，封装件还可包括多组焊线，每组焊线在NAND晶片中的相应NAND晶片的前表面上方延伸，每组焊线在NAND晶片中的相应NAND晶片的元件触点和衬底的第一表面处的衬底触点之间延伸，每组焊线具有在NAND晶片的相应NAND晶片的短的第一边缘上延伸的第一子组和在NAND晶片的相应NAND晶片的与第一边缘相对的第二边缘上延伸的第二子组。
本公开的另一方面提供了一种系统，该系统包括微电子封装件和电连接到微电子封装件的一个或多个其他电子部件。该微电子封装件可包括衬底，该衬底具有各自在正交的第一方向和第二方向上延伸的相对的第一表面和第二表面；在其中具有存储器存储阵列的NAND晶片，该NAND晶片具有与衬底的导电结构电连接的元件触点，该NAND晶片耦接至衬底的第一表面；被配置为用作NAND晶片的位线驱动器的位线驱动器小芯片，该位线驱动器小芯片沿着第一方向伸长并被安装到NAND晶片的前表面；以及被配置为用作NAND晶片的字线驱动器的字线驱动器小芯片，该字线驱动器小芯片沿着第二方向伸长并被安装到NAND晶片的前表面。位线驱动器小芯片的前表面和字线驱动器小芯片的前表面可被布置在单个共用平面中并且完全包含在NAND晶片的前表面的外周边内。在一些示例中，该系统还可包括外壳，微电子封装件和其他电子部件被安装到该外壳。
本公开的另一个方面提供了一种微电子封装件，其包括具有相对的第一表面和第二表面的衬底，每个表面各自沿正交的第一方向和第二方向延伸；多个微电子元件，该多个微电子元件被布置成垂直堆叠并耦接到衬底的第一表面；微电子元件各自具有与衬底的导电结构电连接的元件触点；以及布置在垂直堆叠内并耦接到多个微电子元件中的多个小芯片，这些小芯片与垂直堆叠内的微电子元件交替交错，小芯片中的每一个小芯片的电路与微电子元件中的至少一个微电子元件的电路电连接，其中小芯片中的每一个小芯片的前表面在第一方向和第二方向中的至少一个方向上比微电子元件中的每一个微电子元件的前表面小，并且小芯片中的每一个小芯片的前表面完全容纳在微电子元件中的每一个微电子元件的前表面的外周边内。
本公开的另一方面提供一种装配微电子封装件的方法。此类方法可包括提供衬底，该衬底具有各自在正交的第一方向和第二方向上延伸的相对的第一表面和第二表面；将NAND晶片耦接到衬底的第一表面，该NAND晶片在其中具有存储器存储阵列；将NAND晶片的元件触点与衬底的导电结构电连接；将位线驱动器小芯片安装到NAND晶片的前表面，位线驱动器小芯片被配置为用作NAND晶片的位线驱动器，位线驱动器小芯片沿着第一方向伸长；以及将字线驱动器小芯片安装到NAND晶片的前表面，字线驱动器小芯片被配置为用作NAND晶片的字线驱动器，字线驱动器小芯片沿着第二方向伸长，其中位线驱动器小芯片的前表面和字线驱动器小芯片的前表面被布置在单个共用平面内并且完全包含在NAND晶片的前表面的外周边内。
附图说明
图1为具有NAND晶片以及位线和字线驱动器小芯片的微电子封装件的透视图。
图2为具有堆叠的NAND晶片和共享的位线和字线驱动器小芯片的微电子封装件的透视图，该堆叠的NAND晶片具有到衬底的焊线。
图3为具有堆叠的NAND晶片和用于每个晶片的位线和字线驱动器小芯片的微电子封装件的透视图，该堆叠的NAND晶片具有到衬底的焊线。
图4为图3的微电子封装件的变型的横截面，其中堆叠的NAND晶片垂直对齐。
图5为图3的微电子封装件的变型的横截面，其中堆叠的NAND晶片被布置为单向瀑布构型。
图6为图3的堆叠NAND晶片的变型的透视图，其中堆叠的NAND晶片被布置成双向瀑布构型。
图7为图3的堆叠NAND晶片的变型的透视图，其中两组堆叠的NAND晶片彼此正交地布置在堆叠内。
图8是图1的NAND晶片以及位线和字线驱动器小芯片的变型的顶视图。
图9示出了根据本公开的各方面的示例性系统。
具体实施方式
如图1所示，微电子封装件10可包括具有第一表面21和第二表面22的衬底20、安装到第一表面的NAND晶片30、位线驱动器小芯片40、字线驱动器小芯片50和焊线60。衬底20限定11相对的第一表面和第二表面11、12，它们可各自在第一方向D1和横向于第一方向的第二方向D2上延伸。
如本公开中相对于衬底20或具有平坦表面的其他元件所使用，当陈述导电元件“处于”衬底的表面时，表示在该衬底未与任何其他元件装配在一起的情况下，则该导电元件可以与某个理论点接触，该理论点在垂直于衬底表面的方向上从衬底的外部朝衬底表面移动。因此，处于衬底的表面处的端子或其他导电元件可从该表面凸出；可与该表面齐平；或可相对于该表面以衬底中的孔或凹陷形式凹进。在一些实施方案中，导电元件可附接到表面或可设置在表面上的一层或多层电介质涂层中。
在图1中，第一方向和第二方向D1、D2在本文中被称为“水平”或“横向”方向，而垂直于第一表面21的方向诸如第三方向D3在本文中被称为“向上”或“向下”方向，也在本文中被称为“竖直”方向。在本文中提到的方向处于所提及结构的参照系中。因此，这些方向可以在垂直或重力参照系中以任意取向设置。在陈述一个特征设置在“一个表面上方”比另一个特征更大的高度处时，是指在相同的正交方向上一个特征与表面的距离大于另一个特征与表面的距离。相反，在陈述一个特征设置在“一个表面上方”比另一个特征更小的高度处时，是指在相同的正交方向上一个特征与表面的距离小于另一个特征与表面的距离。
在一些实施方案中，衬底20(或本文所公开的任何衬底)可由诸如半导体材料、陶瓷、玻璃、液晶聚合物材料、复合材料诸如玻璃环氧树脂或纤维増强复合材料、层压结构等材料或它们的组合制成。第一表面21和第二表面22之间的与主表面相对的衬底20的厚度可小于1000μm并且可显著更小，例如500μm、130μm、70μm或甚至更小。在一些实施方案中，衬底20可以是支撑介电元件，例如用于带式自动粘结(“TAB”)的带材。在一个示例中，衬底20可基本上由具有小于10ppm/℃的衬底平面中热膨胀系数的介电元件组成。在一个具体实施方案中，衬底20可基本上由具有介于约10ppm/℃与约20ppm/℃之间的衬底平面中热膨胀系数的介电元件组成。在一个具体实施方案中，衬底20可基本上由具有介于约10ppm/℃与约20ppm/℃之间的衬底平面中热膨胀系数和介于约15ppm/℃与约60ppm/℃之间的平面外热膨胀系数的介电元件组成。
衬底20可为在第一表面21和第二表面22之间提供电互连的插入物，并且/或者衬底可在第二表面处具有被构造用于与微电子封装件10外部的部件电连接的端子(未示出)。衬底20还可包括其中的导电结构(未示出)。此类导电结构可包括沿第一表面和第二表面21、22中的一者或两者延伸的迹线、导电互连件，或在第一表面和第二表面之间或沿其间的一个方向延伸的导电通孔。在衬底20包括例如由硅制成的半导体衬底的实施方案中，可将一个或多个半导体器件(例如，晶体管、二极管等)设置在其位于相应的第一表面和/或第二表面21、22处和/或下方的有源器件区域中。衬底20可在第一表面21处具有衬底触点23，这些衬底触点被配置为向和/或从NAND晶片30发送和/或接收地址信息和数据信号。衬底触点23可邻近第一表面21的第一边缘24设置。
衬底20还可包括覆盖第一表面21和/或第二表面22的绝缘介电层(未示出)。当衬底包括导电材料或半导体材料时，此类介电层可使导电元件与衬底电绝缘。这些介电层可被称为衬底的“钝化层”。此类介电层可包括无机或有机介电材料或两者。此类介电层可包括电沉积的共形涂层或其他介电材料，例如，可光成像的聚合材料，例如，焊料掩膜材料。
NAND晶片30可为半导体芯片，可用各种半导体材料中的一种诸如硅、锗和砷化镓或一种或多种其他III-V族半导体化合物或I I-VI族半导体化合物等来实现。NAND晶片30可具有比用于任何其他功能更多的用于提供存储器存储阵列功能的有源器件。虽然本文的示例可适用于NAND存储器，但应当理解，此类示例中所述的技术也可应用于其他设备，诸如通用闪存存储器(UFS)、固态存储器、动态随机存取存储器(DRAM)或其他此类易失性或非易失性存储器。
NAND晶片30可具有前表面31和与该前表面相对的后表面32以及位于前表面31处的一列或多列元件触点33，每列沿前表面在第一方向D1上延伸。元件触点33可邻近前表面31的第一边缘34设置。元件触点33可被配置为承载来往于NAND晶片30的地址信息和数据信号。
焊线60形式的导电结构可在前表面31上方延伸。焊线60可将元件触点33与衬底触点23电连接，以在NAND晶片30和衬底20之间发送和/或接收地址信息和数据信号。焊线60的末端可使用导电块接合到衬底触点23和元件触点33，该导电块诸如烧结金属(例如，锡、铟、焊料或共晶材料)或嵌入聚合物材料中的金属颗粒的导电基质材料的块体。NAND晶片30可具有在前表面和后表面之间延伸的多个边缘表面35。NAND晶片30的后表面32可例如使用介电粘合剂材料(未示出)附连到衬底20的第一表面21。
位线驱动器小芯片40可被配置为用作NAND晶片30的位线驱动器。在一些实施方案中，位线驱动器小芯片40还可包括其他特征部，诸如模拟电路和/或页面缓冲器。位线驱动器小芯片40可以是由与NAND晶片30类似的材料制成的半导体芯片，并且可被安装到与第一边缘34相邻的NAND晶片的前表面31上。
位线驱动器小芯片40可具有面向NAND晶片30前表面的前表面41和与之相对的后表面42。位线驱动器小芯片40可具有矩形横截面并且可沿第一方向D1伸长。位线驱动器小芯片40的前表面41处的导电触点(未示出)可与NAND晶片30的前表面31处的对应导电触点(未示出)电连接。
位线驱动器小芯片40可使用各种键合技术与NAND晶片30以堆叠的布置方式键合在一起，其中键合技术包括使用直接电介质键合、非粘合技术，诸如
Figure BDA0002317521100000081
直接键合技术或
Figure BDA0002317521100000082
混合键合技术，这两种技术均可从XperiCorp的子公司Invensas BondingTechnologies,Inc.(以前的Ziptronix,Inc.)获得(例如，参见美国专利号6,864,585和7,485,968，其以引用方式全文并入本文中)。该过程可使位线驱动器小芯片40利用极细间距的相邻电气连接键合到NAND晶片30。例如，连接的间距可低至大约1μm-10μm。在此类直接键合示例中，位线驱动器小芯片40的后表面42可被层压到NAND晶片30的面对的暴露前表面31上，并且可使用热量和压力将面对的表面彼此键合。
字线驱动器小芯片50可被配置为用作NAND晶片30的字线驱动器。在一些实施方案中，字线驱动器小芯片50还可包括其他特征部，诸如模拟电路、数字电路和/或页面缓冲器。字线驱动器小芯片50可以是由与NAND晶片30类似的材料制成的半导体芯片，并且可被安装到NAND晶片的前表面31位于前表面的在第二方向D2上延伸的中心线C处。
字线驱动器小芯片50可具有面向NAND晶片30前表面的前表面51和与之相对的后表面52。字线驱动器小芯片50可具有矩形横截面并且可在第二方向D2上伸长，使得字线驱动器小芯片在与位线驱动器小芯片延伸的方向垂直的方向上伸长。字线驱动器小芯片50的前表面51处的导电触点(未示出)可与NAND晶片30的前表面31处的对应导电触点(未示出)电连接。
字线驱动器小芯片50可使用上文关于位线驱动器小芯片40所述的键合技术与NAND晶片30以堆叠的布置方式键合在一起。此类键合技术可使字线驱动器小芯片50利用极细间距的相邻电气连接键合到NAND晶片30。例如，连接的间距可低至大约1μm-10μm。
与其中位线驱动器和字线驱动器设置在尺寸上类似于NAND晶片30的晶片中的常规设计相比，位线驱动器小芯片40和字线驱动器小芯片50使用的半导体材料少得多，从而与传统设计相比，生产微电子封装件10可能带来显著的成本节约。
如图2所示，微电子封装件10a为微电子封装件10的变型，其可包括具有第一表面和第二表面21、22的衬底20、包括布置成安装到第一表面的垂直堆叠的第一晶片、第二晶片、第三晶片和第四晶片30a、30b、30c和30d的多个NAND晶片、位线驱动器小芯片40、字线驱动器小芯片50和焊线60。本文未描述的微电子封装件10a的任何特征与上文关于微电子封装件10所述的那些特征相同。
多个NAND晶片被布置成垂直堆叠，其中第一晶片30a的下表面例如使用介电粘合剂材料(未示出)附连到衬底20的第一表面21。第二晶片30b的下表面可附连到第一晶片30a的上表面上，第三晶片30c的下表面可附连到第二晶片30b的上表面，并且第四晶片30d的下表面可附连到第三晶片30c的上表面。第四晶片30d的上表面可暴露在垂直堆叠的顶部处。
多个NAND晶片30a、30b、30c和30d可使用上文关于位线驱动器小芯片40所述的键合技术彼此间并且与衬底20以堆叠的布置方式键合在一起。此类键合技术可使得晶片30a、30b、30c和30d中的相邻晶片之间以及第一晶片30a和衬底20之间以极细的间距进行相邻电连接。
第四晶片30d的暴露的上表面可为第四晶片的前表面31，该前表面具有暴露于其上的一列或多列元件触点33d，每列沿前表面在第一方向D1上延伸。元件触点33d可邻近前表面31的第一边缘34设置。元件触点33d可被配置为承载来往于NAND晶片30a、30b、30c和30d的地址信息和数据信号。焊线60可将元件触点33d与衬底触点23电连接，以在NAND晶片30a、30b、30c和30d以及衬底20之间发送和/或接收地址信息和数据信号。
在图2所示的示例中，NAND晶片的垂直堆叠包括四个晶片30a、30b、30c和30d，但在其他示例中，该堆叠可包括任何数量的晶片，诸如两个、三个、四个、五个、八个、十个或多于十个，但优选为2的整数幂的多个晶片，诸如两个、四个、八个、十六个或三十二个。
单个位线驱动器小芯片40可被配置为用作所有第一晶片到第四晶片30a-30d的位线驱动器。在一些实施方案中，位线驱动器小芯片40还可包括其他特征部，诸如模拟电路和/或页面缓冲器。位线驱动器小芯片40可被安装到第四晶片30d的前表面31邻近第一边缘34的位置。
位线驱动器小芯片40可具有矩形横截面并且可沿第一方向D1伸长。位线驱动器小芯片40的前表面41处的导电触点(未示出)可与第四晶片30d的前表面31处的对应导电触点(未示出)电连接。可使用各种键合技术诸如上述的直接介电键合、非粘合技术将位线驱动器小芯片40与第四晶片30d以堆叠布置方式键合在一起。此类键合技术可使得第四晶片30d和位线驱动器小芯片40之间以极细的间距进行电连接。
单个字线驱动器小芯片50可被配置为用作所有第一晶片到第四晶片30a-30d的字线驱动器。在一些实施方案中，字线驱动器小芯片50还可包括其他特征部，诸如模拟电路和/或页面缓冲器。字线驱动器小芯片50可被安装到第四晶片30d的前表面31位于前表面的在第二方向D2上延伸的中心线C处。
字线驱动器小芯片50可具有矩形横截面并且可沿第二方向D2伸长。字线驱动器小芯片50的前表面51处的导电触点(未示出)可与第四晶片30d的前表面31处的对应导电触点(未示出)电连接。可使用各种键合技术诸如上述的直接介电键合、非粘合技术将字线驱动器小芯片50与第四晶片30d以堆叠布置方式键合在一起。此类键合技术可使得第四晶片30d和字线驱动器小芯片50之间以极细的间距进行电连接。
如图3所示，微电子封装件10b为微电子封装件10a的变型，其可包括具有第一表面和第二表面21、22的衬底20、包括第一晶片和第二晶片30a、30b的多个NAND晶片，这些晶片被布置成在第一表面上与相应的第一位线驱动器小芯片、第二位线驱动器小芯片40a、40b和相应的第一字线驱动器小芯片、第二字线驱动器小芯片50a、50b以及焊线60a、60b的垂直堆叠。本文未描述的微电子封装件10b的任何特征与上文关于微电子封装件10a所述的那些特征相同。
第一晶片30a的下表面可例如使用介电粘合剂材料(未示出)附连到衬底20的第一表面21。第一位线驱动器小芯片40a和第一字线驱动器小芯片50a中的每一者的下表面可附连到第一晶片30a的上表面。第二晶片30b的下表面可附连到第一位线驱动器小芯片40a和第一字线驱动器小芯片50a中的每一者的上表面。第二位线驱动器小芯片40b和第二字线驱动器小芯片50b中的每一者的下表面可附连到第二晶片30b的上表面。第二位线驱动器小芯片40b和第二字线驱动器小芯片50b中的每一者的上表面可暴露在垂直堆叠的顶部处。
NAND晶片30a、30b、位线驱动器小芯片40a、40b和字线驱动器小芯片50a、50b可使用各种键合技术诸如上述直接介电键合、非粘合剂技术彼此间并且与衬底20以堆叠的布置方式键合在一起。此类键合技术可使得晶片30a、30b、位线驱动器小芯片40a、40b、字线驱动器小芯片50a、50b和衬底20中的相邻两者之间以极细的间距进行相邻电连接。
第一晶片30a和第二晶片30b中每一者的上表面可为前表面31，该前表面具有暴露于其上的一列或多列相应的元件触点33a、33b，每列沿前表面在第一方向D1上延伸。元件触点33a、33b可各自邻近相应的前表面31的第一边缘34设置。元件触点33a和33b可被配置为承载来往于相应的NAND晶片30a和30b的地址信息和数据信号。焊线60a和60b可将相应的元件触点33a和33b与衬底触点23电连接，以在NAND晶片30a和30b以及衬底20之间发送和/或接收地址信息和数据信号。
在图3所示的示例中，NAND晶片的垂直堆叠包括两个晶片30a、30b，但在其他示例中，该堆叠可包括任何数量的晶片，诸如两个、三个、四个、五个、八个、十个或多于十个，但优选为2的整数幂的多个晶片，诸如两个、四个、八个、十六个或三十二个。
在该实施方案中，每个NAND晶片30a和30b具有被配置为用作相应NAND晶片的位线驱动器的单独的位线驱动器小芯片40a或40b、被配置为用作相应NAND晶片的字线驱动器的单独的字线驱动器小芯片50a或50b，以及与衬底20的焊线60a或60b形式的单独电连接。在一些实施方案中，每个位线驱动器小芯片40a、40b和/或每个字线驱动器小芯片50a、50b还可包括其他特征部，诸如模拟电路和/或页面缓冲器。每个位线驱动器小芯片40a、40b可被安装到相应晶片30a、30b的前表面31邻近第一边缘34的位置。每个字线驱动器小芯片50a、50b可被安装到相应晶片30a、30b的前表面31位于前表面的在第二方向D2上延伸的中心线C处。
每个位线驱动器小芯片40a、40b可具有矩形横截面并且可沿第一方向D1伸长。每个位线驱动器小芯片40a、40b的前表面41处的导电触点(未示出)可与相应晶片30a、30b的前表面31处的对应导电触点(未示出)电连接。可使用各种键合技术诸如上述的直接介电键合、非粘合技术将每个位线驱动器小芯片40a、40b与相应晶片30a、30b以堆叠布置方式键合在一起。此类键合技术可使得每个晶片30a、30b和相应位线驱动器小芯片40a、40b之间以极细的间距进行电连接。
字线驱动器小芯片50a、50b可具有矩形横截面并且可沿第二方向D2伸长。每个字线驱动器小芯片50a、50b的前表面51处的导电触点(未示出)可与相应晶片30a、30b的前表面31处的对应导电触点(未示出)电连接。可使用各种键合技术诸如上述的直接介电键合、非粘合技术将每个字线驱动器小芯片50a、50b与相应晶片30a、30b以堆叠布置方式键合在一起。此类键合技术可使得每个晶片30a、30b和相应字线驱动器小芯片50a、50b之间以极细的间距进行电连接。
如图4所示，微电子封装件10c为微电子封装件10b的变型，其可包括具有第一表面和第二表面21、22的衬底20、包括第一晶片、第二晶片、第三晶片、第四晶片30a、30b、30c和30d的多个NAND晶片，这些晶片被布置成在第一表面上与相应的第一位线驱动器小芯片、第二位线驱动器小芯片、第三位线驱动器小芯片、第四位线驱动器小芯片40a、40b、40c和40d和相应的第一字线驱动器小芯片、第二字线驱动器小芯片、第三字线驱动器小芯片、第四字线驱动器小芯片50a、50b、50c和50d以及焊线60a、60b、60c和60d的垂直堆叠。本文未描述的微电子封装件10C的任何特征与上文关于微电子封装件10b所述的那些特征相同。除了具有四组相应的NAND晶片、位线驱动器小芯片、字线驱动器小芯片和焊线之外，图4所示的微电子封装件10c与图3所示的微电子封装件10b相同。
如图5所示，微电子封装件10d为微电子封装件10c的变型，其与微电子封装件10c相同，除了多个NAND晶片30a、30b、30c和30d、位线驱动器小芯片和字线驱动器小芯片被布置成交错的垂直堆叠，其中每个依次较高的NAND晶片(以及对应的位线驱动器小芯片和字线驱动器小芯片)相对于下面的NAND晶片在第二方向D2上略微移动偏移距离D4。本文未描述的微电子封装件10d的任何特征与上文关于微电子封装件10c所述的那些特征相同。
与微电子封装件10c的不同之处还在于微电子封装件10d具有以瀑布图案布置的焊线60a、60b、60c和60d，其中第一焊线60a将元件触点33a电连接到衬底触点23，而每个依次较高的NAND晶片的焊线仅延伸到下面的NAND晶片的元件触点。例如，第二焊线60b将第二元件触点33b电连接到第一元件触点33a，第三焊线60c将第三元件触点33c电连接到第二元件触点33b，并且第四焊线60d将第四元件触点33d电连接到第三元件触点33c。
在图4和图5中所示的每个示例中，NAND晶片的垂直堆叠包括四个晶片30a、30b、30c和30d，但在其他示例中，该堆叠可包括任何数量的晶片，诸如两个、三个、四个、五个、八个、十个或多于十个，但优选为2的整数幂的多个晶片，诸如两个、四个、八个、十六个或三十二个。
如图6所示，微电子封装件10e为微电子封装件10d的变型，其与微电子封装件10d相同，除了多个NAND晶片30a、30b和30c、位线驱动器小芯片和字线驱动器小芯片被布置成在第一方向D1和第二方向D2两者上交错的垂直堆叠，其中每个依次较高的NAND晶片(以及对应的位线驱动器小芯片和字线驱动器小芯片)相对于下面的NAND晶片在第二方向和第一方向上略微移动相应的偏移距离D4和D5。另外，图6所示的微电子封装件10e具有三个NAND晶片30a、30b和30c，但在其他示例中，该堆叠可包括任何数量的晶片，诸如两个、三个、四个、五个、八个、十个或多于十个，但优选为2的整数幂的多个晶片，诸如两个、四个、八个、十六个或三十二个。本文未描述的微电子封装件10e的任何特征与上文关于微电子封装件10d所述的那些特征相同。
与微电子封装件10d的不同之处还在于微电子封装件10e具有布置成两个独立的瀑布图案的两组焊线60a、60b和60c以及60a'、60b’和60'c，其中焊线60a、60b和60c邻近每个NAND晶片30a、30b和30c的前表面31的第一边缘34设置，并且其中焊线60a'、60b’和60'c紧贴每个NAND晶片的前表面的邻近第一边缘的第二边缘36设置。
如图7所示，微电子封装件10f为微电子封装件10c的变型，其与微电子封装件10c相同，除了多个NAND晶片30a、30b、30c和30d、位线驱动器小芯片和字线驱动器小芯片在垂直堆叠内具有NAND晶片的长边35a的交替的正交取向，其中堆叠中的奇数NAND晶片(即第一晶片和第三晶片30a、30c)(以及相应的位线驱动器小芯片40和字线驱动器小芯片50)相对于堆叠中的偶数NAND晶片(即第二晶片和第四晶片30b、30d)旋转90°。本文未描述的微电子封装件10f的任何特征与上文关于微电子封装件10c所述的那些特征相同。
与微电子封装件10c的不同之处还在于NAND晶片30a、30b、30c和30d中的每一者均具有从其短边35b延伸的焊线。因此，第一晶片30a具有沿平行于第二方向D2的方向从晶片的相对短边延伸的焊线60a和60a’，并且第三晶片30c具有沿相同方向从晶片的相对短边延伸的焊线60c和60c’。因此，第二晶片30b具有沿平行于第一方向D1的方向从晶片的相对短边延伸的焊线60b和60b’，并且第四晶片30d具有沿相同方向从晶片的相对短边延伸的焊线60d和60d’。
在图7所示的示例中，NAND晶片的垂直堆叠包括四个晶片30a、30b、30c和30d，但在其他示例中，该堆叠可包括任何数量的晶片，诸如两个、三个、四个、五个、八个、十个或多于十个，但优选为2的整数幂的多个晶片，诸如两个、四个、八个、十六个或三十二个。
如图8所示，NAND晶片30'为图1-图7所示的NAND晶片30的变型，其与上述NAND晶片30相同，除了下文指出的例外。本文未描述的NAND晶片30’的任何特征与上文关于NAND晶片30所述的那些特征相同。在上述任一个实施方案中，NAND晶片30’可代替NAND晶片30来使用。
NAND晶片30'可具有多个位线驱动器小芯片40和多个字线驱动器小芯片50。例如，如图8所示，NAND晶片30'具有设置在NAND晶片的前表面31的相对两侧的两个位线驱动器小芯片40，以及设置在前表面的相对两侧并且沿前表面的中心线C的三个字线驱动器小芯片50。在其他示例中，NAND晶片30'可具有任意数量的位线驱动器小芯片40，诸如三个、四个或五个，以及任意数量的字线驱动器小芯片50，诸如两个、四个或五个。NAND晶片30'还具有两个外围区域70，该两个外围区域可包含设置在晶片的位线驱动器小芯片40和相邻周边边缘35之间的附加外围电路。
可在构造各式各样的电子系统(诸如图4所示的系统100)的过程中使用上文参照图1-图8所描述的微电子封装件。例如，根据本发明另一个实施方案的系统100包括多个模块或部件106，诸如上文结合其他电子部件108、110和111所述的微电子封装件。
在示出的示例性系统100中，该系统可包括电路面板、母板或Riser面板102(诸如柔性印刷电路板)，并且该电路面板可包括许多使模块或部件106、108、110彼此互连的导体104，图4仅示出了其中的一个。这种电路面板102可向/从系统100中所包括的微电子封装件和/或微电子组件中每一者传输信号。然而，这仅是示例性的；可使用任何适于在模块或部件106之间实现电连接的结构。
在一个具体实施方案中，系统100还可包括处理器(例如半导体芯片108)，以使每个模块或部件106可被配置为在一个时钟周期内并行传送N个数据位，并且该处理器可被配置为在一个时钟周期内并行传送M个数据位，M大于或等于N。
在图4所示的示例中，部件108为半导体芯片，并且部件110为显示屏，但可在系统100中使用任何其他部件。当然，尽管为了清楚起见，仅在图4中描绘了两个附加部件108和111，但系统100可包括任何数量的此类部件。
模块或部件106以及部件108和111可被安装在用虚线示意性描绘的共用外壳101中，并且可在必要时彼此电互连以形成所需的电路。外壳101被示出为可用于例如移动电话或个人数字助理的便携式外壳，并且屏幕110可暴露在外壳的表面处。在结构106包括光敏元件诸如成像芯片的实施方案中，还可提供用于将光引导至该结构的透镜111或其他光学装置。同样，图4中所示的简化系统也仅是示例性的；可以使用上文所论述的结构制成其他系统，包括通常被视为固定结构的系统，诸如台式计算机、路由器等。
应当理解，本文示出的多个从属权利要求和特征可以用与初始权利要求中所呈现的方式不同的方式相组合。还应当理解，结合各个实施方案所述的特征可与所述实施方案中的其他实施方案共享。例如，图3所示的微电子封装件10b可被修改为具有从每个NAND晶片30的相对两端延伸的焊线60，如图7的微电子封装件10f中所示。
虽然本文已参照具体的实施例描述了本发明，但应当理解，这些实施例仅仅是举例说明本发明的原理和应用。因此，应当理解，可以对所述示例性实施例进行许多修改，并且可以在不脱离如所附权利要求所定义的本发明的实质和范围的情况下设想出其他布置方式。

Claims (22)

1.一种微电子封装件，包括：
衬底，所述衬底具有各自在正交的第一方向和第二方向上延伸的相对的第一表面和第二表面；
NAND晶片，所述NAND晶片具有位于其中的存储器存储阵列，所述NAND晶片具有与所述衬底的导电结构电连接的元件触点，所述NAND晶片耦接至所述衬底的所述第一表面；
位线驱动器小芯片，所述位线驱动器小芯片被配置为用作所述NAND晶片的位线驱动器，所述位线驱动器小芯片沿着所述第一方向伸长并被安装到所述NAND晶片的前表面；和
字线驱动器小芯片，所述字线驱动器小芯片被配置为用作所述NAND晶片的字线驱动器，所述字线驱动器小芯片沿着所述第二方向伸长并被安装到所述NAND晶片的所述前表面；
其中所述位线驱动器小芯片的前表面和所述字线驱动器小芯片的前表面被布置在单个共用平面内并且完全包含在所述NAND晶片的所述前表面的外周边内。
2.根据权利要求1所述的微电子封装件，其中所述位线驱动器小芯片邻近所述NAND晶片的所述前表面的第一周边边缘设置，并且所述字线驱动器小芯片沿着所述前表面的将所述第一周边边缘等分的中心线设置。
3.根据权利要求1所述的微电子封装件，其中所述位线驱动器小芯片的所述前表面和所述字线驱动器小芯片的所述前表面在不使用粘合剂的情况下直接键合到所述NAND晶片的所述前表面。
4.根据权利要求1所述的微电子封装件，其中所述位线驱动器小芯片为第一位线驱动器小芯片并且所述字线驱动器小芯片为第一字线驱动器小芯片，所述微电子封装件还包括含有所述第一位线驱动器小芯片的多个位线驱动器小芯片和含有所述第一字线驱动器小芯片的多个字线驱动器小芯片，所述位线驱动器小芯片中的每一个彼此间隔开、沿所述第一方向伸长并被安装到所述NAND晶片的所述前表面，并且所述字线驱动器小芯片中的每一个彼此间隔开、沿所述第二方向伸长并被安装到所述NAND晶片的所述前表面。
5.根据权利要求1所述的微电子封装件，还包括在所述NAND晶片的所述前表面上方延伸的多个焊线，所述多个焊线在所述元件触点和所述衬底的所述第一表面处的衬底触点之间延伸。
6.根据权利要求1所述的微电子封装件，其中所述NAND晶片为第一NAND晶片，所述微电子封装件还包括含有所述第一NAND晶片的多个NAND晶片，所述多个NAND晶片被布置成垂直堆叠并且耦接到所述衬底的所述第一表面。
7.根据权利要求6所述的微电子封装件，其中所述位线驱动器小芯片被配置为用作由所述多个NAND晶片中的每一个共享的位线驱动器，并且所述字线驱动器小芯片被配置为用作由所述多个NAND晶片中的每一个共享的字线驱动器。
8.根据权利要求7所述的微电子封装件，还包括在所述第一NAND晶片的所述前表面上方延伸的多个焊线，所述多个焊线在所述第一NAND晶片的所述元件触点和所述衬底的所述第一表面处的衬底触点之间延伸，所述多个焊线被配置为将地址信息和数据信号运送到所述多个NAND晶片中的每一个。
9.根据权利要求7所述的微电子封装件，其中所述多个NAND晶片中位于所述第一NAND晶片下方的每个NAND晶片的上表面在不使用粘合剂的情况下直接键合到在所述堆叠中直接位于堆叠上方的所述NAND晶片的下表面。
10.根据权利要求6所述的微电子封装件，其中所述位线驱动器小芯片为第一位线驱动器小芯片并且所述字线驱动器小芯片为第一字线驱动器小芯片，所述微电子封装件还包括含有所述第一位线驱动器小芯片的多个位线驱动器小芯片和含有所述第一字线驱动器小芯片的多个字线驱动器小芯片，所述位线驱动器小芯片中的每一个和所述字线驱动器小芯片中的每一个被安装到所述多个NAND晶片中的相应NAND晶片。
11.根据权利要求10所述的微电子封装件，还包括多组焊线，每组焊线在所述NAND晶片中的相应NAND晶片的前表面上方延伸，每组焊线在所述NAND晶片中的相应NAND晶片的元件触点和所述衬底的所述第一表面处的衬底触点之间延伸。
12.根据权利要求6所述的微电子封装件，其中所述多个NAND晶片被布置成阶梯构型，使得所述多个NAND晶片中位于所述第一NAND晶片下方的每个NAND晶片沿所述第一方向或所述第二方向从在所述堆叠中直接位于堆叠上方的所述NAND晶片水平偏移一偏移距离。
13.根据权利要求12所述的微电子封装件，还包括多组焊线，每组焊线在所述NAND晶片中的相应NAND晶片的前表面上方延伸，所述多个NAND晶片中位于所述第一NAND晶片下方的每个NAND晶片的元件触点通过所述多组焊线中的一组连接到在所述堆叠中直接位于堆叠上方的所述NAND晶片的元件触点。
14.根据权利要求6所述的微电子封装件，其中多个NAND晶片被布置成阶梯构型，使得所述多个NAND晶片中位于所述第一NAND晶片下方的每个晶片沿所述第一方向从在所述堆叠中直接位于堆叠上方的所述NAND晶片水平偏移第一偏移距离，并且沿所述第二方向从在所述堆叠中直接位于堆叠上方的所述NAND晶片水平偏移第二偏移距离。
15.根据权利要求14所述的微电子封装件，还包括多组焊线，每组焊线在所述NAND晶片中的相应NAND晶片的前表面上方延伸，所述多个NAND晶片中位于所述第一NAND晶片下方的每个NAND晶片的元件触点通过所述多组焊线中的一组连接到在所述堆叠中直接位于堆叠上方的所述NAND晶片的元件触点，每组焊线具有在所述NAND晶片的相应NAND晶片的第一边缘上延伸的第一子组和在所述NAND晶片的相应NAND晶片的与所述第一边缘相邻的第二边缘上延伸的第二子组。
16.根据权利要求6所述的微电子封装件，其中所述多个NAND晶片被布置成交替的正交构型，使得所述多个NAND晶片中位于所述第一NAND晶片下方的每个NAND晶片的长边相对于在所述堆叠中直接位于堆叠上方的所述NAND晶片的长边旋转90°。
17.根据权利要求16所述的微电子封装件，还包括多组焊线，每组焊线在所述NAND晶片中的相应NAND晶片的前表面上方延伸，每组焊线在所述NAND晶片中的相应NAND晶片的元件触点和所述衬底的所述第一表面处的衬底触点之间延伸，每组焊线具有在所述NAND晶片的相应NAND晶片的短的第一边缘上延伸的第一子组和在所述NAND晶片的相应NAND晶片的与所述第一边缘相对的第二边缘上延伸的第二子组。
18.一种微电子组件，所述微电子组件包括根据权利要求1所述的微电子封装件，还包括具有面板触点的电路面板，其中所述微电子封装件的所述第二表面处的端子键合到所述面板触点。
19.一种系统，所述系统包括根据权利要求1所述的微电子封装件以及电连接到所述微电子封装件的一个或多个其他电子部件。
20.根据权利要求19所述的系统，还包括外壳，所述微电子封装件和所述其他电子部件被安装至所述外壳。
21.一种微电子封装件，包括：
衬底，所述衬底具有各自在正交的第一方向和第二方向上延伸的相对的第一表面和第二表面；
多个微电子元件，所述多个微电子元件被布置成垂直堆叠并耦接到所述衬底的所述第一表面；所述微电子元件各自具有与所述衬底的导电结构电连接的元件触点；和
多个小芯片，所述多个小芯片布置在所述垂直堆叠内并耦接到所述多个微电子元件，所述小芯片与所述垂直堆叠内的所述微电子元件交替交错，所述小芯片中的每一个小芯片的电路与所述微电子元件中的至少一个微电子元件的电路电连接，
其中所述小芯片中的每一个小芯片的前表面在所述第一方向和所述第二方向中的至少一个方向上比所述微电子元件中的每一个微电子元件的前表面小，并且所述小芯片中的每一个小芯片的前表面完全容纳在所述微电子元件中的每一个微电子元件的所述前表面的外周边内。
22.一种装配微电子封装件的方法，所述方法包括：
提供衬底，所述衬底具有各自在正交的第一方向和第二方向上延伸的相对的第一表面和第二表面；
将NAND晶片耦接到所述衬底的所述第一表面，所述NAND晶片在其中具有存储器存储阵列；
将所述NAND晶片的元件触点与所述衬底的导电结构电连接；
将位线驱动器小芯片安装到所述NAND晶片的前表面，所述位线驱动器小芯片被配置为用作所述NAND晶片的位线驱动器，所述位线驱动器小芯片沿着所述第一方向伸长；以及
将字线驱动器小芯片安装到所述NAND晶片的所述前表面，所述字线驱动器小芯片被配置为用作所述NAND晶片的字线驱动器，所述字线驱动器小芯片沿着所述第二方向伸长，
其中所述位线驱动器小芯片的前表面和所述字线驱动器小芯片的前表面被布置在单个共用平面内并且完全包含在所述NAND晶片的所述前表面的外周边内。
CN201911284002.7A 2018-12-22 2019-12-13 堆叠中抽取的nand逻辑部件 Active CN111354716B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202310222962.0A CN116525599A (zh) 2018-12-22 2019-12-13 堆叠中抽取的nand逻辑部件

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US201862784426P 2018-12-22 2018-12-22
US62/784,426 2018-12-22
US16/533,003 2019-08-06
US16/533,003 US11139283B2 (en) 2018-12-22 2019-08-06 Abstracted NAND logic in stacks

Related Child Applications (1)

Application Number Title Priority Date Filing Date
CN202310222962.0A Division CN116525599A (zh) 2018-12-22 2019-12-13 堆叠中抽取的nand逻辑部件

Publications (2)

Publication Number Publication Date
CN111354716A true CN111354716A (zh) 2020-06-30
CN111354716B CN111354716B (zh) 2023-03-24

Family

ID=71097256

Family Applications (2)

Application Number Title Priority Date Filing Date
CN202310222962.0A Pending CN116525599A (zh) 2018-12-22 2019-12-13 堆叠中抽取的nand逻辑部件
CN201911284002.7A Active CN111354716B (zh) 2018-12-22 2019-12-13 堆叠中抽取的nand逻辑部件

Family Applications Before (1)

Application Number Title Priority Date Filing Date
CN202310222962.0A Pending CN116525599A (zh) 2018-12-22 2019-12-13 堆叠中抽取的nand逻辑部件

Country Status (2)

Country Link
US (1) US11139283B2 (zh)
CN (2) CN116525599A (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20220097725A (ko) 2020-12-31 2022-07-08 삼성전자주식회사 반도체 패키지
US11423204B1 (en) * 2021-04-14 2022-08-23 Taiwan Semiconductor Manufacturing Company Limited System and method for back side signal routing

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20050173807A1 (en) * 2004-02-05 2005-08-11 Jianbai Zhu High density vertically stacked semiconductor device
CN101211902A (zh) * 2006-12-27 2008-07-02 株式会社东芝 半导体装置
US20090051023A1 (en) * 2007-01-05 2009-02-26 Samsung Electronics Co., Ltd. Stack package and method of fabricating the same
US20090160482A1 (en) * 2007-12-20 2009-06-25 Xilinx, Inc. Formation of a hybrid integrated circuit device
US20180102251A1 (en) * 2016-10-07 2018-04-12 Invensas Bonding Technologies, Inc. Direct-bonded native interconnects and active base die

Family Cites Families (62)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06232233A (ja) * 1992-12-23 1994-08-19 Honeywell Inc 裸ダイの試験装置
US5739067A (en) 1995-12-07 1998-04-14 Advanced Micro Devices, Inc. Method for forming active devices on and in exposed surfaces of both sides of a silicon wafer
US6492719B2 (en) * 1999-07-30 2002-12-10 Hitachi, Ltd. Semiconductor device
US6376904B1 (en) * 1999-12-23 2002-04-23 Rambus Inc. Redistributed bond pads in stacked integrated circuit die package
US6728161B1 (en) 2000-06-30 2004-04-27 Micron Technology, Inc. Zero latency-zero bus turnaround synchronous flash memory
US7247932B1 (en) * 2000-05-19 2007-07-24 Megica Corporation Chip package with capacitor
US6337510B1 (en) * 2000-11-17 2002-01-08 Walsin Advanced Electronics Ltd Stackable QFN semiconductor package
SG95637A1 (en) * 2001-03-15 2003-04-23 Micron Technology Inc Semiconductor/printed circuit board assembly, and computer system
US6906361B2 (en) 2002-04-08 2005-06-14 Guobiao Zhang Peripheral circuits of electrically programmable three-dimensional memory
US20040021230A1 (en) * 2002-08-05 2004-02-05 Macronix International Co., Ltd. Ultra thin stacking packaging device
JP3736516B2 (ja) * 2002-11-01 2006-01-18 松下電器産業株式会社 リードフレームおよびその製造方法ならびに樹脂封止型半導体装置およびその製造方法
US6962835B2 (en) 2003-02-07 2005-11-08 Ziptronix, Inc. Method for room temperature metal direct bonding
US7183643B2 (en) * 2003-11-04 2007-02-27 Tessera, Inc. Stacked packages and systems incorporating the same
US7700409B2 (en) * 2004-05-24 2010-04-20 Honeywell International Inc. Method and system for stacking integrated circuits
US20060267173A1 (en) * 2005-05-26 2006-11-30 Sandisk Corporation Integrated circuit package having stacked integrated circuits and method therefor
US7354809B2 (en) 2006-02-13 2008-04-08 Wisconsin Alumi Research Foundation Method for double-sided processing of thin film transistors
US8432026B2 (en) * 2006-08-04 2013-04-30 Stats Chippac Ltd. Stackable multi-chip package system
US7645638B2 (en) * 2006-08-04 2010-01-12 Stats Chippac Ltd. Stackable multi-chip package system with support structure
US7888185B2 (en) * 2006-08-17 2011-02-15 Micron Technology, Inc. Semiconductor device assemblies and systems including at least one conductive pathway extending around a side of at least one semiconductor device
US7772708B2 (en) * 2006-08-31 2010-08-10 Intel Corporation Stacking integrated circuit dies
US7759783B2 (en) * 2006-12-07 2010-07-20 Stats Chippac Ltd. Integrated circuit package system employing thin profile techniques
US7593263B2 (en) 2006-12-17 2009-09-22 Anobit Technologies Ltd. Memory device with reduced reading latency
US8242607B2 (en) * 2006-12-20 2012-08-14 Stats Chippac Ltd. Integrated circuit package system with offset stacked die and method of manufacture thereof
US8847413B2 (en) * 2007-01-15 2014-09-30 Stats Chippac Ltd. Integrated circuit package system with leads having multiple sides exposed
US7829990B1 (en) * 2007-01-18 2010-11-09 Amkor Technology, Inc. Stackable semiconductor package including laminate interposer
KR101430166B1 (ko) * 2007-08-06 2014-08-13 삼성전자주식회사 멀티 스택 메모리 장치
US8273602B2 (en) * 2008-03-11 2012-09-25 Stats Chippac Ltd. Integrated circuit package system with integration port
US7968440B2 (en) 2008-03-19 2011-06-28 The Board Of Trustees Of The University Of Illinois Preparation of ultra-shallow semiconductor junctions using intermediate temperature ramp rates and solid interfaces for defect engineering
US8399974B1 (en) * 2008-07-10 2013-03-19 Henkel Corporation Methods of dicing stacked shingled strip constructions to form stacked die packages
US8581349B1 (en) 2011-05-02 2013-11-12 Monolithic 3D Inc. 3D memory semiconductor device and structure
TWI385779B (zh) * 2009-10-28 2013-02-11 Nat Chip Implementation Ct Nat Applied Res Lab 多層系統晶片模組結構
KR20130007602A (ko) * 2010-03-18 2013-01-18 모사이드 테크놀로지스 인코퍼레이티드 오프셋 다이 스태킹의 멀티-칩 패키지 및 그 제조 방법
KR20110135298A (ko) * 2010-06-10 2011-12-16 삼성전자주식회사 반도체 메모리 장치
US9219005B2 (en) 2011-06-28 2015-12-22 Monolithic 3D Inc. Semiconductor system and device
WO2012086100A1 (ja) * 2010-12-21 2012-06-28 パナソニック株式会社 半導体装置
US8963310B2 (en) * 2011-08-24 2015-02-24 Tessera, Inc. Low cost hybrid high density package
US8659143B2 (en) * 2011-10-03 2014-02-25 Invensas Corporation Stub minimization for wirebond assemblies without windows
US9012277B2 (en) 2012-01-09 2015-04-21 Globalfoundries Inc. In situ doping and diffusionless annealing of embedded stressor regions in PMOS and NMOS devices
US8686570B2 (en) * 2012-01-20 2014-04-01 Taiwan Semiconductor Manufacturing Company, Ltd. Multi-dimensional integrated circuit structures and methods of forming the same
US8372741B1 (en) * 2012-02-24 2013-02-12 Invensas Corporation Method for package-on-package assembly with wire bonds to encapsulation surface
US8866281B2 (en) * 2012-07-19 2014-10-21 Nanya Technology Corporation Three-dimensional integrated circuits and fabrication thereof
US8735219B2 (en) 2012-08-30 2014-05-27 Ziptronix, Inc. Heterogeneous annealing method and device
US9070423B2 (en) * 2013-06-11 2015-06-30 Invensas Corporation Single package dual channel memory with co-support
US20150019802A1 (en) 2013-07-11 2015-01-15 Qualcomm Incorporated Monolithic three dimensional (3d) random access memory (ram) array architecture with bitcell and logic partitioning
US9524948B2 (en) * 2013-09-30 2016-12-20 Mediatek Inc. Package structure
KR102116979B1 (ko) * 2013-10-28 2020-06-05 삼성전자 주식회사 적층 반도체 패키지
KR102181013B1 (ko) * 2014-09-05 2020-11-19 삼성전자주식회사 반도체 패키지
US10522522B2 (en) * 2015-07-31 2019-12-31 Young Hee Song Package substrate comprising side pads on edge, chip stack, semiconductor package, and memory module comprising same
US11246230B2 (en) * 2016-07-21 2022-02-08 Xcelsis Corporation Configurable smart object system with methods of making modules and contactors
JP6907749B2 (ja) * 2017-06-20 2021-07-21 富士通株式会社 Ｂｇａパッケージ基板、及びｂｇａパッケージ基板の製造方法
KR102358343B1 (ko) * 2017-08-09 2022-02-07 삼성전자주식회사 반도체 패키지
JP2019054160A (ja) * 2017-09-15 2019-04-04 東芝メモリ株式会社 半導体装置
US20190097362A1 (en) * 2017-09-26 2019-03-28 Xcelsis Corporation Configurable smart object system with standard connectors for adding artificial intelligence to appliances, vehicles, and devices
CN109950209A (zh) * 2017-12-20 2019-06-28 晟碟信息科技（上海）有限公司 具有增强的侧壁平坦度的半导体存储立方体
US10734759B2 (en) * 2018-03-07 2020-08-04 Xcelsis Corporation Configurable smart object system with magnetic contacts and magnetic assembly
US20190280421A1 (en) * 2018-03-07 2019-09-12 Xcelsis Corporation Configurable smart object system with grid or frame-based connectors
US11239587B2 (en) * 2018-03-07 2022-02-01 Xcelsis Corporation Configurable smart object system with clip-based connectors
JP7045891B2 (ja) * 2018-03-20 2022-04-01 キオクシア株式会社 半導体製造方法、半導体製造装置及び半導体装置
KR102532205B1 (ko) * 2018-07-09 2023-05-12 삼성전자 주식회사 반도체 칩 및 그 반도체 칩을 포함한 반도체 패키지
US10700046B2 (en) * 2018-08-07 2020-06-30 Bae Systems Information And Electronic Systems Integration Inc. Multi-chip hybrid system-in-package for providing interoperability and other enhanced features to high complexity integrated circuits
KR102481648B1 (ko) 2018-10-01 2022-12-29 삼성전자주식회사 반도체 장치
US10691182B2 (en) * 2019-05-20 2020-06-23 Intel Corporation Layered super-reticle computing: architectures and methods

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20050173807A1 (en) * 2004-02-05 2005-08-11 Jianbai Zhu High density vertically stacked semiconductor device
CN101211902A (zh) * 2006-12-27 2008-07-02 株式会社东芝 半导体装置
US20090051023A1 (en) * 2007-01-05 2009-02-26 Samsung Electronics Co., Ltd. Stack package and method of fabricating the same
US20090160482A1 (en) * 2007-12-20 2009-06-25 Xilinx, Inc. Formation of a hybrid integrated circuit device
US20180102251A1 (en) * 2016-10-07 2018-04-12 Invensas Bonding Technologies, Inc. Direct-bonded native interconnects and active base die

Also Published As

Publication number Publication date
US20200203330A1 (en) 2020-06-25
US11139283B2 (en) 2021-10-05
CN116525599A (zh) 2023-08-01
CN111354716B (zh) 2023-03-24

Similar Documents

Publication Publication Date Title
US10643977B2 (en) Microelectronic package having stub minimization using symmetrically-positioned duplicate sets of terminals for wirebond assemblies without windows
US9640515B2 (en) Multiple die stacking for two or more die
US9281271B2 (en) Stub minimization using duplicate sets of signal terminals having modulo-x symmetry in assemblies without wirebonds to package substrate
US9281266B2 (en) Stacked chip-on-board module with edge connector
US9368477B2 (en) Co-support circuit panel and microelectronic packages
US9214455B2 (en) Stub minimization with terminal grids offset from center of package
CN107424975B (zh) 模块基板和半导体模块
US11355485B2 (en) Semiconductor die and semiconductor package
KR20090086314A (ko) 반도체 장치
KR20150074168A (ko) 둘 이상의 다이에 대한 다중 다이 적층
US10026467B2 (en) High-bandwidth memory application with controlled impedance loading
KR101950976B1 (ko) 반도체 패키지
CN111354716B (zh) 堆叠中抽取的nand逻辑部件
TWI580007B (zh) 用於不具窗口之引線結合總成之使用複製端子組之短線最小化
US9928883B2 (en) TFD I/O partition for high-speed, high-density applications
US20050006747A1 (en) Chip mounting substrate, first level assembly, and second level assembly
US9640282B1 (en) Flexible I/O partition of multi-die memory solution
US9659848B1 (en) Stiffened wires for offset BVA
WO2014035950A1 (en) Co-support system and microelectronic assembly

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant