CN111341729A - 半导体装置及其制造方法 - Google Patents

半导体装置及其制造方法 Download PDF

Info

Publication number
CN111341729A
CN111341729A CN202010171855.6A CN202010171855A CN111341729A CN 111341729 A CN111341729 A CN 111341729A CN 202010171855 A CN202010171855 A CN 202010171855A CN 111341729 A CN111341729 A CN 111341729A
Authority
CN
China
Prior art keywords
semiconductor device
sidewall
gate
source
gate structure
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN202010171855.6A
Other languages
English (en)
Other versions
CN111341729B (zh
Inventor
吴铁将
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Micron Technology Inc
Original Assignee
Micron Technology Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Micron Technology Inc filed Critical Micron Technology Inc
Priority to CN202010171855.6A priority Critical patent/CN111341729B/zh
Publication of CN111341729A publication Critical patent/CN111341729A/zh
Application granted granted Critical
Publication of CN111341729B publication Critical patent/CN111341729B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/01—Manufacture or treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/308—Chemical or electrical treatment, e.g. electrolytic etching using masks
    • H01L21/3083—Chemical or electrical treatment, e.g. electrolytic etching using masks characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/3085—Chemical or electrical treatment, e.g. electrolytic etching using masks characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane characterised by their behaviour during the process, e.g. soluble masks, redeposited masks
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
    • H10B12/34—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells the transistor being at least partially in a trench in the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42356—Disposition, e.g. buried gate electrode
    • H01L29/4236—Disposition, e.g. buried gate electrode within a trench, e.g. trench gate electrode, groove gate electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66568—Lateral single gate silicon transistors
    • H01L29/66613—Lateral single gate silicon transistors with a gate recessing step, e.g. using local oxidation
    • H01L29/66621—Lateral single gate silicon transistors with a gate recessing step, e.g. using local oxidation using etching to form a recess at the gate location
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66568—Lateral single gate silicon transistors
    • H01L29/66659—Lateral single gate silicon transistors with asymmetry in the channel direction, e.g. lateral high-voltage MISFETs with drain offset region, extended drain MISFETs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Semiconductor Memories (AREA)

Abstract

本发明公开了一种半导体装置及其制造方法，所述半导体装置包括基材、第一主动区、第二主动区以及闸极结构。第一主动区和第二主动区设于基材中。闸极结构包括底部、和第一主动区连接的第一侧壁，以及和第二主动区连接的第二侧壁。第一侧壁和底部具有第一交点，从第一交点往基材延伸出第一水平线，而第一侧壁和第一水平线具有第一夹角。第二侧壁和底部具有第二交点，从第二交点往基材延伸出第二水平线，而第二侧壁和第二水平线具有第二夹角。第一夹角与第二夹角不同。根据本发明，即便缩减半导体装置的尺寸，但两相邻闸极堆叠的底部之间的距离可保持固定，因此半导体装置中可以不产生字元线(WL)间干扰，进而增进较小尺寸的半导体装置的效能。

Description

半导体装置及其制造方法
分案申请的相关信息
本申请是申请号为201510474232.5的中国发明专利申请的分案申请。
技术领域
本发明涉及一种半导体装置及其制造方法，且特别是涉及一种记忆装置。
背景技术
动态随机存取记忆体(DRAM)是很多电子产品中的基本元件。为了增加元件密度和改善DRAM的整体效能，工业制造商持续致力于缩减DRAM的电晶体的尺寸。然而，随着电晶体尺寸的缩减，记忆装置中字元线与字元线(WL to WL)间的干扰也愈见严重。因此可能因字元线与字元线间的干扰而导致记忆体单元的运作故障。
就此而言，仍需要改良半导体结构和记忆装置的制造方法以解决存在于当前技术领域中的问题。
发明内容
本发明的目的在于提供一种半导体装置及其制造方法，改良半导体结构和记忆装置的制造方法。
本发明的一实例是提供一种半导体装置，其包括基材、第一主动区、第二主动区和闸极结构。第一主动区和第二主动区设于基材中。闸极结构设于基材中且介于第一主动区和第二主动区之间。
闸极结构包括底部、第一侧壁和第二侧壁。第一侧壁和第一主动区连接，第一侧壁和底部具有第一交点。从第一交点往基材延伸出第一水平线，第一侧壁和第一水平线具有第一夹角。第二侧壁和第二主动区连接，第二侧壁和底部具有第二交点。从第二交点往基材延伸出第二水平线，第二侧壁和第二水平线具有第二夹角。第一夹角与第二夹角不同。
在本公开的许多实施例中，第一夹角小于第二夹角。
在本公开的许多实施例中，半导体装置还包括闸极介电层，闸极介电层设于闸极结构和第一主动区之间，且闸极介电层也设于闸极结构和第二主动区之间。
在本公开的许多实施例中，闸极结构包括第一部分以及第二部分，第二部分设于第一部分和第一主动区之间也设于第一部分和第二主动区之间的第二部分。
在本公开的许多实施例中，第一主动区是源极，第二主动区是漏极。
在本公开的许多实施例中，记忆单元包括第一主动区、闸极结构和第二主动区。
在本公开的许多实施例中，半导体装置还包括多个隔离结构，而记忆单元设于相邻的两个隔离结构之间。
本发明的另一实例是提供一种半导体装置，其包括基材以及双闸极结构。双闸极结构设于基材中且具有两个闸极堆叠。
每个闸极堆叠包括底部、第一侧壁和第二侧壁。第一侧壁和底部具有第一交点。从第一交点往基材延伸出第一水平线，第一侧壁和第一水平线具有第一夹角。闸极堆叠的第一侧壁彼此面对。第二侧壁和底部具有第二交点。从第二交点往基材延伸出第二水平线，第二侧壁和第二水平线具有第二夹角。第一夹角小于第二夹角。
在本公开的许多实施例中，第一夹角比第二夹角小0.5度到10度。
在本公开的许多实施例中，半导体装置还包括第一主动区和第二主动区。第一主动区设于基材中且介于双闸极结构的闸极堆叠之间。第二主动区设于基材中且每个闸极堆叠设于第一主动区和第二主动区之间。
在本公开的许多实施例中，半导体装置还包括闸极介电层，闸极介电层设于闸极堆叠中的一个和第一主动区之间，且闸极介电层也设于闸极堆叠中的一个和第二主动区之间。
在本公开的许多实施例中，双闸极结构的每个闸极堆叠包括第一部分以及设于第一部分和第一主动区之间也设于第一部分和第二主动区之间的第二部分。
在本公开的许多实施例中，第一主动区是源极，第二主动区是漏极。
在本公开的许多实施例中，记忆单元由第一主动区、双闸极结构和第二主动区构成。
在本公开的许多实施例中，半导体装置还包括多个隔离结构，记忆单元设于相邻的两个隔离结构之间。
本发明又一实例是提供一种半导体装置的制造方法。此方法包括以下步骤。在基材上形成罩幕，其包括以下步骤。在基材上形成第一蚀刻层。移除第一蚀刻层的一部分以形成曝露基材的一部分的开口。在开口中的第一蚀刻层的侧壁上形成间隙壁材料。在开口中形成第二蚀刻层。移除间隙壁材料以在第一蚀刻层和第二蚀刻层之间形成多个沟槽。
蚀刻第一蚀刻层和第二蚀刻层以在第一蚀刻层的顶表面和第二蚀刻层的顶表面之间形成高度差。蚀刻沟槽以在基材中形成凹陷闸极沟槽，其包括以下步骤。形成凹陷闸极沟槽的第一侧壁，其连接第一蚀刻层，且第一侧壁和闸极沟槽的底部形成第一交点。从第一交点往基材延伸出第一水平线，第一侧壁和第一水平线具有第一夹角。形成凹陷闸极沟槽的第二侧壁，其连接第第二蚀刻层，且第二侧壁和底部形成第二交点。从第二交点往基材延伸出第二水平线，第二侧壁和第二水平线具有第二夹角。第一夹角被形成为小于第二夹角。
在本公开的许多实施例中，在第一蚀刻层的侧壁上形成间隙壁材料包括形成覆盖第一蚀刻层和基材的间隙壁材料层；以及蚀刻间隙壁材料层以遗留一部分的间隙壁材料在第一蚀刻层的侧壁上。
在本公开的许多实施例中，前述方法还包括以下步骤。在凹陷闸极沟槽中形成闸极结构。在基材中形成第一主动区，且第一主动区连接凹陷闸极沟槽的第一侧壁。在基材中形成第二主动区，且第二主动区连接凹陷闸极沟槽的第二侧壁。
在本公开的许多实施例中，在凹陷闸极沟槽中形成闸极结构还包括形成第一部分；以及在第一部分和第一主动区之间且在第一部分和第二主动区之间形成第二部分。
在本公开的许多实施例中，形成第一主动区是形成源极；形成第二主动区是形成漏极。
依据上述，本发明提供一种半导体装置及其制造方法，即便缩减半导体装置的尺寸，但两相邻闸极堆叠的底部之间的距离可保持固定，因此半导体装置中可以不产生字元线(WL)间干扰，进而增进较小尺寸的半导体装置的效能。
搭配以下说明和权利要求将更能理解本公开的前述和其他特征、实例以及优势。
应该理解的是，以上的概述和以下的详述是示例性的，其意在对所申请发明提出进一步解释。
附图说明
借由阅读以下对实施例的详细说明并搭配图式能对本公开进行更好的理解：
图1是现有半导体装置的剖面示意图。
图2A至图2B是根据本公开的许多实施例的半导体装置的剖面示意图。
图3是根据本公开的许多实施例的半导体装置的剖面示意图。
图4是根据本公开的许多实施例的半导体装置的剖面示意图。
图5A至图5C是根据本公开的许多实施例的半导体装置在不同工艺阶段的剖面示意图。
图6是根据本公开的许多实施例的半导体装置在不同工艺阶段的剖面示意图。
图7A至图7D是根据本公开的许多实施例的半导体装置在不同工艺阶段的剖面示意图。
具体实施方式
以下详述本发明的实施例，其具体例绘示于后附的图式中。图式和说明书中尽可能使用相同的元件符号指涉相同或相似的部分。
以下实施例配合图式作详细说明。为了进行清楚的说明，下文将解释实施时的许多细节。然而，应该理解的是，这些实施时的细节不应用来限制本发明。也就是说，在本发明的部分实施例中，这些实施时的细节不是必要的。此外，为了简化图式，一些现有的结构和元件仅以示意图简略呈现。
图1是现有半导体装置100的剖面示意图。在图1中，现有半导体装置100具有基材110、两个闸极结构120、源极区130、两个漏极区140以及两个浅沟槽隔离(STI)150。闸极结构120、源极区130、漏极区140和STI 150设于基材110中，而闸极结构120、源极区130、漏极区140设于两个STI 150之间。源极区130设于两个闸极结构120之间，且每个闸极结构120设于源极区130和一个漏极区140之间。
闸极结构120具有底部122、第一侧壁124和第二侧壁126。底部122和第一侧壁124具有第一交点。第一交点往基材110延伸出第一水平线，第一侧壁和第一水平线具有第一夹角(θ1)。底部122和第二侧壁126具有第二交点。第二交点往基材110延伸出第二水平线，第二侧壁和第二水平线具有第二夹角(θ2)。值得注意的是，第一夹角(θ1)等于第二夹角(θ2)。然而，随着半导体装置的尺寸缩减，半导体装置中产生字元线(WL)对字元线的干扰。字元线对字元线(WL to WL)干扰从而导致半导体装置的运作故障。因此，需要改良半导体结构和其制造方法以解决存在于当前技术领域中的问题。
参照图2A，提供根据本公开的许多实施例的半导体装置200a。在图2A中，半导体装置200a包括基材210、第一主动区220、第二主动区230以及闸极结构240。第一主动区220和第二主动区230设于基材210中。闸极结构240设于基材210中且介于第一主动区220和第二主动区230之间。在本公开的许多实施例中，第一主动区220是源极，而第二主动区230是漏极。
在本公开的许多实施例中，记忆单元包括第一主动区220、闸极结构240以及第二主动区230。在本公开的许多实施例中，半导体装置200a还包括多个隔离结构250，而记忆单元设于相邻的两个隔离结构250之间。
闸极结构240包括底部242、第一侧壁244和第二侧壁246。第一侧壁244和第一主动区220连接，第一侧壁244和底部242具有第一交点。从第一交点往基材210延伸出第一水平线，第一侧壁和第一水平线具有第一夹角(θ3)。第二侧壁246和第二主动区230连接，第二侧壁246和底部242具有第二交点。从第二交点往基材210延伸出第二水平线，第二侧壁和第二水平线具有第二夹角(θ4)。第一夹角(θ3)与第二夹角(θ4)不同。
在本公开的许多实施例中，第一主动区220的深度大于第二主动区230的深度，因此介于第一主动区220和第二主动区230之间的闸极结构240的电场是不对称的。在此状况下，根据本公开的闸极结构240被设计成不对称的。换句话说，第一夹角(θ3)与第二夹角(θ4)不同。在本公开的许多实施例中，第一夹角(θ3)小于第二夹角(θ4)。
参照图2B，提供半导体装置200b。在图2B中，还有闸极介电层241设于闸极结构240和第一主动区220之间，也设于闸极结构240和第二主动区230之间。在本公开的一实施例中，闸极结构240包括第一部分243以及设于第一部分243和第一主动区220之间也设于第一部分243和第二主动区230之间的第二部分245。在本公开的其他实施例中，介电层248设于闸极结构240上。
图3是根据本公开的许多实施例的半导体装置300的剖面示意图。在图3中，半导体装置300包括基材310以及双闸极结构320。双闸极结构320设于基材310中且具有两个闸极堆叠。
每个闸极堆叠包括底部322、第一侧壁324和第二侧壁326。闸极堆叠的第一侧壁324彼此面对。第一侧壁324和底部322具有第一交点。从第一交点往基材310延伸出第一水平线，第一侧壁和第一水平线具有第一夹角(θ5)。第二侧壁326和底部322具有第二交点。从第二交点往基材310延伸出第二水平线，第二侧壁和第二水平线具有第二夹角(θ6)。第一夹角(θ5)小于第二夹角(θ6)。在本公开的许多实施例中，第一夹角(θ5)比第二夹角(θ6)小0.5度到10度。
与现有的半导体装置100不同的是，虽然半导体装置300的尺寸缩减了，两个相邻闸极堆叠的底部之间的距离是固定的，因此半导体装置300中可以不产生字元线(WL)间干扰。因此，较小尺寸的半导体装置300的效能可以显著增加。
在图3中，半导体装置300还包括第一主动区330以及两个第二主动区340。第一主动区330设于基材310中且介于双闸极结构320的闸极堆叠之间。第二主动区340设于基材310中，且每个闸极堆叠设于第一主动区330和一个第二主动区340之间。在本公开的许多实施例中，第一主动区330是源极，第二主动区340是漏极。
在图3中，记忆单元由第一主动区330、双闸极结构320以及第二主动区340构成。在本公开的许多实施例中，半导体装置300还包括多个隔离结构350，而记忆单元设于相邻的两个隔离结构350之间。
图4是根据本公开的许多实施例的半导体装置400的剖面示意图。在图4中，半导体装置400类似于半导体装置300。与图3中的半导体装置300不同的是，半导体装置400还包括闸极介电层410，设于闸极堆叠中的一个和第一主动区330之间，也设于闸极堆叠中的一个和相邻的第二主动区340中的一个之间。此外，在图4中，双闸极结构320的每个闸极堆叠包括第一部分323以及设于第一部分323和第一主动区330之间也设于第一部分323和第二主动区340中的一个之间的第二部分325。在本公开的一实施例中，介电层328设于双闸极结构320的每个闸极堆叠上。在本公开的其他实施例中，接触420设于第一主动区330上且与其连接。
图5A至图5C是根据本公开的许多实施例的半导体装置500在不同工艺阶段的剖面示意图。
在图5A中，在基材510上形成罩幕520。罩幕520包括第一蚀刻层522、第二蚀刻层524以及多个沟槽526。第一蚀刻层522和第二蚀刻层524被形成为共平面。沟槽526形成在第一蚀刻层522和第二蚀刻层524之间。在本公开的一实施例中，第一蚀刻层522还包括硬遮罩610，如图6所示。在基材510上形成罩幕520的步骤包括如图7A至图7D所示的以下步骤。
参照图7A，在基材510上形成第一蚀刻层522。在本公开的多个实施例中，第一蚀刻层522是透过旋涂工艺、CVD工艺或PVD工艺形成在基材510上，本发明的权利要求不限于此。在罩幕520的第一蚀刻区521形成开口523，如图7B所示。在本公开的多个实施例中，开口523是透过光学微影工艺形成在罩幕520的第一蚀刻区521，本发明的权利要求不限于此。
在图7C中，在第一蚀刻层522的侧壁525上形成间隙壁材料528。在本公开的多个实施例中，形成由间隙壁材料形成的间隙壁材料层(未绘示)以覆盖第一蚀刻层522和基材510。在本公开的多个实施例中，以干蚀刻工艺移除一部分的间隙壁材料层，遗留间隙壁材料528在第一蚀刻层522的侧壁525上。
参照图7D，在罩幕520的第一蚀刻区521处的开口523中形成第二蚀刻层524。在本公开的多个实施例中，第二蚀刻层524是透过旋涂工艺、CVD工艺或PVD工艺形成在开口523中，而本发明的权利要求不限于此。移除间隙壁材料528以形成介于第一蚀刻层522和第二蚀刻层524之间的多个沟槽526，如图5A所示。
参照图5B，蚀刻第一蚀刻层522和第二蚀刻层524以在第一蚀刻层522的顶表面和第二蚀刻层524的顶表面之间形成高度差(H)。在本公开的多个实施例中，第二蚀刻层524于干蚀刻工艺中的蚀刻速率高于第一蚀刻层522的蚀刻速率，因此第二蚀刻层524的移除量大于第一蚀刻层522的移除量。因此，在干蚀刻工艺开始之后，第一蚀刻层522的厚度大于第二蚀刻层524的厚度。
因为第一蚀刻层522的厚度大于第二蚀刻层524的厚度，干蚀刻工艺中的电浆可被第一蚀刻层522阻挡，但不会被第二蚀刻层524阻挡。因此，在干蚀刻工艺之后，将沟槽526形成基材510中的多个倾斜的凹陷闸极沟槽540。
仔细来讲，凹陷闸极沟槽540的第一侧壁544被形成为和第二蚀刻层524连接，第一侧壁544和凹陷闸极沟槽540的底部542形成第一交点。从第一交点往基材510延伸出第一水平线，第一侧壁和第一水平线具有第一夹角(θ5)。类似地，凹陷闸极沟槽540的第二侧壁546被形成为和第一蚀刻层522连接，第二侧壁546和底部542形成第二交点。从第二交点往基材510延伸出第二水平线，第二侧壁和第二水平线具有第二夹角(θ6)。第一夹角(θ5)被形成为小于第二夹角(θ6)。
在本公开的许多实施例中，如图3所示的闸极结构320被形成在凹陷闸极沟槽540中。在本公开的许多实施例中，如图3所示的在基材510中形成第一主动区330且和凹陷闸极沟槽540的第一侧壁544连接。在本公开的许多实施例中，形成第一主动区330是形成源极。在本公开的许多实施例中，如图3所示的在基材510中形成第二主动区340且和凹陷闸极沟槽540的第二侧壁546连接。在本公开的许多实施例中，形成第二主动区340是形成漏极。
在本公开的许多实施例中，在凹陷闸极沟槽540中形成如图4所示的闸极结构320还包括形成如图4所示的第一部分323；以及形成如图4所示的第二部分325，其介于第一部分323和第一主动区330之间也介于第一部分323和第二主动区340之间。
虽然已经参照本发明的特定实施例描述了大量细节，其他实施例也是可能的。因此，权利要求的精神和范畴不应限于本文所描述的实施例。
虽然本发明已经以实施方式公开如上，然其并非用以限定本发明，任何本领域技术人员，在不脱离本发明的精神和范围内，当可作各种变动与润饰，因此本发明的保护范围当视权利要求所界定者为准。

Claims (19)

1.一种半导体装置，其包括：
至少一个源极和至少一个汲极，所述至少一个源极的深度大于所述至少一个汲极的深度；
栅极结构，其直接接触所述至少一个源极和所述至少一个汲极，所述栅极结构包括：
邻近所述至少一个源极的所述栅极结构的第一侧壁和邻近所述至少一个汲极的所述栅极结构的第二侧壁，所述栅极结构的所述第一侧壁、所述第二侧壁和底部是线性的，且由所述栅极结构的所述第一侧壁和所述底部之间的交点形成的夹角不同于由所述栅极结构的所述第二侧壁和所述底部之间的交点形成的另一夹角；以及
隔离结构，其直接接触且邻近所述至少一个源极和所述至少一个汲极。
2.如权利要求1所述的半导体装置，其中所述栅极结构经配置以产生不对称电场。
3.如权利要求1所述的半导体装置，进一步包括所述栅极结构上的电介质材料。
4.如权利要求1所述的半导体装置，其中第一隔离结构邻近所述至少一个源极且第二隔离结构邻近所述至少一个汲极。
5.如权利要求1所述的半导体装置，其中所述至少一个源极的顶部表面和所述至少一个汲极的顶部表面共平面。
6.如权利要求1所述的半导体装置，其中相邻栅极结构的所述底部之间的距离是常数。
7.一种半导体装置，包括：
源极和两个汲极，所述源极的深度大于所述两个汲极的深度；
两个栅极堆叠，所述栅极堆叠中的每一个栅极堆叠在所述源极和所述两个汲极中的一个汲极之间，所述两个栅极堆叠中每一个栅极堆叠包括：
邻近所述源极的所述栅极堆叠中的每一个栅极堆叠的第一侧壁和邻近所述两个汲极中的一个汲极的所述栅极堆叠中的每一个栅极堆叠的第二侧壁，所述栅极堆叠中的每一个栅极堆叠的所述第一侧壁、所述第二侧壁和底部是线性的，所述第一侧壁从所述栅极堆叠中的每一个栅极堆叠的所述底部延伸到所述源极的顶部表面，所述第二侧壁从所述栅极堆叠中的每一个栅极堆叠的所述底部延伸到所述两个汲极中的一个汲极的顶部表面，且由所述栅极堆叠中的每一个栅极堆叠的所述第一侧壁和所述底部之间的交点形成的夹角不同于由所述栅极堆叠中的每一个栅极堆叠的所述第二侧壁和所述底部之间的交点形成的另一夹角；以及
隔离结构，其直接接触所述两个汲极中的每一个汲极。
8.如权利要求7所述的半导体装置，其中所述隔离结构横向邻近所述两个汲极中的每一个汲极。
9.如权利要求7所述的半导体装置，进一步包括所述源极上方的接触。
10.如权利要求7所述的半导体装置，进一步包含所述两个栅极堆叠中的每一个栅极堆叠上方的电介质材料。
11.如权利要求10所述的半导体装置，进一步包含所述两个栅极堆叠的所述第一侧壁和所述第二侧壁上的栅极电介质材料。
12.如权利要求11所述的半导体装置，其中所述栅极电介质材料将所述电介质材料与所述源极和所述汲极分开。
13.一种半导体装置，其包含：
源极和汲极，所述源极的深度大于所述汲极的深度；
电介质材料，其介于所述源极和所述汲极之间；
隔离结构，其直接接触所述源极和所述汲极中的每一者；以及
栅极结构，其在所述电介质材料下方且在所述源极和所述汲极之间，所述栅极结构包含：
所述栅极结构的侧壁，其邻近所述源极和所述汲极，所述侧壁的第一侧壁从所述栅极结构的底部线性延伸到所述源极的顶部表面，所述侧壁的第二侧壁从所述栅极结构的所述底部线性延伸到所述汲极的顶部表面，且由所述栅极结构的所述第一侧壁和所述底部之间的交点形成的第一夹角不同于由所述栅极结构的所述第二侧壁和所述底部之间的交点形成的第二夹角。
14.根据权利要求13所述的半导体装置，其中所述源极和所述汲极横向邻近所述电介质材料。
15.根据权利要求13所述的半导体装置，进一步包括栅极电介质材料，其将所述栅极结构与所述源极和所述汲极分开。
16.根据权利要求13所述的半导体装置，其中所述第一夹角包括在所述第一侧壁和从所述栅极结构的所述底部延伸的水平线之间形成的所述夹角。
17.根据权利要求13所述的半导体装置，其中所述第二夹角包括在所述第二侧壁和从所述栅极结构的所述底部延伸的水平线之间的形成的所述夹角。
18.根据权利要求13所述的半导体装置，其中所述栅极结构包括由第二部分横向围绕的第一部分。
19.根据权利要求13所述的半导体装置，其中所述栅极结构包括双栅极结构。
CN202010171855.6A 2015-06-21 2015-08-05 半导体装置及其制造方法 Active CN111341729B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202010171855.6A CN111341729B (zh) 2015-06-21 2015-08-05 半导体装置及其制造方法

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US14/745,464 US9768175B2 (en) 2015-06-21 2015-06-21 Semiconductor devices comprising gate structure sidewalls having different angles
US14/745,464 2015-06-21
CN202010171855.6A CN111341729B (zh) 2015-06-21 2015-08-05 半导体装置及其制造方法
CN201510474232.5A CN106257649B (zh) 2015-06-21 2015-08-05 半导体装置及其制造方法

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
CN201510474232.5A Division CN106257649B (zh) 2015-06-21 2015-08-05 半导体装置及其制造方法

Publications (2)

Publication Number Publication Date
CN111341729A true CN111341729A (zh) 2020-06-26
CN111341729B CN111341729B (zh) 2023-10-20

Family

ID=57588410

Family Applications (2)

Application Number Title Priority Date Filing Date
CN201510474232.5A Active CN106257649B (zh) 2015-06-21 2015-08-05 半导体装置及其制造方法
CN202010171855.6A Active CN111341729B (zh) 2015-06-21 2015-08-05 半导体装置及其制造方法

Family Applications Before (1)

Application Number Title Priority Date Filing Date
CN201510474232.5A Active CN106257649B (zh) 2015-06-21 2015-08-05 半导体装置及其制造方法

Country Status (3)

Country Link
US (3) US9768175B2 (zh)
CN (2) CN106257649B (zh)
TW (1) TWI600120B (zh)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9768175B2 (en) * 2015-06-21 2017-09-19 Micron Technology, Inc. Semiconductor devices comprising gate structure sidewalls having different angles
CN108807384B (zh) * 2017-05-04 2019-10-18 联华电子股份有限公司 半导体元件及其制作方法
CN110808211A (zh) * 2019-11-08 2020-02-18 中国电子科技集团公司第十三研究所 斜型栅结构氧化镓场效应晶体管及其制备方法
US20220384191A1 (en) * 2021-05-27 2022-12-01 Fujian Jinhua Integrated Circuit Co., Ltd. Dynamic random access memory and method for forming the same
TWI796974B (zh) * 2022-03-22 2023-03-21 華邦電子股份有限公司 半導體結構及其形成方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20070202649A1 (en) * 2006-02-14 2007-08-30 Elpida Memory, Inc. Semiconductor device and method of manufacturing the same
US20080203455A1 (en) * 2007-02-23 2008-08-28 Samsung Electronics Co., Ltd. Semiconductor device employing transistor having recessed channel region and method of fabricating the same
US20120299090A1 (en) * 2011-05-25 2012-11-29 Ji-Young Kim Semiconductor Devices Including Dual Gate Electrode Structures And Related Methods
US20150137221A1 (en) * 2013-04-30 2015-05-21 Panasonic Intellectual Property Management Co., Ltd. Semiconductor device and method for manufacturing same

Family Cites Families (28)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6605845B1 (en) * 1997-09-30 2003-08-12 Intel Corporation Asymmetric MOSFET using spacer gate technique
CN1267987C (zh) * 2003-06-12 2006-08-02 南亚科技股份有限公司 隔离具有部分垂直沟道存储单元的有源区的方法
TWI224837B (en) * 2003-07-10 2004-12-01 Advanced Semiconductor Eng Ball grid array package substrate and method for manufacturing the same
KR100549950B1 (ko) * 2003-12-23 2006-02-07 삼성전자주식회사 리세스 타입 모오스 트랜지스터의 제조방법 및 그의 구조
KR100549578B1 (ko) * 2004-05-25 2006-02-08 주식회사 하이닉스반도체 Ｍｏｓ 트랜지스터 제조 방법
DE102004063025B4 (de) * 2004-07-27 2010-07-29 Hynix Semiconductor Inc., Icheon Speicherbauelement und Verfahren zur Herstellung desselben
KR100618861B1 (ko) * 2004-09-09 2006-08-31 삼성전자주식회사 로컬 리세스 채널 트랜지스터를 구비하는 반도체 소자 및그 제조 방법
KR100654341B1 (ko) * 2004-12-08 2006-12-08 삼성전자주식회사 비휘발성 메모리 소자 및 그 제조방법
KR100636680B1 (ko) * 2005-06-29 2006-10-23 주식회사 하이닉스반도체 리세스 게이트 및 비대칭 불순물영역을 갖는 반도체소자 및그 제조방법
KR100690911B1 (ko) * 2005-07-18 2007-03-09 삼성전자주식회사 2비트 메모리 셀을 포함하는 비휘발성 반도체 집적 회로장치 및 그 제조 방법
JP4773182B2 (ja) * 2005-10-28 2011-09-14 エルピーダメモリ株式会社 半導体装置の製造方法
KR100771539B1 (ko) * 2005-12-29 2007-10-31 주식회사 하이닉스반도체 리세스 게이트를 갖는 반도체 소자 및 그 제조방법
US20080054386A1 (en) 2006-08-31 2008-03-06 Micron Technology, Inc. Recessed color filter array and method of forming the same
KR100842908B1 (ko) * 2006-09-30 2008-07-02 주식회사 하이닉스반도체 리세스 게이트를 갖는 반도체 소자 및 그의 제조방법
KR100970282B1 (ko) * 2007-11-19 2010-07-15 매그나칩 반도체 유한회사 트렌치 ｍｏｓｆｅｔ 및 그 제조방법
JP2009224520A (ja) * 2008-03-14 2009-10-01 Elpida Memory Inc 半導体装置及び半導体装置の製造方法
TW200952126A (en) 2008-06-12 2009-12-16 Inotera Memories Inc Method for fabricating a semiconductor memory device
KR101057189B1 (ko) * 2008-11-12 2011-08-16 주식회사 하이닉스반도체 단채널 효과를 억제하는 트랜지스터 및 그 제조방법
US8072803B2 (en) * 2009-05-26 2011-12-06 Macronix International Co., Ltd. Memory device and methods for fabricating and operating the same
TWI409852B (zh) 2009-12-31 2013-09-21 Inotera Memories Inc 利用自對準雙重圖案製作半導體元件微細結構的方法
US20120256255A1 (en) 2011-04-07 2012-10-11 Tieh-Chiang Wu Recessed trench gate structure and method of fabricating the same
US8178440B1 (en) 2011-05-23 2012-05-15 Nanya Technology Corp. Method for forming a recess array device structure in a semiconductor substrate
TWI447857B (zh) 2011-08-22 2014-08-01 Inotera Memories Inc 動態隨機存取記憶體的製作方法
TWI462275B (zh) 2011-11-14 2014-11-21 Inotera Memories Inc 記憶體結構
CN103715142A (zh) * 2012-09-29 2014-04-09 中芯国际集成电路制造(上海)有限公司 形成不同高度的多个鳍部的方法
WO2014115744A1 (ja) * 2013-01-23 2014-07-31 ピーエスフォー ルクスコ エスエイアールエル 半導体装置およびその製造方法
KR101847630B1 (ko) * 2013-04-01 2018-05-24 삼성전자주식회사 반도체 소자 및 반도체 모듈
US9768175B2 (en) * 2015-06-21 2017-09-19 Micron Technology, Inc. Semiconductor devices comprising gate structure sidewalls having different angles

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20070202649A1 (en) * 2006-02-14 2007-08-30 Elpida Memory, Inc. Semiconductor device and method of manufacturing the same
US20080203455A1 (en) * 2007-02-23 2008-08-28 Samsung Electronics Co., Ltd. Semiconductor device employing transistor having recessed channel region and method of fabricating the same
US20120299090A1 (en) * 2011-05-25 2012-11-29 Ji-Young Kim Semiconductor Devices Including Dual Gate Electrode Structures And Related Methods
US20150137221A1 (en) * 2013-04-30 2015-05-21 Panasonic Intellectual Property Management Co., Ltd. Semiconductor device and method for manufacturing same

Also Published As

Publication number Publication date
US9768175B2 (en) 2017-09-19
CN106257649A (zh) 2016-12-28
TWI600120B (zh) 2017-09-21
US20170373069A1 (en) 2017-12-28
TW201701411A (zh) 2017-01-01
US20160372475A1 (en) 2016-12-22
US20190326298A1 (en) 2019-10-24
US10468416B2 (en) 2019-11-05
US11024629B2 (en) 2021-06-01
CN111341729B (zh) 2023-10-20
CN106257649B (zh) 2020-04-07

Similar Documents

Publication Publication Date Title
US9613967B1 (en) Memory device and method of fabricating the same
US11139243B2 (en) Semiconductor memory device
US8558306B2 (en) Semiconductor device and method of manufacturing the same
US10468416B2 (en) Semiconductor device comprising gate structure sidewalls having different angles
US8735956B2 (en) Semiconductor device and method for manufacturing the same
US20120211830A1 (en) Semiconductor device and method of manufacturing the same
CN102468304B (zh) 存储装置及其制造方法
US8716777B2 (en) Semiconductor device and method for manufacturing the same
US10147728B1 (en) Semiconductor device and method for fabricating the same
US9530840B2 (en) Semiconductor device including a wall oxide film and method for forming the same
US9123576B2 (en) Semiconductor device and method for manufacturing the same
TWI602264B (zh) 動態隨機存取記憶體的主動區接觸窗及其製造方法
US20110263089A1 (en) Method for fabricating semiconductor device
KR20060121066A (ko) 리세스 채널을 갖는 모스 트랜지스터 및 그 제조방법
US8525262B2 (en) Transistor with buried fins
US20100012996A1 (en) Dynamic random access memory structure
US11664435B2 (en) Dynamic random access memory and method of fabricating the same
US10014301B2 (en) Semiconductor constructions
US20210057288A1 (en) Semiconductor device and method of fabricating the same
US8723261B2 (en) Recessed gate transistor with cylindrical fins
US20090047766A1 (en) Method for fabricating recess channel mos transistor device
US11825644B2 (en) Semiconductor memory device
US20130193511A1 (en) Vertical transistor structure
US20090298271A1 (en) Method for manufacturing a semiconductor device
US20120217619A1 (en) Semiconductor device with triangle prism pillar and method for manufacturing the same

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant