CN111295746A - 半导体装置 - Google Patents

半导体装置 Download PDF

Info

Publication number
CN111295746A
CN111295746A CN201880070579.5A CN201880070579A CN111295746A CN 111295746 A CN111295746 A CN 111295746A CN 201880070579 A CN201880070579 A CN 201880070579A CN 111295746 A CN111295746 A CN 111295746A
Authority
CN
China
Prior art keywords
electrode
chip
pulse signal
pad
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201880070579.5A
Other languages
English (en)
Other versions
CN111295746B (zh
Inventor
佐藤好则
原英夫
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Rohm Co Ltd
Original Assignee
Rohm Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Rohm Co Ltd filed Critical Rohm Co Ltd
Publication of CN111295746A publication Critical patent/CN111295746A/zh
Application granted granted Critical
Publication of CN111295746B publication Critical patent/CN111295746B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • HELECTRICITY
    • H02GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02MAPPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M3/00Conversion of dc power input into dc power output
    • H02M3/22Conversion of dc power input into dc power output with intermediate conversion into ac
    • H02M3/24Conversion of dc power input into dc power output with intermediate conversion into ac by static converters
    • H02M3/28Conversion of dc power input into dc power output with intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate ac
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00Baseband systems
    • H04L25/02Details ; arrangements for supplying electrical power along data transmission lines

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Signal Processing (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Dc-Dc Converters (AREA)
  • Dc Digital Transmission (AREA)

Abstract

本发明的半导体装置具有:作为脉冲信号的发送侧的第一芯片;作为脉冲信号的接收侧的第二芯片;以及第三芯片,其使用集成变压器将第一芯片与第二芯片之间电绝缘,同时将脉冲信号从第一芯片传输到第二芯片。第二芯片和第三芯片分别具备用于经由前级的接合线接受脉冲信号的输入的第一电极。在各芯片的第一电极中的至少一个的下部区域中,设置有与第一电极电绝缘并连接到基准电位端的第二电极。由此,能够形成LC低通滤波器,从而可以降低脉冲信号的噪声。

Description

半导体装置
技术领域
本说明书中公开的发明涉及一种处理脉冲信号的半导体装置(例如复合隔离器)。
背景技术
以往,例如在用作车载设备、工业设备等的电源的AC/DC转换器和DC/DC转换器领域中,存在一种使用隔离器将初级电路系统和次级电路系统进行磁耦合,同时保持二者的绝缘性的技术。
作为上述相关以往技术的一例,可以举出专利文献1。
现有技术文献
专利文献
专利文献1:日本特开2008-187821号公报
发明内容
发明要解决的课题
但是,在隔离器周围产生大量开关噪声的环境中,难以准确地传输脉冲信号,尤其在输入电压较高的AC/DC转换器中,存在隔离器中产生的噪声电平大的问题。
另外,上述问题不仅仅存在于在隔离器中,而是普遍存在于所有处理脉冲信号的半导体装置中。
鉴于本申请的发明人所发现的上述问题,本说明书中公开的发明的目的在于,提供一种能够降低脉冲信号的噪声的半导体装置。
用于解决课题的手段
本说明书中公开的半导体装置被设为如下结构(第一结构):具有:作为脉冲信号的发送侧的第一芯片;作为上述脉冲信号的接收侧的第二芯片;以及第三芯片,其使用集成变压器将上述第一芯片与上述第二芯片之间电绝缘,同时将上述脉冲信号从上述第一芯片传输到上述第二芯片,上述第二芯片和上述第三芯片分别具备用于经由接合线(bondingwire)从前级的芯片接受上述脉冲信号的输入的第一电极,在各芯片的第一电极中的至少一个的下部区域中,设置有与上述第一电极电绝缘并连接到基准电位端的第二电极。
此外,在由第一结构构成的半导体装置中,可以形成为如下结构(第二结构):用金属层或多晶硅层形成上述第二电极。
此外,在由第一或第二结构构成的半导体装置中,可以形成为如下结构(第三结构):在俯视观察下,上述第二电极具有等于或大于上述第一电极的面积。
此外,在由第一至第三结构中的任意一个结构构成的半导体装置中,可以形成为如下结构(第四结构):在上述第一电极和上述第二电极之间,设有至少一层与上述第一电极和上述第二电极中的一个短路的中间电极。
此外,在由第四结构构成的半导体装置中,可以形成为如下结构(第五结构):在上述第一电极和上述第二电极之间,作为上述中间电极,交替层叠有至少一层与上述第一电极短路的第一中间电极和至少一层与上述第二电极短路的第二中间电极。
此外,在由第一至第五结构中的任意一个结构构成的半导体装置中,可以形成为如下结构(第六结构):上述第一芯片具备调整上述脉冲信号的脉冲宽度的功能。
此外,在由第一至第六结构中的任意一个结构构成的半导体装置中,可以形成为如下结构(第七结构):通过将初级电路系统与次级电路系统电绝缘的同时进行相互间的信号传输,来作为绝缘型开关电源的控制主体发挥功能。
此外,本说明书中公开的绝缘型开关电源被设为如下结构(第八结构):具有:由第七结构构成的半导体装置;以及由上述半导体装置控制的开关输出级。
此外,在由第八结构构成的绝缘型开关电源中,可以形成为如下结构(第九结构):上述开关输出级作为DC/DC转换部的构成要素发挥功能,该DC/DC转换部使用变压器将初级电路系统与次级电路系统电绝缘,同时由供给到上述初级电路系统的直流输入电压生成直流输出电压并供给到上述次级电路系统的负载。
此外,在由第九结构构成的绝缘型开关电源中,可以形成为如下结构(第十结构):还具有整流部,其由交流输入电压生成上述直流输入电压。
此外,本说明书中公开的电子设备被设为如下结构(第十一结构):具有:由第八至第十结构中的任意一个结构构成的绝缘型开关电源;以及负载,其从上述绝缘型开关电源接受电力供给来运行。
此外,本说明书中公开的芯片被设为如下结构(第十二结构):该芯片是将第一电极和第二电极集成化而形成的,上述第一电极用于经由接合线接受脉冲信号的输入,上述第二电极设置在上述第一电极的下部区域,与上述第一电极电绝缘并连接到基准电位端。
此外,本说明书中公开的芯片被设为如下结构(第十三结构):具有用于经由导线接受脉冲信号的输入的焊盘(pad),上述导线作为形成滤波器的电感器发挥功能,上述焊盘或与该焊盘连接的布线层作为形成上述滤波器的电容器的第一电极发挥功能。
此外,在由第十三结构构成的芯片中,可以形成为如下结构(第十四结构):上述电感器的电感值通过上述导线的长度、直径、根数或材料来调整。
此外,在由第十四结构构成的芯片中,可以形成为如下结构(第十五结构):上述导线的长度通过上述焊盘的位置来调整。
此外,在由第十三至第十五结构中的任意一个结构构成的芯片中,可以形成为如下结构(第十六结构):上述电容器的电容值通过上述第一电极与第二电极的相对面积或电极间距离来调整。
此外,在由第十六结构构成的芯片中,可以形成为如下结构(第十七结构):上述第一电极与上述第二电极的电极间距离通过使用层叠形成的多个布线层中的哪一个布线层作为上述第一电极和上述第二电极来调整。
此外,在由第十七结构构成的芯片中,可以形成为如下结构(第十八结构):上述第一电极与上述第二电极的电极间距离通过层间绝缘层的厚度来调整。
此外,在由第十六结构构成的芯片中,可以形成为如下结构(第十九结构):上述第一电极与上述第二电极形成在同一布线层中,并且具备隔开上述电极间距离而相互啮合的梳齿。
此外,在通过第十三至第十九结构中的任意一个结构构成的芯片中,可以形成为如下结构(第二十结构):还具有保护层,其使上述焊盘露出,并覆盖上述芯片的表面。
发明的效果
根据本说明书中公开的发明,可以提供一种能够降低脉冲信号的噪声的半导体装置。
附图说明
图1是表示具备绝缘型开关电源的电子设备的整体结构的框图。
图2是表示电源IC的第一实施方式的示意图。
图3是第一实施方式中的信号传输路径的等效电路图。
图4是表示电源IC的第二实施方式的示意图。
图5是第二实施方式中的信号传输路径的等效电路图。
图6是表示电容器的第一结构例的示意图。
图7是表示电容器的第二结构例的示意图。
图8是表示电容器的第三结构例的示意图。
图9是用于说明电感值调整方法的示意图。
图10是用于具体说明电感值调整方法的示意图。
图11是表示电容器的第四结构例的示意图。
图12是表示电容器的第五结构例的示意图。
图13是表示电容器的第五结构例的示意图。
具体实施方式
<绝缘型开关电源>
图1是表示具备绝缘型开关电源的电子设备的整体结构的框图。本结构例的电子设备X具有绝缘型开关电源1以及从绝缘型开关电源1接受电力供给来运行的负载2。
绝缘型开关电源1是将初级电路系统1p(GND1系统)与次级电路系统1s(GND2系统)之间电绝缘,同时将从工业用交流电源PW供给到初级电路系统1p的交流输入电压Vac(例如AC85~265V)转换为期望的直流输出电压Vo(例如DC10~30V)并供给到次级电路系统1s的负载2的AC/DC转换器,包括整流部10和DC/DC转换部20。
整流部10是由交流输入电压Vac生成直流输入电压Vi(例如DC120~375V)并供给到DC/DC转换部20的电路模块,包括滤波器11、二极管电桥12、以及电容器13和14。滤波器11消除交流输入电压Vac中的噪声和电涌。二极管电桥12对交流输入电压Vac进行全波整流来生成直流输入电压Vi。电容器13消除交流输入电压Vac的高次谐波噪声。电容器14使直流输入电压Vi平滑化。另外,可以在整流部10的前级设置熔断器等保护元件。
DC/DC转换部20是由直流输入电压Vi生成期望的直流输出电压Vo并供给到负载2的电路模块,包括电源IC100和外设在该电源IC100上的各种分立部件(变压器TR、N沟道型MOS场效应晶体管N1、检测电阻Rs、二极管D1、电容器C1、以及电阻R1和R2)。
电源IC100是通过使用隔离器芯片130(具体后述)将初级电路系统1p与次级电路系统1s之间电绝缘,同时进行相互间的信号传输,来作为绝缘型开关电源1(尤其是DC/DC转换部20)的控制主体发挥功能的半导体装置。例如,电源IC100接受在次级电路系统1s中生成的分压电压Vdiv(=直流输出电压Vo的分压电压)的反馈输入,来控制设置在初级电路系统1p中的晶体管N1的导通/截止。
变压器TR包括将初级电路系统1p与次级电路系统1s之间电绝缘的同时,相互以相反极性磁耦合的初级绕组Lp(匝数为Np)和次级绕组Ls(匝数为Ns)。初级绕组Lp的第一端与直流输入电压Vi的施加端连接。初级绕组Lp的第二端与晶体管N1的漏极连接。次级绕组Ls的第一端与二极管D1的阳极连接。次级绕组Ls的第二端与次级电路系统1s的接地端GND2连接。另外,关于匝数Np和Ns,可以任意调整以得到期望的直流输出电压Vo。例如,匝数Np越多或匝数Ns越少,则直流输出电压Vo越低,相反,匝数Np越少或匝数Ns越多,则直流输出电压Vo越高。
晶体管N1作为根据从电源IC100输入的栅极信号G1来导通/关闭的输出开关元件发挥功能。具体来讲,晶体管N1在栅极信号G1为高电平时导通,在栅极信号G1为低电平时截止。如前所述,晶体管N1的漏极与初级绕组Lp的第二端连接。晶体管N1的源极与检测电阻Rs的第一端连接。检测电阻Rs的第二端与初级电路系统1p的接地端GND1连接。检测电阻Rs作为用于将流过晶体管N1的初级电流lp检测为检测电压Vs(=lp×Rs)的电流/电压转换元件发挥功能。
如前所述,二极管D1的阳极与次级绕组Ls的第一端连接。二极管D1的阴极和电容器C1的第一端均与直流输出电压Vo的输出端连接。电容器C1的第二端与接地端GND2连接。如此连接的二极管D1和电容器C1作为整流平滑部发挥功能,该整流平滑部对在次级绕组Ls中产生的感应电压进行整流和平滑来生成直流输出电压Vo。
电阻R1和R2串联连接在直流输出电压Vo的输出端和接地端GND2之间,并作为从相互间的连接节点输出分压电压Vdiv(=Vo×R2/(R1+R2))的分压部发挥功能。
另外,在由上述结构构成的DC/DC转换部20中,变压器TR、晶体管N1、二极管D1、以及电容器C1作为通过反激(flyback)方法由直流输出电压Vi生成直流输出电压Vo的开关输出级发挥功能。
接下来,对该开关输出级的降压动作进行简单说明。当晶体管N1导通时,电流lp经由初级绕组Lp、晶体管N1以及检测电阻Rs从直流输入电压Vi的施加端流向接地端GND1,从而将电能储存在初级绕组Lp中。
之后,当晶体管N1截止时,与初级绕组Lp磁耦合的次级绕组Ls中产生感应电压,次级电流ls经由二极管D1从次级绕组Ls流向接地端GND2。此时,对次级绕组Ls的感应电压进行整流和平滑而得到的直流输出电压Vo被供给到负载2。
以下也均通过使晶体管N1导通/截止,来重复与上述相同的开关动作。
这样,通过本结构例的绝缘型开关电源1,能够将初级电路系统1p与次级电路系统1s之间电绝缘,同时由交流输入电压Vac生成直流输出电压Vo并供给到负载2。
<电源IC(第一实施方式)>
图2是表示电源IC100的第一实施方式的示意图。本实施方式的电源IC100是将初级侧控制芯片110、次级侧控制芯片120以及隔离器芯片130密封在一个封装体中的多芯片半导体装置(所谓的复合隔离器)。
初级侧控制芯片110具有RS触发器111和焊盘T11以及T12,来作为经由隔离器芯片130从次级侧控制芯片120接收脉冲信号S10和S20的接收部。此外,初级侧控制芯片110具有脉冲信号生成部112和113以及焊盘T13和T14,来作为经由隔离器芯片130向次级侧控制芯片120发送脉冲信号S30和S40的发送部。另外,初级侧控制芯片110的基准电位端与接地端GND1连接。
次级侧控制芯片120具有脉冲信号生成部121和122以及焊盘T21和T22,来作为经由隔离器芯片130向初级侧控制芯片110发送脉冲信号S10和S20的发送部。此外,次级侧控制芯片120具有RS触发器123和焊盘T23以及T24,来作为经由隔离器芯片130从初级侧控制芯片110接收脉冲信号S30和S40的接收部。另外,次级侧控制芯片120的基准电位端与接地端GND2连接。
另外,作为上述脉冲信号生成部112和113以及脉冲信号生成部121和122,例如可以优选使用单触发脉冲生成电路。
隔离器芯片130具有集成变压器131~134、焊盘T31a~T34a以及焊盘T31b~T34b,来作为用于将初级侧控制芯片110与次级侧控制芯片120之间电绝缘,同时在两个芯片之间传输脉冲信号S10~S40的单元。另外,集成变压器131~134分别包括相互以相同极性磁耦合的输入绕组(实线)和输出绕组(虚线)。
另外,当着眼于脉冲信号S10和S20时,次级侧控制芯片120相当于作为脉冲信号S10和S20的发送侧的第一芯片,初级侧控制芯片110相当于作为脉冲信号S10和S20的接收侧的第二芯片。此外,隔离器芯片130相当于第三芯片,其使用集成变压器131和132将初级侧控制芯片110与次级侧控制芯片120之间电绝缘,同时将脉冲信号S10和S20从次级侧控制芯片120传输到初级侧控制芯片110。
另一方面,当着眼于脉冲信号S30和S40时,初级侧控制芯片110相当于作为脉冲信号S30和S40的发送侧的第一芯片,次级侧控制芯片120相当于作为脉冲信号S30和S40的接收侧的第二芯片。此外,隔离器芯片130相当于第三芯片,其使用集成变压器133和134将初级侧控制芯片110与次级侧控制芯片120之间电绝缘,同时将脉冲信号S30和S40从初级侧控制芯片110传输到次级侧控制芯片120。
接下来,着眼于脉冲信号S10和S20的传输路径,从其各自的上游侧依次对各元素间的连接关系进行描述。脉冲信号生成部121和122的各输出端分别与焊盘T21和T22连接。焊盘T21和T22分别经由接合线W21和W22与焊盘T31b和T32b连接。焊盘T31b和T32b分别与集成变压器131和132的各输入绕组(实线)连接。集成变压器131和132的各输出绕组(虚线)与焊盘T31a和T32a连接。焊盘T31a和T32a分别经由接合线W11和W12与焊盘T11和T12连接。焊盘T11和T12分别与RS触发器111的置位端(S)和复位端(R)连接。
接下来,对脉冲信号S10和S20的传输动作进行说明。当将RS触发器111的输出端(Q)设定为第一逻辑电平(例如高电平)时,脉冲信号生成部121脉冲驱动集成变压器131的输入绕组(实线)。其结果是,在集成变压器131的输出绕组(虚线)中产生感应脉冲,该感应脉冲作为脉冲信号S10(=相当于置位信号)被传输到RS触发器111的置位端(S)。
另一方面,当将RS触发器111的输出端(Q)复位为第二逻辑电平(例如低电平)时,脉冲信号生成部122脉冲驱动集成变压器132的输入绕组(实线)。其结果是,在集成变压器132的输出绕组(虚线)中产生感应脉冲,该感应脉冲作为脉冲信号S20(=相当于复位信号)被传输到RS触发器111的复位端(R)。
RS触发器111根据输入到置位端(S)的脉冲信号S10,将输出端(Q)设定为第一逻辑电平(例如高电平),并根据输入到复位端(R)的脉冲信号S20,将输出端(Q)复位为第二逻辑电平(例如低电平)。
另外,次级侧控制芯片120例如为具有输出反馈控制部(未图示)的结构,该输出反馈控制部控制脉冲宽度调制信号PWM的占空比,以使分压电压Vdiv与基准电压一致,脉冲信号生成部121和122例如可以为如下结构:在脉冲宽度调制信号PWM的上升时刻和下降时刻,脉冲驱动集成变压器131和132的各输入绕组(实线)。此外,初级侧控制芯片110例如可以为如下结构:根据RS触发器111的输出端(Q)的逻辑电平来切换栅极信号G1的逻辑电平。
接下来,着眼于脉冲信号S30和S40的传输路径,从其各自的上游侧依次对各元素间的连接关系进行描述。脉冲信号生成部112和113的各输出端分别与焊盘T13和T14连接。焊盘T13和T14分别经由接合线W13和W14与焊盘T33a和T34a连接。焊盘T33a和T34a分别与集成变压器133和134的各输入绕组(实线)连接。集成变压器133和134的各输出绕组(虚线)与焊盘T33b和T34b连接。焊盘T33b和T34b分别经由接合线W23和W24与焊盘T23和T24连接。焊盘T23和T24分别与RS触发器123的置位端(S)和复位端(R)连接。
接下来,对脉冲信号S30和S40的传输动作进行说明。当将RS触发器123的输出端(Q)设定为第一逻辑电平(例如高电平)时,脉冲信号生成部112脉冲驱动集成变压器133的输入绕组(实线)。其结果是,在集成变压器133的输出绕组(虚线)中产生感应脉冲,该感应脉冲作为脉冲信号S30(=相当于置位信号)被传输到RS触发器123的置位端(S)。
另一方面,当将RS触发器123的输出端(Q)复位为第二逻辑电平(例如低电平)时,脉冲信号生成部113脉冲驱动集成变压器134的输入绕组(实线)。其结果是,在集成变压器134的输出绕组(虚线)中产生感应脉冲,该感应脉冲作为脉冲信号S40(=相当于复位信号)被传输到RS触发器123的复位端(R)。
RS触发器123根据输入到置位端(S)的脉冲信号S30,将输出端(Q)设定为第一逻辑电平(例如高电平),并根据输入到复位端(R)的脉冲信号S40,将输出端(Q)复位为第二逻辑电平(例如低电平)。
另外,初级侧控制芯片110例如为具有异常通知部(未图示)的结构,该异常通知部生成针对次级侧控制芯片120的异常通知信号ERR,脉冲信号生成部112和113例如可以为如下结构:在异常通知信号ERR的上升时刻和下降时刻,脉冲驱动集成变压器133和134的各输入绕组(实线)。此外,次级侧控制芯片120例如可以为如下结构:根据RS触发器123的输出端(Q)的逻辑电平来切换是否关闭直流输出电压Vo的生成动作。
需要说明的是,电源IC100的封装体中,不仅密封有隔离器芯片130,还密封有产生开关噪声的初级侧控制芯片110、次级侧控制芯片120。这样,在隔离器芯片130的周围产生大量开关噪声的环境中,难以准确地传输脉冲信号S10~S40。尤其在输入高交流输入电压Vac的绝缘型开关电源1中,隔离器芯片130中产生的噪声电平较大,因此降低噪声非常重要。
因此,在本实施方式的电源IC100中,在各集成变压器131~134的上游侧(=输入绕组侧)引入LC低通滤波器。尤其是积极地使用了接合线(W21、W22、W13、W14)的电感成分,作为用于构成LC低通滤波器的电感器L。此外,使用隔离器芯片130的信号输入焊盘(T31b、T32b、T33a、T34a)及其下部区域中的导电体层和电介质层来形成用于构成LC低通滤波器的电容器C(参见图中的阴影区域,具体后述)。
这样,通过在各集成变压器131~134的上游侧引入LC低通滤波器220,能够有效地降低经由隔离器芯片130传输的各脉冲信号S10~S40的噪声。
另外,脉冲信号生成部121和122以及脉冲信号生成部112和113分别具备任意调整脉冲信号S10~S40的脉冲宽度的功能。通过具备该功能,即使LC低通滤波器的截止频率fc(=1/(2π√(LC))略有偏差,也能够优化脉冲信号S10~S40的脉冲宽度,从而能够适当降低脉冲信号S10~S40的噪声。
图3是第一实施方式中的信号传输路径的等效电路图。如本图所示,集成变压器210包括相互以相同极性磁耦合的输入绕组211和输出绕组212。此外,也可以在集成变压器210的上游侧(=输入绕组211侧)引入LC低通滤波器220。另外,LC低通滤波器220包括电感器221和电容器222。
电感器221的第一端与信号输入端IN连接。电感器221的第二端和电容器222的第一端作为LC低通滤波器220的输出端,与输入绕组211的第一端连接。电容器222的第二端和输入绕组211的第二端均与第一接地端连接。输出绕组212的第一端与信号输出端OUT连接。输出绕组212的第二端与第二接地端连接。
另外,当将集成变压器210理解为之前的集成变压器131或132时,信号输入端IN相当于焊盘T21或T22,电感器221相当于接合线W21或W22的电感分量(=电感器L),电容器222相当于形成在焊盘T31b或T32b的下方区域的电容器C,信号输出端OUT相当于焊盘T31a或T32a,第一接地端相当于接地端GND2,第二接地端相当于接地端GND1。
此外,当将集成变压器210理解为之前的集成变压器133或134时,信号输入端IN相当于焊盘T13或T14,电感器221相当于接合线W13或W14的电感分量(=电感器L),电容器222相当于形成在焊盘T33a或T34a的下方区域的电容器C,信号输出端OUT相当于焊盘T33b或T34b,第一接地端相当于接地端GND1,第二接地端相当于接地端GND2。
<电源IC(第二实施方式)>
图4是表示电源IC100的第二实施方式的示意图。本实施方式的电源IC100以之前的第一实施方式(图2)为基础,同时具有如下特征:在各集成变压器131~134的下游侧(=输出绕组侧)引入LC低通滤波器。另外,在本实施方式的电源IC100中,也积极地使用了接合线(W11、W12、W23、W24)的电感分量,作为用于构成LC低通滤波器的电感器L。此外,使用初级侧控制芯片110和次级侧控制芯片120各自的信号输入焊盘(T11、T12、T23、T24)及其下部区域中的导电体层和电介质层来形成用于构成LC低通滤波器的电容器C(参见图中的阴影区域,具体后述)。
这样,通过在各集成变压器131~134的下游侧引入LC低通滤波器220,与之前的第一实施方式(图2)同样,能够有效地降低经由隔离器芯片130传输的各脉冲信号S10~S40的噪声。
另外,关于脉冲信号生成部121和122以及脉冲信号生成部112和113,与之前的第一实施方式(图2)同样,优选具备任意调整脉冲信号S10~S40的脉冲宽度的功能。但是,需要注意的是,在调整脉冲宽度时,与之前的第一实施方式(图2)有所不同,不仅要考虑LC低通滤波器的截止频率fc,还需要考虑集成变压器131~134各自的耦合度。
图5是第二实施方式中的信号传输路径的等效电路图。如本图所示,LC低通滤波器230被引入到集成变压器210的下游侧(=输出绕组212侧)。另外,LC低通滤波器230包括电感器231和电容器232。
输入绕组211的第一端与信号输入端IN连接。输入绕组211的第二端与第一接地端连接。输出绕组212的第一端与电感器231的第一端连接。输出绕组212的第二端与第二接地端连接。电感器231的第二端和电容器232的第一端作为LC低通滤波器230的输出端与信号输出端OUT连接。电容器232的第二端与第二接地端连接。
另外,当将集成变压器210理解为之前的集成变压器131或132时,信号输入端IN相当于焊盘T31b或T32b,电感器231相当于接合线W11或W12的电感分量(=电感器L),电容器223相当于形成在焊盘T11或T12的下方区域的电容器C,信号输出端OUT相当于焊盘T11或T12,第一接地端相当于接地端GND2,第二接地端相当于接地端GND1。
此外,当将集成变压器210理解为之前的集成变压器133或134时,信号输入端IN相当于焊盘T33a或T34a,电感器231相当于接合线W23或W24的电感分量(=电感器L),电容器232相当于形成在焊盘T23或T24的下方区域的电容器C,信号输出端OUT相当于焊盘T23或T24,第一接地端相当于接地端GND1,第二接地端相当于接地端GND2。
另外,在上文中,分别对在集成变压器210的上游侧引入LC低通滤波器220的第一实施方式(图3)和在集成变压器210的下游侧引入LC低通滤波器230的第二实施方式(图5)进行了说明,但也可以采用第一实施方式和第二实施方式的组合。即,也可以在集成变压器210的上游侧和下游侧均分别引入LC低通滤波器220和230。
<电容器的形成方法>
接下来,对构成LC低通滤波器的电容器C的形成方法进行详细描述。
图6是表示电容器C的第一结构例的示意图,这里,示出了形成有电容器C的芯片的纵向截面图(上段)和局部俯视图(下段)。另外,在纵向截面图(上段)中,示出了沿着局部俯视图(下段)中的线A1-A2纵向切割芯片时的截面。该芯片相当于第一实施方式(图2)中的隔离器芯片130或者第二实施方式(图4)中的初级侧控制芯片110或次级侧控制芯片120。
在本图的芯片中,作为脉冲信号的传输路径的接合线301与焊盘302连接。
另外,根据前述的第一实施方式,图2的接合线W21或W22或者接合线W13或W14相当于本图中的接合线301,图2中的焊盘T31b或T32b或者焊盘T33a或T34a相当于本图中的焊盘302。
另一方面,根据前述的第二实施方式,图4的接合线W11或W12或者接合线W23或W24相当于本图中的接合线301,图4中的焊盘T11或T12或者焊盘T23或T24相当于本图中的焊盘302。
此外,本图中的芯片被形成为从下层侧(基板侧)开始依次层叠形成有第一金属层(1stMTL)、层间绝缘层(ILD)以及第二金属层(2ndMTL)的双层布线结构。另外,作为各金属层(1stMTL、2ndMTL)的材料,可以列举出Al、Cu等。此外,作为层间绝缘层(ILD)的材料,可以列举出SiO2等。
在上述第二金属层(2ndMTL)中,铺设有金属布线303和306。在金属布线303中,在俯视观察下,形成有矩形(例如100μm×100μm)的焊盘连接区域,在该区域中,建立了与焊盘302的电连接。即,金属布线303的焊盘连接区域作为用于经由接合线301和焊盘302从前级的芯片接受脉冲信号的输入的第一电极发挥功能。因此,在以下的说明中,有时将金属布线303的焊盘连接区域称为第一电极303。
另一方面,在金属布线306中,也形成有与上述相同的焊盘连接区域,在该区域中,建立了与焊盘307的电连接。另外,焊盘307连接到预定的基准电位端(=接地端或以此为标准的低电位端)。此外,金属布线306经由贯穿层间绝缘层(ILD)的通孔305,与铺设在第一金属层(1stMTL)中的金属布线304连接。
上述金属布线304延伸到第一电极303的下方区域(=在芯片的上下方向上与第一电极303相互重叠的区域),并且,在俯视观察下,形成有面积等于或大于第一电极303的矩形区域。但是,该矩形区域与第一电极303之间隔着层间绝缘层(ILD)而保持电绝缘。即,上述矩形区域作为与第一电极303电绝缘并连接到基准电位端的第二电极发挥功能。因此,在以下的说明中,有时将金属布线304的上述矩形区域称为第二电极304。
通过采用本结构例,能够通过作为导电体的第一电极303和第二电极304以及夹在两个电极之间的电介质(层间绝缘层(ILD))来形成电容器C。此外,本结构例由于能够有效利用焊盘302的下方区域,因此在形成电容器C时不会不必要地增大芯片的面积。
图7是表示电容器C的第二结构例的示意图。在本结构例中,以之前的第一结构例(图6)为基础,同时形成为在第一金属层(1stMTL)的下层侧(基板侧)层叠形成有多晶硅层(poly-Si)的三层布线结构。
即,在本图的芯片中,从下层侧(基板侧)开始依次层叠形成有多晶硅层(poly-Si)、第一层间绝缘层(1stILD)、第一金属层(1stMTL)、第二层间绝缘层(2ndILD)、以及第二金属层(2ndMTL)。
在上述第二金属层(2ndMTL)中,与第一结构例(图6)同样地铺设有金属布线303和306。此外,形成在金属布线303上的矩形焊盘连接区域作为前述的第一电极发挥功能这一点,也与前述内容无任何差异。
另一方面,金属布线层306经由贯穿第二层间绝缘层(2ndILD)的通孔316,与铺设于第一金属层(1stMTL)的金属布线315连接。进一步地,金属布线315经由贯穿第一层间绝缘层(1stILD)的通孔314,与铺设于多晶硅层(poly-Si)的多晶硅布线313连接。
上述多晶硅布线313延伸到第一电极303的下方区域,并且,在俯视观察下,形成具有等于或大于第一电极303的面积的矩形区域。该矩形区域作为前述的第二电极发挥功能。因此,在以下的说明中,有时将多晶硅布线313的上述矩形区域称为第二电极313。
需要说明的是,图7中的第一电极303和第二电极313的相互间距离比图6中的第一电极303和第二电极304的相互间距离长,因此,形成在两个电极之间的电容器C的电容值将会减少。
因此,在第一电极303和第二电极313之间,另外新设有使用第一金属层(1stMTL)形成的中间电极312。另外,中间电极312经由贯穿第二层间绝缘层(2ndILD)的通孔311与第一电极303短路。另一方面,中间电极312和第二电极313之间,隔着第一层间绝缘层(1stILD)而保持电绝缘。
通过采用本结构例,能够通过作为导电体的中间电极312和第二电极313以及夹在两个电极之间的电介质(第一层间绝缘层(1stILD))来形成电容器C。因此,随着芯片的多层布线化,即使第一电极303和第二电极313的相互间距离延长,也能够维持电容器C的电容值。
另外,中间电极312在俯视观察下,可以形成为面积分别等于或大于第一电极303和第二电极313的矩形。
此外,在本图中,举例示出了使中间电极312和第一电极303之间短路,并将中间电极312与第二电极313之间绝缘的结构,但也可以与之相反地形成为将中间电极312与第一电极303之间绝缘,并使中间电极312和第二电极313之间短路的结构。这种情况下,通过作为导电体的第一电极303和中间电极312以及夹在两个电极之间的电介质(第二层间绝缘层(2ndILD))来形成电容器C。
图8是表示电容器C的第三结构例的示意图。在本结构例中,从芯片的下层侧(基板侧)开始依次层叠形成有第二电极401(多晶硅层)、第一中间电极402(第一金属层)、第二中间电极403(第二金属层)、以及第一电极404(第三金属层)。
另外,第一中间电极402与第一电极404短路。另一方面,第二中间电极403与第二电极401短路。
即,在第一电极404和第二电极401之间,作为前述的中间电极,交替层叠有至少一层与第一电极401短路的第一中间电极402和至少一层与第二电极401短路的第二中间电极403。
通过采用这种结构,能够通过将形成在第二电极401和第一中间电极402之间的电容器Cx、形成在第一中间电极402和第二中间电极403之间的电容器Cy、以及形成在第二中间电极403和第一电极404之间的电容器Cz进行并联连接来形成电容器C,因此,能够提高其电容值(C=Cx+Cy+Cz)。
<电感值的调整方法>
接下来,参照图9对形成LC低通滤波器的电感器L的电感值的调整方法进行说明。如本图所示,在作为脉冲信号的发送侧的第一芯片510中,设置有用于输出脉冲信号的焊盘511。另一方面,在作为脉冲信号的接收侧的第二芯片520中,设置有用于接受脉冲信号的输入的焊盘521。另外,焊盘511和焊盘521之间通过接合线530连接。
这里,可以通过调整接合线530的长度I、直径Φ、根数n或材料等,来调整形成LC低通滤波器的电感器L的电感值。例如,当调整接合线530的长度I时,既可以改变两个芯片之间的距离d,也可以改变焊盘511或焊盘521的位置。
图10是用于具体说明电感值调整方法的示意图。在本图中,以之前的图4为基础,同时举出了焊盘T32a和T32b的位置变更例。
更具体来讲,在对电源IC100的俯视观察下,当将纸面的上下左右方向定义为电源IC100(进而为隔离器芯片130)的上下左右方向时,焊盘T32a设置在集成变压器132的下侧,而不是集成变压器132的左侧(=初级侧控制芯片110的接近边缘侧)。此外,焊盘T32b设置在集成变压器132的上侧,而不是集成变压器132的右侧(=次级侧控制芯片120的接近边缘侧)。
通过这样的配置,能够使得分别与焊盘T32a和T32b连接的接合线W12和W22比其他接合线长,从而提高其各自的电感值。
即,接合线的长度I(进而为形成LC低通滤波器的电感器L的电感值)能够通过焊盘的位置任意调整。
另外,在本图中,为了进行简要说明,仅示出了焊盘T32a和T32b的配置与其他不同的情况,但对于其它焊盘,当然也可以根据其各自所连接的接合线的必要长度(进而为形成LC低通滤波器的电感器L的电感值)来调整其各自的配置。
<电容值的调整方法>
另外,形成LC低通滤波器的电感器L的电感值不仅仅根据接合线的长度I变化,也根据直径Φ、根数n或材料等变化。因此,为了优化LC低通滤波器的截止频率,必须结合电感器L的电感值,对电容器C的电容值也进行调整。以下,具体举例对电容器C的电容值的调整方法进行详细描述。
图11是表示电容器C的第四结构例的示意图,这里,示出了形成有电容器C的芯片的垂直截面图。该芯片相当于第一实施方式(图2)中的隔离器芯片130。
本结构例的芯片形成为从下层侧(基板侧)开始依次层叠形成有多晶硅层600和金属层610~640的五层布线结构。此外,在多晶硅层600和金属层610之间,形成有层间绝缘层650。同样,金属层610~640相互之间也分别形成有层间绝缘层660~680。
即,在本图的芯片中,从下层侧(基板侧)开始依次层叠形成有多晶硅层600、层间绝缘层650、金属层610、层间绝缘层660、金属层620、层间绝缘层670、金属层630、层间绝缘层680、以及金属层640。
另外,作为金属层610~640的材料,可以举出Al、Cu等。此外,作为层间绝缘层650~680的材料,可以举出SiO2等。
在多晶硅层600,铺设有多晶硅布线601。另外,多晶硅布线601延伸到经由接合线接受脉冲信号的输入的焊盘(=后述的金属布线641)的下方区域。
在金属层610,铺设有金属布线611和612。金属布线611与多晶硅布线601具有重叠区域(=隔着层间绝缘层650与多晶硅布线601相对的区域)。但是,在多晶硅布线601和金属布线611之间,隔着层间绝缘层650保持电绝缘。金属布线612经由贯穿层间绝缘层650的通孔651与多晶硅布线601连接。
在金属层620,铺设有金属布线621~623。金属布线621经由贯穿层间绝缘层660的通孔661与多晶硅布线611连接。此外,金属布线621与多晶硅布线601具有重叠区域(=不通过金属层611而是隔着层间绝缘层650和660与多晶硅布线601相对的区域)。但是,在多晶硅布线601和金属布线621之间,隔着层间绝缘层650和660保持电绝缘。金属布线622和623分别经由贯穿层间绝缘层660的通孔662和663与金属布线612连接。
在金属层630,铺设有金属布线631和632。金属布线631经由贯穿层间绝缘层670的通孔671和672与金属布线621和622连接。金属布线632经由贯穿层间绝缘层670的通孔673与金属布线623连接。另外,通过铺设在本图中央部的导电路径(金属布线631→通孔672→金属布线622→通孔662→金属布线612)来形成集成变压器的输入绕组。
在金属层640,铺设有金属布线641和642。金属布线641经由贯穿层间绝缘层680的通孔681与金属布线631连接。另外,金属布线641在俯视观察下形成为矩形,并作为用于经由接合线接受脉冲信号的输入的焊盘发挥功能。即,金属布线641相当于第一实施方式(图2)的焊盘T31b或T32b或者焊盘T33a或T34a。
另一方面,金属布线642经由贯穿层间绝缘层680的通孔682与金属布线632连接。另外,金属布线642在俯视观察下形成为矩形,并作为连接到预定的基准电位端(=接地端或以此为标准的低电位端)的GND焊盘发挥功能。
此外,在层间绝缘层680的上层形成有绝缘层691以填充金属配线641和642的周围。进一步地,在芯片的最表面上,使作为焊盘发挥功能的金属布线641和642的至少一部分露出,同时形成有保护芯片的表面的保护层692。另外,作为保护层692的材料,可以举出聚酰亚胺。通过设置这样的保护层792,能够缓和封装时的应力,或防止探针检查时的刮伤。但是,绝缘层791和保护层692也可以省略。
通过采用本结构例,能够形成以金属布线611和621为第一电极、以多晶硅布线601为第二电极、以夹在两个电极之间的层间绝缘层650和660为电介质的电容器C。
即,在本结构例的芯片中,与焊盘(=金属布线641)连接的接合线作为形成LC低通滤波器的电感器L发挥功能,作为焊盘发挥功能的金属布线641(进一步为与该金属布线641连接的金属布线611和621)作为形成LC低通滤波器的电容器C的第一电极发挥功能。
此外,本结构例的芯片由于能够有效利用经由接合线接受脉冲信号的输入的焊盘(=金属布线641)的下方区域,因此在形成电容器C时不会不必要地增大芯片的面积。
另外,电容器C的电容值用C=S/d表示,因此,能够根据第一电极和第二电极的相对面积S或电极间距离d任意调整。例如,相对面积S能够通过与多晶硅布线601相对的金属布线611和621的面积和个数来调整。
此外,电极间距离d能够根据使用层叠形成的多个布线层中的哪一个布线层作为电容器C的第一电极和第二电极来调整。更具体来讲,在本结构例中,虽然使用了金属布线611和621二者作为电容器C的第一电极,但例如当省略金属布线611而仅将金属布线621作为电容器C的第一电极时,能够通过延长电极间距离d来降低电容器C的电容值。此外,电极间距离d可以任意调整,例如改变芯片的制造工艺来优化层间绝缘层的厚度本身等。
鉴于上述内容,可以说芯片的布线级数(层叠数)越多且层间绝缘层越薄,则越容易调整电容器C的特性(电容值或等效串联电阻值)。
图12是表示电容器C的第五结构例的示意图,这里,示出了形成有电容器C的芯片的纵向截面图(上段)、局部俯视图(中段)、以及局部放大图(下段)。另外,在纵向截面图(上段)中,示出了沿着局部俯视图(中段)中的线A3-A4纵向切割芯片时的截面。此外,在局部俯视图(中段)中,示出了从芯片表面透视而得到的金属布线711和712。此外,在局部放大图(下段)中,局部放大地示出了局部俯视图(中段)的圆框内部分。
本结构例的芯片为从下层侧(基板侧)开始依次层叠形成有多晶硅层700和金属层710以及720的三层布线结构。此外,在多晶硅层700和金属层710之间,形成有层间绝缘层730。同样,在金属层710和金属层720之间,形成有层间绝缘层740。
即,在本图的芯片中,从下层侧(基板侧)开始依次层叠形成有多晶硅层700、层间绝缘层730、金属层710、层间绝缘层740、以及金属层720。另外,有关覆盖芯片表面的绝缘层或保护层的描述,此处省略。
在多晶硅层700中,铺设有多晶硅布线701。另外,多晶硅布线701延伸到经由接合线接受脉冲信号的输入的焊盘(=后述的金属布线721)的下方区域。
在金属层710,铺设有金属布线711~713。金属布线711和713分别经由贯穿层间绝缘层730的通孔731和732与多晶硅布线701连接。另一方面,多晶硅布线701和金属布线721之间隔着层间绝缘层730而保持电绝缘。另外,金属布线711和712各自的平面形状具有特征,关于这一点将在后文中详细描述。
在金属层720,铺设有金属布线721和722。金属布线721经由贯穿层间绝缘层740的通孔741与金属布线712连接。另外,金属布线721在俯视观察下形成为矩形,并且作为用于经由接合线接受脉冲信号的输入的焊盘发挥功能。
另一方面,金属布线722经由贯穿层间绝缘层740的通孔742与金属布线713连接。另外,金属布线722在俯视观察下形成为矩形,并且作为连接到预定的基准电位端(=接地端或以此为标准的低电位端)的GND焊盘发挥功能。
通过采用本结构例,能够形成以金属布线712为第一电极、以多晶硅布线701和金属布线711为第二电极、以夹在两个电极之间的层间绝缘层730和740为电介质的电容器C。
尤其在本结构例的芯片中,金属布线712(=相当于电容器C的第一电极)和金属布线711(=相当于电容器C的第二电极)形成在同一金属层710中,并且具备隔着预定的电极间距离相互啮合的梳齿711a和711b(所谓的MIM[Metal-Insulator-Metal]结构)。根据这样的结构,能够扩大金属布线712(=第一电极)和金属布线711(=第二电极)的相对面积S,从而能够增大电容器C的电容值。
图13是表示电容器C的第五结构例的示意图,这里,示出了形成有电容器C的芯片的纵向截面图(上段)和俯视图(下段)。另外,在纵向截面图(上段)中,示出了沿着俯视图(下段)中的线A5-A6纵向切割芯片时的截面。
本结构例的芯片具有:用于经由接合线800接受脉冲信号的输入的焊盘801;连接到预定的基准电位端(=接地端或以此为标准的低电位端)的焊盘802;以填充焊盘801和802的周围的方式形成的绝缘层803;以及露出焊盘801和802的至少一部分(=用大虚线包围的区域),并覆盖芯片的表面的保护层804。
这些焊盘801和802在芯片表面上相互邻接而形成,并且具备隔着预定的电极间距离相互啮合的梳齿801a和801b。通过这样的结构,能够扩大焊盘801(=相当于电容器C的第一电极)和焊盘802(=相当于电容器C的第二电极)的相对面积S,从而能够增大电容器C的电容值。
<其他变形例>
另外,本说明书中公开的各种技术特征除了上述实施方式以外,可以在不脱离其技术创造精神的范围内施加各种变更。例如,LC低通滤波器的引入对象并不仅限于在电源IC100内部处理脉冲信号的各种芯片(初级侧控制芯片110、次级侧控制芯片120、以及隔离器芯片130),能够扩展理解为所有经由接合线输入脉冲信号的芯片。
这样,应认为上述实施方式中的所有特征点均为举例,而非限制性特征,本发明的技术范围应理解为,通过技术方案的范围而不是上述实施方式的说明来表示,其包括属于与技术方案同等含义以及范围内的所有变更。
工业上的可利用性
本说明书中公开的半导体装置例如可以用于车载设备、工业设备等。
附图标记说明
1 绝缘型开关电源;
1p 初级电路系统(GND1系统);
1s 次级电路系统(GND2系统);
2 负载;
10 整流部;
11 滤波器;
12 二极管电桥;
13、14 电容器;
20 DC/DC转换部;
100 电源IC;
110 初级侧控制芯片;
111 RS触发器;
112、113 脉冲信号生成部;
120 次级侧控制芯片;
121、122 脉冲信号生成部;
123 RS触发器;
130 隔离器芯片;
131~134 集成变压器;
210 集成变压器;
211 输入绕组;
212 输出绕组;
220、230 LC低通滤波器;
221、231 电感器;
222、232 电容器;
301 接合线;
302、307 焊盘;
303 金属布线(第一电极);
304 金属布线(第二电极);
312 中间电极;
313 多晶硅布线(第二电极);
306、315 金属布线;
305、311、314、316 通孔;
401 第二电极;
402 第一中间电极;
403 第二中间电极;
404 第一电极;
510 第一芯片;
511 焊盘;
520 第二芯片;
521 焊盘;
530 接合线;
600 多晶硅层;
601 多晶硅布线;
610、620、630、640 金属层;
611、612、621~623、631、632 金属布线;
641、642 金属布线(焊盘);
650、660、670、680 层间绝缘层;
651、661~663、671~673、681、682 通孔;
691 绝缘层;
692 保护层;
700 多晶硅层 701 多晶硅布线;
710、720 金属层;
711、712、713 金属布线;
711a、712a 梳齿;
721、722 金属布线(焊盘);
730、740 层间绝缘层;
731、732、741、742 通孔;
800 接合线;
801、802 焊盘;
801a、802a 梳齿;
803 绝缘层;
804 保护层;
C1 电容器;
D1 二极管;
Lp 初级绕组;
Ls 次级绕组;
N1 N沟道型MOS场效应晶体管;
PW 工业用交流电源;
R1、R2 电阻;
Rs 检测电阻;
T11~T14 焊盘;
T21~T24 焊盘;
T31a~T34a 焊盘;
T31b~T34b 焊盘;
TR 变压器;
W11~W14、W21~W24 接合线;
X 电子设备。

Claims (20)

1.一种半导体装置,其特征在于,具有:
第一芯片,其作为脉冲信号的发送侧;
第二芯片,其作为上述脉冲信号的接收侧;以及
第三芯片,其使用集成变压器将上述第一芯片与上述第二芯片之间电绝缘,同时将上述脉冲信号从上述第一芯片传输到上述第二芯片,
上述第二芯片和上述第三芯片分别具备用于经由接合线从前级的芯片接受上述脉冲信号的输入的第一电极,
在各芯片的第一电极中的至少一个的下部区域中,设置有与上述第一电极电绝缘并连接到基准电位端的第二电极。
2.根据权利要求1所述的半导体装置,其特征在于,
使用金属层或多晶硅层形成上述第二电极。
3.根据权利要求1或2所述的半导体装置,其特征在于,
在俯视观察下,上述第二电极具有等于或大于上述第一电极的面积。
4.根据权利要求1至3中任意一项所述的半导体装置,其特征在于,
在上述第一电极和上述第二电极之间,设有至少一层与上述第一电极和上述第二电极中的一个短路的中间电极。
5.根据权利要求4所述的半导体装置,其特征在于,
在上述第一电极和上述第二电极之间,作为上述中间电极,交替层叠有至少一层与上述第一电极短路的第一中间电极和至少一层与上述第二电极短路的第二中间电极。
6.根据权利要求1至5中任意一项所述的半导体装置,其特征在于,
上述第一芯片具备调整上述脉冲信号的脉冲宽度的功能。
7.根据权利要求1至6中任意一项所述的半导体装置,其特征在于,
通过将初级电路系统与次级电路系统电绝缘的同时进行相互间的信号传输,来作为绝缘型开关电源的控制主体发挥功能。
8.一种绝缘型开关电源,其特征在于,具有:
权利要求7所述的半导体装置;以及
由上述半导体装置控制的开关输出级。
9.根据权利要求8所述的绝缘型开关电源,其特征在于,
上述开关输出级作为DC/DC转换部的构成要素发挥功能,该DC/DC转换部使用变压器将初级电路系统与次级电路系统电绝缘,同时由供给到上述初级电路系统的直流输入电压生成直流输出电压并供给到上述次级电路系统的负载。
10.根据权利要求9所述的绝缘型开关电源,其特征在于,
还具有:整流部,其由交流输入电压生成上述直流输入电压。
11.一种电子设备,其特征在于,具有:
根据权利要求8至10中任意一项所述的绝缘型开关电源;以及
负载,其从上述绝缘型开关电源接受电力供给来运行。
12.一种芯片,其特征在于,
该芯片是将第一电极和第二电极集成化而形成的,
上述第一电极经由接合线接受脉冲信号的输入,
上述第二电极设置在上述第一电极的下部区域,与上述第一电极电绝缘并连接到基准电位端。
13.一种芯片,其特征在于,
该芯片具有用于经由导线接受脉冲信号的输入的焊盘,上述导线作为形成滤波器的电感器发挥功能,上述焊盘或与该焊盘连接的布线层作为形成上述滤波器的电容器的第一电极发挥功能。
14.根据权利要求13所述的芯片,其特征在于,
上述电感器的电感值通过上述导线的长度、直径、根数或材料来调整。
15.根据权利要求14所述的芯片,其特征在于,
上述导线的长度通过上述焊盘的位置来调整。
16.根据权利要求13至15中任意一项所述的芯片,其特征在于,
上述电容器的电容值通过上述第一电极与第二电极的相对面积或电极间距离来调整。
17.根据权利要求16所述的芯片,其特征在于,
上述第一电极与上述第二电极的电极间距离通过使用层叠形成的多个布线层中的哪一个布线层作为上述第一电极和上述第二电极来调整。
18.根据权利要求17所述的芯片,其特征在于,
上述第一电极与上述第二电极的电极间距离通过层间绝缘层的厚度来调整。
19.根据权利要求16所述的芯片,其特征在于,
上述第一电极与上述第二电极形成在同一布线层中,并且具备隔开上述电极间距离而相互啮合的梳齿。
20.根据权利要求13至19中任意一项所述的芯片,其特征在于,
还具有保护层,其使上述焊盘露出,并覆盖上述芯片的表面。
CN201880070579.5A 2017-11-02 2018-10-09 半导体装置 Active CN111295746B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2017212795 2017-11-02
JP2017-212795 2017-11-02
PCT/JP2018/037537 WO2019087699A1 (ja) 2017-11-02 2018-10-09 半導体装置

Publications (2)

Publication Number Publication Date
CN111295746A true CN111295746A (zh) 2020-06-16
CN111295746B CN111295746B (zh) 2023-08-11

Family

ID=66332057

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201880070579.5A Active CN111295746B (zh) 2017-11-02 2018-10-09 半导体装置

Country Status (3)

Country Link
JP (1) JP6901583B2 (zh)
CN (1) CN111295746B (zh)
WO (1) WO2019087699A1 (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2022176188A1 (ja) * 2021-02-22 2022-08-25 日本電信電話株式会社 キャパシタ

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06209574A (ja) * 1993-01-06 1994-07-26 Sony Corp 電源回路
JPH0897351A (ja) * 1994-09-27 1996-04-12 Matsushita Electron Corp 絶縁型スイッチング電源装置用半導体集積回路装置
JP2005005881A (ja) * 2003-06-10 2005-01-06 Tdk Corp 通信線路の平衡化回路および電力線通信回路
JP2006128319A (ja) * 2004-10-27 2006-05-18 Matsushita Electric Ind Co Ltd 半導体集積回路装置
JP2009232637A (ja) * 2008-03-25 2009-10-08 Rohm Co Ltd スイッチ制御装置及びこれを用いたモータ駆動装置
CN104601124A (zh) * 2013-10-31 2015-05-06 三菱电机株式会社 放大器
CN105743349A (zh) * 2014-12-24 2016-07-06 罗姆股份有限公司 Dc/dc转换器、同步整流控制器及其控制方法、电源装置、电源适配器及电子设备

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003297930A (ja) * 2002-03-29 2003-10-17 Gurinikusu:Kk 櫛型キャパシタ
JP4166635B2 (ja) * 2003-06-24 2008-10-15 Tdk株式会社 積層型高周波モジュール
JP2005327987A (ja) * 2004-05-17 2005-11-24 Seiko Epson Corp 半導体装置
JP5387499B2 (ja) * 2010-05-14 2014-01-15 三菱電機株式会社 内部整合型トランジスタ
JP2015012571A (ja) * 2013-07-02 2015-01-19 ラピスセミコンダクタ株式会社 発振器及び位相同期回路
JP6358815B2 (ja) * 2014-03-03 2018-07-18 ローム株式会社 デジタル制御電源回路の制御回路、制御方法およびそれを用いたデジタル制御電源回路、ならびに電子機器および基地局

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06209574A (ja) * 1993-01-06 1994-07-26 Sony Corp 電源回路
JPH0897351A (ja) * 1994-09-27 1996-04-12 Matsushita Electron Corp 絶縁型スイッチング電源装置用半導体集積回路装置
JP2005005881A (ja) * 2003-06-10 2005-01-06 Tdk Corp 通信線路の平衡化回路および電力線通信回路
JP2006128319A (ja) * 2004-10-27 2006-05-18 Matsushita Electric Ind Co Ltd 半導体集積回路装置
JP2009232637A (ja) * 2008-03-25 2009-10-08 Rohm Co Ltd スイッチ制御装置及びこれを用いたモータ駆動装置
CN104601124A (zh) * 2013-10-31 2015-05-06 三菱电机株式会社 放大器
CN105743349A (zh) * 2014-12-24 2016-07-06 罗姆股份有限公司 Dc/dc转换器、同步整流控制器及其控制方法、电源装置、电源适配器及电子设备

Also Published As

Publication number Publication date
JPWO2019087699A1 (ja) 2020-12-03
JP6901583B2 (ja) 2021-07-14
CN111295746B (zh) 2023-08-11
WO2019087699A1 (ja) 2019-05-09

Similar Documents

Publication Publication Date Title
US8294546B2 (en) Method for manufacturing module with planar coil, and module with planar coil
US9960683B2 (en) Electronic circuit device
JP4953034B2 (ja) 電圧変換器
CN102130510B (zh) 信号传输装置
TWI492507B (zh) 切換式穩壓器中的磁場抵消
US9621094B2 (en) Method and apparatus for reducing radiated emissions in switching power converters
US20200075541A1 (en) Processor Module with Integrated Packaged Power Converter
JP6365696B2 (ja) モジュール
CN111295746B (zh) 半导体装置
US10050528B2 (en) Current distribution in DC-DC converters
US7982302B2 (en) Power semiconductor module with control functionality and integrated transformer
JP2011138812A (ja) 電源モジュール
CN106068056B (zh) 印刷布线衬底
JP5644298B2 (ja) Dc−dcコンバータモジュール
WO2018008424A1 (ja) 半導体装置および電力変換装置
JP5920392B2 (ja) Dc−dcコンバータモジュール
JP3019611B2 (ja) ワンチップ形スイッチング電源装置
US11165341B2 (en) Noise reduction circuit and noise reduction element
JP2013172583A (ja) スイッチング電源装置
DE102014112517B3 (de) Stromrichtereinrichtung
US11756881B2 (en) Semiconductor device
JP2012099512A (ja) 複合電子部品
US20210012948A1 (en) Surface-mounted magnetic-component module
JP2016129489A (ja) Dc−dcコンバータモジュール
JP2017092292A (ja) Lc複合デバイスおよびプロセッサ

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant