CN102130510B - 信号传输装置 - Google Patents

信号传输装置 Download PDF

Info

Publication number
CN102130510B
CN102130510B CN201010586692.4A CN201010586692A CN102130510B CN 102130510 B CN102130510 B CN 102130510B CN 201010586692 A CN201010586692 A CN 201010586692A CN 102130510 B CN102130510 B CN 102130510B
Authority
CN
China
Prior art keywords
semiconductor device
winding
semiconductor body
dielectric layer
semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN201010586692.4A
Other languages
English (en)
Other versions
CN102130510A (zh
Inventor
M·克贝尔
J-P·斯滕格尔
U·瓦尔
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies Austria AG
Original Assignee
Infineon Technologies Austria AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies Austria AG filed Critical Infineon Technologies Austria AG
Publication of CN102130510A publication Critical patent/CN102130510A/zh
Application granted granted Critical
Publication of CN102130510B publication Critical patent/CN102130510B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/50—Multistep manufacturing processes of assemblies consisting of devices, each device being of a type provided for in group H01L27/00 or H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F27/00—Details of transformers or inductances, in general
    • H01F27/28—Coils; Windings; Conductive connections
    • H01F27/2804—Printed windings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/481—Internal lead connections, e.g. via connections, feedthrough structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5227—Inductive arrangements or effects of, or between, wiring layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64—Impedance arrangements
    • H01L23/645—Inductive arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0657—Stacked arrangements of devices
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M3/00—Conversion of dc power input into dc power output
    • H02M3/22—Conversion of dc power input into dc power output with intermediate conversion into ac
    • H02M3/24—Conversion of dc power input into dc power output with intermediate conversion into ac by static converters
    • H02M3/28—Conversion of dc power input into dc power output with intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate ac
    • H02M3/325—Conversion of dc power input into dc power output with intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate ac using devices of a triode or a transistor type requiring continuous application of a control signal
    • H02M3/335—Conversion of dc power input into dc power output with intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate ac using devices of a triode or a transistor type requiring continuous application of a control signal using semiconductor devices only
    • H02M3/33507—Conversion of dc power input into dc power output with intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate ac using devices of a triode or a transistor type requiring continuous application of a control signal using semiconductor devices only with automatic control of the output voltage or current, e.g. flyback converters
    • H02M3/33523—Conversion of dc power input into dc power output with intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate ac using devices of a triode or a transistor type requiring continuous application of a control signal using semiconductor devices only with automatic control of the output voltage or current, e.g. flyback converters with galvanic isolation between input and output of both the power stage and the feedback loop
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/0651—Wire or wire-like electrical connections from device to substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06524—Electrical connections formed on device or on substrate, e.g. a deposited or grown layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06527—Special adaptation of electrical connections, e.g. rewiring, engineering changes, pressure contacts, layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06541—Conductive via connections through the device, e.g. vertical interconnects, through silicon via [TSV]
    • H01L2225/06544—Design considerations for via connections, e.g. geometry or layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06548—Conductive via connections through the substrate, container, or encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06555—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01068—Erbium [Er]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H01L2924/13055—Insulated gate bipolar transistor [IGBT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/30107—Inductance

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

本发明的名称为信号传输装置，公开的是信号传输装置和包含信号传输装置的电压转换器。

Description

信号传输装置
技术领域
本公开涉及信号传输装置。本公开更具体地说涉及用于不同电压域之间信号传输的信号传输装置。
背景技术
电压域的特征在于出现在电压域的电压信号涉及的参考电压。对于在具有不同参考电势的两个电压域之间传输信号，需要信号传输装置，其允许信号在两个域之间传送，但阻止电流在两个电压域之间流动。
可使用集成电路器件实现两个电压域。可使用也称为无芯变压器的集成变压器实现适合于这种电压域之间信号传输的信号传输装置。无芯变压器包含初级和次级绕组，其中这些绕组布置成彼此远离，并由电介质分开。
发明内容
本公开的第一方面涉及信号传输装置，该信号传输装置包括：第一半导体装置，包括具有第一侧和第二侧的第一半导体主体、布置在所述半导体主体第一侧的第一介电层和布置在第一介电层中的变压器的初级绕组；第二半导体装置，包括具有第一侧和第二侧的第二半导体主体、布置在第二半导体主体第一侧的第二介电层和布置在第二介电层中的变压器的次级绕组；第一半导体装置和第二半导体装置被布置成使得第一介电层和第二介电层彼此面对；第一半导体主体和第二半导体主体中的至少一个半导体主体在第二侧具有至少一个接触端子，并具有延伸通过第一半导体主体和第二半导体主体中该至少一个半导体主体的接触通孔。
第二方面涉及一种生产半导体装置的方法，所述方法包括：提供第一半导体装置，第一半导体装置包括具有第一侧和第二侧的第一半导体主体、布置在所述半导体主体第一侧的第一介电层和布置在第一介电层中的变压器的初级绕组；提供第二半导体装置，第二半导体装置包括具有第一 侧和第二侧的第二半导体主体、布置在第二半导体主体第一侧的第二介电层和布置在第二介电层中的变压器的次级绕组；至少一个所述半导体主体具有从所述半导体主体第一侧延伸到所述半导体主体中的接触通孔；将第二半导体装置安装到第一半导体装置使得第一介电层和第二介电层彼此面对；在将第二半导体装置安装到第一半导体装置之后，通过从第二侧开始移除具有接触通孔的该至少一个半导体主体的半导体材料来暴露至少一个接触通孔。
附图说明
包含附图以提供对实施例的进一步理解，并结合在这个说明书中并构成其一部分。附图示出了实施例，并连同说明书用于说明实施例的原理。将容易明白其它实施例以及实施例的许多预期优点，因为它们参考如下具体实施方式变得更好理解。附图应该有助于理解基本原理，以便仅示出理解基本原理所必需的特征。附图中的元件不一定相对彼此成比例。相同的附图标记标明对应的相似部分。
图1通过垂直剖面的截面示出了包含两个布置在彼此之上的半导体装置的信号传输装置的第一实施例。
图2示出根据图1的信号传输装置的一个实施例的等效电路图。
图3示出了通过第一半导体装置的水平剖面中的截面。
图4示出了根据图1的半导体装置上的顶视图。
图5通过截面示出了包含两个半导体装置的信号传输装置的第二实施例。
图6通过截面示出了包含两个半导体装置的信号传输装置的第二实施例。
图7A-7D示出了用于生产信号传输装置的方法的第一实施例的方法步骤。
图8A-8F示出了用于生产第二半导体装置的方法的第一实施例的方法步骤。
图9示出了具有信号传输装置的逆向转换器。
具体实施方式
图1示出了通过信号传输装置的垂直截面。信号传输装置包含两个半导体装置：第一半导体装置1和第二半导体装置2。第一半导体装置1包含具有第一侧(或表面)12和第二侧(或表面)13的半导体主体100。第一介电层14布置在第一半导体主体11的第一侧12上，以及变压器的第一绕组31布置在第一介电层14中。第二半导体装置2包含具有第一侧(或表面)22和第二侧(或表面)23的第二半导体主体21。第二介电层24布置在第二半导体主体21的第一侧22上，以及变压器的第二绕组32布置在第二介电层24中。
第二半导体装置2布置在第一半导体装置1上，使得第一介电层和第二介电层14、24彼此邻接。两个绕组31、32在垂直方向上彼此远离地布置，以及在这个垂直方向上由第一和/或第二介电层14、24的部分彼此分开，该垂直方向是垂直于第一半导体主体和第二半导体主体11和12的表面12、13和22、23延伸的方向。第一绕组和第二绕组31、32电感地彼此耦合，由此形成变压器。在根据图1的实施例中，这个变压器是无芯变压器，即，在两个绕组31、32之间没有布置变压器铁芯。
电感耦合因子取决于两个绕组31、32之间的垂直距离、第一介电层和第二介电层14、24的材料和两个绕组31、32之间在水平方向上的交叠。在根据图1的实施例中，两个绕组31、32是平面绕组(planar windings)，这意味着这些绕组中的每一个都由布置在一个平面中的螺旋形导线形成。形成第一绕组和第二绕组31、32的导线由导电材料制成，例如金属，诸如铜、铝或钛，或高度掺杂多晶半导体材料，诸如多晶硅。
两个绕组31、32之间的电感耦合随着两个绕组31、32的交叠的增大而增大。根据第一实施例，两个绕组31、32在水平平面具有相同的大小，并且彼此完全交叠。根据第二实施例(图1中示出的)，绕组之一例如第二绕组32在水平平面比另一绕组例如第一绕组31更大，其中“较小的”绕组完全由“较大的”绕组交叠。用更大的尺寸实现绕组之一，即，比另一绕组的直径更大，降低了生产公差对电感耦合因子的影响——将第二半导体装置2定位在第一半导体装置1上。由此，即便存在定位公差，但是仍 可实现由较大绕组完全交叠较小绕组。
可使用用于在介电层中实现导线的公知方法步骤来实现布置在第一介电层和第二介电层14、24中的第一绕组和第二绕组31、32。这些方法步骤可对应于生产半导体主体之上的介电层中布线的公知方法步骤。介电层14、24例如由氧化物(oxide)、酰亚胺或环氧材料(epoxy material)制成。根据一个实施例，这些层中的每一层都统一由一种介电材料制成。根据第二实施例，至少一个介电层是由不同介电材料制成的多个介电层构成的层堆叠。
第一半导体装置还包含布置在第一介电层14中的第一布线布置15，并且第二半导体装置还包含布置在第二介电层24中的第二布线布置25。图1中仅示意性示出了这些布线布置15、25。这些布线布置15、25中的每一个都包含至少一个布线层。根据一个实施例，布线布置15、25包含多个布线层，其中各个布线层中的导线或布线可通过通孔彼此互连。这种布线布置是公知的，使得在这个方面不再需要进一步说明。
第一绕组31电连接到第一布线布置15，并且第二绕组32电连接到第二布线布置25。图1中仅示意性示出了绕组31、32与布线布置15、25之间的连接。每一个布线布置15、25可包含彼此电绝缘的多个导线，这些导线中的每一个都用于互连布置在各个半导体装置1、2中的电路节点或电子组件。每一个半导体装置1、2具有利用接触电极16、26电连接到各个半导体装置1、2的布线布置15、25的至少一个外部端子41、51。图1中仅示意性示出了接触电极16、26与布线布置15、25之间的电连接。端子41、51用于在外部接触布置在第一半导体装置和第二半导体装置1、2中的电路组件。根据第一实施例，第一布线布置15将第一绕组31连接到第一半导体装置1的至少一个外部端子41，并且第二布线布置25将第二绕组32连接到第二半导体装置2的外部端子51。
根据另一个实施例，第一集成电路4(用虚线示出的)集成在第一半导体主体11中，并且第二集成电路5(用虚线示出的)集成在第二半导体主体21中。在这个实施例中，第一布线布置15将第一绕组31连接到第一集成电路4，并将集成电路4连接到第一半导体装置1的该至少一个外部端 子41。另外，第二布线布置25将第二绕组32连接到第二集成电路5，并将第二集成电路5连接到第二半导体装置2的至少一个外部端子51。
图2示出了迄今为止参考图1说明的信号传输装置的等效电路图。参考图2，两个绕组31、32形成变压器3。在所示出的实施例中，每一个绕组31、32耦合到两个外部端子：第一绕组31耦合到第一和第二外部端子411、412；并且第二绕组32耦合到第三和第四外部端子511、512。在图1中，外部端子41表示外部端子411、412之一，并且外部端子51表示外部端子511、512之一。
根据第一实施例，第一绕组和第二绕组31、32与它们的外部端子411、412、511、512直接连接。在这种关系中，“直接连接”意味着在外部端子与绕组31、32之间没有附加组件，或者在外部端子与绕组31、32之间仅有无源组件，诸如电阻、电容、电感，但没有有源组件。在第一实施例中，第一布线布置15仅包含两个连接线：用于将第一绕组31的第一端子连接到第一外部端子411的第一连接线；以及用于将第一绕组31的第二端子连接到第二外部端子412的第二连接线。等同地，第二布线布置25仅包含两个连接线：用于将第二绕组32的第一端子连接到第三外部端子511的第一连接线；以及用于将第二绕组32的第二端子连接到第四外部端子512的第二连接线。
根据第二实施例，第一绕组31利用第一集成电路4(用虚线示出)耦合到外部端子411、412，并且第二绕组32利用第二集成电路5耦合到第三和第四外部端子511、512。在这种情况下，第一和第二布线布置15、25包含绕组31、32与集成电路4、5之间的连接线、集成电路4、5与外部端子411、412、511、512之间的连接线。另外，在这种情况下，第一布线布置15可包含用于互连第一集成电路4的电路组件(未示出)的连接线，并且第二布线布置25可包含用于互连第二集成电路5的电路组件(未示出)的连接线。
该装置适合于从第一对外部端子利用变压器3向第二对外部端子传输电压或电流信号。为了说明目的，假设第一绕组31是变压器的初级绕组，并且第二绕组32是变压器的次级绕组。在这种情况下，施加在第一 与第二外部端子411、412之间的输入信号S1利用变压器3变换，并在第三与第四外部端子511、512之间得到输出信号S2。在前面说明的第一实施例中，其中绕组31、32直接连接到外部端子，输入信号S1需要是适合于利用变压器3变换的信号。这可以是脉冲调制信号或具有适当频率或者是频率调制的信号。从而，输出信号S2是具有类似特性的信号。在第二实施例中，其中绕组31、32利用集成电路连接到外部端子，第一集成电路4可以是发送器电路，并且第二集成电路5可以是接收器电路。发送器电路4适合于将输入信号S1变换成适合于利用变压器3传输的信号。由此，发送器4可包含调制和可选地包括编码单元，并且接收器电路5可包含解调和可选地包括解码单元。
参考图1，外部端子41、51或接触电极16、28分别布置在信号传输装置的不同垂直水平上。第一半导体装置1的至少一个接触电极16被布置在第二半导体装置2未覆盖的第一介电层14的部分中的第一介电层14中或第一介电层14上。这由于如下事实是可能的：第二半导体装置2的水平尺寸小于第一半导体装置1的水平尺寸。第二接触电极28布置在第二半导体装置2的第二表面23中或上，第二表面23是背离第一与第二介电层14、24之间的界面的表面。第二接触电极28通过在垂直方向上延伸通过第二半导体主体21的接触通孔26电连接到第二布线布置25。接触通孔26通过介电层27与第二半导体主体21介电地绝缘。
在根据图1的装置中，两个接触电极16、28之间的距离至少对应于第二半导体装置2的高度，第二半导体装置2的高度对应第一半导体主体21的垂直厚度和第二介电层21的垂直厚度之和。接触电极16、28之间和外部端子41、51之间的距离分别在输入和输出信号(图2中的S1、S2)是不同电压域的信号，即，与不同参考电势相关的信号的那些情况下是重要的。在这些情况下，变压器必须适合于经得起对应于两个参考电势之差的电压。因为这个电压差也存在于外部端子41、51之间，所以这些端子之间的爬电距离应该足够长以便防止沿外部端子之间的表面的电压击穿(voltage breakthrough)。
图3示出了在水平剖面A-A通过图1中示出的装置——在本例中切 过第一绕组31的截面。在所示出的示例中，第一绕组31是在水平平面具有矩形，特别是方形几何形状的螺旋绕组。然而，这只是一个示例，不言而喻，还可以使用任何其它几何形状的绕组，诸如椭圆形，特别是圆形几何形状。在根据图3的实施例中，第一半导体装置1分别具有两个外部端子411、412和两个接触端子161、162。这些端子在水平方向上彼此远离地布置。在根据图1和3的实施例中，接触电极161、162彼此远离的方向垂直于图1中示出的垂直剖面C-C。在图3中，附图标记33、34表示第一绕组31的端子。以未具体示出的方式，这些端子33、34连接到第一布线布置15，第一布线布置15布置在不同于在图3中示出的水平剖面A-A的水平平面中(或多个水平平面中)。
图4示出了图1的半导体装置上的顶视图，其中为了更好地理解，还示出了(用虚线)第二半导体装置2内的第二绕组32的位置。像图3中示出的第一绕组31一样，第二绕组32也可具有矩形几何形状。然而，不言而喻，还可以使用任何其它几何形状，诸如椭圆形，特别是圆形几何形状。
在根据图1的实施例中，第二半导体装置2的接触电极28分别靠近第二半导体主体21的第一边缘291地布置。第一边缘291是最靠近第一半导体装置1的接触电极16的边缘的第二半导体装置2的边缘。
图5示出了根据图1的实施例的变型。在根据图5的实施例中，由于第二半导体装置2的接触部28接近第二半导体装置2的第二边缘292布置的事实，第一半导体装置的外部端子51与第二半导体装置2的51之间的爬电距离增大了。第二边缘292是相对第一边缘291的边缘，第二边缘292因此是最远离第一半导体装置1的接触电极16布置的第二半导体装置2的边缘。在根据图5的实施例中，在水平方向上，第二绕组32和/或第二布线布置25至少部分布置在电极16、28之间。
图6示出了根据图1的实施例的另一个变型。在根据图6的实施例中，第一半导体11和第二半导体主体22都具有延伸通过半导体主体11、21到背离两个介电层14、24之间的界面的表面13、23的接触通孔26、16。第二半导体装置1的接触通孔16连接到第一布线布置15，其在图6中仅示意性示出了。第一半导体主体11的第二侧被安装在载体(carrier)6上， 载体具有接触接触通孔16并且在载体的横向方向上延伸到接触盘(contactpad)61的导线62(其仅示意性示出了)。接触盘61布置在载体6的部分中，凸起超出第一半导体装置1，并用作第一半导体装置1的外部端子41。在根据图6的实施例中，相比图1中的实施例增大了外部端子41、51之间的爬电距离。接触盘41也可以是包含在容纳半导体主体1的封装(未示出)中的部分金属重分布层。
根据一个实施例，第一绕组和第二绕组31、32中的至少一个布置在容纳第一或第二半导体主体1、2的封装(未示出)中。在这种情况下，介电层是适合于充当外壳的材料，诸如例如环氧材料。根据另一个实施例，每一个绕组31、32都布置在分别包围第一半导体主体和第二半导体主体1、2的封装中。在这种情况下，两个半导体装置都包含半导体主体1、2和包括半导体主体1、2的封装，其中介电层14、24是部分外壳。为了形成传输装置，仅两个半导体装置的封装需要安装在彼此之上，其中附加的介电层可布置在封装之间。
现在将参考图7A到7D说明之前说明的生产信号传输装置的方法。如下说明涉及用于生产根据图5的装置的方法。然而，这个方法可容易地适合于生产之前说明的任何信号传输装置。
参考图7A，本方法包含提供第一半导体装置1，第一半导体装置1具有第一半导体主体11、布置在第一半导体主体11的第一侧12上的第一介电层14、布置在第一介电层14中的第一布线布置15和布置在第一介电层14中的第一绕组31。可选地，第一集成电路4诸如发送器电路集成在第一半导体主体11中。第一半导体装置1还包含电连接到第一布线布置15的接触电极16。另外，第一绕组31和可选的第一集成电路4连接到第一布线布置15。
可使用常规方法步骤生产第一半导体装置1。这些方法步骤可涉及提供半导体主体11以及在半导体主体11中集成可选的第一集成电路4。在这种关系中，应该提到，半导体主体11可由半导体衬底构成或由半导体衬底和布置在衬底上的外延层构成，其中可选的集成电路4被集成在外延层中。在半导体主体11中集成了集成电路4之后，生产布线布置15。布 线布置15可包含多个布线层，诸如金属化层(metallization layer)，其中在每个布线层中形成导线，并且其中可以通过通孔互连各个层中的导线。用于形成布线布置的方法是公知的，从而在这个方面不再需要附加说明。
在形成第一布线布置15之后，形成第一绕组31。用于形成第一绕组31的方法步骤可对应于在形成第一布线布置15的一个布线层时所采用的方法步骤。这些方法步骤可包含沉积介电层、在介电层中蚀刻螺旋形沟槽(trench)，并用导电材料填充沟槽，由此形成第一绕组31。可通过形成第一绕组31所采用的相同方法步骤形成接触电极16。最后，可形成覆盖第一绕组31的介电层。在这种关系中，应该提到，根据图7A的第一介电层14可由随后沉积的若干介电层构成。
参考图7B，生产方法还涉及提供第二半导体装置2。第二半导体装置2包含第二半导体主体21、布置在第二半导体主体21第一侧22上的第二介电层24、都布置在第二介电层24中的第二布线布置25和第二绕组32。第二半导体装置2还包含从第二半导体主体21的第一侧22开始延伸到半导体主体21中但——在生产工艺的这个阶段——尚未延伸到第二半导体主体21的第二表面23’的接触插塞部(contact plug)26。接触插塞部26通过介电层27与半导体主体21电绝缘。除了生产接触插塞部26所需的附加方法步骤，用于生产第二半导体装置2的方法步骤可对应于形成第一半导体装置1的方法步骤。下面将参考图8A到8F说明生产接触插塞部26的方法步骤。
可选地，第二集成电路5诸如接收器电路可集成在第二半导体主体21中。在这种关系中，应该提到，在第一半导体主体和第二半导体主体11、21中集成集成电路仅是可选的。在半导体主体中没有集成集成电路的实施例中，半导体主体仅仅用作其中集成绕组31、32的介电层14、24的载体。不言而喻，还有可能仅在两个半导体主体之一中集成集成电路。
参考图7C，第二半导体装置2安装在第一半导体装置1上使得第一介电层和第二介电层14、24彼此面对。例如使用胶合物接合(join)第一半导体装置和第二半导体装置。从所谓的倒装芯片技术已知的常规方法可与将第二半导体装置胶合在第一半导体装置上结合应用。胶合物选择成具有 适合于第一介电层和第二介电层的介电属性、诸如电介质强度的介电属性。在接合两个半导体装置之前，平面化(planarize)第一介电层和第二介电层中的至少一个。平面化例如可涉及化学机械抛光(CMP)工艺。
应该提到，提供第一半导体装置1可包含提供包含若干相同第一半导体装置的半导体晶片(未示出)并将晶片分成各个第一半导体装置1。等同地，提供第二半导体装置2可包含提供包含若干相同第二半导体装置的半导体晶片(未示出)并将晶片分成各个第二半导体装置2。例如可在晶片上执行接合两个半导体装置1、2之前执行的所有工艺步骤，诸如CMP工艺。
参考图7D，通过从第二侧23’开始移除第二半导体主体21的半导体材料来露出接触插塞部26。在移除部分半导体主体21之后露出的接触插塞部26的部分28形成接触电极28。可选地，附加电极(未示出)可布置在这个接触表面28上。
在完整装置中(见图7D)，可以通过适当地选择覆盖第一半导体装置(见图7A)和第二半导体装置(见图7B)中绕组31、32的介电层的层厚度来调整第一绕组与第二绕组31、32之间的垂直距离。这两个层厚度之和对应于绕组31、32之间的垂直距离。可选地，当将第二半导体装置2安装在第一半导体装置1上时，附加介电层可布置在第一半导体装置与第二半导体装置1、2之间。这个附加层可包括用于接合两个半导体装置的胶合物或由其构成，或者可以是像附加钝化层的附加层，诸如酰亚胺、BCB(苯并环丁烯)等。在这种情况下，附加介电层还增大了第一绕组与第二绕组31、32之间的垂直距离。
现在将参考图8A到8F说明在图7B中示出的生产第二半导体装置2的方法的实施例。参考图8A，形成具有第一表面和第二表面22、23的第一半导体主体21。参考图8B，形成第一沟槽22’，其从第一侧22开始延伸到半导体主体21中。可以使用常规方法步骤，诸如例如在第一表面22上形成有结构的蚀刻掩膜并使用蚀刻掩膜(未示出)蚀刻沟槽22’来形成沟槽22’。参考图8C，形成第一电介质部分层241，其覆盖沟槽22’的底部和侧壁以及半导体主体21的第一表面22。第一部分层241例如是通过热氧化半导体主体或沉积氧化物层而形成的氧化物层。除了氧化物层，第一介 电层和第二介电层14、24还可包含聚合物层，诸如BCB层、氮化物层或氧化-氮化物层，或由其构成。
参考图8D，在沟槽中形成接触插塞部26。形成接触插塞部26例如涉及：沉积导电材料，诸如金属或高度掺杂晶体半导体材料，其完全填充沟槽；并移除半导体主体21第一侧22之上的导电材料。移除导电材料例如可包含蚀刻或抛光工艺之一，诸如CMP工艺。
参考图8E，在形成插塞部26之后形成第二布线布置25。第二布线布置25布置在第二介电部分层242中，其中第二部分层242可由若干介电层构成。
参考图8F，第二绕组32’形成在第三介电部分层343中，其中第三部分层343本身可由若干介电层构成。
根据另一实施例，在将第二半导体主体2安装在第一半导体主体上之前露出接触插塞部26。这在图7B和7C中用虚线示出了。露出接触插塞部可涉及蚀刻或抛光工艺中的至少一个，其中这个工艺可施加到包含多个半导体主体2的晶片，之后将晶片分成各个半导体主体。在这种情况下，沟槽22’的深度选择成在露出插塞之后第二半导体主体——或包含若干第二半导体主体的晶片——足够稳定。沟槽22’的深度——其对应于露出插塞26之后的半导体主体2的厚度——例如在40μm与150μm之间。
之前已经说明的信号传输装置实施例适合于用在需要不同电压域之间信号传输的任何电路中。这种电路的示例是：具有初级侧和次级侧并且需要从次级侧向初级侧进行信号传输的逆向转换器(flyback converter)；或电平移位器。
在图9中示出了包含本文上面说明的信号传输装置的逆向转换器的实施例。该转换器具有用于向其施加输入电压Vin的输入端子101、102和用于向负载(未示出)提供输出电压Vout的输出端子。转换器还包含具有初级绕组111和次级绕组111的变压器110。初级绕组与开关元件120诸如MOSFET或IGBT串联，其中串联电路连接在输入端子之间。开关元件120由控制器140驱动，控制器140向开关元件120提供脉宽调制驱动信号以便以脉宽调制方式接通和关断开关元件120。变压器的次级绕组 112利用例如包含至少一个整流器元件和电容器的整流器电路130耦合到输出端子103、104。这种整流器电路是公知的，从而在这个方面不再需要进一步说明。在操作开关元件120期间，通过控制器驱动，根据初级绕组111上的输入电压Vin生成脉宽调制电压，其中在开关元件120的接通时间(on-periods)期间初级绕组存储能量，并且在关断时间期间向次级绕组112传送所存储的能量。整流器电路130根据次级绕组112上的震荡电压生成整流的(DC)输出电压Vout。
输出电压Vout取决于输入电压Vin和开关元件120的控制信号的占空比。为了将输出电压Vout调整到给定设置值，控制电路140适合于根据输出电压Vout控制占空比。输入和输出电压Vin、Vout可与不同参考电势有关。为了传送势垒上的输出电压信息，其源自不同的参考电势，转换器包含本文前面说明的信号传输装置。在图9中，通过图2的等效电路图表示信号传输装置。可以根据本文上面说明的任何实施例来实现信号传输装置。
在根据图9的转换器中，信号传输装置在其输入端子411、142接收输出电压信号S1。输出电压信号S1由耦合到输出端子103、104的电压测量装置150提供，并取决于输出电压Vout。电压测量电路150可包含具有比例(P)、积分(I)或比例积分(PI)行为的调节器。
发送器电路4接收输出电压信号S1并根据输出电压信号S1生成适合于利用变压器3传输的信号。接收器电路5接收利用变压器3传输的信号并根据传输的信号生成适合于由控制器140处理的输出电压信号S2。理想上，接收的信号S2与传输的信号S1除了传输延迟和/或比例缩放都相同。
应该提到，发送器电路4(用虚线示出)可集成在测量装置150中，其中在这种情况下，测量装置提供适合于利用变压器传输的信号，并且接收器电路5(用虚线示出)可集成在控制器140中，其中在这种情况下，控制器根据利用变压器3接收的信号生成输出电压信号。
根据参考图1说明的实施例，接收器电路5集成在第二半导体主体(例如见图1中的21)中，并且发送器电路4集成在第一半导体主体中(例如见 图1中的11)中。按照根据图9的转换器的实施例，控制器集成在与接收器电路5相同的半导体主体中，并且测量装置150集成在与发送器电路4相同的半导体主体中。可选地，开关元件120集成在与控制器140相同的半导体主体中。
最后，应该提到，已经结合一个实施例说明的特征可与其它实施例的特征相结合，即便这未明确提到。

Claims (25)

1.一种信号传输装置，包括：
第一半导体装置，包括具有第一侧和第二侧的第一半导体主体、布置在所述半导体主体第一侧的第一介电层和布置在所述第一介电层中的变压器的第一绕组；
第二半导体装置，包括具有第一侧和第二侧的第二半导体主体、布置在所述第二半导体主体第一侧的第二介电层和布置在所述第二介电层中的变压器的第二绕组；
所述第一半导体装置和所述第二半导体装置被布置成使得所述第一介电层和所述第二介电层彼此邻接；
所述第一半导体主体和所述第二半导体主体中的至少一个半导体主体在第二侧具有至少一个接触端子，以及具有延伸通过所述第一半导体主体和所述第二半导体主体中的所述至少一个半导体主体的接触通孔。
2.如权利要求1所述的信号传输装置，其中所述第二半导体装置被布置在所述第一半导体装置上，并在其第二侧具有至少一个接触电极和延伸通过所述第二半导体主体的接触通孔，
其中所述第二半导体装置的尺寸小于所述第一半导体装置的尺寸，以及
其中所述第一半导体装置在所述第二半导体装置未覆盖的区域中的所述第一介电层中或所述第二半导体装置未覆盖的区域中的所述第一介电层上包括至少一个接触电极。
3.如权利要求2所述的信号传输装置，其中所述第二半导体装置的至少一个接触部布置成使得第二绕组的至少部分布置在所述第二半导体装置的所述至少一个接触部与所述第一半导体装置的至少一个接触部之间。
4.如权利要求1所述的信号传输装置，其中所述第一半导体主体具有在第二侧的至少一个接触端子和延伸通过所述第一半导体主体的接触通孔，
所述第二半导体主体具有在第二侧的至少一个接触端子和延伸通过所述第二半导体主体的接触通孔。
5.如权利要求4所述的信号传输装置，其中所述第二半导体装置被布置在所述第一半导体装置上，以及其中所述第一半导体装置被布置在载体上。
6.如权利要求5所述的信号传输装置，其中所述第一半导体装置的尺寸小于所述载体的尺寸，以及
其中所述载体在所述第一半导体装置未覆盖的区域中包括至少一个接触电极，所述至少一个接触电极与所述第一半导体装置的至少一个接触电极电连接。
7.如权利要求2所述的信号传输装置，其中所述第一半导体装置还包括：
布置在所述第一介电层中的第一布线布置，所述第一布线布置电耦合到第一绕组以及电耦合到所述第一半导体装置的所述至少一个接触电极。
8.如权利要求7所述的信号传输装置，其中所述第一半导体装置还包括：
所述第一半导体主体中的第一集成电路，所述集成电路电耦合到所述第一布线布置。
9.如权利要求2所述的信号传输装置，其中所述第二半导体装置还包括：
布置在所述第二介电层中的第二布线布置，第二布线布置电耦合到第二绕组以及电耦合到所述第二半导体装置的所述至少一个接触电极。
10.如权利要求9所述的信号传输装置，其中所述第二半导体装置还包括：
所述第二半导体主体中的第二集成电路，所述集成电路电耦合到第二布线布置。
11.如权利要求1所述的信号传输装置，其中所述第一半导体装置包括至少两个接触电极，以及
其中所述第二半导体装置包括至少两个接触电极。
12.如权利要求1所述的信号传输装置，其中第一绕组和第二绕组之一在水平平面比另一绕组具有更小的尺寸，以及较小的绕组完全由较大的绕组交叠。
13.一种生产信号传输装置的方法，所述方法包括：
提供第一半导体装置，所述第一半导体装置包括具有第一侧和第二侧的第一半导体主体、布置在所述半导体主体第一侧的第一介电层和布置在所述第一介电层中的变压器的初级绕组；
提供第二半导体装置，所述第二半导体装置包括具有第一侧和第二侧的第二半导体主体、布置在所述第二半导体主体第一侧的第二介电层和布置在所述第二介电层中的变压器的次级绕组；
至少一个所述半导体主体具有从所述半导体主体第一侧延伸到所述半导体主体中的接触通孔；
将所述第二半导体装置安装到所述第一半导体装置，使得所述第一介电层和所述第二介电层彼此面对；
在将所述第二半导体装置安装到所述第一半导体装置之后：通过从具有所述接触通孔的所述至少一个半导体主体的第二侧开始移除半导体材料来暴露至少一个接触通孔。
14.如权利要求13所述的方法，其中所述第二半导体装置被布置在所述第一半导体装置上，并具有在其第二侧的至少一个接触电极和延伸通过所述第二半导体主体的接触通孔，
其中所述第二半导体装置的尺寸小于所述第一半导体装置的尺寸，以及
其中所述第一半导体装置在所述第二半导体装置未覆盖的区域中的所述第一介电层中或所述第二半导体装置未覆盖的区域中的所述第一介电层上包括至少一个接触电极。
15.如权利要求14所述的方法，其中所述第二半导体装置的至少一个接触部布置成使得在安装之后第二绕组的至少部分布置在所述第二半导体装置的所述至少一个接触部与所述第一半导体装置的至少一个接触部之间。
16.如权利要求13所述的方法，其中所述第一半导体主体具有在第二侧的至少一个接触端子和延伸通过所述第一半导体主体的接触通孔，
所述第二半导体主体具有在第二侧的至少一个接触端子和延伸通过所述第二半导体主体的接触通孔。
17.如权利要求16所述的方法，还包括：
将所述第一半导体装置安装在载体上。
18.如权利要求17所述的方法，其中所述第一半导体装置的尺寸小于所述载体的尺寸，以及
其中所述载体在所述第一半导体装置未覆盖的区域中包括至少一个接触电极，所述至少一个接触电极与所述第一半导体装置的至少一个接触电极电连接。
19.如权利要求14所述的方法，其中所述第一半导体装置还包括：
布置在所述第一介电层中的第一布线布置，所述第一布线布置电耦合到第一绕组以及电耦合到所述第一半导体装置的所述至少一个接触电极。
20.如权利要求19所述的方法，其中所述第一半导体装置还包括：
所述第一半导体主体中的第一集成电路，所述集成电路电耦合到所述第一布线布置。
21.如权利要求14所述的方法，其中所述第二半导体装置还包括：
布置在所述第二介电层中的第二布线布置，第二布线布置电耦合到第二绕组以及电耦合到所述第二半导体装置的所述至少一个接触电极。
22.如权利要求21所述的方法，其中所述第二半导体装置还包括：
所述第二半导体主体中的第二集成电路，所述集成电路电耦合到第二布线布置。
23.如权利要求13所述的方法，其中所述第一半导体装置包括至少两个接触电极，以及
其中所述第二半导体装置包括至少两个接触电极。
24.一种电压转换器，包括：
输入端子，用于施加输入电压；
输出端子，用于提供输出电压；
变压器，具有耦合到所述输入端子的初级绕组，并具有利用整流器装置耦合到所述输出端子的次级绕组；
开关元件，用于根据所述初级绕组上的所述输入电压生成脉宽调制电压；
控制器，用于生成所述开关元件的驱动信号；
电压测量装置，耦合到所述输出端子，并适合于根据所述输出电压生成输出电压信号；
信号传输装置，包括：
第一半导体装置，包括具有第一侧和第二侧的第一半导体主体、布置在所述半导体主体第一侧的第一介电层和布置在所述第一介电层中的变压器的第一绕组；
第二半导体装置，包括具有第一侧和第二侧的第二半导体主体、布置在所述第二半导体主体第一侧的第二介电层和布置在所述第二介电层中的变压器的第二绕组；
所述第一半导体装置和所述第二半导体装置被布置成使得所述第一介电层和所述第二介电层彼此邻接；
所述第一半导体主体和所述第二半导体主体中的至少一个半导体主体在第二侧具有至少一个接触端子，以及具有延伸通过所述第一半导体主体和所述第二半导体主体中的该至少一个半导体主体的接触通孔；
第一绕组和第二绕组之一耦合到所述电压测量装置，以及第一绕组和第二绕组中的另一个耦合到所述控制器。
25.如权利要求24所述的电压转换器，其中第一绕组和第二绕组之一利用发送器电路耦合到所述测量装置，以及其中第一绕组和第二绕组中的另一个利用接收器电路耦合到所述控制器装置。
CN201010586692.4A 2010-01-18 2010-11-30 信号传输装置 Expired - Fee Related CN102130510B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US12/689,086 US8970000B2 (en) 2010-01-18 2010-01-18 Signal transmission arrangement
US12/689086 2010-01-18

Publications (2)

Publication Number Publication Date
CN102130510A CN102130510A (zh) 2011-07-20
CN102130510B true CN102130510B (zh) 2015-04-15

Family

ID=44268451

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201010586692.4A Expired - Fee Related CN102130510B (zh) 2010-01-18 2010-11-30 信号传输装置

Country Status (3)

Country Link
US (2) US8970000B2 (zh)
CN (1) CN102130510B (zh)
DE (1) DE102011002795A1 (zh)

Families Citing this family (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9018730B2 (en) 2011-04-05 2015-04-28 Stmicroelectronics S.R.L. Microstructure device comprising a face to face electromagnetic near field coupling between stacked device portions and method of forming the device
US9214424B2 (en) 2012-04-20 2015-12-15 Infineon Technologies Austria Ag Method for producing a conductor line
DE102012104801A1 (de) * 2012-06-02 2013-12-05 Semikron Elektronik Gmbh & Co. Kg Stromrichter mit redundanter Zwischenkreisspannungsmessung, sowie Verfahren zum Betreiben eines Stromrichters
US9136213B2 (en) 2012-08-02 2015-09-15 Infineon Technologies Ag Integrated system and method of making the integrated system
DE102013211386B4 (de) 2013-06-18 2016-09-01 Infineon Technologies Ag Leistungshalbleitermodul mit einer leistungselektronischen Schaltung und einer Anordnung zum Messen und Übertragen von Messdaten
US20150004902A1 (en) * 2013-06-28 2015-01-01 John M. Pigott Die-to-die inductive communication devices and methods
US9466413B2 (en) 2013-06-28 2016-10-11 Freescale Semiconductor, Inc. Die-to-die inductive communication devices and methods
JP6271221B2 (ja) * 2013-11-08 2018-01-31 ルネサスエレクトロニクス株式会社 半導体装置
JP6395304B2 (ja) * 2013-11-13 2018-09-26 ローム株式会社 半導体装置および半導体モジュール
US9160423B2 (en) 2013-12-12 2015-10-13 Freescale Semiconductor, Inc. Die-to-die inductive communication devices and methods
US10992346B2 (en) 2014-03-26 2021-04-27 Nxp Usa, Inc. Systems and devices with common mode noise suppression structures and methods
US9219028B1 (en) 2014-12-17 2015-12-22 Freescale Semiconductor, Inc. Die-to-die inductive communication devices and methods
ITUA20162049A1 (it) * 2016-03-25 2017-09-25 St Microelectronics Srl Dispositivo elettronico con isolamento galvanico integrato e metodo di fabbricazione dello stesso
US10734331B2 (en) * 2017-08-16 2020-08-04 Texas Instruments Incorporated Integrated circuit with an embedded inductor or transformer
EP3477665B1 (en) * 2017-10-03 2020-06-17 Vestas Wind Systems A/S Magnetically immune gatedriver circuit
US11037885B2 (en) * 2019-08-12 2021-06-15 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor packaging device comprising a shield structure
US11115069B2 (en) * 2020-01-24 2021-09-07 Nxp B.V. Near-field wireless device for distance measurement
JP7437275B2 (ja) 2020-09-09 2024-02-22 株式会社東芝 電子デバイス
US11736075B2 (en) 2021-04-01 2023-08-22 Macom Technology Solutions Holdings, Inc. High accuracy output voltage domain operation switching in an operational amplifier

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101051550A (zh) * 2006-03-01 2007-10-10 丰田自动车株式会社 信号传输装置

Family Cites Families (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7405149B1 (en) * 1998-12-21 2008-07-29 Megica Corporation Post passivation method for semiconductor chip or wafer
US6383916B1 (en) * 1998-12-21 2002-05-07 M. S. Lin Top layers of metal for high performance IC's
US7531417B2 (en) * 1998-12-21 2009-05-12 Megica Corporation High performance system-on-chip passive device using post passivation process
DE10100282B4 (de) 2001-01-04 2005-10-13 Infineon Technologies Ag Elektrischer Transformator
DE10200399B4 (de) * 2002-01-08 2008-03-27 Advanced Micro Devices, Inc., Sunnyvale Verfahren zur Erzeugung einer dreidimensional integrierten Halbleitervorrichtung und dreidimensional integrierte Halbleitervorrichtung
DE10232642B4 (de) * 2002-07-18 2006-11-23 Infineon Technologies Ag Integrierte Transformatoranordnung
JP2005079786A (ja) * 2003-08-29 2005-03-24 Sony Corp 電力伝送システム，電力供給装置，電力受電装置，信号伝送システム，信号送信装置，および，信号受信装置。
US7084728B2 (en) * 2003-12-15 2006-08-01 Nokia Corporation Electrically decoupled integrated transformer having at least one grounded electric shield
JP4150689B2 (ja) * 2004-03-29 2008-09-17 富士通株式会社 半導体集積回路装置内に形成された多層配線構造
US20060202269A1 (en) * 2005-03-08 2006-09-14 Semiconductor Energy Laboratory Co., Ltd. Wireless chip and electronic appliance having the same
TWI285419B (en) * 2005-10-26 2007-08-11 Ind Tech Res Inst Wafer-to-wafer stacking with supporting pedestals
KR100714310B1 (ko) * 2006-02-23 2007-05-02 삼성전자주식회사 변압기 또는 안테나를 구비하는 반도체 패키지들
GB0618647D0 (en) 2006-09-21 2006-11-01 Univ City Hong Kong Semiconductor transformers
US7298238B1 (en) * 2006-12-15 2007-11-20 The United States Of America As Represented By The Secretary Of The Navy Programmable microtransformer
JP5019436B2 (ja) 2007-02-22 2012-09-05 ルネサスエレクトロニクス株式会社 半導体集積回路
US7795735B2 (en) * 2007-03-21 2010-09-14 Taiwan Semiconductor Manufacturing Co., Ltd. Methods for forming single dies with multi-layer interconnect structures and structures formed therefrom
JP5045219B2 (ja) * 2007-04-27 2012-10-10 富士電機株式会社 マイクロトランスの製造方法
JP5156324B2 (ja) * 2007-10-10 2013-03-06 ルネサスエレクトロニクス株式会社 半導体装置及び半導体装置の製造方法
US7800208B2 (en) 2007-10-26 2010-09-21 Infineon Technologies Ag Device with a plurality of semiconductor chips
US7728427B2 (en) * 2007-12-07 2010-06-01 Lctank Llc Assembling stacked substrates that can form cylindrical inductors and adjustable transformers
US7795700B2 (en) 2008-02-28 2010-09-14 Broadcom Corporation Inductively coupled integrated circuit with magnetic communication path and methods for use therewith
US8415777B2 (en) * 2008-02-29 2013-04-09 Broadcom Corporation Integrated circuit with millimeter wave and inductive coupling and methods for use therewith
JP2009246006A (ja) 2008-03-28 2009-10-22 Shinko Electric Ind Co Ltd 半導体装置およびその製造方法ならびに半導体装置の実装構造
US8273603B2 (en) * 2008-04-04 2012-09-25 The Charles Stark Draper Laboratory, Inc. Interposers, electronic modules, and methods for forming the same
US8319573B2 (en) * 2009-12-23 2012-11-27 Infineon Technologies Austria Ag Signal transmission arrangement

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101051550A (zh) * 2006-03-01 2007-10-10 丰田自动车株式会社 信号传输装置

Also Published As

Publication number Publication date
DE102011002795A1 (de) 2011-07-21
US8970000B2 (en) 2015-03-03
US20110176339A1 (en) 2011-07-21
US20150132890A1 (en) 2015-05-14
CN102130510A (zh) 2011-07-20
US9431379B2 (en) 2016-08-30

Similar Documents

Publication Publication Date Title
CN102130510B (zh) 信号传输装置
US6927662B2 (en) Integrated transformer configuration
US8791785B2 (en) Method for manufacturing module with planar coil, and module with planar coil
US9929038B2 (en) Insulating structure, a method of forming an insulating structure, and a chip scale isolator including such an insulating structure
US9761545B2 (en) Isolator and method of manufacturing isolator
JP5658429B2 (ja) 回路装置
US8592944B2 (en) Semiconductor electronic device with an integrated device with an integrated galvanic isolator element and related assembly process
US8310024B2 (en) Assembly, chip and method of operating
KR102120820B1 (ko) 반도체 디바이스, 전자 부품 및 방법
CN101740554B (zh) 具有控制功能和集成的变换器的功率半导体模块
US11756881B2 (en) Semiconductor device
US11908886B2 (en) Power converter embodied in a semiconductor substrate member
US20220344286A1 (en) Semiconductor module
CN115250112A (zh) 器件模块及其制造方法和电感电容阵列
CN111128993A (zh) 基板及其所适用的制造方法及功率模块

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20150415

Termination date: 20211130

CF01 Termination of patent right due to non-payment of annual fee