JP5387499B2 - 内部整合型トランジスタ - Google Patents

内部整合型トランジスタ Download PDF

Info

Publication number
JP5387499B2
JP5387499B2 JP2010112248A JP2010112248A JP5387499B2 JP 5387499 B2 JP5387499 B2 JP 5387499B2 JP 2010112248 A JP2010112248 A JP 2010112248A JP 2010112248 A JP2010112248 A JP 2010112248A JP 5387499 B2 JP5387499 B2 JP 5387499B2
Authority
JP
Japan
Prior art keywords
groove
internal matching
base material
gold wire
transistor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2010112248A
Other languages
English (en)
Other versions
JP2011243643A (ja
Inventor
博三 内海
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP2010112248A priority Critical patent/JP5387499B2/ja
Priority to US13/025,589 priority patent/US8217496B2/en
Publication of JP2011243643A publication Critical patent/JP2011243643A/ja
Application granted granted Critical
Publication of JP5387499B2 publication Critical patent/JP5387499B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64—Impedance arrangements
    • H01L23/66—High-frequency adaptations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/58—Structural electrical arrangements for semiconductor devices not otherwise provided for
    • H01L2223/64—Impedance arrangements
    • H01L2223/66—High-frequency adaptations
    • H01L2223/6644—Packaging aspects of high-frequency amplifiers
    • H01L2223/6655—Matching arrangements, e.g. arrangement of inductive and capacitive components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/4847—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond
    • H01L2224/48472—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond the other connecting portion not on the bonding area also being a wedge bond, i.e. wedge-to-wedge
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49175—Parallel arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01023—Vanadium [V]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/157—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19041—Component type being a capacitor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19042—Component type being an inductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/30105—Capacitance
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/30107—Inductance

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Microwave Amplifiers (AREA)

Description

本発明は、マイクロ波帯で用いられる高出力内部整合型トランジスタに関し、特に内部整合回路やパッケージ外形サイズを変えることなく、使用周波数帯域を調整することができる内部整合型トランジスタに関する。
近年、ベース材上に半田接合されたトランジスタと内部整合回路とを金ワイヤにより接続した内部整合型トランジスタが用いられている（例えば、特許文献１参照）。トランジスタと内部整合回路の間においてベース板にＶ溝が形成されている。このＶ溝は、トランジスタと内部整合回路の位置合わせや半田の回りこみ防止に用いられる。
特開平４−４８７５６号公報
従来は、使用周波数に応じて内部整合回路を変えていた。そして、金ワイヤの横方向長さや高さを変えることで、トランジスタと内部整合回路の整合を取っていた。このため、使用周波数帯域に応じて内部整合回路やパッケージ外形サイズを変える必要があった。
本発明は、上述のような課題を解決するためになされたもので、その目的は、内部整合回路やパッケージ外形サイズを変えることなく、使用周波数帯域を調整することができる内部整合型トランジスタを得るものである。
本発明は、溝と、前記溝を挟んで対向する第１領域及び第２領域と有する導電性のベース材と、前記ベース材の前記第１領域上に接合されたトランジスタと、前記ベース材の前記第２領域上に接合された内部整合回路と、前記溝の上方を横切って、前記トランジスタと前記内部整合回路を接続するワイヤと、前記ワイヤと前記溝の間に設けられた導電性又は非導電性の材料とを備え、前記材料により前記ワイヤと前記ベース材との間の容量を調整することを特徴とする内部整合型トランジスタである。
本発明により、内部整合回路やパッケージ外形サイズを変えることなく、使用周波数帯域を調整することができる。
実施の形態１に係る内部整合型トランジスタを示す平面図である 実施の形態１に係る内部整合型トランジスタを示す拡大断面図である。 実施の形態１に係る内部整合型トランジスタの等価回路である。 実施の形態１と比較例について利得の周波数依存性を調べた結果を示す図である。 実施の形態２に係る内部整合型トランジスタを示す拡大断面図である。 実施の形態３に係る内部整合型トランジスタを示す拡大断面図である。 実施の形態４に係る内部整合型トランジスタを示す拡大断面図である。 実施の形態４に係る内部整合型トランジスタの等価回路である。 実施の形態４に係る内部整合型トランジスタの変形例を示す拡大断面図である。 実施の形態５に係る内部整合型トランジスタを示す拡大断面図である。 実施の形態５に係る内部整合型トランジスタの等価回路である。 実施の形態６に係る内部整合型トランジスタを示す拡大断面図である。
本発明の実施の形態に係る内部整合型トランジスタについて図面を参照して説明する。同じ構成要素には同じ符号を付し、説明の繰り返しを省略する場合がある。
実施の形態１．
図１は、実施の形態１に係る内部整合型トランジスタを示す平面図である。ベース材１０は導電性金属にＡｕメッキしたものであり、ベース材１０全体がＧＮＤ電位になっている。このベース材１０の主面にＶ溝１２，１４が設けられている。ベース材１０の主面は、Ｖ溝１２とＶ溝１４の間に存在する領域１０ａと、Ｖ溝１２を挟んで領域１０ａと対向する領域１０ｂと、Ｖ溝１４を挟んで領域１０ａと対向する領域１０ｃとを有する。ベース材１０の領域１０ａ上にトランジスタ１６が半田接合されている。ベース材１０の領域１０ｂ上に内部整合回路１８が半田接合されている。ベース材１０の領域１０ｃ上に内部整合回路２０が半田接合されている。
図２は、実施の形態１に係る内部整合型トランジスタを示す拡大断面図である。金ワイヤ２２は、Ｖ溝１２の上方を横切って、トランジスタ１６のゲート電極１６ａと内部整合回路１８を接続する。金ワイヤ２４は、Ｖ溝１４の上方を横切って、トランジスタ１６のドレイン電極１６ｂと内部整合回路２０を接続する。なお、トランジスタ１６のソース又はエミッタはビアを介してベース材１０に接続されている。
本実施の形態では、金ワイヤ２２とＶ溝１２の間において、Ｖ溝１２に半田材２６が埋め込まれている。金ワイヤ２４とＶ溝１４の間において、Ｖ溝１４に半田材２８が埋め込まれている。なお、半田材２６，２８の代わりに導電性樹脂などの他の導電材料を用いてもよい。
図３は、実施の形態１に係る内部整合型トランジスタの等価回路である。Ｌ１は金ワイヤ２２のインダクタンス、Ｌ２は金ワイヤ２４のインダクタンス、Ｃ１はＶ溝１２と金ワイヤ２２との間の容量、Ｃ２はＶ溝１４と金ワイヤ２４との間の容量である。
図４は、実施の形態１と比較例について利得の周波数依存性を調べた結果を示す図である。比較例は半田材２６が無い場合である。ここで、Ｖ溝１２の幅を１５０μｍ、半田材２６が埋め込まれたＶ溝１２（実施の形態１）の深さを５０μｍ、半田材２６が埋め込まれていないＶ溝１２（比較例）の深さを１５０μｍとした。この結果、Ｖ溝１２に半田材２６を埋め込むことで、利得の整合周波数帯域を５００ＭＨｚ程度シフトできることが分かった。
本実施の形態では、半田材２６，２８の量を調整することにより金ワイヤ２２，２４とＧＮＤ電位との距離を変えて、容量Ｃ１，Ｃ２を調整することができる。従って、内部整合回路１８，２０やパッケージ外形サイズを変えることなく、使用周波数帯域を調整することができる。
実施の形態２．
図５は、実施の形態２に係る内部整合型トランジスタを示す拡大断面図である。実施の形態１の半田材２６，２８の代わりに、金ワイヤ２２とＶ溝１２の間まで非導電性（誘電性）の内部整合回路１８の一部１８ａが張り出し、金ワイヤ２４とＶ溝１４の間まで非導電性（誘電性）の内部整合回路２０の一部１８ｂが張り出している。
本実施の形態では、金ワイヤ２２，２４とベース材１０との間の空間に存在する材質を変化させることで、容量Ｃ１，Ｃ２を調整することができる。従って、内部整合回路１８，２０やパッケージ外形サイズを変えることなく、使用周波数帯域を調整することができる。
実施の形態３．
図６は、実施の形態３に係る内部整合型トランジスタを示す拡大断面図である。実施の形態１の半田材２６，２８の代わりに、金ワイヤ２２とＶ溝１２の間に非導電性（誘電性）の樹脂材３０が塗布され、金ワイヤ２４とＶ溝１４の間に非導電性（誘電性）の樹脂材３２が塗布されている。
本実施の形態では、金ワイヤ２２，２４とベース材１０との間の空間に存在する材質を変化させることで、容量Ｃ１，Ｃ２を調整することができる。従って、内部整合回路１８，２０やパッケージ外形サイズを変えることなく、使用周波数帯域を調整することができる。
実施の形態４．
図７は、実施の形態４に係る内部整合型トランジスタを示す拡大断面図である。実施の形態１の半田材２６，２８の代わりに、トランジスタ１６と内部整合回路１８との間においてベース材１０に２つのＶ溝１２ａ，１２ｂが形成され、トランジスタ１６と内部整合回路２０との間においてベース材１０に２つのＶ溝１４ａ，１４ｂが形成されている。
図８は、実施の形態４に係る内部整合型トランジスタの等価回路である。Ｌ１ａはＶ溝１２ａの上方にある金ワイヤ２２のインダクタンス、Ｃ１ｄはＶ溝１２ａと金ワイヤ２２との間の容量である。Ｌ１ｂはＶ溝１２ａとＶ溝１２ｂの間のベース材１０の上方にある金ワイヤ２２のインダクタンス、Ｃ１ｂはＶ溝１２ａとＶ溝１２ｂの間のベース材１０と金ワイヤ２２との間の容量である。Ｌ１ｃはＶ溝１２ｂの上方にある金ワイヤ２２のインダクタンス、Ｃ１ｃはＶ溝１２ｂと金ワイヤ２２との間の容量である。
Ｌ２ａはＶ溝１４ａの上方にある金ワイヤ２４のインダクタンス、Ｃ２ｄはＶ溝１４ａと金ワイヤ２４との間の容量である。Ｌ２ｂはＶ溝１４ａとＶ溝１４ｂの間のベース材１０の上方にある金ワイヤ２４のインダクタンス、Ｃ２ｂはＶ溝１４ａとＶ溝１４ｂの間のベース材１０と金ワイヤ２４との間の容量である。Ｌ２ｃはＶ溝１４ｂの上方にある金ワイヤ２４のインダクタンス、Ｃ２ｃはＶ溝１４ｂと金ワイヤ２４との間の容量である。
本実施の形態では、Ｖ溝１２ａ，１２ｂ，１４ａ，１４ｂの深さを調整することにより金ワイヤ２２，２４とＧＮＤ電位との距離を変えて、容量Ｃ１，Ｃ２を調整することができる。従って、内部整合回路１８，２０やパッケージ外形サイズを変えることなく、使用周波数帯域を調整することができる。
図９は、実施の形態４に係る内部整合型トランジスタの変形例を示す拡大断面図である。金ワイヤ２２の下に３つのＶ溝１２ａ，１２ｂ，１２ｃを形成し、金ワイヤ２４の下に３つのＶ溝１４ａ，１４ｂ，１４ｃを形成している。この場合でも同様の効果を得ることができる。これに限らず、Ｖ溝の数を２以上１０以下の範囲で設定することができる。
実施の形態５．
図１０は、実施の形態５に係る内部整合型トランジスタを示す拡大断面図である。実施の形態４の複数のＶ溝１２ａ，１２ｂ，１４ａ，１４ｂの代わりに、第１溝３４，３６と第２溝３８，４０が形成されている。第１溝３４は金ワイヤ２２の下方においてベース材１０に形成され、第２溝３８は第１溝３４の底部に形成されている。第１溝３６は金ワイヤ２４の下方においてベース材１０に形成され、第２溝４０は第１溝３６の底部に形成されている。
図１１は、実施の形態５に係る内部整合型トランジスタの等価回路である。Ｌ１ｄは第１溝３４の左側の上方にある金ワイヤ２２のインダクタンス、Ｃ１ｄは第１溝３４の左側と金ワイヤ２２との間の容量である。Ｌ１ｅは第２溝３８の上方にある金ワイヤ２２のインダクタンス、Ｃ１ｅは第２溝３８と金ワイヤ２２との間の容量である。Ｌ１ｆは第１溝３４の右側の上方にある金ワイヤ２２のインダクタンス、Ｃ１ｆは第１溝３４の右側と金ワイヤ２２との間の容量である。
また、Ｌ２ｄは第１溝３６の左側の上方にある金ワイヤ２４のインダクタンス、Ｃ２ｄは第１溝３６の左側と金ワイヤ２４との間の容量である。Ｌ２ｅは第２溝４０の上方にある金ワイヤ２４のインダクタンス、Ｃ２ｅは第２溝４０と金ワイヤ２４との間の容量である。Ｌ２ｆは第１溝３６の右側の上方にある金ワイヤ２４のインダクタンス、Ｃ２ｆは第１溝３６の右側と金ワイヤ２４との間の容量である。
本実施の形態のように２段の溝を形成した場合でも、実施の形態４と同様に容量Ｃ１，Ｃ２を調整することができる。従って、内部整合回路１８，２０やパッケージ外形サイズを変えることなく、使用周波数帯域を調整することができる。
実施の形態６．
図１２は、実施の形態６に係る内部整合型トランジスタを示す拡大断面図である。実施の形態１のＶ溝１２及び半田材２６の代わりに、金ワイヤ２２の下方においてベース材１０に凸部４２が設けられ、金ワイヤ２４の下方においてベース材１０に凸部４４が設けられている。
本実施の形態では、凸部４２，４４の高さを調整することにより金ワイヤ２２，２４とＧＮＤ電位との距離を変えて、容量Ｃ１，Ｃ２を調整することができる。従って、内部整合回路１８，２０やパッケージ外形サイズを変えることなく、使用周波数帯域を調整することができる。
１０ ベース材
１２，１２ａ，１２ｂ，１２ｃ，１４，１４ａ，１４ｂ，１４ｃ Ｖ溝（溝）
１０ａ 領域（第１の領域）
１０ｂ，１０ｃ 領域（第２の領域）
１６ トランジスタ
１８ 内部整合回路
２２ 金ワイヤ
２６ 半田材（材料）
３０ 樹脂材（材料）
３４，３６ 第１溝
３８，４０ 第２溝
４２，４４ 凸部

Claims (6)

  1. 溝と、前記溝を挟んで対向する第１領域及び第２領域とを有する導電性のベース材と、
    前記ベース材の前記第１領域上に接合されたトランジスタと、
    前記ベース材の前記第２領域上に接合された内部整合回路と、
    前記溝の上方を横切って、前記トランジスタと前記内部整合回路を接続するワイヤと、
    前記ワイヤと前記溝の間に設けられた導電性又は非導電性の材料とを備え、
    前記材料により前記ワイヤと前記ベース材との間の容量を調整することを特徴とする内部整合型トランジスタ。
  2. 前記材料は、前記溝に埋め込まれた半田材又は導電性樹脂であることを特徴とする請求項１に記載の内部整合型トランジスタ。
  3. 前記材料は、前記ワイヤと前記溝の間まで張り出した前記内部整合回路の一部であることを特徴とする請求項１に記載の内部整合型トランジスタ。
  4. 前記材料は、前記ワイヤと前記溝の間に塗布された樹脂材であることを特徴とする請求項１に記載の内部整合型トランジスタ。
  5. 複数の溝と、前記複数の溝を挟んで対向する第１領域及び第２領域とを有する導電性のベース材と、
    前記ベース材の前記第１領域上に接合されたトランジスタと、
    前記ベース材の前記第２領域上に接合された内部整合回路と、
    前記複数の溝の上方を横切って、前記トランジスタと前記内部整合回路を接続するワイヤとを備え、
    前記複数の溝により前記ワイヤと前記ベース材との間の容量を調整することを特徴とする内部整合型トランジスタ。
  6. 前記複数の溝は、第１溝と、前記第１溝の底部に形成された第２溝とを有することを特徴とする請求項５に記載の内部整合型トランジスタ。
JP2010112248A 2010-05-14 2010-05-14 内部整合型トランジスタ Active JP5387499B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2010112248A JP5387499B2 (ja) 2010-05-14 2010-05-14 内部整合型トランジスタ
US13/025,589 US8217496B2 (en) 2010-05-14 2011-02-11 Internal matching transistor

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2010112248A JP5387499B2 (ja) 2010-05-14 2010-05-14 内部整合型トランジスタ

Publications (2)

Publication Number Publication Date
JP2011243643A JP2011243643A (ja) 2011-12-01
JP5387499B2 true JP5387499B2 (ja) 2014-01-15

Family

ID=44911022

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2010112248A Active JP5387499B2 (ja) 2010-05-14 2010-05-14 内部整合型トランジスタ

Country Status (2)

Country Link
US (1) US8217496B2 (ja)
JP (1) JP5387499B2 (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6565130B2 (ja) * 2013-10-31 2019-08-28 三菱電機株式会社 増幅器
WO2019087699A1 (ja) * 2017-11-02 2019-05-09 ローム株式会社 半導体装置

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0188505U (ja) * 1987-12-04 1989-06-12
JPH0426145A (ja) * 1990-05-22 1992-01-29 Nec Corp Ｉｃパッケージ
JP2978533B2 (ja) * 1990-06-15 1999-11-15 株式会社日立製作所 半導体集積回路装置
JPH04154311A (ja) 1990-10-18 1992-05-27 Nec Corp 電界効果トランジスタ装置
JPH04256206A (ja) * 1991-02-07 1992-09-10 Mitsubishi Electric Corp Ｍｍｉｃ化発振器
JPH05166960A (ja) * 1991-12-18 1993-07-02 Hitachi Ltd 半導体装置の実装構造
JP3395290B2 (ja) 1993-11-05 2003-04-07 三菱電機株式会社 高周波用回路基板
US5592122A (en) * 1994-05-19 1997-01-07 Matsushita Electric Industrial Co., Ltd. Radio-frequency power amplifier with input impedance matching circuit based on harmonic wave
JP4163818B2 (ja) * 1999-07-07 2008-10-08 三菱電機株式会社 内部整合型トランジスタ
WO2006097893A2 (en) 2005-03-18 2006-09-21 Nxp B.V. Method and system for output matching of rf transistors
JP2008035336A (ja) 2006-07-31 2008-02-14 Toshiba Corp 高周波回路装置

Also Published As

Publication number Publication date
US20110278700A1 (en) 2011-11-17
JP2011243643A (ja) 2011-12-01
US8217496B2 (en) 2012-07-10

Similar Documents

Publication Publication Date Title
US20180286805A1 (en) Interface structures and methods for forming same
CN108206677B (zh) 用于具有增强视频带宽的rf功率放大器的多基带终端组件
JP6341461B2 (ja) 電力増幅器
JP5387499B2 (ja) 内部整合型トランジスタ
JP2005198073A (ja) 弾性表面波装置
CN107404299B (zh) 层叠型电子部件
JP6319525B1 (ja) 半導体装置
US7675397B2 (en) Transformer
JP2005167468A (ja) 電子装置および半導体装置
JP6164721B2 (ja) 半導体装置
JP2011082309A (ja) 実装回路基板
CN107204746B (zh) 功率放大器
US9070565B2 (en) Power RF amplifiers
JPWO2018003111A1 (ja) 増幅器
JP6430694B2 (ja) 半導体装置
US9257946B2 (en) Amplifier circuits
JP2003309198A (ja) 半導体装置
JP5720261B2 (ja) 電子回路及び送受信システム
US10886247B2 (en) Power converter
KR100897815B1 (ko) 반도체 장치의 패드 구조
WO2021145086A1 (ja) ノイズ抑制回路、回路基板、及び電子機器
JP2009081618A (ja) アンテナ装置及びその特性調整方法
JP2005332962A (ja) キャパシタ、フィルタ、デュプレクサ、および通信装置
JP2009147366A (ja) 半導体装置
JP4799150B2 (ja) 回路基板装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20130304

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20130726

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130730

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130823

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20130910

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20130923

R150 Certificate of patent or registration of utility model

Ref document number: 5387499

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250