JP2003309198A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JP2003309198A JP2003309198A JP2002112315A JP2002112315A JP2003309198A JP 2003309198 A JP2003309198 A JP 2003309198A JP 2002112315 A JP2002112315 A JP 2002112315A JP 2002112315 A JP2002112315 A JP 2002112315A JP 2003309198 A JP2003309198 A JP 2003309198A
- Authority
- JP
- Japan
- Prior art keywords
- matching circuit
- dielectric constant
- circuit board
- harmonic processing
- substrates
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
- H01L2224/491—Disposition
- H01L2224/4912—Layout
- H01L2224/49175—Parallel arrangements
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/30—Technical effects
- H01L2924/301—Electrical effects
- H01L2924/3011—Impedance
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/30—Technical effects
- H01L2924/301—Electrical effects
- H01L2924/3011—Impedance
- H01L2924/30111—Impedance matching
Landscapes
- Microwave Amplifiers (AREA)
Abstract
(57)【要約】
【課題】 高調波処理回路を備えた半導体装置におい
て、特性の劣化を抑止して信頼性を向上させる。 【解決手段】 高調波処理回路を備えた入力側整合回路
基板１８、出力側整合回路基板１９と、半導体素子１６
とが電気的に接続された半導体装置であって、入力側整
合回路基板１８、出力側整合回路基板１９を誘電率の異
なる高誘電率基板１８ａ，１９ａ、低誘電率基板１８
ｂ，１９ｂから構成した。これにより、誘電率の高い層
で基本波整合の処理を、誘電率の低い層で２倍、３倍の
高調波処理を実現することができる。
て、特性の劣化を抑止して信頼性を向上させる。 【解決手段】 高調波処理回路を備えた入力側整合回路
基板１８、出力側整合回路基板１９と、半導体素子１６
とが電気的に接続された半導体装置であって、入力側整
合回路基板１８、出力側整合回路基板１９を誘電率の異
なる高誘電率基板１８ａ，１９ａ、低誘電率基板１８
ｂ，１９ｂから構成した。これにより、誘電率の高い層
で基本波整合の処理を、誘電率の低い層で２倍、３倍の
高調波処理を実現することができる。
Description
【０００１】
【発明の属する技術分野】この発明は半導体装置に関
し、更に詳しくはマイクロ波帯で使用される内部整合型
トランジスタに関するものである。
し、更に詳しくはマイクロ波帯で使用される内部整合型
トランジスタに関するものである。
【０００２】
【従来の技術】図４は、高調波処理用の回路を備えた従
来の内部整合型トランジスタを示す模式図である。ここ
で、図４（ａ）は、内部整合型トランジスタの平面図で
あり、図４（ｂ）は、図４（ａ）中の一点鎖線Ｉ−Ｉ’
に沿った断面を示す断面図である。この内部整合型トラ
ンジスタでは、金属製ベース１１５に、ゲート電極端子
１１３、ドレイン電極端子１１４が接続されてパッケー
ジが構成されている。そして、このパッケージに、半田
付けによりダイボンドした多セル合成の半導体素子１１
６、金メタライズ・パターン１１７を有する入力側整合
回路基板１１８、出力側整合回路基板１１９が配置され
ている。そして、半導体素子１１６と、入力側整合回路
基板１１８又は出力側整合回路基板１１９とは金ワイヤ
１２０によって電気的に接続されている。
来の内部整合型トランジスタを示す模式図である。ここ
で、図４（ａ）は、内部整合型トランジスタの平面図で
あり、図４（ｂ）は、図４（ａ）中の一点鎖線Ｉ−Ｉ’
に沿った断面を示す断面図である。この内部整合型トラ
ンジスタでは、金属製ベース１１５に、ゲート電極端子
１１３、ドレイン電極端子１１４が接続されてパッケー
ジが構成されている。そして、このパッケージに、半田
付けによりダイボンドした多セル合成の半導体素子１１
６、金メタライズ・パターン１１７を有する入力側整合
回路基板１１８、出力側整合回路基板１１９が配置され
ている。そして、半導体素子１１６と、入力側整合回路
基板１１８又は出力側整合回路基板１１９とは金ワイヤ
１２０によって電気的に接続されている。
【０００３】この内部整合型トランジスタでは、入力側
整合回路基板１１８ではオープンスタブ（先端開放分布
定数線路）１２１によって高調波処理回路が構成されて
いる。また、出力側整合回路基板１１９においてはオー
プンスタブ１２２によって高調波処理回路が構成されて
いる。そして、入力側整合回路基板１１８、出力側整合
回路基板１１９によって半導体素子１１６のインピーダ
ンス整合が行われる。
整合回路基板１１８ではオープンスタブ（先端開放分布
定数線路）１２１によって高調波処理回路が構成されて
いる。また、出力側整合回路基板１１９においてはオー
プンスタブ１２２によって高調波処理回路が構成されて
いる。そして、入力側整合回路基板１１８、出力側整合
回路基板１１９によって半導体素子１１６のインピーダ
ンス整合が行われる。
【０００４】
【発明が解決しようとする課題】しかしながら、従来の
高調波処理用の回路を備えた内部整合型トランジスタで
は、基本波のインピーダンス整合回路基板である入力側
整合回路基板１１８、出力側整合回路基板１１９にて高
調波処理が行われる。このため、高調波処理による短波
長のマイクロ波に対応させてオープンスタブ１２１，１
２２の形状を高精度に形成する必要がある。特に、入力
側整合回路基板１１８、出力側整合回路基板１１９は基
本波に対応した比較的誘電率の高い基板からなるため、
２倍波、３倍波などのより短波長の高調波に対しては、
オープンスタブ１２１，１２２の大きさがデバイス特性
に与える影響を無視することができなくなる。このた
め、オープンスタブ１２１，１２２の位置、長さなどの
形状のパラメータに非常に高い精度が要求されるという
問題が生じていた。
高調波処理用の回路を備えた内部整合型トランジスタで
は、基本波のインピーダンス整合回路基板である入力側
整合回路基板１１８、出力側整合回路基板１１９にて高
調波処理が行われる。このため、高調波処理による短波
長のマイクロ波に対応させてオープンスタブ１２１，１
２２の形状を高精度に形成する必要がある。特に、入力
側整合回路基板１１８、出力側整合回路基板１１９は基
本波に対応した比較的誘電率の高い基板からなるため、
２倍波、３倍波などのより短波長の高調波に対しては、
オープンスタブ１２１，１２２の大きさがデバイス特性
に与える影響を無視することができなくなる。このた
め、オープンスタブ１２１，１２２の位置、長さなどの
形状のパラメータに非常に高い精度が要求されるという
問題が生じていた。
【０００５】このため、オープンスタブ１２１，１２２
を微調整することで、高調波処理の効果を得ることが非
常に困難となっており、それ故、調整不足による特性低
下により歩留りが低下するという問題が生じていた。ま
た、オープンスタブ１２１，１２２を高精度に形成する
ためには、コストの上昇を避けることができなかった。
を微調整することで、高調波処理の効果を得ることが非
常に困難となっており、それ故、調整不足による特性低
下により歩留りが低下するという問題が生じていた。ま
た、オープンスタブ１２１，１２２を高精度に形成する
ためには、コストの上昇を避けることができなかった。
【０００６】この発明は上述のような問題を解決するた
めに成されたもので、高調波処理回路を備えた半導体装
置において、特性の劣化を抑止して信頼性を向上させる
とともに、製造コストを低減させることを目的とする。
めに成されたもので、高調波処理回路を備えた半導体装
置において、特性の劣化を抑止して信頼性を向上させる
とともに、製造コストを低減させることを目的とする。
【０００７】
【課題を解決するための手段】この発明の半導体装置
は、高調波処理回路を備えた内部整合用回路基板と、半
導体チップとが電気的に接続された半導体装置であっ
て、前記内部整合用回路基板が誘電率の異なる複数の領
域を有して構成されたものである。
は、高調波処理回路を備えた内部整合用回路基板と、半
導体チップとが電気的に接続された半導体装置であっ
て、前記内部整合用回路基板が誘電率の異なる複数の領
域を有して構成されたものである。
【０００８】また、前記内部整合用回路基板は、基本波
整合回路が設けられた第１の層と、前記高調波処理回路
が設けられ、前記基本波整合回路が設けられた層よりも
低い誘電率の第２の層とが少なくとも積層されたもので
ある。
整合回路が設けられた第１の層と、前記高調波処理回路
が設けられ、前記基本波整合回路が設けられた層よりも
低い誘電率の第２の層とが少なくとも積層されたもので
ある。
【０００９】また、前記第２の層よりも低い誘電率の第
３の層が更に積層されたものである。
３の層が更に積層されたものである。
【００１０】また、前記高調波処理回路は２倍波処理回
路又は３倍波処理回路である。
路又は３倍波処理回路である。
【００１１】また、前記第１及び第２の層が異なる誘電
率の基板からそれぞれ構成され、前記内部整合用回路基
板はこれらの基板が積層されたものである。
率の基板からそれぞれ構成され、前記内部整合用回路基
板はこれらの基板が積層されたものである。
【００１２】また、前記第１、第２及び第３の層が異な
る誘電率の基板からそれぞれ構成され、前記内部整合用
回路基板はこれらの基板が積層されたものである。
る誘電率の基板からそれぞれ構成され、前記内部整合用
回路基板はこれらの基板が積層されたものである。
【００１３】
【発明の実施の形態】実施の形態１．図１は、マイクロ
波送受信装置の基本的な構成を示すブロック図である。
図１に示すように、マイクロ波送受信装置は、アンテナ
１、送受信切替スイッチ２、低雑音増幅器３、フィルタ
４、高変換利得ミクサ５、広帯域ＩＦ増幅器６、低位相
雑音局部発信器７、信号処理回路８、変調器９、ドライ
バ増幅器１０、位相器１１、高出力増幅器１２を有して
構成されている。
波送受信装置の基本的な構成を示すブロック図である。
図１に示すように、マイクロ波送受信装置は、アンテナ
１、送受信切替スイッチ２、低雑音増幅器３、フィルタ
４、高変換利得ミクサ５、広帯域ＩＦ増幅器６、低位相
雑音局部発信器７、信号処理回路８、変調器９、ドライ
バ増幅器１０、位相器１１、高出力増幅器１２を有して
構成されている。
【００１４】図２は、この発明の実施の形態１にかかる
高調波処理用の回路を備えた内部整合型トランジスタを
示す概略断面図である。この内部整合型トランジスタ
は、例えば図１に示すようなマイクロ波送受信装置の送
信部の増幅器として、ドライバ増幅器１０、高出力増幅
器１２に使用されるものである。
高調波処理用の回路を備えた内部整合型トランジスタを
示す概略断面図である。この内部整合型トランジスタ
は、例えば図１に示すようなマイクロ波送受信装置の送
信部の増幅器として、ドライバ増幅器１０、高出力増幅
器１２に使用されるものである。
【００１５】図２に示すように、この内部整合型トラン
ジスタでは、金属製ベース１５に、ゲート電極端子１
３、ドレイン電極端子１４が接続されてパッケージが構
成されている。そして、このパッケージに、半田付けに
よりダイボンドした多セル合成の半導体素子１６、金メ
タライズ・パターン１７を有する入力側整合回路基板１
８、出力側整合回路基板１９が配置されている。半導体
素子１６と入力側整合回路基板１８、出力側整合回路基
板１９とは金ワイヤ２０によって電気的に接続されてい
る。
ジスタでは、金属製ベース１５に、ゲート電極端子１
３、ドレイン電極端子１４が接続されてパッケージが構
成されている。そして、このパッケージに、半田付けに
よりダイボンドした多セル合成の半導体素子１６、金メ
タライズ・パターン１７を有する入力側整合回路基板１
８、出力側整合回路基板１９が配置されている。半導体
素子１６と入力側整合回路基板１８、出力側整合回路基
板１９とは金ワイヤ２０によって電気的に接続されてい
る。
【００１６】図２において、入力側整合回路基板１８は
２層構造の基板からなり、上層部が誘電率８９の高誘電
率基板１８ａ、下層部が誘電率３８の低誘電率基板１８
ｂから構成されている。出力側整合回路基板１９も同様
の構成であり、上層部の誘電率８９の高誘電率基板１９
ａと下層部の誘電率３８の低誘電率基板１９ｂから構成
されている。入力側整合回路基板１８、出力側整合回路
基板１９は、高誘電率基板１８ａ，１９ａと低誘電率基
板１８ｂ，１９ｂの張り合わせにより形成することがで
きる。
２層構造の基板からなり、上層部が誘電率８９の高誘電
率基板１８ａ、下層部が誘電率３８の低誘電率基板１８
ｂから構成されている。出力側整合回路基板１９も同様
の構成であり、上層部の誘電率８９の高誘電率基板１９
ａと下層部の誘電率３８の低誘電率基板１９ｂから構成
されている。入力側整合回路基板１８、出力側整合回路
基板１９は、高誘電率基板１８ａ，１９ａと低誘電率基
板１８ｂ，１９ｂの張り合わせにより形成することがで
きる。
【００１７】基板を伝わる波長（周波数）は誘電率に応
じた波長短縮率によって異なるため、入力側整合回路基
板１８、出力側整合回路基板１９を誘電率の異なる２層
の基板から構成することによって、上層部の高誘電率基
板１８ａ，１９ａにて基本波整合の処理を、下層部の低
誘電率基板１８ｂ，１９ｂにて２倍、３倍の高調波処理
を実現することができる。
じた波長短縮率によって異なるため、入力側整合回路基
板１８、出力側整合回路基板１９を誘電率の異なる２層
の基板から構成することによって、上層部の高誘電率基
板１８ａ，１９ａにて基本波整合の処理を、下層部の低
誘電率基板１８ｂ，１９ｂにて２倍、３倍の高調波処理
を実現することができる。
【００１８】そして、高調波処理を行う低誘電率基板１
８ｂ，１９ｂに高調波処理用のオープンスタブを設ける
ことで、オープンスタブの物理長を大きくできる。従っ
て、高調波処理におけるオープンスタブ長の影響を小さ
くでき、オープンスタブの微調整が可能となる。
８ｂ，１９ｂに高調波処理用のオープンスタブを設ける
ことで、オープンスタブの物理長を大きくできる。従っ
て、高調波処理におけるオープンスタブ長の影響を小さ
くでき、オープンスタブの微調整が可能となる。
【００１９】これにより、高調波処理を高精度に行うこ
とが可能となる。例えば、マイクロ波の周波数ｆ＝４Ｇ
Ｈｚの場合、誘電率８９の高誘電率基板１８ａ，１９ａ
上で設けた高調波処理用のオープンスタブの物理長で得
られる高調波処理効果を、同様に誘電率３８の低誘電率
基板１８ｂ，１９ｂ上で実現するためには、１．５倍程
度のスタブ長のオープンスタブを設ければよい。この場
合、低誘電率基板１８ｂ，１９ｂにおけるスタブ長は低
誘電率基板１８ｂ，１９ｂにおける波長短縮率から定ま
り、波長短縮率は誘電率の比、パターン形状などのパラ
メータから定まる。
とが可能となる。例えば、マイクロ波の周波数ｆ＝４Ｇ
Ｈｚの場合、誘電率８９の高誘電率基板１８ａ，１９ａ
上で設けた高調波処理用のオープンスタブの物理長で得
られる高調波処理効果を、同様に誘電率３８の低誘電率
基板１８ｂ，１９ｂ上で実現するためには、１．５倍程
度のスタブ長のオープンスタブを設ければよい。この場
合、低誘電率基板１８ｂ，１９ｂにおけるスタブ長は低
誘電率基板１８ｂ，１９ｂにおける波長短縮率から定ま
り、波長短縮率は誘電率の比、パターン形状などのパラ
メータから定まる。
【００２０】そして、低誘電率基板１８ｂ，１９ｂにお
けるオープンスタブ長を高誘電率基板１８ａ，１９ａ比
べて１．５倍程度長くすることができるため、スタブ長
が０．２ｍｍ変化した場合の高調波処理への影響は、低
誘電率基板１８ｂ，１９ｂの方が小さくなる。従って、
低誘電率基板１８ｂ，１９ｂで高調波処理を行うことに
より、オープンスタブの調整による特性の合わせ込みが
容易となる。従って、高調波処理の特性劣化を最小限に
抑えることができ、マイクロ波デバイスの信頼性を向上
させることができる。また、スタブ長の要求精度を低下
させることができるため、歩留まりを向上させてコスト
を低減させることが可能となる。
けるオープンスタブ長を高誘電率基板１８ａ，１９ａ比
べて１．５倍程度長くすることができるため、スタブ長
が０．２ｍｍ変化した場合の高調波処理への影響は、低
誘電率基板１８ｂ，１９ｂの方が小さくなる。従って、
低誘電率基板１８ｂ，１９ｂで高調波処理を行うことに
より、オープンスタブの調整による特性の合わせ込みが
容易となる。従って、高調波処理の特性劣化を最小限に
抑えることができ、マイクロ波デバイスの信頼性を向上
させることができる。また、スタブ長の要求精度を低下
させることができるため、歩留まりを向上させてコスト
を低減させることが可能となる。
【００２１】以上説明したように実施の形態１によれ
ば、入力側整合回路基板１８、出力側整合回路基板１９
を誘電率の異なる２層の基板から構成したため、上層部
の高誘電率基板１８ａ，１９ａにて基本波整合の処理
を、下層部の低誘電率基板１８ｂ，１９ｂにて２倍、３
倍の高調波処理を実現できる。そして、低誘電率基板１
８ｂ，１９ｂに高調波処理用スタブを設けることでオー
プンスタブの微調整が可能となり、内部整合型トランジ
スタの特性を向上させることができる。
ば、入力側整合回路基板１８、出力側整合回路基板１９
を誘電率の異なる２層の基板から構成したため、上層部
の高誘電率基板１８ａ，１９ａにて基本波整合の処理
を、下層部の低誘電率基板１８ｂ，１９ｂにて２倍、３
倍の高調波処理を実現できる。そして、低誘電率基板１
８ｂ，１９ｂに高調波処理用スタブを設けることでオー
プンスタブの微調整が可能となり、内部整合型トランジ
スタの特性を向上させることができる。
【００２２】実施の形態２．図３は、この発明の実施の
形態２にかかる内部整合型トランジスタを示す概略断面
図である。実施の形態２の内部整合型トランジスタは、
基本波整合用の高誘電率基板と、２倍波用の低誘電率基
板と、３倍波用の更なる低誘電率基板を多層化して内部
整合用回路基板を構成したものである。
形態２にかかる内部整合型トランジスタを示す概略断面
図である。実施の形態２の内部整合型トランジスタは、
基本波整合用の高誘電率基板と、２倍波用の低誘電率基
板と、３倍波用の更なる低誘電率基板を多層化して内部
整合用回路基板を構成したものである。
【００２３】図３において、入力側整合回路基板２５、
出力側整合回路基板２６は上層部から下層部に向かって
誘電率が低くなるように基板が多層化されている。入力
側整合回路基板２５は高誘電率基板２５ａ、２倍波用の
低誘電率基板２５ｂ、低誘電率基板２５ｂよりも誘電率
の低い３倍波用の低誘電率基板２５ｃから構成されてい
る。また、出力側整合回路基板２６は高誘電率基板２６
ａ、２倍波用の低誘電率基板２６ｂ、低誘電率基板２６
ｂよりも誘電率の低い３倍波用の低誘電率基板２６ｃか
ら構成されている。
出力側整合回路基板２６は上層部から下層部に向かって
誘電率が低くなるように基板が多層化されている。入力
側整合回路基板２５は高誘電率基板２５ａ、２倍波用の
低誘電率基板２５ｂ、低誘電率基板２５ｂよりも誘電率
の低い３倍波用の低誘電率基板２５ｃから構成されてい
る。また、出力側整合回路基板２６は高誘電率基板２６
ａ、２倍波用の低誘電率基板２６ｂ、低誘電率基板２６
ｂよりも誘電率の低い３倍波用の低誘電率基板２６ｃか
ら構成されている。
【００２４】実施の形態２によれば、複数の波長の高調
波に対応させて誘電率の異なる基板を用いることで、上
層部の高誘電率の高誘電率基板２５ａ，２６ａにて基本
波整合の処理を、中層部の低誘電率基板２５ｂ，２６ｂ
にて２倍の高調波処理を、最下層の低誘電率基板２５
ｃ，２６ｃにて３倍の高調波処理を実現できる。そし
て、低誘電率基板２５ｂ，２６ｂ，２５ｃ，２６ｃに高
調波処理用スタブを設けることでオープンスタブの微調
整が可能となり、特性の合わせ込みが容易となる。
波に対応させて誘電率の異なる基板を用いることで、上
層部の高誘電率の高誘電率基板２５ａ，２６ａにて基本
波整合の処理を、中層部の低誘電率基板２５ｂ，２６ｂ
にて２倍の高調波処理を、最下層の低誘電率基板２５
ｃ，２６ｃにて３倍の高調波処理を実現できる。そし
て、低誘電率基板２５ｂ，２６ｂ，２５ｃ，２６ｃに高
調波処理用スタブを設けることでオープンスタブの微調
整が可能となり、特性の合わせ込みが容易となる。
【００２５】従って、高調波処理の特性劣化を最小限に
抑えることができ、マイクロ波デバイスの信頼性を向上
させることができる。また、スタブ長の要求精度を低下
させることができるため、歩留まりを向上させてコスト
を低減させることが可能となる。
抑えることができ、マイクロ波デバイスの信頼性を向上
させることができる。また、スタブ長の要求精度を低下
させることができるため、歩留まりを向上させてコスト
を低減させることが可能となる。
【００２６】なお、上述した各実施の形態では、内部整
合用回路基板の誘電率が上層から下層に向かって低くな
るよう構成した例を示したが、この発明はこれに限定さ
れるものではない。例えば下層から上層に向かって誘電
率を低くしても良いし、中層部の誘電率が最も低くなる
ようにしてもよい。
合用回路基板の誘電率が上層から下層に向かって低くな
るよう構成した例を示したが、この発明はこれに限定さ
れるものではない。例えば下層から上層に向かって誘電
率を低くしても良いし、中層部の誘電率が最も低くなる
ようにしてもよい。
【００２７】また、内部整合用基板を誘電率の異なる複
数の基板から構成した例を示したが、この発明はこれに
限定されるものではない。例えば、誘電率の異なる材料
を焼結することによって内部整合用基板を形成しても同
様の効果を得ることができる。
数の基板から構成した例を示したが、この発明はこれに
限定されるものではない。例えば、誘電率の異なる材料
を焼結することによって内部整合用基板を形成しても同
様の効果を得ることができる。
【００２８】また、誘電率の異なる領域を内部整合用基
板の厚さ方向に分離して設けたが、誘電率の異なる領域
を内部整合用基板の水平方向に分離して設けてもよい。
板の厚さ方向に分離して設けたが、誘電率の異なる領域
を内部整合用基板の水平方向に分離して設けてもよい。
【００２９】
【発明の効果】この発明は、以上説明したように構成さ
れているので、以下に示すような効果を奏する。
れているので、以下に示すような効果を奏する。
【００３０】内部整合用回路基板が誘電率の異なる複数
の領域を備えるように構成したため、誘電率の高い層で
基本波整合の処理を、誘電率の低い層で２倍、３倍の高
調波処理を実現することができる。
の領域を備えるように構成したため、誘電率の高い層で
基本波整合の処理を、誘電率の低い層で２倍、３倍の高
調波処理を実現することができる。
【００３１】誘電率の低い第２の層に高調波処理回路を
設けたため、高調波処理回路のオープンスタブの調整に
よる特性の合わせ込みが容易となる。従って、高調波処
理の特性劣化を最小限に抑えることができ、マイクロ波
デバイスの信頼性を向上させることができる。また、ス
タブ長の要求精度を低下させることができるため、歩留
まりを向上させてコストを低減させることが可能とな
る。
設けたため、高調波処理回路のオープンスタブの調整に
よる特性の合わせ込みが容易となる。従って、高調波処
理の特性劣化を最小限に抑えることができ、マイクロ波
デバイスの信頼性を向上させることができる。また、ス
タブ長の要求精度を低下させることができるため、歩留
まりを向上させてコストを低減させることが可能とな
る。
【００３２】第２の層よりも低い誘電率の第３の層を更
に積層したことにより、第２の層にて２倍の高調波処理
を、第３の層にて３倍の高調波処理を行うなど、複数の
波長の適合させた高調波処理を実現できる。
に積層したことにより、第２の層にて２倍の高調波処理
を、第３の層にて３倍の高調波処理を行うなど、複数の
波長の適合させた高調波処理を実現できる。
【００３３】第１、第２及び第３の層を異なる誘電率の
基板からそれぞれ構成したため、これらの基板の張り合
わせにより容易に内部整合用回路基板を構成することが
できる。
基板からそれぞれ構成したため、これらの基板の張り合
わせにより容易に内部整合用回路基板を構成することが
できる。
【図１】 マイクロ波送受信装置の基本的な構成を示す
ブロック図である。
ブロック図である。
【図２】 この発明の実施の形態１にかかる高調波処理
回路を有する内部整合型トランジスタを示す概略断面図
である。
回路を有する内部整合型トランジスタを示す概略断面図
である。
【図３】 この発明の実施の形態２にかかる内部整合型
トランジスタを示す概略断面図である。
トランジスタを示す概略断面図である。
【図４】 従来の内部整合型トランジスタを示す模式図
である。
である。
１３ ゲート電極端子、 １４ ドレイン電極端子、
１５ 金属製ベース、１６ 半導体素子、 １７ 金メ
タライズ・パターン、 １８ 入力側整合回路基板、
１９ 出力側整合回路基板、 １８ａ，１９ａ，２５
ａ，２６ａ 高誘電率基板、 １８ｂ，１９ｂ，２５
ｂ，２６ｂ，２５ｃ，２６ｃ 低誘電率基板、 ２０
金ワイヤ、２５ 入力側整合回路基板、 ２６ 出力側
整合回路基板。
１５ 金属製ベース、１６ 半導体素子、 １７ 金メ
タライズ・パターン、 １８ 入力側整合回路基板、
１９ 出力側整合回路基板、 １８ａ，１９ａ，２５
ａ，２６ａ 高誘電率基板、 １８ｂ，１９ｂ，２５
ｂ，２６ｂ，２５ｃ，２６ｃ 低誘電率基板、 ２０
金ワイヤ、２５ 入力側整合回路基板、 ２６ 出力側
整合回路基板。
Claims (6)
- 【請求項１】 高調波処理回路を備えた内部整合用回路
基板と、半導体チップとが電気的に接続された半導体装
置であって、 前記内部整合用回路基板が誘電率の異なる複数の領域を
有して構成されたことを特徴とする半導体装置。 - 【請求項２】 前記内部整合用回路基板は、 基本波整合回路が設けられた第１の層と、 前記高調波処理回路が設けられ、前記基本波整合回路が
設けられた層よりも低い誘電率の第２の層とが少なくと
も積層されたものであることを特徴とする請求項１記載
の半導体装置。 - 【請求項３】 前記第２の層よりも低い誘電率の層であ
って、前記高調波処理回路が設けられた第３の層が更に
積層されたことを特徴とする請求項２記載の半導体装
置。 - 【請求項４】 前記高調波処理回路は２倍波処理回路又
は３倍波処理回路であることを特徴とする請求項１〜３
のいずれかに記載の半導体装置。 - 【請求項５】 前記第１及び第２の層が異なる誘電率の
基板からそれぞれ構成され、前記内部整合用回路基板は
これらの基板が積層されたものであることを特徴とする
請求項２記載の半導体装置。 - 【請求項６】 前記第１、第２及び第３の層が異なる誘
電率の基板からそれぞれ構成され、前記内部整合用回路
基板はこれらの基板が積層されたものであることを特徴
とする請求項３記載の半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002112315A JP3922961B2 (ja) | 2002-04-15 | 2002-04-15 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002112315A JP3922961B2 (ja) | 2002-04-15 | 2002-04-15 | 半導体装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2003309198A true JP2003309198A (ja) | 2003-10-31 |
| JP3922961B2 JP3922961B2 (ja) | 2007-05-30 |
Family
ID=29394857
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2002112315A Expired - Fee Related JP3922961B2 (ja) | 2002-04-15 | 2002-04-15 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3922961B2 (ja) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007267026A (ja) * | 2006-03-28 | 2007-10-11 | Fujitsu Ltd | 高出力増幅器 |
| WO2007119266A1 (ja) * | 2006-03-22 | 2007-10-25 | Fujitsu Limited | 高周波高出力増幅器 |
| JP2013141291A (ja) * | 2007-06-22 | 2013-07-18 | Cree Inc | 内部における高調波周波数低減を伴うｒｆパワートランジスタパッケージ、及び内部における高調波周波数低減を伴うｒｆパワートランジスタパッケージを形成する方法 |
| US11205997B2 (en) | 2019-03-20 | 2021-12-21 | Fujitsu Limited | Power amplification apparatus and electromagnetic radiation apparatus |
| US11251829B2 (en) | 2018-05-10 | 2022-02-15 | Murata Manufacturing Co., Ltd. | Radio frequency module |
-
2002
- 2002-04-15 JP JP2002112315A patent/JP3922961B2/ja not_active Expired - Fee Related
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2007119266A1 (ja) * | 2006-03-22 | 2007-10-25 | Fujitsu Limited | 高周波高出力増幅器 |
| JP2007267026A (ja) * | 2006-03-28 | 2007-10-11 | Fujitsu Ltd | 高出力増幅器 |
| JP2013141291A (ja) * | 2007-06-22 | 2013-07-18 | Cree Inc | 内部における高調波周波数低減を伴うｒｆパワートランジスタパッケージ、及び内部における高調波周波数低減を伴うｒｆパワートランジスタパッケージを形成する方法 |
| US11251829B2 (en) | 2018-05-10 | 2022-02-15 | Murata Manufacturing Co., Ltd. | Radio frequency module |
| US11205997B2 (en) | 2019-03-20 | 2021-12-21 | Fujitsu Limited | Power amplification apparatus and electromagnetic radiation apparatus |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3922961B2 (ja) | 2007-05-30 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2905094B2 (ja) | 分波器パッケージ | |
| TWI445464B (zh) | RF module | |
| JP3139327B2 (ja) | 高周波複合部品 | |
| JP4778228B2 (ja) | 多層基板を備えた電子部品 | |
| US20090195334A1 (en) | High frequency module provided with power amplifier | |
| JP4450079B2 (ja) | 高周波モジュール | |
| JPH0774285A (ja) | 半導体装置 | |
| US7498897B2 (en) | Impedance matching circuit, and semiconductor element and radio communication device using the same | |
| JP4492708B2 (ja) | 高周波モジュール | |
| US6825749B1 (en) | Symmetric crossover structure of two lines for RF integrated circuits | |
| JP3922961B2 (ja) | 半導体装置 | |
| JPH10270976A (ja) | 分波器パッケージ | |
| JP2012084723A (ja) | 半導体装置 | |
| JP2003282721A (ja) | 半導体装置および送受信装置 | |
| US7576629B2 (en) | Semiconductor device having signal line and reference potential planes separated by a vertical gap | |
| US20230291358A1 (en) | High-frequency device and docherty amplifier | |
| JP5720261B2 (ja) | 電子回路及び送受信システム | |
| JP4502019B2 (ja) | 高周波モジュール | |
| JPS6056306B2 (ja) | マイクロ波ｉｃ装置とその製造方法 | |
| JPH11243306A (ja) | 高周波モジュールおよびそれを用いた通信装置 | |
| KR101103971B1 (ko) | 위상천이기 | |
| JP2005130201A (ja) | 高周波モジュール及び無線通信装置 | |
| JPWO2019008751A1 (ja) | 電力増幅器 | |
| JP2002271024A (ja) | 層間接続ビア構造 | |
| JP2005197926A (ja) | 高周波モジュール及びその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050325 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20060912 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060919 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20061110 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20061205 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070125 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20070220 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20070220 |
|
| R150 | Certificate of patent (=grant) or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| LAPS | Cancellation because of no payment of annual fees |