KR101103971B1 - 위상천이기 - Google Patents

Abstract

본 발명은 듀플렉서 격리회로상에 구현되는 위상천이기의 소형화에 관한 것으로, 본 발명에 의한 위상천이기는 사이즈가 조정되어 소정의 임피던스 수치를 가지는 분포소자; 및 상기 분포소자와 회로를 구성하고, 상기 분포소자의 사이즈에 대응하여 정전용량이 차별화됨으로써 전체 임피던스 수치를 유지시키는 집중소자를 포함하는 것을 특징으로 한다. 또한, 본 발명에 의한 위상천이기의 상기 분포소자는 마이크로스트립라인으로서 길이가 조정되고, 상기 집중소자는 커패시터로서 정전용량이 조정되며, 상기 마이크로스트립라인의 길이는 "(λ/2π)×COS^-1(2π×주파수대역×커패시터 용량×전체 임피던스)" 의 등가식에 의하여 상기 커패시터의 정전용량에 반비례적으로 조정되는 것을 특징으로 한다.

본 발명에 의하면, 그 기능을 유지하면서 구성 부품의 개수 및 사이즈를 최소화함으로써 다층 구조의 PCB상에서 이루어지는 부품 배치의 한계를 극복할 수 있고, 위상천이기가 적용되는 RF장치들의 최소화 및 집적화를 이룰 수 있다.

Description

위상천이기{Phase shifter}

도 1은 종래의 프론트앤드모듈의 내부 구성을 개략적으로 도시한 회로도.

도 2는 본 발명의 실시예에 의한 위상천이기가 적용된 프론트앤드모듈을 도시한 회로도.

도 3a는 종래의 위상천이기의 내부 구성을 간략히 도시한 회로도.

도 3b는 본 발명에 의한 위상천이기의 내부 구성을 간략히 도시한 회로도.

〈도면의 주요 부분에 대한 부호의 설명〉

200: 프론트앤드모듈 210: Rx/Tx 대역통과 여파기

220: 매칭회로부 230: 듀플렉서

240: 위상천이기 242: 마이크로스트립라인

244, 246: 커패시터

본 발명은 듀플렉서 격리회로 상의 위상천이기에 관한 것이다.

이동통신기기에 대표적으로 사용되는 듀플렉서(Duplexer)는 안테나 초단에 위치하는 핵심 수동 부품으로서, 공중파 신호를 송/수신의 양대역으로 동시에 선택 적으로 전달하는 주파수 필터링 소자를 의미한다.

즉, 듀플렉서는 하나의 안테나를 공유하여 송/수신 전파의 상호 간섭에 영향받지 않고 효율적으로 전파를 방사시킬수 있으므로 듀플렉서에 연결된 송신장치가 송신중이라도 수신장치도 함께 수신이 가능하도록 한다.

이러한 듀플렉서의 구성을 살펴보면 다음과 같다.

도 1은 종래의 프론트앤드모듈(100)의 내부 구성을 개략적으로 도시한 회로도이다.

도 1에 의하면, 상기 프론트앤드모듈(100)은 Tx(송신측)/Rx(수신측) 대역통과 여파기(110), 매칭회로부(120) 및 듀플렉서(130)로 구성된다.

상기 Tx/Rx 대역통과 여파기(110)는 입력된 여러 주파수 대역의 신호 성분중 원하는 주파수만 통과시키고 나머지 주파수 대역의 신호는 감쇄시키는데, 가령 PCS(Personal Communications Service; 개인휴대통신)에 이용되는 경우 상기 Tx/Rx 대역통과 여파기(110)는 1.73 GHz 내지 1.78 GHz 대역의 수신용 주파수와 1.82 GHz 내지 1.87 GHz 대역의 송신용 주파수를 처리하게 된다.

상기 매칭회로부(120)는 상기 듀플렉서(130) 및 상기 Tx/Rx 대역통과 여파기(110) 간에 전달되는 송/수신 신호의 주파수들을 매칭시키는 기능을 수행한다.

그리고, 상기 듀플렉서(130)에 포함된 위상천이기(Phase shifter)(140)는 상기 송/수신 주파수에 전기적 혹은 물리적으로 위상(Phase) 차이를 발생시켜 신호를 분리시키는데, 예를 들면 인덕터, 커패시터와 같은 집중소자(Lumped element)를 이용하여 전기적으로 위상차이를 발생시키거나 선로의 물리적 길이를 바꿈으로써(분 포소자(Distributed element)를 이용함으로써) 위상 차이를 발생시킬 수 있다.

보통, 상기 위상천이기(140)는 마이크로스트립라인(142)을 이용하여 구현되고, PCS 대역에 이용되는 경우 50Ω의 임피던스를 유지하기 위하여 상기 마이크로스트립라인(142)은 "λ/4" 길이를 가진다. 여기서, "λ/4"는 약 22mm의 길이를 의미하고 또한 약 90°의 위상차를 가진다고 해석될 수 있다.

이러한 경우, 다층 PCB(Printed Circuit Board)에 구성되는 상기 마이크로스트립라인(142)은 그 길이로 인하여 여러 번 꼬아서 배치되는 등 내층 배치에 어려움을 가지게 된다. 또한, 상기 마이크로스트립라인(142)으로 인하여 상기 듀플렉서(130)의 각 구성부와 비아홀(다층 PCB의 층간 연결 통로에 해당됨)의 배치도 어렵게 되므로 듀플렉서(130)의 크기를 소형화하기에 제약이 따른다.

따라서, 전술한 구조를 가지는 듀플렉서(130)가 CDMA(Code Division Multiple Access)용 FEM(Front End Module; 다이플렉서(Diplexer), 듀플렉서 등의 RF 핵심부품을 하나의 모듈에 구성하여 그 크기를 최소화한 복합부품)에 적용되는 경우 상기 FEM의 사이즈를 최소화하는데 큰 장애로 작용되게 된다.

또한, 전술한 바와 같이 커패시터 및 인덕터와 같은 집중소자를 이용하여 위상천이기를 구현하면 사이즈의 소형화가 가능해지는 반면, 듀플렉서 제품을 생산함에 있어 생산 공정이 추가되고 전자 부품이 많이 소요되므로 생산 비용이 증가하는 문제점이 따른다.

이에, 구성 부품을 제한적으로 사용하면서도 그 사이즈를 최소화할 수 있는 듀플렉서상의 위상천이기를 개발할 필요성이 제기되고 있다.

본 발명은 소정의 전체 임피던스 수치를 유지함에 있어서 제한된 개수의 집중소자 및 그 길이를 최소화한 분포소자를 조합적으로 이용함으로써, 부품 배치의 한계를 극복하고 소형화를 구현할 수 있는 위상천이기를 제공하는 것을 그 목적으로 한다.

또한, 본 발명은 소정의 전체 임피던스 수치를 유지함에 있어서 마이크로스트립라인 및 커패시터를 이용하고 이들의 등가식에 의하여 상기 커패시터의 정전용량 및 마이크로스트립라인의 길이가 반비례적으로 조정됨으로써 상기 마이크로스트립라인의 길이를 절반 수준으로 감소시키는 것을 다른 목적으로 한다.

상기의 목적을 달성하기 위하여, 본 발명에 의한 위상천이기는 사이즈가 조정되어 소정의 임피던스 수치를 가지는 분포소자; 및 상기 분포소자와 회로를 구성하고, 상기 분포소자의 사이즈에 대응하여 정전용량이 차별화됨으로써 전체 임피던스 수치를 유지시키는 집중소자를 포함하는 것을 특징으로 한다.

상기의 다른 목적을 달성하기 위하여, 본 발명에 의한 위상천이기의 상기 분포소자는 마이크로스트립라인으로서 길이가 조정되고, 상기 집중소자는 커패시터로서 정전용량이 조정되며, 상기 마이크로스트립라인의 길이는 "(88mm/2π)×COS^-1(2π×주파수대역×커패시터 용량×전체 임피던스)" 의 등가식에 의하여 상기 커패시터의 정전용량에 반비례적으로 조정되는 것을 특징으로 한다.

이하에서 첨부된 도면을 참조하여 본 발명의 실시예에 의한 위상천이기에 대하여 상세히 설명한다.

도 2는 본 발명의 실시예에 의한 위상천이기(240)가 적용된 프론트앤드모듈(200)을 도시한 회로도이다.

도 2에 의하면, 본 발명의 실시예에 의한 위상천이기(240)가 적용된 프론트앤드모듈(200)은 Tx/Rx 대역통과 여파기(210), 매칭회로부(220) 및 송수신신호를 분리시켜주는 듀플렉서(230)로 구성되는데, 본 발명의 실시예에 의한 위상천이기(240)를 포함하는 상기 듀플렉서(230)는 PCS 대역의 주파수를 처리하고, 유전율이 4.3이며, 6 mils의 유전체 두께를 가지는 FR4 기판상에서 구현되는 것으로 한다.

상기 FR4 기판은 열경화성재료인 FR4로 제작되는 인쇄회로기판(PCB)으로서 다층구조를 가지고, 그 내층 및 표면에 다수개의 구성 부품을 실장시키고 있다.

이러한 구조를 가지는 상기 듀플렉서(230)는 상기 유전체에 따라 내부 전자기파의 반응을 가지므로 SAW(Surface Acoutic Wave; 표면탄성파) 듀플렉서라고 불리기도 한다.

본 발명에 의한 위상천이기(240)는 사이즈가 조정되어 소정의 임피던스 수치를 가지는 분포소자 및 상기 분포소자와 회로를 구성하고, 상기 분포소자의 사이즈에 대응하여 정전용량이 차별화됨으로써 전체 임피던스 수치를 유지시키는 집중소자로 구성되는데, 일반적으로 상기 분포소자로는 마이크로스트립라인이 사용되고, 상기 집중소자로는 커패시터 혹은 인덕터가 사용된다.

본 발명의 실시예에 따른 위상천이기(240)에서는 마이크로스트립라인(242) 및 커패시터(244, 246)가 사용되는 것으로 한다. 즉, 상기 위상천이기(240)는 도 1을 참조하여 전술한 위상천이기(140)에 비하여 길이가 짧아진 마이크로스트립라인(242)을 구비하고, 두 개의 커패시터(244, 246)를 더 구비하고 있다.

이하에서 첨부된 도면을 참조하여 본 발명에 의한 위상천이기(240)에 대하여 상세히 설명하기로 한다.

도 3a는 종래의 위상천이기(140)의 내부 구성을 간략히 도시한 회로도이고, 도 3b는 본 발명에 의한 위상천이기(240)의 내부 구성을 간략히 도시한 회로도이다.

도 3a에 도시된 종래의 위상천이기(140)는 "50Ω"의 임피던스(Z₀)를 형성하기 위하여 "λ/4"의 길이(L₀)를 가지는 마이크로스트립라인(142)으로 구현된다. 여기서, 상기 위상천이기(140)가 1.9 GHz의 주파수 신호를 처리한다고 가정하면, 상기 "λ"는 약 88mm의 수치를 가지게 되고 따라서 상기 마이크로스트립라인(142)은 약 22mm의 길이로 구현된다. 이는 상기 마이크로스트립라인(142)에 의하여 송/수신 주파수간에 약 90°의 위상차(θ₀)가 생김을 의미한다.

이에 반하여, 도 3b에 의하면 본 발명에 의한 위상천이기(240)는 전술한 바와 같이 병렬회로(248)를 구성하는 두 개의 상기 커패시터(244, 246) 및 길이가 짧게 조정된 상기 마이크로스트립라인(242)을 구비하는데, 이들의 조합을 통하여 종래의 위상천이기(140)에 비하여 상기 마이크로스트립라인(242)은 그 길이가 약 1/2로 줄어든다. 상기 커패시터(244, 246)는 경우에 따라 다양한 정전 용량 및 개수로 구비될 수 있을 것이다.

따라서, 최소한의 커패시터(244, 246) 및 내층 배치가 용이하고 소형화에 가장 부합되는 길이의 마이크로스트립라인으로 구성되는 위상천이기(240)를 구현할 수 있게 된다.

도 3a에서 언급된 조건에서 동일한 임피던스 수치를 가지는 상기 커패시터(244, 246) 및 마이크로스트립라인(242)의 등가 회로를 구성하기 위하여 회로를 수치해석하면 다음과 같다.

cos (β×L) = ω×C×Z_a×sin(β×L)

여기서, β= 2π/λ, L = 본 발명에 의한 마이크로스트립라인(242)의 길이,

ω= 2π×f(:처리되는 신호의 주파수 대역)

C = 상기 커패시터(244, 246)의 정전 용량, Z_a = 도 3b에 도시된 마이크로스트립라인(242)의 임피던스를 의미한다.

Z_a×sin(β×L) = Z₀ = 50Ω

여기서, Z₀ = 도 3a에 도시된 마이크로스트립라인(142)이 가지는 임피던스 수치를 의미한다.

상기 수식 2를 상기 수식 1에 대입하면, 다음의 수식 3이 도출된다.

cos (β×L) = ω×C×Z₀

최종적으로, 수식 3은 "L = (1/ β)×cos^-1(ω×C×Z₀)의 등가식으로 정리된다.

따라서, 도 3a을 참조하여 전술한 바와 같이, 상기 커패시터(244, 246)의 용량은 1피코(pico)이고, 상기 위상천이기는 PCS 대역의 1.9 GHz 주파수를 처리하는 것으로 한다. 또한, 상기 위상천이기는 유전율이 4.3이고, 전체 임피던스가 50Ω을 형성한다고 가정하면, 상기 수식 3에 의하여 상기 마이크로스트립라인의 길이(L)는 다음과 같이 계산된다.

L = (λ/2π)cos^-1(2π×1.9×10⁹×1×10^-12×50)

상기 수식 4를 계산하면 상기 마이크로스트립라인에서의 위상각 θ는 51°로 형성되고, 그 길이는 약 12.64mm 로 줄어듦을 확인할 수 있다.

따라서, 본 발명에 의한 위상천이기에 이용되는 상기 마이크로스트립라인의 길이는 절반 수준으로 감소되고 전체 임피던스는 커패시터(244, 246)로 보상됨으로써 비아 홀 및 구성 부품의 내층 배치가 용이해진다.

이상에서 예시된 바와 같이, 본 발명에 의한 위상천이기는 LTCC(Low Temperature Co-fired Ceramic; 800∼1000℃ 정도의 저온에서 세라믹과 금속의 동시 소성 방식으로 형성되는 기판) SAW 듀플렉서, HTCC(High Temperature Co-fired Ceramic)-PKG(package), CSP(Chip Size Package; 고집적화가 가능한 반도체 실장용 패키지 기판) 등에 적용됨에 있어 그 사이즈를 획기적으로 줄일 수 있게 된다.

이상에서 본 발명에 대하여 그 바람직한 실시예를 중심으로 설명하였으나 이는 단지 예시일 뿐 본 발명을 한정하는 것이 아니며, 본 발명이 속하는 분야의 통상의 지식을 가진 자라면 본 발명의 본질적인 특성을 벗어나지 않는 범위에서 이상에 예시되지 않은 여러 가지의 변형과 응용이 가능함을 알 수 있을 것이다. 예를 들어, 본 발명의 실시예에 구체적으로 나타난 각 구성 요소는 변형하여 실시할 수 있는 것이다. 그리고 이러한 변형과 응용에 관계된 차이점들은 첨부된 청구 범위에서 규정하는 본 발명의 범위에 포함되는 것으로 해석되어야 할 것이다.

이상에서 살펴본 바와 같이, 본 발명에 의한 위상천이기에 의하면, 그 기능을 유지하면서 구성 부품의 개수 및 사이즈를 최소화함으로써 다층 구조의 PCB상에서 이루어지는 부품 배치의 한계를 극복할 수 있는 효과가 있다.

또한, 본 발명에 의하면, 위상천이기가 적용되는 RF장치들의 최소화 및 집적화를 이룰 수 있고, 제품 사이즈의 최소화에 따른 생산 공정의 증가를 억제할 수 있으며, 구성 부품이 조합적으로 사용됨으로써 생산 비용을 절감할 수 있는 효과가 있다.

Claims (6)

1. 소정의 임피던스 수치를 가지는 분포소자; 및

   상기 분포소자의 양 끝단에 병렬 연결된 집중소자를 포함하고,

   상기 분포소자의 길이는

   "(λ/2π)×COS^-1(2π×주파수대역×집중소자 용량×(주파수대역에서의)전체 임피던스)"

   의 등가식에 의하여 결정되고, 상기 분포소자의 길이는 집중소자의 용량에 반비례하는 것을 특징으로 하는 위상천이기.
2. 청구항 1에 있어서,

   상기 분포소자는 마이크로스트립라인인 것을 특징으로 하는 위상천이기.
3. 청구항 1에 있어서,

   상기 집중소자는 커패시터인 것을 특징으로 하는 위상천이기.
4. 삭제
5. 삭제
6. 삭제

Images