CN111244057A - 一种键合结构及其制造方法 - Google Patents

一种键合结构及其制造方法 Download PDF

Info

Publication number
CN111244057A
CN111244057A CN202010088771.6A CN202010088771A CN111244057A CN 111244057 A CN111244057 A CN 111244057A CN 202010088771 A CN202010088771 A CN 202010088771A CN 111244057 A CN111244057 A CN 111244057A
Authority
CN
China
Prior art keywords
wafer
bonding
pad
layer
interconnect
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN202010088771.6A
Other languages
English (en)
Other versions
CN111244057B (zh
Inventor
胡杏
刘天建
胡胜
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Wuhan Xinxin Integrated Circuit Co ltd
Original Assignee
Wuhan Xinxin Semiconductor Manufacturing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Wuhan Xinxin Semiconductor Manufacturing Co Ltd filed Critical Wuhan Xinxin Semiconductor Manufacturing Co Ltd
Priority to CN202010088771.6A priority Critical patent/CN111244057B/zh
Priority to PCT/CN2020/080805 priority patent/WO2021159588A1/zh
Priority to US17/797,603 priority patent/US20230053721A1/en
Publication of CN111244057A publication Critical patent/CN111244057A/zh
Application granted granted Critical
Publication of CN111244057B publication Critical patent/CN111244057B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/07—Structure, shape, material or disposition of the bonding areas after the connecting process
    • H01L24/09—Structure, shape, material or disposition of the bonding areas after the connecting process of a plurality of bonding areas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/07—Structure, shape, material or disposition of the bonding areas after the connecting process
    • H01L24/08—Structure, shape, material or disposition of the bonding areas after the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/50—Multistep manufacturing processes of assemblies consisting of devices, each device being of a type provided for in group H01L27/00 or H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/07—Structure, shape, material or disposition of the bonding areas after the connecting process
    • H01L2224/09—Structure, shape, material or disposition of the bonding areas after the connecting process of a plurality of bonding areas
    • H01L2224/091—Disposition
    • H01L2224/0912—Layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/07—Structure, shape, material or disposition of the bonding areas after the connecting process
    • H01L2224/09—Structure, shape, material or disposition of the bonding areas after the connecting process of a plurality of bonding areas
    • H01L2224/091—Disposition
    • H01L2224/0912—Layout
    • H01L2224/0913—Square or rectangular array
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/80001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by connecting a bonding area directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding
    • H01L2224/808—Bonding techniques
    • H01L2224/8085—Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester
    • H01L2224/80885—Combinations of two or more hardening methods provided for in at least two different groups from H01L2224/80855 - H01L2224/8088, e.g. for hybrid thermoplastic-thermosetting adhesives
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/80001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by connecting a bonding area directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding
    • H01L2224/808—Bonding techniques
    • H01L2224/80894—Direct bonding, i.e. joining surfaces by means of intermolecular attracting interactions at their interfaces, e.g. covalent bonds, van der Waals forces
    • H01L2224/80895—Direct bonding, i.e. joining surfaces by means of intermolecular attracting interactions at their interfaces, e.g. covalent bonds, van der Waals forces between electrically conductive surfaces, e.g. copper-copper direct bonding, surface activated bonding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

本发明提供一种键合结构及其制造方法，在第一晶圆上形成有第一混合键合结构，第二晶圆正面上形成有互连结构以及第二混合键合结构，第一晶圆和第二晶圆通过第一混合键合结构和第二混合键合结构实现键合，从第二晶圆的背面形成与互连结构电连接的衬垫，在衬垫下方的互连结构和第二混合键合结构中的第二导电键合垫在水平方向上错开设置。该方案中，通过将互连结构以及第二导电键合垫错开排布，避免结构堆叠产生的凹陷，进而避免凹陷导致的器件失效。

Description

一种键合结构及其制造方法
技术领域
本发明涉及半导体器件及其制造领域，特别涉及一种键合结构及其制造方法。
背景技术
随着半导体技术进入后摩尔时代，为满足高集成度和高性能的需求，芯片结构向着三维方向发展，而晶圆级键合技术得到了广泛的应用。混合键合是晶圆级键合的一个应用，在键合时通过键合垫和介质层使得晶圆连接在一起，而后，从晶圆的背面形成铝垫，铝垫通常具有较大的面积，例如40μm×40μm以上的区域，大片面积的金属在制造过程中容易产生凹陷，严重时会产生缺陷，进而导致器件的失效。
发明内容
有鉴于此，本发明的目的在于提供一种键合结构及其制造方法，避免凹陷导致器件的失效。
为实现上述目的，本发明有如下技术方案：
一种键合结构，包括：
第一晶圆，所述第一晶圆上形成有第一混合键合结构，所述第一混合键合结构包括第一介质键合层以及第一导电键合垫；
与所述第一晶圆正面键合的第二晶圆，所述第二晶圆正面上形成有互连结构和所述互连结构上的第二混合键合结构，所述第二混合键合结构包括第二介质键合层以及第二导电键合垫，所述第一晶圆和第二晶圆通过所述第一混合键合结构和第二混合键合结构相互键合；
从所述第二晶圆的背面形成有与所述互连结构电连接的衬垫，其中，在所述衬垫下方，所述互连结构与所述第二导电键合垫在水平方向上错开设置。
可选的，所述互连结构中相邻层的互连层中的槽孔交错分布。
可选的，所述互连结构相邻层的过孔交错分布。
可选的，所述衬垫形成于所述第二晶圆所在衬底的开口中。
可选的，所述衬垫形成于第二晶圆所在衬底的开口中，并覆盖第二晶圆的部分背面。
一种键合结构的制造方法，包括：
提供第一晶圆，所述第一晶圆上形成有第一混合键合结构，所述第一混合键合结构包括第一介质键合层以及第一导电键合垫；
提供第二晶圆，所述第二晶圆正面上形成有互连结构和所述互连结构上的第二混合键合结构，所述第二混合键合结构包括第二介质键合层以及第二导电键合垫；
通过所述第一混合键合结构和第二混合键合结构，将所述第二晶圆正面键合至所述第一晶圆；
从所述第二晶圆的背面形成且与所述互连结构电连接的衬垫，其中，在所述衬垫下方，所述互连结构与所述第二导电键合垫在水平方向上错开设置。
可选的，所述互连结构中相邻层的互连层中的槽孔交错分布。
可选的，所述互连结构中相邻层的过孔交错分布。
可选的，从所述第二晶圆的背面形成且与所述互连结构电连接的衬垫，包括：
从所述第二晶圆所在衬底中形成开口；
在所述开口中形成与所述互连结构电连接的衬垫。
可选的，从所述第二晶圆的背面形成且与所述互连结构电连接的衬垫，包括：
从所述第二晶圆所在衬底中形成开口；
在所述开口中形成与所述互连结构电连接的衬垫，所述衬垫并覆盖第二晶圆的部分背面。
本发明实施例提供的一种键合结构及其制造方法，在第一晶圆上形成有第一混合键合结构，第二晶圆正面上形成有互连结构以及第二混合键合结构，第一晶圆和第二晶圆通过第一混合键合结构和第二混合键合结构实现键合，从第二晶圆的背面形成与互连结构电连接的衬垫，在衬垫下方的互连结构和第二混合键合结构中的第二导电键合垫为水平方向上错开设置。该方案中，通过将互连结构以及混合键合结构中的导电键合垫错开排布，避免结构堆叠产生的凹陷，进而避免凹陷导致的器件失效。
附图说明
为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其它的附图。
图1示出了根据本发明实施例键合结构的制造方法的流程示意图；
图2-8示出了根据本发明实施例的制造方法形成键合过程中的结构示意图；
图9示出了本发明实施例键合结构中的互连结构的俯视结构示意图。
具体实施方式
为使本发明的上述目的、特征和优点能够更加明显易懂，下面结合附图对本发明的具体实施方式做详细的说明。
在下面的描述中阐述了很多具体细节以便于充分理解本发明，但是本发明还可以采用其它不同于在此描述的其它方式来实施，本领域技术人员可以在不违背本发明内涵的情况下做类似推广，因此本发明不受下面公开的具体实施例的限制。
其次，本发明结合示意图进行详细描述，在详述本发明实施例时，为便于说明，表示器件结构的剖面图会不依一般比例作局部放大，而且所述示意图只是示例，其在此不应限制本发明保护的范围。此外，在实际制作中应包含长度、宽度及深度的三维空间尺寸。
正如背景技术中的描述，混合键合是通过键合垫和介质层使得晶圆连接在一起，而后，从晶圆的背面形成铝垫，铝垫通常具有较大的面积，大片面积的金属在制造过程中容易产生凹陷，严重时会产生缺陷，进而导致器件的失效。
为此，本申请提供一种键合结构，参考图7和图8，包括：
第一晶圆10，所述第一晶圆10上形成有第一混合键合结构，所述第一混合键合结构包括第一介质键合层130以及第一导电键合垫133；
与所述第一晶圆10正面键合的第二晶圆20，所述第二晶圆20正面上形成有互连结构211和所述互连结构211上的第二混合键合结构，所述第二混合键合结构包括第二介质键合层230以及第二导电键合垫233，所述第一晶圆10和第二晶圆20通过所述第一混合键合结构和第二混合键合结构相互键合；
从所述第二晶圆20的背面形成且与所述互连结构211电连接的衬垫212，其中，在所述衬垫212下方，所述互连结构211与所述第二导电键合垫233在水平方向上错开设置。
在本申请实施例中，上述第一晶圆10和第二晶圆20可以已在衬底上完成器件的加工并形成有混合键合结构，衬底上可以已经形成有器件结构以及与器件结构电连接的互连结构，器件结构由介质层覆盖，介质层可以包括多层，例如可以包括层间介质层和金属间介质层，互连结构形成于介质材料中，器件结构可以为MOS器件、传感器件、存储器件和/或其他无源器件，互连结构可以包括多层，不同层的互连结构可以通过接触塞、连线层、过孔等实现互连，互连结构可以为金属材料，例如可以为钨、铝、铜等。
在完成器件加工之后，在晶圆的表面上继续形成混合键合结构，该表面为形成有器件结构的表面，也可以称作晶圆的正面，混合键合结构是指键合界面由不同的材质的键合材料形成，在本申请中，该混合键合结构包括介质键合层和导电键合垫，导电键合垫形成于介质键合层中，且与晶圆中的互连结构电连接，通常地，导电键合垫形成于晶圆中的顶层互连线上，与顶层互连线电连接，实现晶圆中互连结构的电引出。其中，介质键合层可以为键合用介质材料，可以为单层或叠层结构，例如可以为氧化硅(bonding oxide)、氮化硅、NDC(Nitrogen doped Silicon Carbide，掺氮碳化硅)或他们的组合。导电键合垫为键合导电材料，例如可以为键合金属材料，键合金属材料例如可以为铜。
本实施例中，参考图4所示，第一晶圆10包括衬底100，衬底100可以为半导体衬底，例如可以为Si衬底、Ge衬底、SiGe衬底、SOI(绝缘体上硅，Silicon On Insulator)或GOI(绝缘体上锗，Germanium On Insulator)等。衬底100上形成有第一介质层110，第一介质层110中形成有器件结构以及互连结构(图未示出)，图中仅示出了顶层互连层111，第一介质层110保护器件结构以及互连结构不受损伤，第一介质层110可以为氧化硅。在第一介质层110和第一介质键合层130之间可以形成第一刻蚀停止层120，第一刻蚀停止层120为形成第一导电键合垫133时的刻蚀停止层，第一刻蚀停止层120的材料可以为氮化硅，具有扩散阻挡的作用。在第一刻蚀停止层120的上方形成第一介质键合层130，第一介质键合层130以及其中的第一导电键合垫133形成第一混合键合结构，第一导电键合垫133与顶层互连层111电连接，将互连结构引出。
第二晶圆20与第一晶圆10可以为相同的晶圆，可以为不同的晶圆。参考图5所示，第二晶圆20包括衬底200，衬底200上形成有第二介质层210，第二介质层210中形成有器件结构(图未示出)以及互连结构211，第二介质层210位于衬底200上，在第二介质层210中形成互连结构211，即在第二晶圆20的正面形成有互连结构211，第二介质层210与第二介质键合层230之间可以形成有第二刻蚀停止层220，第二刻蚀停止层220为形成第二导电键合垫233时的刻蚀停止层，第二刻蚀停止层220可以具有与第一刻蚀停止层120相同的结构或材料，也可以为不同的结构或材料。第二介质键合层230以及其中的第二导电键合垫233形成第二混合键合结构，第二混合键合结构与互连结构211电连接。
参考图6所示，第一晶圆10和第二晶圆20通过第一混合键合结构和第二混合键合结构实现键合，参考图7所示，在键合后的第二晶圆20的背面形成与互连结构211电连接的衬垫212，从而将互连结构211引出，衬垫212可以为金属材料，例如可以为铝，衬垫212的面积例如为50μm×50μm。在衬垫212的下方，互连结构211与第二混合键合结构位于不同的区域，例如互连结构211可以位于键合晶圆的左侧，第二混合键合结构可以位于键合晶圆的右侧，互连结构211与第二混合键合结构中的第二导电键合垫233的错开排布，避免多层结构堆叠产生局部凹陷对后续键合产生影响。
本实施例中，参考图9所示，图9为互连结构211的俯视结构示意图，互连结构211中相邻层的互连层中的槽孔(slot)交错分布，相邻层的互连层中的槽孔在垂直方向上不产生交叠，参考图9所示，其中一层互连层中的槽孔1与相邻的另一层互连层中的槽孔2错开排布，通过互连层中槽孔的错开排布，在后续进行化学机械研磨平坦化介质层以形成衬垫时，有效缓解多个槽孔正对分布所造成的凹陷积累，避免凹陷的产生对器件性能的影响。在另一些实施例中，参考图9所示，互连结构211中相邻层的过孔交错分布，过孔连接互连层并且连接相邻层的过孔在垂直方向上不产生交叠，例如，过孔3可以是连接互连结构中第一互连层与第二互连层的通孔，过孔4可以是连接互连结构中第二互连层与第三互连层的通孔，过孔3与过孔4在垂直方向上错开排布，避免结构堆叠产生较多的凹陷，减少键合前凹陷的形成。
在一个实施例中，参考图7所示，衬垫212形成于第二晶圆20所在衬底200的开口中，电连接介质层210中的互连结构211，将互连结构211接出，通过将衬垫212下方的互连结构211与第二混合键合结构中的第二导电键合垫233错开排布，在不增加衬垫212面积、不影响接触电阻的同时避免凹陷的形成，为了后续键合的稳定性可以在形成互连结构211之后进行化学机械研磨，化学机械研磨的过程中容易产生凹陷，通过错排结构有效避免凹陷的形成。
在另一个实施例中，参考图8所示，在第二晶圆20所在衬底200中形成有开口201，衬垫212形成于第二晶圆20所在衬底200的开口201中，并覆盖第二晶圆20的部分背面。与图7所示实施例相比，本实施例中的开口尺寸小于上一实施例中的开口尺寸，例如，开口的尺寸只需要占用上述实施例的开口尺寸的20％，本实施例中，在衬底200背面和开口201中形成衬垫212，减小衬垫212结构占用的晶圆的面积，减少键合工艺过程中衬垫212对衬底的消耗，本实施例中，通过将导电键合垫与互连结构211形成于不同的区域，以及在第二晶圆20的背面形成衬垫212，大幅度节省键合晶圆上的衬垫的面积。在具体的实施例中，节省的衬垫的面积可以达到百分之五十。
在键合晶圆上形成衬垫之后，可以进一步进行后续的封装等操作。
以上对键合结构进行了详细的描述，此外本申请还提供了键合结构的制造方法，以下将结合附图进行详细的说明。
参考图1所示，在步骤S01中，提供第一晶圆10，所述第一晶圆10上形成有第一混合键合结构，所述第一混合键合结构包括第一介质键合层130以及第一导电键合垫133，参考图2所示。
本申请实施例中，第一晶圆10可以已在衬底100上形成有器件结构以及电连接器件结构的互连结构，图中仅示出了互连结构中的顶层互连层111，衬底100可以为半导体衬底，例如可以为Si衬底、Ge衬底、SiGe衬底、SOI(绝缘体上硅，Silicon On Insulator)或GOI(绝缘体上锗，Germanium On Insulator)等，器件结构由第一介质层110覆盖，顶层互连层111形成于介质材料中，顶层互连层111可以为金属材料，例如可以为钨、铝、铜等。
第一晶圆10上形成有第一混合键合结构，可以在第一晶圆10的正面形成第一混合键合结构，第一晶圆结构10的正面为形成有器件结构的表面，本申请中，该混合键合结构包括第一介质键合层130以及第一导电键合垫133，第一导电键合垫133形成于介质键合层130中，且与晶圆中的顶层互连层111电连接，参考图2所示，通常地，第一导电键合垫133形成于晶圆的顶层互连层111上，与顶层互连层111电连接，从而实现晶圆中互连层的电引出。第一导电键合垫133可以具有合适的结构，在一个示例中，可以包括底部的连线孔和其上的过孔。
本实施例中，形成第一导电键合垫133的方法可以包括，在第一介质键合层130上方形成光刻胶层，利用光刻技术，将连接孔131的图案转移至光刻胶层上，在光刻胶层的遮蔽下，刻蚀第一介质键合层130，在刻蚀的过程中，可以以刻蚀停止层120为停止层，避免对第一介质层120造成较大的损耗，而后可以进一步刻蚀贯通第一介质键合层130以及刻蚀停止层120，直至第一介质层110，从而在第一介质键合层130中形成连接孔131，而后去除光刻胶层，参考图2所示，而后在连接孔131内填充金属材料，在填充的过程中会同时在第一介质键合层130上形成金属层，在金属层上方形成掩膜层，以掩膜层为遮蔽，刻蚀金属层以及部分第一介质键合层130，从而在第一介质键合层130内的连接孔131的上方形成过孔132，去除连接孔131内的填充材料，从而在第一介质键合层130内形成连接孔131和过孔132组成的键合孔，参考图3所示，而后在键合孔内填充金属材料，并进行平坦化工艺去除第一介质键合层130上方的金属材料，从而在第一介质键合层130内形成第一导电键合垫133，参考图4所示。
在步骤S02中，提供第二晶圆20，所述第二晶圆20正面上形成有互连结构211和与所述互连结构211上的第二混合键合结构，所述第二混合键合结构包括第二介质键合层230以及第二导电键合垫233，参考图5所示。
第二晶圆20与第一晶圆10可以为相同的晶圆，可以为不同的晶圆，第二晶圆20上也可以已经形成有器件结构以及与器件结构电连接的互连结构211。互连结构211形成于第二晶圆20的正面即形成有器件结构的表面上，参考图5所示，互连结构211形成于第二介质层210中，第二介质层210可以与第一介质层110的材料相同，例如可以氧化硅，互连结构211与第二混合键合结构中的第二导电键合垫233电连接，从而第二导电键合垫233将互连结构211电引出。
本实施例中，互连结构211中相邻层的互连层中的槽孔交错分布，参考图9所示，相邻层的互连层中的槽孔在垂直方向上不产生交叠，缓解后续化学机械研磨进行平坦化过程的凹陷的积累，避免凹陷的形成对键合的影响。在具体的实施例中，互连结构211中相邻层的过孔交错分布，连接相邻层的过孔在垂直方向上不产生交叠，进一步避免凹陷的形成。
在步骤S03中，通过所述第一混合键合结构和第二混合键合结构，将所述第二晶圆20正面键合至所述第一晶圆10，参考图6所示。
通过第一晶圆10中的第一混合键合结构与第二晶圆20中的第二混合键合结构将第二晶圆20正面键合至第一晶圆10，第一晶圆10中的第一导电键合垫133与第二晶圆20中的第二导电键合垫233对准，利用混合键合结构之间的键合力，实现第一晶圆10和第二晶圆20的键合连接。
在步骤S04中，从所述第二晶圆20的背面形成且与所述互连结构211电连接的衬垫212，其中，在所述衬垫212下方，所述互连结构211与所述第二混合键合结构中的第二导电键合垫233位于不同的区域，参考图7和图8所示。
本申请实施例中，在第二晶圆20背面形成的衬垫212与互连结构211电连接，从而将互连结构211引出，互连结构211与第二混合键合结构中的第二导电键合垫233形成于衬垫212的下方，并且位于不同的区域，例如互连结构211位于衬垫212的右侧区域，第二混合键合结构位于衬垫212的左侧区域，互连结构211与第二混合键合结构中的第二导电键合垫233的错开排布，避免结构堆叠产生的凹陷，从而避免凹陷对键合的影响。
本实施例中，在步骤S4101中，在第二晶圆20所在衬底200中形成开口201，开口的尺寸例如大于50μm×50μm，形成开口的方法可以包括，在衬底200背面形成掩膜层，以掩膜层为遮蔽刻蚀衬底200，从而在衬底200上形成开口201，随后去除掩膜层。在步骤S4102中，在所述开口中形成与所述互连结构211电连接的衬垫212，具体的，可以为，在形成开口201之后，开口201暴露第二介质层210材料，在所述开口201内形成绝缘层240，将衬垫212与衬底200隔离开，避免金属材料的扩散对衬底200的影响，绝缘层240材料可以与第二介质层210的材料相同，例如为氧化硅，也可以不同，绝缘层240的材料可以为光刻胶材料，也可以在开口201底部的绝缘层240上方形成光刻胶层，采用曝光、显影等工艺光刻胶层上形成连接孔的图案，以光刻胶层为遮蔽刻蚀第二介质层210，从而在第二介质层210中形成连接孔，该连接孔为打开互连结构211的小孔，在连接孔和开口内填充金属材料，然后去除开口201侧壁以及衬底200上方的金属材料，从而在开口201内形成衬垫212，参考图7所示，衬垫212将键合晶圆中的互连结构引出，在没有增加衬垫212面积，不影响接触电阻的同时有效避免化学机械研磨互连结构211的过程造成的凹陷对键合的影响。
在另一个实施例中，在步骤S4201中，在第二晶圆20所在衬底200中形成开口201，开口201的尺寸只需要占用上述实施例的开口尺寸的20％，例如可以为10μm×10μm，形成开口的方法同上述实施例中的步骤S4101。在步骤S4202中，在衬底200背面形成开口201之后，在所述开口201内沉积覆盖绝缘层240，保护衬底200不受金属材料扩散造成的影响，而后刻蚀开口201底部的绝缘层240以及第二介质层210，直至露出互连结构211形成连接孔，在连接孔和开口内填充金属材料，然后去除衬底200上方的一部分金属材料，从而形成衬垫212，衬垫212形成于第二晶圆20所在衬底200的开口中，并覆盖第二晶圆20的部分背面，参考图8所示，衬垫212将键合晶圆中的互连结构211引出。在开口201填充金属材料的过程中同时在衬底200背面沉积金属材料，去除部分衬底200背面的金属材料，从而在开口201内和第二晶圆20背面形成衬垫212，不需要在衬底200上形成较大的开口，减少衬底的损耗。同时，在图7所示实施例中，若需要形成再布线层，需要去除部分衬底200，使得衬垫212的高度高于或等于衬底200的高度，从而使得衬垫212作为后续工艺中的再布线层，而在本实施例中，位于衬底200上的顶层金属，即衬垫212位于第二晶圆20背面的那部分金属可直接作为再布线层。通过将混合键合结构中的第二导电键合垫233与互连结构211形成于不同的区域，以及在第二晶圆20的背面形成衬垫212，大幅度节省键合晶圆上的衬垫的面积。在具体的实施例中，节省的衬垫的面积可以达到百分之五十。在键合晶圆上形成衬垫之后，可以进一步进行后续的封装等操作。
本说明书中的各个实施例均采用递进的方式描述，各个实施例之间相同相似的部分互相参见即可，每个实施例重点说明的都是与其它实施例的不同之处。
以上所述仅是本发明的优选实施方式，虽然本发明已以较佳实施例披露如上，然而并非用以限定本发明。任何熟悉本领域的技术人员，在不脱离本发明技术方案范围情况下，都可利用上述揭示的方法和技术内容对本发明技术方案做出许多可能的变动和修饰，或修改为等同变化的等效实施例。因此，凡是未脱离本发明技术方案的内容，依据本发明的技术实质对以上实施例所做的任何的简单修改、等同变化及修饰，均仍属于本发明技术方案保护的范围内。

Claims (10)

1.一种键合结构，其特征在于，包括：
第一晶圆，所述第一晶圆上形成有第一混合键合结构，所述第一混合键合结构包括第一介质键合层以及第一导电键合垫；
与所述第一晶圆正面键合的第二晶圆，所述第二晶圆正面上形成有互连结构和所述互连结构上的第二混合键合结构，所述第二混合键合结构包括第二介质键合层以及第二导电键合垫，所述第一晶圆和第二晶圆通过所述第一混合键合结构和第二混合键合结构相互键合；
从所述第二晶圆的背面形成与所述互连结构电连接的衬垫，其中，在所述衬垫下方，所述互连结构与所述第二导电键合垫在水平方向上错开设置。
2.根据权利要求1所述的键合结构，其特征在于，所述互连结构中相邻层的互连层中的槽孔交错分布。
3.根据权利要求2所述的键合结构，其特征在于，所述互连结构中相邻层的过孔交错分布。
4.根据权利要求1-3中任一项所述的键合结构，其特征在于，所述衬垫形成于所述第二晶圆所在衬底的开口中。
5.根据权利要求1-3中任一项所述的键合结构，其特征在于，所述衬垫形成于第二晶圆所在衬底的开口中，并覆盖第二晶圆的部分背面。
6.一种键合结构的制造方法，其特征在于，包括：
提供第一晶圆，所述第一晶圆上形成有第一混合键合结构，所述第一混合键合结构包括第一介质键合层以及第一导电键合垫；
提供第二晶圆，所述第二晶圆正面上形成有互连结构和所述互连结构上的第二混合键合结构，所述第二混合键合结构包括第二介质键合层以及第二导电键合垫；
通过所述第一混合键合结构和第二混合键合结构，将所述第二晶圆正面键合至所述第一晶圆；
从所述第二晶圆的背面形成且与所述互连结构电连接的衬垫，其中，在所述衬垫下方，所述互连结构与所述第二导电键合垫在水平方向上错开设置。
7.根据权利要求6所述的制造方法，其特征在于，所述互连结构中相邻层的互连层中的槽孔交错分布。
8.根据权利要求7所述的制造方法，其特征在于，所述互连结构中相邻层的过孔交错分布。
9.根据权利要求6-8中任一项所述的制造方法，其特征在于，从所述第二晶圆的背面形成且与所述互连结构电连接的衬垫，包括：
从所述第二晶圆所在衬底中形成开口；
在所述开口中形成与所述互连结构电连接的衬垫。
10.根据权利要求6-8中任一项所述的制造方法，其特征在于，从所述第二晶圆的背面形成且与所述互连结构电连接的衬垫，包括：从所述第二晶圆所在衬底中形成开口；在所述开口中形成与所述互连结构电连接的衬垫，所述衬垫并覆盖第二晶圆的部分背面。
CN202010088771.6A 2020-02-12 2020-02-12 一种键合结构及其制造方法 Active CN111244057B (zh)

Priority Applications (3)

Application Number Priority Date Filing Date Title
CN202010088771.6A CN111244057B (zh) 2020-02-12 2020-02-12 一种键合结构及其制造方法
PCT/CN2020/080805 WO2021159588A1 (zh) 2020-02-12 2020-03-24 一种键合结构及其制造方法
US17/797,603 US20230053721A1 (en) 2020-02-12 2020-03-24 Bonding structure and manufacturing method therefor

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202010088771.6A CN111244057B (zh) 2020-02-12 2020-02-12 一种键合结构及其制造方法

Publications (2)

Publication Number Publication Date
CN111244057A true CN111244057A (zh) 2020-06-05
CN111244057B CN111244057B (zh) 2021-01-22

Family

ID=70864481

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202010088771.6A Active CN111244057B (zh) 2020-02-12 2020-02-12 一种键合结构及其制造方法

Country Status (3)

Country Link
US (1) US20230053721A1 (zh)
CN (1) CN111244057B (zh)
WO (1) WO2021159588A1 (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112542378A (zh) * 2020-12-01 2021-03-23 武汉新芯集成电路制造有限公司 半导体器件的制作方法及半导体器件
WO2023272941A1 (zh) * 2021-07-01 2023-01-05 长鑫存储技术有限公司 一种半导体结构及其形成方法
WO2023231080A1 (zh) * 2022-06-01 2023-12-07 长鑫存储技术有限公司 封装结构、封装方法及半导体器件

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106298715A (zh) * 2015-06-25 2017-01-04 台湾积体电路制造股份有限公司 混合接合焊盘结构
CN107017229A (zh) * 2015-09-24 2017-08-04 三星电子株式会社 半导体器件
CN109192718A (zh) * 2018-08-28 2019-01-11 武汉新芯集成电路制造有限公司 多晶圆键合结构及键合方法
US20190157333A1 (en) * 2017-11-23 2019-05-23 Taiwan Semiconductor Manufacturing Co., Ltd. Hybrid bonded structure

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102244056B (zh) * 2011-06-30 2013-01-16 厦门市三安光电科技有限公司 一种用于半导体晶片键合的键合结构
US9437534B2 (en) * 2012-02-29 2016-09-06 Mediatek Inc. Enhanced flip chip structure using copper column interconnect
US9570421B2 (en) * 2013-11-14 2017-02-14 Taiwan Semiconductor Manufacturing Co., Ltd. Stacking of multiple dies for forming three dimensional integrated circuit (3DIC) structure
CN110223922B (zh) * 2019-06-10 2020-12-11 武汉新芯集成电路制造有限公司 一种晶圆结构及其制造方法、芯片结构
CN110379790A (zh) * 2019-07-25 2019-10-25 武汉新芯集成电路制造有限公司 一种晶圆结构及其制造方法、芯片结构

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106298715A (zh) * 2015-06-25 2017-01-04 台湾积体电路制造股份有限公司 混合接合焊盘结构
CN107017229A (zh) * 2015-09-24 2017-08-04 三星电子株式会社 半导体器件
US20190157333A1 (en) * 2017-11-23 2019-05-23 Taiwan Semiconductor Manufacturing Co., Ltd. Hybrid bonded structure
CN109192718A (zh) * 2018-08-28 2019-01-11 武汉新芯集成电路制造有限公司 多晶圆键合结构及键合方法

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112542378A (zh) * 2020-12-01 2021-03-23 武汉新芯集成电路制造有限公司 半导体器件的制作方法及半导体器件
WO2022116280A1 (zh) * 2020-12-01 2022-06-09 武汉新芯集成电路制造有限公司 半导体器件的制作方法及半导体器件
TWI805079B (zh) * 2020-12-01 2023-06-11 大陸商武漢新芯集成電路製造有限公司 半導體器件及其製作方法
CN112542378B (zh) * 2020-12-01 2024-03-26 武汉新芯集成电路制造有限公司 半导体器件的制作方法及半导体器件
WO2023272941A1 (zh) * 2021-07-01 2023-01-05 长鑫存储技术有限公司 一种半导体结构及其形成方法
WO2023231080A1 (zh) * 2022-06-01 2023-12-07 长鑫存储技术有限公司 封装结构、封装方法及半导体器件

Also Published As

Publication number Publication date
CN111244057B (zh) 2021-01-22
WO2021159588A1 (zh) 2021-08-19
US20230053721A1 (en) 2023-02-23

Similar Documents

Publication Publication Date Title
US8970047B2 (en) Method for creating a 3D stacked multichip module
CN111244057B (zh) 一种键合结构及其制造方法
JP3792954B2 (ja) 半導体装置の製造方法
CN110379799B (zh) 一种芯片结构、晶圆结构及其制造方法
US5596226A (en) Semiconductor chip having a chip metal layer and a transfer metal and corresponding electronic module
KR101645825B1 (ko) 반도체 디바이스 및 그 제조 방법
CN109962064B (zh) 半导体装置及其制造方法、和包括其的半导体封装件
US20140035109A1 (en) Method and structure of forming backside through silicon via connections
KR102546684B1 (ko) 반도체 소자 및 이를 포함하는 반도체 웨이퍼, 그리고 반도체 패키지
US7528478B2 (en) Semiconductor devices having post passivation interconnections and a buffer layer
CN111276469A (zh) 一种键合结构及其制造方法
CN112018028A (zh) 制造半导体装置的方法
CN110993518B (zh) 一种键合结构及其制造方法
EP2672511B1 (en) 3d stacked multichip module and method of fabrication
US9059110B2 (en) Reduction of fluorine contamination of bond pads of semiconductor devices
US11315904B2 (en) Semiconductor assembly and method of manufacturing the same
CN110931373B (zh) 一种半导体器件及其制造方法
CN110289221B (zh) 一种半导体器件及其制造方法
CN110783265A (zh) 一种半导体器件及其制作方法
US20230031151A1 (en) Semiconductor structure and manufacturing method thereof
US11842979B2 (en) Semiconductor device and method of manufacturing the same
CN221201169U (zh) 半导体管芯封装
CN110739396B (zh) 一种芯片结构、晶圆结构及其制造方法
US9530694B2 (en) Method for fabricating semiconductor device having through silicon via
TW202414791A (zh) 半導體晶粒封裝及形成方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant
CP03 Change of name, title or address

Address after: 430205 No.18, Gaoxin 4th Road, Donghu Development Zone, Wuhan City, Hubei Province

Patentee after: Wuhan Xinxin Integrated Circuit Co.,Ltd.

Country or region after: China

Address before: 430205 No.18, Gaoxin 4th Road, Donghu Development Zone, Wuhan City, Hubei Province

Patentee before: Wuhan Xinxin Semiconductor Manufacturing Co.,Ltd.

Country or region before: China