CN111211173A - 一种具有高介电常数薄膜的鳍状横向功率mosfet器件 - Google Patents
一种具有高介电常数薄膜的鳍状横向功率mosfet器件 Download PDFInfo
- Publication number
- CN111211173A CN111211173A CN202010041774.4A CN202010041774A CN111211173A CN 111211173 A CN111211173 A CN 111211173A CN 202010041774 A CN202010041774 A CN 202010041774A CN 111211173 A CN111211173 A CN 111211173A
- Authority
- CN
- China
- Prior art keywords
- shaped
- fin
- dielectric constant
- high dielectric
- constant film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 8
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 6
- 229910052710 silicon Inorganic materials 0.000 claims description 6
- 239000010703 silicon Substances 0.000 claims description 6
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 2
- 229910052454 barium strontium titanate Inorganic materials 0.000 claims description 2
- 239000005380 borophosphosilicate glass Substances 0.000 claims description 2
- 229910052451 lead zirconate titanate Inorganic materials 0.000 claims description 2
- HFGPZNIAWCZYJU-UHFFFAOYSA-N lead zirconate titanate Chemical compound [O-2].[O-2].[O-2].[O-2].[O-2].[Ti+4].[Zr+4].[Pb+2] HFGPZNIAWCZYJU-UHFFFAOYSA-N 0.000 claims description 2
- 238000002360 preparation method Methods 0.000 claims description 2
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 2
- 229910052814 silicon oxide Inorganic materials 0.000 claims description 2
- VEALVRVVWBQVSL-UHFFFAOYSA-N strontium titanate Chemical compound [Sr+2].[O-][Ti]([O-])=O VEALVRVVWBQVSL-UHFFFAOYSA-N 0.000 claims description 2
- 230000015556 catabolic process Effects 0.000 abstract description 12
- 238000009825 accumulation Methods 0.000 abstract description 8
- 230000000694 effects Effects 0.000 abstract description 7
- 239000004065 semiconductor Substances 0.000 abstract description 6
- 239000010408 film Substances 0.000 description 47
- 230000005684 electric field Effects 0.000 description 13
- 239000000758 substrate Substances 0.000 description 9
- 238000010586 diagram Methods 0.000 description 7
- 238000004088 simulation Methods 0.000 description 6
- 239000003990 capacitor Substances 0.000 description 5
- 239000010409 thin film Substances 0.000 description 5
- 238000000034 method Methods 0.000 description 4
- 239000012535 impurity Substances 0.000 description 3
- 235000012239 silicon dioxide Nutrition 0.000 description 3
- 239000000377 silicon dioxide Substances 0.000 description 3
- 230000000052 comparative effect Effects 0.000 description 2
- 239000000463 material Substances 0.000 description 2
- 238000005457 optimization Methods 0.000 description 2
- 230000009286 beneficial effect Effects 0.000 description 1
- 230000009977 dual effect Effects 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/785—Field effect transistors with field effect produced by an insulated gate having a channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
- H01L29/0642—Isolation within the component, i.e. internal isolation
- H01L29/0649—Dielectric regions, e.g. SiO2 regions, air gaps
- H01L29/0653—Dielectric regions, e.g. SiO2 regions, air gaps adjoining the input or output region of a field-effect device, e.g. the source or drain region
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Thin Film Transistor (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
Abstract
本发明属于半导体功率器件技术领域，具体为一种具有高介电常数薄膜的鳍状横向功率MOSFET器件，用以克服现有横向功率MOSFET器件中高介电常数薄膜仅能够影响漂移区靠近器件表面的一小部分区域、导致对器件性能的优化不够充分的问题。本发明在现有的具有高介电常数薄膜的横向功率MOSFET器件的基础上，将二维平面结构改造为三维鳍状结构；所述高介电常数薄膜将器件的鳍状N型漂移区完全包裹，从而在器件关断时、帮助鳍状N型漂移区的各个表面得到增强RESURF效应，在器件导通时、帮助鳍状N型漂移区的各个表面产生电子积累层，最终进一步优化器件击穿电压与比导通电阻之间的关系。
Description
技术领域
本发明属于半导体功率器件技术领域，涉及一种横向功率MOSFET器件(Metal-Oxide-Semiconductor Field-Effect Transistor)，具体为一种具有高介电常数薄膜的鳍状横向功率MO SFET器件。
背景技术
击穿电压与比导通电阻之间的关系向来是评价功率半导体器件性能最重要的指标之一。RESURF(REduced SURface Field减小表面电场)技术是优化器件击穿电压与比导通电阻之间关系的一种常用有效手段。一种传统的应用了RESURF技术的横向功率MOSFET器件的结构如图1所示，包括：N型衬底(n-sub)，位于N型衬底上表面的埋氧化层(buried-oxide)，位于埋氧化层上表面的相邻接的P型阱区(p-well)与N型漂移区(n-drift)；所述P型阱区中设置有相邻接的P型重掺杂区(p+)与源极侧N型重掺杂区(n+)，所述P型重掺杂区与部分源极侧N型重掺杂区上表面设置有源极(S)，所述P型阱区上表面设置有分别与源极侧N型重掺杂区、N型漂移区相接触的栅氧化层，所述栅氧化层上设置栅极(G)；所述N型漂移区(n-drift)中设置有漏极侧N型重掺杂区(n+)，所述漏极侧N型重掺杂区(n+)上表面设置有漏极(D)；所述N型漂移区上表面设置有二氧化硅层(SiO2)、且位于栅极与漏极之间。
进一步的，在上述传统的应用了RESURF技术的横向功率MOSFET器件的表面，覆盖一层高介电常数薄膜、即将上述二氧化硅层(SiO2)替换为高介电常数薄膜，则形成一种现有的表面覆盖有高介电常数薄膜的横向功率MOSFET器件，其结构如图2所示。当所述现有的表面覆盖有高介电常数薄膜的横向功率MOSFET器件处于关断状态下，器件漂移区表面的电离施主杂质发出的电场线会被所述高介电常数薄膜吸收，然后沿所述高介电常数薄膜流入栅极；如此，器件漂移区表面的电离施主杂质发出的电场线不再是在漂移区中横向流动，而是在所述高介电常数薄膜中横向流动；根据泊松方程，器件漂移区表面的电场尖峰可以进一步减小，起到增强RESURF的作用，进而在维持相同击穿电压的条件下，漂移区浓度可以提高，比导通电阻可以减小。当所述现有的表面覆盖有高介电常数薄膜的横向功率MOSFET器件处于导通状态下，器件栅极上加有一定正电势，器件漂移区表面的电势几乎为零，因此在器件栅极与器件漂移区表面之间存在一个正电压；因为所述高介电常数薄膜是器件栅极与器件漂移区表面的电介质，这一正电压会使得器件漂移区表面形成电子积累层；所述电子积累层将降低器件的比导通电阻；同时，在器件关断状态下，所述器件栅极与器件漂移区表面之间存在的正电压会消失，所述电子积累层将随之消失，故不会影响击穿电压。
然而，上述表面覆盖有高介电常数薄膜的横向功率MOSFET器件，所述高介电常数薄膜仅能够影响漂移区靠近器件表面的一小部分区域，对器件性能的优化不够充分。为此，本发明提供一种具有高介电常数薄膜的鳍状横向功率MOSFET器件。
发明内容
本发明的目的在于针对上述现有技术的缺点，提供一种具有高介电常数薄膜的鳍状横向功率MOSFET器件，以获得更加优化的击穿电压与比导通电阻的关系。为实现该目的，本发明采用的技术方案为：
一种具有高介电常数薄膜的鳍状横向功率MOSFET器件，包括：
N型衬底，位于N型衬底上表面的埋氧化层，位于埋氧化层上表面的相邻接的P型阱区与N型漂移区，所述P型阱区中设置有相邻接的P型重掺杂区与源极侧N型重掺杂区，所述N型漂移区中设置有漏极侧N型重掺杂区；其特征在于，
所述P型阱区为鳍状P型阱区，所述N型漂移区为鳍状N型漂移区，所述P型重掺杂区、源极侧N型重掺杂区与漏极侧N型重掺杂区均为“冂”字型；所述“冂”字型P型重掺杂区与部分源极侧“冂”字型N型重掺杂区的外表面设置有“冂”字型源极；所述鳍状P型阱区外表面设置有分别与源极侧N型重掺杂区、N型漂移区相接触的“冂”字型栅氧化层，所述“冂”字型栅氧化层的外表面设置“冂”字型栅极；所述漏极侧“冂”字型N型重掺杂区外表面设置有“冂”字型漏极；所述鳍状N型漂移区外表面设置有高介电常数薄膜层、且位于栅极与漏极之间。
进一步的，所述高介电常数薄膜层的介电常数值大于硅的介电常数值(11.9)，优选薄膜材料为：钛酸锶、钛酸钡、钛酸锶钡或锆钛酸铅；所述高介电常数薄膜的厚度为0至5微米。
更进一步的，所述高介电常数薄膜与鳍状N型漂移区之间还设置有一层低介电常数介质薄层；所述低介电常数薄膜层的介电常数值小于硅的介电常数值(11.9)，优选薄膜材料为：氧化硅、氮化硅或硼磷硅玻璃，所述低介电常数薄层的厚度为0至1微米。
本发明的有益效果在于：
本发明提供一种具有高介电常数薄膜的鳍状横向功率MOSFET器件，在现有的具有高介电常数薄膜的横向功率MOSFET器件的基础上，将二维平面结构改造为三维鳍状结构；所述高介电常数薄膜将器件的鳍状N型漂移区完全包裹，从而在器件关断时，帮助鳍状N型漂移区的各个表面得到增强RESURF效应，在器件导通时，帮助鳍状N型漂移区的各个表面产生电子积累层，最终进一步优化器件击穿电压与比导通电阻之间的关系。
附图说明
图1为一种传统的应用了RESURF技术的横向功率MOSFET器件结构示意图。
图2为一种现有的表面覆盖有高介电常数薄膜的横向功率MOSFET器件结构示意图。
图3为本发明实施例1的一种具有高介电常数薄膜的鳍状横向功率MOSFET器件结构示意图。
图4为本发明实施例1的一种具有高介电常数薄膜的鳍状横向功率MOSFET器件沿图3中AA’和BB’的剖面示意图。
图5为本发明实施例2的一种具有高介电常数薄膜的鳍状横向功率MOSFET器件结构示意图；其中，所述高介电常数薄膜与鳍状N型漂移区之间还设置有一层低介电常数薄层。
图6为本发明实施例2的一种具有高介电常数薄膜的鳍状横向功率MOSFET器件沿图5中AA’和BB’的剖面示意图。
图7为仿真临界击穿状态下的电势等势分布及电场线分布对比图；其中，图(a)为传统的应用了RESURF技术的横向功率MOSFET器件；图(b)为现有的表面覆盖有高介电常数薄膜的横向功率MOSFET器件；图(c)为本发明实施例1的表面覆盖有高介电常数薄膜的横向功率MOSFET器件；图(a)，图(b)与图(c)的击穿电压均为100V，但N型漂移区的浓度不相同。
图8为仿真本发明实施例1所提供器件在导通状态下的表面电子浓度分布对比图；其中，图(a)为在x＝1.5微米处沿B-B′剖面得到，图(b)为在x＝2.5微米处沿B-B′剖面得到，图(c)为在x＝3.5微米处沿B-B′剖面得到。
图9为仿真高介电常数介质层的厚度对本发明实施例1的影响。
具体实施方式
下面结合附图和实施例对本发明做进一步详细说明。
实施例1
本实施例提供一种具有高介电常数薄膜的鳍状横向功率MOSFET器件，其结构如图3、图4所示；为更加清楚的表述该器件的结构，图中X轴方向(长)为左右方向、Y轴方向(高)为上下方向、Z轴方向(宽)为前后方向；具体包括：
N型衬底(n-sub)，位于N型衬底上表面的埋氧化层(buried-oxide)，位于埋氧化层上表面的相邻接的鳍状P型阱区(p-well)与鳍状N型漂移区(n-drift)，所述鳍状P型阱区(p-well)与鳍状N型漂移区(n-drift)在Z轴方向的宽度相同(均为w1)、在Y轴方向的高度相同(均为d1)；
所述鳍状P型阱区中设置有相邻接的“冂”字型P型重掺杂区(p+)与源极侧“冂”字型N型重掺杂区(n+)，所述“冂”字型P型重掺杂区(p+)、源极侧“冂”字型N型重掺杂区(n+)在Z轴方向的宽度与鳍状P型阱区相同(均为w1)、在Y轴方向的高度与鳍状P型阱区相同(均为d1)；所述P型重掺杂区与部分源极侧N型重掺杂区外表面设置有“冂”字型源极(S)，即“冂”字型源极包覆于P型重掺杂区与部分源极侧N型重掺杂区的前表面、上表面及后表面；所述P型阱区外表面(前表面、上表面及后表面)设置有分别与源极侧N型重掺杂区、N型漂移区相接触的“冂”字型栅氧化层，所述“冂”字型栅氧化层的外表面(前表面、上表面及后表面)上设置“冂”字型栅极(G)；
所述鳍状N型漂移区(n-drift)中设置有漏极侧“冂”字型N型重掺杂区(n+)，所述漏极侧“冂”字型N型重掺杂区(n+)在Z轴方向的宽度与鳍状N型漂移区相同(均为w1)、在Y轴方向的高度与鳍状N型漂移区相同(均为d1)；所述漏极侧N型重掺杂区(n+)外表面(前表面、上表面及后表面)设置有“冂”字型漏极(D)，即“冂”字型漏极包覆于漏极侧“冂”字型N型重掺杂区的前表面、上表面及后表面；所述鳍状N型漂移区外表面设置有高介电常数薄膜层(HK)、且位于栅极与漏极之间，所述高介电常数薄膜层包覆于鳍状N型漂移区的前表面、上表面及后表面。
本实施例中，所述“冂”字型源极、“冂”字型栅极、“冂”字型漏极以及“冂”字型高介电常数薄膜层在Z轴方向的宽度均与N型衬底相同(均为w0)，使得整个器件呈规则的长方体。
从工作原理上讲，所述高介电常数薄膜是栅极与鳍状N型漂移区之间的电介质；
当器件处于关断耐压状态时，栅极电势为0V，鳍状N型漂移区的电势从靠近源区部位的0V逐渐增大为接近漏区部位的最高正电势100V，栅极与鳍状N型漂移区之间有电势差；栅极与鳍状N型漂移区之间的电势差在所述高介电常数介质层中产生一个由鳍状N型漂移区指向栅极的电场，该电场使所述高介电常数薄膜极化，在所述高介电常数薄膜的下表面产生负电荷；这些负电荷可以吸引鳍状N型漂移区靠近各个表面的电离施主杂质发出的电场线，起到三维上增强RESURF的作用，优化器件击穿电压与比导通电阻之间的关系；
当器件处于正向导通状态时，栅极电势为15V，鳍状N型漂移区的电势始终接近0V，栅极与鳍状N型漂移区之间也有电势差；栅极可视为电容的一个极板，鳍状N型漂移区可以视为电容的另一个极板，所述高介电常数薄膜是两个极板间的电介质；栅极、所述高介电常数薄膜与鳍状N型漂移区构成了一个金属-绝缘体-半导体(MIS)电容；因所述高介电常数薄膜的介电常数通常在200以上，所述MIS电容的容值很大；栅极与鳍状N型漂移区之间的电势差作用在这个MIS电容上，使鳍状N型漂移区的各个表面出现电子的积累层，该电子积累层能够帮助运载电流，降低器件的比导通电阻。
为说明本实施例相比于现有的表面覆盖有高介电常数薄膜的横向功率MOSFET器件的优势，利用SENTAURUS软件进行仿真测试；仿真所用工艺参数如表1、表2所示，仿真结果如图7、图8、图9所示。
表1 器件仿真尺寸参数
表2 100V等级横向MOSFET对比结构优化后的参数
如图7所示为仿真临界击穿状态下的电势等势分布及电场线分布对比图；其中，图(a)为传统的应用了RESURF技术的横向功率MOSFET器件；图(b)为现有的表面覆盖有高介电常数薄膜的横向功率MOSFET器件；图(c)为本发明实施例1的表面覆盖有高介电常数薄膜的横向功率MOSFET器件；图(a)，图(b)与图(c)的击穿电压均为100V，但N型漂移区的浓度不相同，所以比导通电阻不同。从图(a)可见，N型漂移区中底部的一部分电力线被埋氧之下的衬底吸收，形成了RESURF效应；从图(b)可见，N型漂移区中底部的一部分电力线被埋氧之下的衬底吸收，N型漂移区中顶部的一部分电力线被高介电常数薄膜吸收，形成了增强的RESURF效应；从图(c)可见，鳍状N型漂移区中底部的一部分电力线被埋氧之下的衬底吸收，鳍状N型漂移区靠近各个表面的一部分电力线被高介电常数薄膜吸收，形成了三维的增强的RESURF效应。
如图8所示为本实施例所提供器件在导通状态下的表面电子浓度分布对比图；图(a)为在x＝1.5微米处沿B-B′剖面得到，图(b)为在x＝2.5微米处沿B-B′剖面得到，图(c)为在x＝3.5微米处沿B-B′剖面得到；当剖面逐渐远离栅极靠近漏极时，电子积累层的浓度逐渐减小。
如图9所示为仿真高介电常数薄膜的厚度对本实施例的影响；随着所述高介电常数薄膜的厚度的增大，一方面对于器件性能的优化作用加强，一方面增加了器件表面积使得比导通电阻减小，因此在本实施例中厚度为300纳米是最优值。
实施例2
本实施例提供一种具有高介电常数介质层的双通道横向功率MOSFET器件，其结构如图5、图6所示；其与实施例1的区别在于，所述高介电常数薄膜与鳍状N型漂移区之间还设置有一层低介电常数薄层(LK)，其介电常数值小于硅的介电常数值(11.9)，常见为二氧化硅；该低介电常数薄层在硅和介质层之间起到缓冲保护的作用。
以上所述，仅为本发明的具体实施方式，本说明书中所公开的任一特征，除非特别叙述，均可被其他等效或具有类似目的的替代特征加以替换；所公开的所有特征、或所有方法或过程中的步骤，除了互相排斥的特征和/或步骤以外，均可以任何方式组合。
Claims (8)
1.一种具有高介电常数薄膜的鳍状横向功率MOSFET器件，包括：
N型衬底，位于N型衬底上表面的埋氧化层，位于埋氧化层上表面的相邻接的P型阱区与N型漂移区，所述P型阱区中设置有相邻接的P型重掺杂区与源极侧N型重掺杂区，所述N型漂移区中设置有漏极侧N型重掺杂区；其特征在于，
所述P型阱区为鳍状P型阱区，所述N型漂移区为鳍状N型漂移区，所述P型重掺杂区、源极侧N型重掺杂区与漏极侧N型重掺杂区均为“冂”字型；所述“冂”字型P型重掺杂区与部分源极侧“冂”字型N型重掺杂区的外表面设置有“冂”字型源极；所述鳍状P型阱区外表面设置有分别与源极侧N型重掺杂区、N型漂移区相接触的“冂”字型栅氧化层，所述“冂”字型栅氧化层的外表面设置“冂”字型栅极；所述漏极侧“冂”字型N型重掺杂区外表面设置有“冂”字型漏极；所述鳍状N型漂移区外表面设置有高介电常数薄膜层、且位于栅极与漏极之间。
2.按权利要求1所述具有高介电常数薄膜的鳍状横向功率MOSFET器件，其特征在于，所述高介电常数薄膜层的介电常数值大于硅的介电常数值(11.9)。
3.按权利要求1所述具有高介电常数薄膜的鳍状横向功率MOSFET器件，其特征在于，所述高介电常数薄膜的厚度为0至5微米。
4.按权利要求2所述具有高介电常数薄膜的鳍状横向功率MOSFET器件，其特征在于，所述高介电常数薄层的材料为：钛酸锶、钛酸钡、钛酸锶钡或锆钛酸铅。
5.按权利要求1所述具有高介电常数薄膜的鳍状横向功率MOSFET器件，其特征在于，所述高介电常数薄膜与鳍状N型漂移区之间还设置有一层低介电常数薄介质层。
6.按权利要求5所述具有高介电常数薄膜的鳍状横向功率MOSFET器件，其特征在于，所述低介电常数薄膜层的介电常数值小于硅的介电常数值(11.9)。
7.按权利要求5所述具有高介电常数薄膜的鳍状横向功率MOSFET器件，其特征在于，所述低介电常数薄层的厚度0至1微米。
8.按权利要求6所述具有高介电常数薄膜的鳍状横向功率MOSFET器件，其特征在于，所述低介电常数薄层的材料为：氧化硅、氮化硅或硼磷硅玻璃。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202010041774.4A CN111211173B (zh) | 2020-01-15 | 2020-01-15 | 一种具有高介电常数薄膜的鳍状横向功率mosfet器件 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202010041774.4A CN111211173B (zh) | 2020-01-15 | 2020-01-15 | 一种具有高介电常数薄膜的鳍状横向功率mosfet器件 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN111211173A true CN111211173A (zh) | 2020-05-29 |
| CN111211173B CN111211173B (zh) | 2021-06-01 |
Family
ID=70789664
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202010041774.4A Active CN111211173B (zh) | 2020-01-15 | 2020-01-15 | 一种具有高介电常数薄膜的鳍状横向功率mosfet器件 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN111211173B (zh) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN113488525A (zh) * | 2021-07-01 | 2021-10-08 | 重庆邮电大学 | 一种具有电荷积累效应的超结ea-sj-finfet器件 |
Citations (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20040041237A1 (en) * | 2002-08-29 | 2004-03-04 | The University Of Electronic Science And Technology Of China. | Lateral high-voltage semiconductor devices with surface covered by thin film of dielectric material with high permittivity |
| US20050269633A1 (en) * | 2004-06-03 | 2005-12-08 | Ranbir Singh | Lateral drift vertical metal-insulator semiconductor field effect transistor |
| CN101378078A (zh) * | 2007-08-29 | 2009-03-04 | 精工电子有限公司 | 半导体器件及其制造方法 |
| WO2013095346A1 (en) * | 2011-12-19 | 2013-06-27 | Intel Corporation | Non-planar iii-n transistor |
| CN105529263A (zh) * | 2014-09-30 | 2016-04-27 | 中芯国际集成电路制造(上海)有限公司 | Ldmos晶体管的形成方法及ldmos晶体管 |
| CN106158651A (zh) * | 2015-04-16 | 2016-11-23 | 中芯国际集成电路制造(上海)有限公司 | Ldmos晶体管的形成方法及ldmos晶体管 |
| US20170062609A1 (en) * | 2015-06-25 | 2017-03-02 | Globalfoundries Inc. | High voltage finfet structure with shaped drift region |
| CN107180762A (zh) * | 2016-03-09 | 2017-09-19 | 中芯国际集成电路制造(上海)有限公司 | 半导体结构及其形成方法 |
| CN108231587A (zh) * | 2016-12-15 | 2018-06-29 | 台湾积体电路制造股份有限公司 | 鳍式场效晶体管的共形传递掺杂方法 |
-
2020
- 2020-01-15 CN CN202010041774.4A patent/CN111211173B/zh active Active
Patent Citations (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20040041237A1 (en) * | 2002-08-29 | 2004-03-04 | The University Of Electronic Science And Technology Of China. | Lateral high-voltage semiconductor devices with surface covered by thin film of dielectric material with high permittivity |
| US20050269633A1 (en) * | 2004-06-03 | 2005-12-08 | Ranbir Singh | Lateral drift vertical metal-insulator semiconductor field effect transistor |
| CN101378078A (zh) * | 2007-08-29 | 2009-03-04 | 精工电子有限公司 | 半导体器件及其制造方法 |
| WO2013095346A1 (en) * | 2011-12-19 | 2013-06-27 | Intel Corporation | Non-planar iii-n transistor |
| CN105529263A (zh) * | 2014-09-30 | 2016-04-27 | 中芯国际集成电路制造(上海)有限公司 | Ldmos晶体管的形成方法及ldmos晶体管 |
| CN106158651A (zh) * | 2015-04-16 | 2016-11-23 | 中芯国际集成电路制造(上海)有限公司 | Ldmos晶体管的形成方法及ldmos晶体管 |
| US20170062609A1 (en) * | 2015-06-25 | 2017-03-02 | Globalfoundries Inc. | High voltage finfet structure with shaped drift region |
| CN107180762A (zh) * | 2016-03-09 | 2017-09-19 | 中芯国际集成电路制造(上海)有限公司 | 半导体结构及其形成方法 |
| CN108231587A (zh) * | 2016-12-15 | 2018-06-29 | 台湾积体电路制造股份有限公司 | 鳍式场效晶体管的共形传递掺杂方法 |
Non-Patent Citations (2)
| Title |
|---|
| BAOXING DUAN，ET. AL: "Folded-Accumulation LDMOST: New Power MOS Transistor With Very Low Specific On-Resistance", 《IEEE ELECTRON DEVICE LETTERS》 * |
| JINGJIE LIN,ET. AL: "Study on SrTiO3 film for the application of power devices", 《SUPERLATTICES AND MICROSTRUCTURES》 * |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN113488525A (zh) * | 2021-07-01 | 2021-10-08 | 重庆邮电大学 | 一种具有电荷积累效应的超结ea-sj-finfet器件 |
| CN113488525B (zh) * | 2021-07-01 | 2023-05-26 | 重庆邮电大学 | 一种具有电荷积累效应的超结ea-sj-finfet器件 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN111211173B (zh) | 2021-06-01 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7928505B2 (en) | Semiconductor device with vertical trench and lightly doped region | |
| US20120168856A1 (en) | Trench-type semiconductor power devices | |
| US11011609B2 (en) | Method of manufacturing a semiconductor device | |
| US7898024B2 (en) | Semiconductor device and method for manufacturing the same | |
| CN104201206A (zh) | 一种横向soi功率ldmos器件 | |
| US10068965B1 (en) | Lateral high-voltage device | |
| US20230053369A1 (en) | Soi lateral homogenization field high voltage power semiconductor device, manufacturing method and application thereof | |
| US20210020771A1 (en) | Semiconductor device | |
| CN115513280A (zh) | 沟槽型碳化硅mosfet结构及其制作方法 | |
| CN111211173B (zh) | 一种具有高介电常数薄膜的鳍状横向功率mosfet器件 | |
| CN107546274B (zh) | 一种具有阶梯型沟槽的ldmos器件 | |
| CN103311272A (zh) | 具有介电隔离沟槽的横向mosfet | |
| CN111509044B (zh) | 半导体结构及其形成方法 | |
| WO2012088774A1 (zh) | 一种soi型p-ldmos | |
| CN116978928A (zh) | 一种基于有源耗尽机理的功率半导体器件及制造方法 | |
| CN107068736B (zh) | 一种soi横向高压器件 | |
| CN113838911B (zh) | 一种FinFET集成电路基本单元 | |
| CN109509783A (zh) | 半导体装置 | |
| US9391183B2 (en) | Semiconductor device | |
| CN111106178B (zh) | 具有高介电常数钝化层的双通道横向功率mosfet器件 | |
| CN111244180B (zh) | 一种改善动态特性的超结vdmos器件 | |
| WO2022259409A1 (ja) | 炭化珪素半導体装置 | |
| CN216871980U (zh) | 金属-氧化物半导体场效应晶体管结构 | |
| CN111969040B (zh) | 一种超结mosfet | |
| US20230352520A1 (en) | Wide band gap semiconductor device |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |