CN111180397B - 兼容不同脚位的光电耦合器的制备工艺 - Google Patents

兼容不同脚位的光电耦合器的制备工艺 Download PDF

Info

Publication number
CN111180397B
CN111180397B CN202010003964.7A CN202010003964A CN111180397B CN 111180397 B CN111180397 B CN 111180397B CN 202010003964 A CN202010003964 A CN 202010003964A CN 111180397 B CN111180397 B CN 111180397B
Authority
CN
China
Prior art keywords
support
treatment
glue
material box
baking
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202010003964.7A
Other languages
English (en)
Other versions
CN111180397A (zh
Inventor
张广添
何畏
吴质朴
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shenzhen Orient Components Co ltd
Original Assignee
Shenzhen Orient Components Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shenzhen Orient Components Co ltd filed Critical Shenzhen Orient Components Co ltd
Priority to CN202010003964.7A priority Critical patent/CN111180397B/zh
Publication of CN111180397A publication Critical patent/CN111180397A/zh
Application granted granted Critical
Publication of CN111180397B publication Critical patent/CN111180397B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/50—Multistep manufacturing processes of assemblies consisting of devices, each device being of a type provided for in group H01L27/00 or H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H01L25/167—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits comprising optoelectronic devices, e.g. LED, photodiodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Abstract

本发明公开了一种兼容不同脚位的光电耦合器的制备工艺，包括以下步骤：将IR支架和PT支架装入料盒中，对料盒进行固晶处理和烘烤处理；对料盒进行降温处理和焊线处理；对IR支架进行点胶处理和烘烤处理；对IR支架和PT支架进行排片叠合处理和白胶封装处理；控制白胶残胶模具的用于与光电耦合器脚位对应的刀的数量，采用白胶残胶模具清理白胶封装后的白胶残胶；对IR支架和PT支架进行封黑胶处理和烘烤处理；进行去黑胶残胶处理；进行电镀处理和烘烤处理；进行弯脚成型处理得到光电耦合器成品。本发明实施例通过控制去白胶残胶模具里面管脚对应的刀数量，来实现不同脚位光电耦合器的生产，例如4脚、5脚或6脚的光电耦合器，兼容性强，生产成本低。

Description

兼容不同脚位的光电耦合器的制备工艺
技术领域
本发明涉及电子元器件技术领域，特别涉及一种兼容不同脚位的光电耦合器的制备工艺。
背景技术
光电耦合器，是以光为媒介传输电信号的一种“电—光—电”转换器件。它由发光源和受光器两部分组成，其中发光源和受光器组装在同一密闭的壳体内，彼此间用透明绝缘体隔离。发光源的引脚为输入端，受光器的引脚为输出端，在实际生产中，往往会采用红外发光二极管作为发光源，采用光敏芯片作为受光器。不同功能的光电耦合器往往会有不同数量的脚位，例如4脚、5脚或6脚的光电耦合器，一般来说，脚位数量越多，光电耦合器的功能越复杂。在生产光电耦合器的过程中，往往会使用到IR支架和PT支架，其中IR支架是用来放置红外二极管的支架，PT支架是用来放置接收芯片的支架。
对于光电耦合器的生产，不同脚位的光电耦合器往往是分开生产的，而且不同脚位的光电耦合器往往需要匹配不同的支架，因此，不仅兼容性较差，而且每一款支架往往需要几十万的支架开模费用，单独开模的成本比较高。
发明内容
本发明旨在至少解决现有技术中存在的技术问题之一。为此，本发明提出一种兼容不同脚位的光电耦合器的制备工艺，兼容性强，生产成本低。
根据本发明的实施例的兼容不同脚位的光电耦合器的制备工艺，包括以下步骤：
将IR支架和PT支架装入料盒中，对所述料盒进行固晶处理和烘烤处理；
对所述料盒进行降温处理和焊线处理；
对所述IR支架进行点胶处理和烘烤处理；
对所述IR支架和所述PT支架进行排片叠合处理和白胶封装处理；
控制白胶残胶模具的用于与光电耦合器脚位对应的刀片的数量，采用所述白胶残胶模具清理白胶封装后的白胶残胶；
对所述IR支架和所述PT支架进行封黑胶处理和烘烤处理；
进行去黑胶残胶处理；
进行电镀处理和烘烤处理；
进行弯脚成型处理得到光电耦合器成品。
根据本发明实施例的兼容不同脚位的光电耦合器的制备工艺，至少具有如下有益效果：本发明实施例通过控制去白胶残胶模具里面管脚对应的刀片数量，来实现不同脚位光电耦合器的生产，例如4脚、5脚或6脚的光电耦合器。本发明实施例是采用同一款支架，同一的塑封模具来实现4脚、5脚或6脚光电耦合器的生产，不但可以节省了大量孔开具的费用，而且使用同一款支架和模具实现更多样化的功能。
根据本发明的一些实施例，还包括以下步骤：
对所述光电耦合器成品进行测试处理和打标处理。
根据本发明的一些实施例，所述将IR支架和PT支架装入料盒中，对所述料盒进行固晶处理和烘烤处理，包括：
将IR支架和PT支架装入料盒中，将所述料盒放入固晶机，在所述IR支架上固上发光源，在所述PT支架上固上受光器，固晶完毕后，将所述料盒放置到烤箱内，在150℃温度下烘烤2小时。
根据本发明的一些实施例，所述对所述料盒进行降温处理和焊线处理，包括：
对所述料盒进行自然降温，将降温后的所述料盒放置到焊线机进行焊金线处理。
根据本发明的一些实施例，所述对所述IR支架进行点胶处理和烘烤处理，包括：
对所述IR支架进行点硅胶处理，然后将所述IR支架倒置放入烤箱中，在150℃温度下烘烤200分钟。
根据本发明的一些实施例，所述对所述IR支架和所述PT支架进行排片叠合处理和白胶封装处理，包括：
将装有所述IR支架的所述料盒和装有所述PT支架的所述料盒放入排片机的相应位置，将所述IR支架和所述PT支架进行叠合，其中所述IR支架位于所述PT支架的上方，然后将叠合后的排片支架放入压模机内进行封白胶处理。
根据本发明的一些实施例，所述对所述IR支架和所述PT支架进行封黑胶处理和烘烤处理，包括：
将所述IR支架和所述PT支架放入压模机内进行封黑胶处理，然后放置到烤箱内，在150℃温度下烘烤8小时。
根据本发明的一些实施例，所述进行电镀处理和烘烤处理，包括：
对去黑胶残胶处理后形成的光电耦合器初始品进行镀雾锡处理，形成厚度为0.05mm的镀层，然后再放置到烤箱内，在150℃温度下烘烤60分钟。
本发明的附加方面和优点将在下面的描述中部分给出，部分将从下面的描述中变得明显，或通过本发明的实践了解到。
附图说明
本发明的上述和/或附加的方面和优点从结合下面附图对实施例的描述中将变得明显和容易理解，其中：
图1为本申请一个实施例的兼容不同脚位的光电耦合器的制备工艺的流程图；
图2为本申请另一个实施例的兼容不同脚位的光电耦合器的制备工艺的流程图；
图3为本申请另一个实施例的兼容不同脚位的光电耦合器的制备工艺中关于4脚光电耦合器塑封后的结构示意图；
图4为本申请另一个实施例的兼容不同脚位的光电耦合器的制备工艺中关于5脚光电耦合器塑封后的结构示意图；
图5为本申请另一个实施例的兼容不同脚位的光电耦合器的制备工艺中关于6脚光电耦合器塑封后的结构示意图；
图6为一种具有四个脚位的光电耦合器的示意图；
图7为一种具有五个脚位的光电耦合器的示意图；
图8为一种具有六个脚位的光电耦合器的示意图。
具体实施方式
下面详细描述本发明的实施例，所述实施例的示例在附图中示出，其中自始至终相同或类似的标号表示相同或类似的元件或具有相同或类似功能的元件。下面通过参考附图描述的实施例是示例性的，仅用于解释本发明，而不能理解为对本发明的限制。
在本发明的描述中，需要理解的是，涉及到方位描述，例如上、下、前、后、左、右等指示的方位或位置关系为基于附图所示的方位或位置关系，仅是为了便于描述本发明和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本发明的限制。
在本发明的描述中，若干的含义是一个或者多个，多个的含义是两个以上，大于、小于、超过等理解为不包括本数，以上、以下、以内等理解为包括本数。如果有描述到第一、第二只是用于区分技术特征为目的，而不能理解为指示或暗示相对重要性或者隐含指明所指示的技术特征的数量或者隐含指明所指示的技术特征的先后关系。
本发明的描述中，除非另有明确的限定，设置、安装、连接等词语应做广义理解，所属技术领域技术人员可以结合技术方案的具体内容合理确定上述词语在本发明中的具体含义。
参照图1和图3-图5，本申请一个实施例提供了一种兼容不同脚位的光电耦合器的制备工艺，包括以下步骤：
S1：将IR支架和PT支架装入料盒中，对料盒进行固晶处理和烘烤处理；
S2：对料盒进行降温处理和焊线处理；
S3：对IR支架进行点胶处理和烘烤处理；
S4：对IR支架和PT支架进行排片叠合处理和白胶封装处理；
S5：控制白胶残胶模具的用于与光电耦合器脚位对应的刀片的数量，采用白胶残胶模具清理白胶封装后的白胶残胶；
S6：对IR支架和PT支架进行封黑胶处理和烘烤处理；
S7：进行去黑胶残胶处理；
S8：进行电镀处理和烘烤处理；
S9：进行弯脚成型处理得到光电耦合器成品。
根据本申请实施例的兼容不同脚位的光电耦合器的制备工艺，至少具有如下有益效果：本申请实施例通过控制去白胶残胶模具里面管脚对应的刀片数量，来实现不同脚位光电耦合器的生产，例如4脚、5脚或6脚的光电耦合器。本申请实施例是采用同一款支架，同一的塑封模具来实现4脚、5脚或6脚光电耦合器的生产，不但可以节省了大量孔开具的费用，而且使用同一款支架和模具实现更多样化的功能。
需要说明的是，通过控制白胶残胶模具里面管脚对应的刀数量，可以使得支架上同时出现图3-图5中的多种结构，从而能够匹配生产出图6-图8中的各种脚位的光电耦合器。但是，在制备期间，一定要根据固晶时候的产品定位，来控制好去残胶时候的刀片位置，一旦刀片位置调错，可能会导致材料报废，脚位对应不上，因此本申请的制备工艺在去残胶时候需要严格检查刀片的位置是否符合目标产品脚位要求。
参照图2，本申请的另一个实施例提供了一种兼容不同脚位的光电耦合器的制备工艺，还包括以下步骤：
S10：对光电耦合器成品进行测试处理和打标处理。
本申请的另一个实施例提供了一种兼容不同脚位的光电耦合器的制备工艺，将IR支架和PT支架装入料盒中，对料盒进行固晶处理和烘烤处理，包括：
将IR支架和PT支架装入料盒中，将料盒放入固晶机，在IR支架上固上发光源，在PT支架上固上受光器，固晶完毕后，将料盒放置到烤箱内，在150℃温度下烘烤2小时。
在一实施例中，通过固晶和烘烤处理，可以使得发光源精准牢固地固定在IR支架上，同理，也可以使得受光器精准牢固地固定在PT支架上。
本申请的另一个实施例提供了一种兼容不同脚位的光电耦合器的制备工艺，对料盒进行降温处理和焊线处理，包括：
对料盒进行自然降温，将降温后的料盒放置到焊线机进行焊金线处理。
本申请的另一个实施例提供了一种兼容不同脚位的光电耦合器的制备工艺，对IR支架进行点胶处理和烘烤处理，包括：
对IR支架进行点硅胶处理，然后将IR支架倒置放入烤箱中，在150℃温度下烘烤200分钟。
在一实施例中，焊线完后，其中IR支架要进行点硅胶工艺，本工艺中是采用的无色透明的硅胶，需要说明的是，烘烤时候要将点完硅胶的IR支架倒置放入烤箱，作用是保护IR支架，还有是使光线集中发射到受光器光敏三极管，倒置可以使硅胶形成椭圆性透镜，点完硅胶后将其放到专用的烤箱里进行烘烤的作用是用于将硅胶固化。
本申请的另一个实施例提供了一种兼容不同脚位的光电耦合器的制备工艺，对IR支架和PT支架进行排片叠合处理和白胶封装处理，包括：
将装有IR支架的料盒和装有PT支架的料盒放入排片机的相应位置，将IR支架和PT支架进行叠合，其中IR支架位于PT支架的上方，然后将叠合后的排片支架放入压模机内进行封白胶处理。
本申请的另一个实施例提供了一种兼容不同脚位的光电耦合器的制备工艺，对IR支架和PT支架进行封黑胶处理和烘烤处理，包括：
将IR支架和PT支架放入压模机内进行封黑胶处理，然后放置到烤箱内，在150℃温度下烘烤8小时。
在一实施例中，在封黑胶处理后放置到烤箱内的作用是用于使黑胶固化成型。
本申请的另一个实施例提供了一种兼容不同脚位的光电耦合器的制备工艺，进行电镀处理和烘烤处理，包括：
对去黑胶残胶处理后形成的光电耦合器初始品进行镀雾锡处理，形成厚度为0.05mm的镀层，然后再放置到烤箱内，在150℃温度下烘烤60分钟。
在一实施例中，在电镀处理后放置到烤箱内的作用是将水分烘烤干。
上面结合附图对本发明实施例作了详细说明，但是本发明不限于上述实施例，在所述技术领域普通技术人员所具备的知识范围内，还可以在不脱离本发明宗旨的前提下作出各种变化。

Claims (1)

1.一种兼容不同脚位的光电耦合器的制备工艺，其特征在于，包括以下步骤：
将IR支架和PT支架装入料盒中，对所述料盒进行固晶处理和烘烤处理；
对所述料盒进行降温处理和焊线处理；
对所述IR支架进行点胶处理和烘烤处理；
对所述IR支架和所述PT支架进行排片叠合处理和白胶封装处理；
控制白胶残胶模具的用于与光电耦合器脚位对应的刀片的数量，采用所述白胶残胶模具清理白胶封装后的白胶残胶；
对所述IR支架和所述PT支架进行封黑胶处理和烘烤处理；
进行去黑胶残胶处理；
进行电镀处理和烘烤处理；
进行弯脚成型处理得到光电耦合器成品；
其中，还包括以下步骤：对所述光电耦合器成品进行测试处理和打标处理；
其中，所述将IR支架和PT支架装入料盒中，对所述料盒进行固晶处理和烘烤处理，包括：将IR支架和PT支架装入料盒中，将所述料盒放入固晶机，在所述IR支架上固上发光源，在所述PT支架上固上受光器，固晶完毕后，将所述料盒放置到烤箱内，在150℃温度下烘烤2小时；
其中，所述对所述料盒进行降温处理和焊线处理，包括：对所述料盒进行自然降温，将降温后的所述料盒放置到焊线机进行焊金线处理；
其中，所述对所述IR支架进行点胶处理和烘烤处理，包括：对所述IR支架进行点硅胶处理，然后将所述IR支架倒置放入烤箱中，在150℃温度下烘烤200分钟；
其中，所述对所述IR支架和所述PT支架进行排片叠合处理和白胶封装处理，包括：将装有所述IR支架的所述料盒和装有所述PT支架的所述料盒放入排片机的相应位置，将所述IR支架和所述PT支架进行叠合，其中所述IR支架位于所述PT支架的上方，然后将叠合后的排片支架放入压模机内进行封白胶处理；
其中，所述对所述IR支架和所述PT支架进行封黑胶处理和烘烤处理，包括：
将所述IR支架和所述PT支架放入压模机内进行封黑胶处理，然后放置到烤箱内，在150℃温度下烘烤8小时；
其中，所述进行电镀处理和烘烤处理，包括：对去黑胶残胶处理后形成的光电耦合器初始品进行镀雾锡处理，形成厚度为0.05mm的镀层，然后再放置到烤箱内，在150℃温度下烘烤60分钟。
CN202010003964.7A 2020-01-03 2020-01-03 兼容不同脚位的光电耦合器的制备工艺 Active CN111180397B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202010003964.7A CN111180397B (zh) 2020-01-03 2020-01-03 兼容不同脚位的光电耦合器的制备工艺

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202010003964.7A CN111180397B (zh) 2020-01-03 2020-01-03 兼容不同脚位的光电耦合器的制备工艺

Publications (2)

Publication Number Publication Date
CN111180397A CN111180397A (zh) 2020-05-19
CN111180397B true CN111180397B (zh) 2021-11-05

Family

ID=70656120

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202010003964.7A Active CN111180397B (zh) 2020-01-03 2020-01-03 兼容不同脚位的光电耦合器的制备工艺

Country Status (1)

Country Link
CN (1) CN111180397B (zh)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108155247A (zh) * 2017-12-22 2018-06-12 珠海市大鹏电子科技有限公司 一种光电耦合器封装电镀工艺
CN109003957A (zh) * 2018-09-18 2018-12-14 江苏捷捷微电子股份有限公司 Sot-89/223-2l引线框架及两脚结构的制备方法
CN109256368A (zh) * 2018-11-07 2019-01-22 佛山市蓝箭电子股份有限公司 Sot23-x引线框架及其封装方法
CN109712793A (zh) * 2017-10-25 2019-05-03 光宝新加坡有限公司 翻转式磁耦合封装结构及其引线架组件与制造方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109712793A (zh) * 2017-10-25 2019-05-03 光宝新加坡有限公司 翻转式磁耦合封装结构及其引线架组件与制造方法
CN108155247A (zh) * 2017-12-22 2018-06-12 珠海市大鹏电子科技有限公司 一种光电耦合器封装电镀工艺
CN109003957A (zh) * 2018-09-18 2018-12-14 江苏捷捷微电子股份有限公司 Sot-89/223-2l引线框架及两脚结构的制备方法
CN109256368A (zh) * 2018-11-07 2019-01-22 佛山市蓝箭电子股份有限公司 Sot23-x引线框架及其封装方法

Also Published As

Publication number Publication date
CN111180397A (zh) 2020-05-19

Similar Documents

Publication Publication Date Title
JP2994219B2 (ja) 半導体デバイスの製造方法
US8102658B2 (en) Micro-SD to secure digital adaptor card and manufacturing method
JP4676386B2 (ja) 側面発光型ｌｅｄパッケージ及びその製造方法
TW200532821A (en) Method of manufacturing optical semiconductor device, package molding jig, method of manufacturing package molding jig and manufacturing apparatus for package molding jig
CN100468665C (zh) 影像感测晶片封装制程
KR20100055348A (ko) 반도체 장치의 제조방법
CN106449945A (zh) 制作csp芯片的模注方法
US6372551B1 (en) Method of manufacturing an image-sensor integrated circuit package without resin flash on lead frame and with increased wire bondability
JP2004241757A (ja) 光結合半導体装置とその製造方法
CN111180397B (zh) 兼容不同脚位的光电耦合器的制备工艺
CN108417673A (zh) 一种低光衰led灯的封装工艺
CN105405777B (zh) 一种大面积平行堆栈式封装结构和封装方法
TWI649577B (zh) 光學模組及其製造方法
CN102074542B (zh) 一种双扁平短引脚ic芯片封装件及其生产方法
CN203434130U (zh) 封装设备
CN108269795A (zh) 远距离传感器的封装结构及其封装方法
CN102208401A (zh) 发光二极管光条
JP2000353828A (ja) 光電変換素子およびその製造方法
CN101887909A (zh) 一种led模组及其制作方法
CN201663160U (zh) 激光二极管模组
US20210091263A1 (en) Method for producing a semiconductor component, and semiconductor component
CN206401359U (zh) 一种贴片式led灯
CN107068835A (zh) 一种贴片式led灯及其制作方法
CN204424308U (zh) 一种led支架及led灯珠
CN113985528B (zh) 一种光纤导光产品的制作工艺

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant