CN109712793A - 翻转式磁耦合封装结构及其引线架组件与制造方法 - Google Patents

翻转式磁耦合封装结构及其引线架组件与制造方法 Download PDF

Info

Publication number
CN109712793A
CN109712793A CN201711031101.5A CN201711031101A CN109712793A CN 109712793 A CN109712793 A CN 109712793A CN 201711031101 A CN201711031101 A CN 201711031101A CN 109712793 A CN109712793 A CN 109712793A
Authority
CN
China
Prior art keywords
group
lead frame
chip
coil
lead
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201711031101.5A
Other languages
English (en)
Other versions
CN109712793B (zh
Inventor
王又法
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
GUANGBAO SINGAPORE CO Ltd
Lite On Singapore Pte Ltd
Original Assignee
GUANGBAO SINGAPORE CO Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by GUANGBAO SINGAPORE CO Ltd filed Critical GUANGBAO SINGAPORE CO Ltd
Priority to CN201711031101.5A priority Critical patent/CN109712793B/zh
Priority to US16/107,497 priority patent/US10529657B2/en
Publication of CN109712793A publication Critical patent/CN109712793A/zh
Priority to US16/689,234 priority patent/US10748839B2/en
Application granted granted Critical
Publication of CN109712793B publication Critical patent/CN109712793B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49575—Assemblies of semiconductor devices on lead frames
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4821—Flat leads, e.g. lead frames with or without insulating supports
    • H01L21/4842—Mechanical treatment, e.g. punching, cutting, deforming, cold welding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49548—Cross section geometry
    • H01L23/49551—Cross section geometry characterised by bent parts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64—Impedance arrangements
    • H01L23/66—High-frequency adaptations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/58—Structural electrical arrangements for semiconductor devices not otherwise provided for
    • H01L2223/64—Impedance arrangements
    • H01L2223/66—High-frequency adaptations
    • H01L2223/6661—High-frequency adaptations for passive devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48257—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a die pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49171—Fan-out arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Geometry (AREA)
  • Manufacturing & Machinery (AREA)
  • Coils Or Transformers For Communication (AREA)
  • Manufacturing Cores, Coils, And Magnets (AREA)

Abstract

本发明公开的翻转式磁耦合封装结构的制造方法包括提供具有架体及连接于架体的第一及第二组引线架的引线架结构，第一组引线架包括第一芯片承载部、第一线圈部、多个第一引脚部及第一浮动引脚，第二组引线架包括第二芯片承载部、第二线圈部、多个第二引脚部及第二浮动引脚；将第一及第二芯片分别设置在第一与第二芯片承载部上且分别电性连接于第一与第二引脚部；及相对于架体翻转第一组引线架并将第一组引线架移至第二组引线架的上或下方，以在第一与第二组引线架间产生电性隔离，第一与第二线圈部相互对准而产生磁耦合。

Description

翻转式磁耦合封装结构及其引线架组件与制造方法
技术领域
本发明涉及一种引线架组件、包括引线架组件的磁耦合封装结构及其制造方法，特别是涉及一种使用单一引线架所制造的翻转式引线架组件、包括引线架组件的磁耦合封装结构及其制造方法。
背景技术
一般而言，在电子装置中会具有用以在传输器(transmitter)以及接收器(receiver)之间传递信号的传输方式。举例而言，已知电隔离功能的信号传输方式有：光电耦合式、电容耦合式、诱导耦合(inductive coupling)或是磁耦合(magnetic coupling)。
在现有技术中，磁耦合隔离技术(magnetic coupling isolation technology)除了可以用于光耦合器(optocoupler)以及光晶体管(optotransistor)应用的场合外，也被用于常见的电子元件中以赋予电子元件电隔离功能，以将隔离器与功能半导体器件集成于一个半导体元件中，例如磁耦合隔离(magnetic coupling)的能源管理半导体元件(powermanagement IC)、磁耦合隔离的控制器区域网络发射接收器(Magnetic coupling CAN bustranceiver)等之中。
使用磁耦合技术的半导体隔离件，其通常包括在高频下运行的驱动电路、一对尺寸在微米(μm)及毫米(mm)之间的微线圈(coils)，以及高频接收器。其中一组线圈(第一线圈)连接于驱动电路的输出端，另一组线圈(第二线圈)则连接于接收器的输入端。两组线圈彼此电性绝缘(galvanic isolated)，因此其等之间不具有电连接。在运行时，来自驱动电路的高频信号通过第一线圈，在第一线圈和第二线圈之间产生高频磁场，高频信号通过磁耦合传输至第二线圈。第二线圈将所接收到的磁信号转换为高频电压并输入接收电路。
然而，为了达到两组线圈之间有效的耦合效果，需要精确设计两组线圈在横向的设置相对位置以及在垂直方向的间距，以使两组线圈在横向相互对准。同时，还必须将两组线圈的间距被控制在设计范围里。如此一来，可以调节分别设置有两组线圈的两个引线架组件的隔离距离，进而调节两组线圈彼此电性绝缘(galvanic isolation)的效果。在现有技术中，仍然缺乏制作程序简单且可以轻易调整两组线圈之间耦合量的制造方法与引线架组件。换句话说，引线架组件以及包含引线架组件的封装结构的制造方法仍具有改善的空间。
发明内容
本发明所要解决的技术问题在于，针对现有技术的不足提供一种翻转式引线架组件、包括翻转式引线架组件的磁耦合封装结构及其制造方法。本发明所提供的制造方法是通过单一个引线架结构和引线架折迭的方法，以及其中特定的设计来形成引线架组件(「双引线架组件」)，且可以通过调整引线架结构中特定区段的尺寸来调整包括双引线架组件的磁耦合封装结构的耦合效果。本发明所提供的磁耦合封装结构可以用于隔离半导体元件，例如隔离器(isolator)。
为了解决上述的技术问题，本发明所采用的其中一技术方案是提供一种翻转式磁耦合封装结构的制造方法，其包括：提供一引线架结构，所述引线架结构具有一架体、一连接于所述架体的第一组引线架以及一连接于所述架体的第二组引线架，其中，所述第一组引线架包括一第一芯片承载部、至少一第一线圈部、多个第一引脚部以及多个第一浮动引脚，且所述第二组引线架包括一第二芯片承载部、至少一第二线圈部、多个第二引脚部以及多个第二浮动引脚；将至少一第一芯片以及至少一第二芯片分别设置在所述第一芯片承载部与所述第二芯片承载部上且分别电性连接于所述第一引脚部与所述第二引脚部；以及相对于所述架体翻转所述第一组引线架，并将所述第一组引线架移至所述第二组引线架的上方或者下方，以在所述第一组引线架与所述第二组引线架之间产生一高度差并使所述第一组引线架与所述第二组引线架彼此电性隔离；所述第一线圈部与所述第二线圈部相互对准而产生磁耦合。
为了解决上述的技术问题，本发明所采用的另外一技术方案是，提供一种引线架组件，其包括一第一组引线架以及一第二组引线架，所述第一组引线架包括一用于承载至少一第一芯片的第一芯片承载部、一第一线圈部、多个第一引脚部以及多个第一浮动引脚，所述第二组引线架包括一用于承载至少一第二芯片的第二芯片承载部、一第二线圈部、多个第二引脚部以及多个第二浮动引脚。所述第一组引线架设置于所述第二组引线架的上方或者下方，以使得所述第一线圈部与所述第二线圈部相互对准。
为了解决上述的技术问题，本发明所采用的另外再一技术方案是，提供一种翻转式磁耦合封装结构，其包括一第一组引线架、一第二组引线架、一第一芯片、一第二芯片以及一绝缘封装体。所述第一组引线架包括一第一芯片承载部、一第一线圈部、多个第一引脚部以及多个第一浮动引脚。所述第二组引线架包括一第二芯片承载部、一第二线圈部、多个第二引脚部以及多个第二浮动引脚。第一芯片设置于所述第一芯片承载部，且所述第二芯片设置于所述第二芯片承载部。所述绝缘封装体封装所述第一芯片与所述第二芯片并连接所述第一组引线架与所述第二组引线架，其中，每一个所述第一引脚部的一部分裸露在所述绝缘封装体外，且每一个所述第二引脚部的一部分裸露在所述绝缘封装体外。所述第一组引线架设置于所述第二组引线架的上方或者下方，以使得所述第一线圈部与所述第二线圈部相互对准而产生磁耦合；其中，所述第一组引线架与所述第二组引线架彼此电性隔离。
本发明的其中一有益效果在于，本发明所提供的翻转式磁耦合封装结构及其引线架组件与制造方法，其能通过“所述第一组引线架设置于所述第二组引线架的上方或者下方，以使得所述第一线圈部与所述第二线圈部相互对准以产生磁耦合”或者“相对于所述架体翻转所述第一组引线架，并将所述第一组引线架移至所述第二组引线架的上方或者下方”的技术方案，以提升第一线圈部与第二线圈部彼此对齐的精准度，并控制第一线圈部与第二线圈部相互匹配后所产生的磁耦合效果。
为使能更进一步了解本发明的特征及技术内容，请参阅以下有关本发明的详细说明与附图，然而所提供的附图仅用于提供参考与说明，并非用来对本发明加以限制。
附图说明
图1为本发明其中一实施例所使用的引线架结构的俯视示意图；
图2为本发明另一实施例所使用的引线架结构的俯视示意图；
图3为本发明其中一实施例的翻转式磁耦合封装结构的制造方法的流程图；
图4为本发明另一实施例的翻转式磁耦合封装结构的制造方法的流程图；
图5为图1中沿V-V剖面线所得的局部剖面视图；
图6为本发明其中一实施例的翻转式磁耦合封装结构的制造方法的其中一步骤的示意图；
图7为本发明其中一实施例的翻转式磁耦合封装结构的制造方法的另一步骤的示意图；
图8为本发明其中一实施例的翻转式磁耦合封装结构的制造方法的再一步骤的示意图；
图9为本发明其中一实施例所提供的翻转式磁耦合封装结构的示意图；
图10为本发明另一实施例所提供的翻转式磁耦合封装结构的示意图；以及
图11本发明再一实施例所提供的翻转式磁耦合封装结构的示意图。
附图标记说明：
磁耦合封装结构 P
引线架结构 1
架体 10
第一组引线架 11
第一芯片承载部 111
第一线圈部 112
第一引脚部 113
第一浮动引脚 114
第二组引线架 12
第二芯片承载部 121
第二线圈部 122
第二引脚部 123
第二浮动引脚 124
第一芯片 21
第一连接线 211
第二芯片 22
第二连接线 221
封装体 3
切割线 A
翻转轴 B
高度差 d
弯折部 S
旋转方向 R
具体实施方式
以下是通过特定的具体实施例来说明本发明所公开有关“翻转式磁耦合封装结构及其引线架组件与制造方法”的实施方式，本领域技术人员可由本说明书所公开的内容了解本发明的优点与效果。本发明可通过其他不同的具体实施例加以施行或应用，本说明书中的各项细节也可基于不同观点与应用，在不悖离本发明的构思下进行各种修饰与变更。另外，本发明的附图仅为简单示意说明，并非依实际尺寸的描绘，事先声明。以下的实施方式将进一步详细说明本发明的相关技术内容，但所公开的内容并非用以限制本发明的保护范围。
请参阅图1及图2。图1及图2为本发明不同实施例所使用的引线架结构的俯视示意图。本发明所提供的翻转式磁耦合封装结构的制造方法可以利用单一引线架结构1来形成。换句话说，通过例如如图1以及图2所示的引线架结构1，可以在简单的制造步骤下形成引线架组件以及翻转式磁耦合封装结构，同时确保引线架组件以及翻转式磁耦合封装结构中一对线圈彼此的对齐精准性及电性绝缘特性。
如图1以及图2所示，本发明所使用的引线架结构1包括架体10以及连接于架体10的第一组引线架11以及第二组引线架12。第一组引线架11包括第一芯片承载部111、第一线圈部112、多个第一引脚部113以及多个第一浮动引脚114。第二组引线架包括第二芯片承载部121、第二线圈部122、多个第二引脚部123以及多个第二浮动引脚124。架体10、第一组引线架11以及第二组引线架12可以由导电材料，例如金属所制成。架体10、第一组引线架11以及第二组引线架12的材料可为相同或不相同。
第一线圈部112以及第二线圈部122可以由引线架结构1的条型金属所构成的金属框或是金属环所形成。第一线圈部112以及第二线圈部122可以是单圈线圈或是多圈线圈。第一线圈部112与第二线圈部122分别连接于第一浮动引脚114与第二浮动引脚124。第一浮动引脚114是用以支撑第一线圈部112，第二浮动引脚124是用以支撑第二线圈部122。另外，在本发明中，第一线圈部112以及第二线圈部122的数量不在此限制。举例而言，在第一组引线架11中可以包括对称地分布在其中的两个第一线圈部112，且在第二组引线架12中可以包括对称地分布在其中的两个第二线圈部122。具体来说，两个第一线圈部112可以分布在第一芯片承载部111的两相反侧，而两个第二线圈部122可以分布在第二芯片承载部121的两相反侧，从而形成两个电信通道。
须注意的是，除了引线架结构1之外，图1以及图2同时示出的设置在第一芯片承载部111上的第一芯片21以及设置在第二芯片承载部121上的第二芯片22，以及用以分别对第一芯片21以及第二芯片22提供电性连接的多条第一连接线211以及多条第二连接线221。另外，图1与图2的差异在于，第一组引线架11中的第一芯片承载部111及第一线圈部112，以及第二组引线架12中的第二芯片承载部121及第二线圈部122的设置位置不同。
请先参阅图1，在本发明的其中一实施例中，第一组引线架11中的第一芯片承载部111是被第一线圈部112包围，且第一芯片承载部111以及第一线圈部112都通过第一浮动引脚114与架体10连接。相似地，第二组引线架12中的第二芯片承载部121是被第二线圈部122包围，且第二芯片承载部121以及第二线圈部122都通过第二浮动引脚124与架体10连接。
如图2所示，在本发明的另一实施例中，第一组引线架11中的第一芯片承载部111与第一线圈部112是彼此分离并相邻设置，且第二组引线架12中的第二芯片承载部121与第二线圈部122是彼此分离而相邻设置。在本发明中，第一芯片承载部111与第一线圈部112之间以及第二芯片设置部121与第二线圈部122之间的相对位置关系可以依据产品的需求加以调整，在本发明中并不加以限制。
换句话说，只要能使得引线架组件或是磁耦合封装结构中的第一线圈部112以及第二线圈部122相互匹配以通过电磁耦合传递信号，第一芯片承载部111与第一线圈部112之间以及第二芯片设置部121与第二线圈部122之间的相对位置关系在本发明中并不加以限制。然而，如图1所示的第一芯片承载部111、第一线圈部112、第二芯片承载部121以及第二线圈部122的设置方式可以在使用最大线圈面积之下有效节省所形成的引线架组件或是磁耦合封装结构的整体体积并提升耦合效果。因此，优选地，第一线圈部112围绕第一芯片承载部111，且第二线圈部122围绕第二芯片承载部121。
除此之外，在本发明其他实施利中，第一线圈部112以及第二线圈部122还可以利用由芯片承载部的至少一部分所支撑，藉此降低产品的整体尺寸。
请同样参阅图1以及图2。第一组引线架11以及第二组引线架12还设置有多个第一连接线211以及多个第二连接线221。通过多条第一连接线211以及多条第二连接线221(例如，图1所示的其中两条第一连接线211以及其中两条第二连接线221)，第一芯片承载部111与第一线圈部112彼此电性连接而形成回路，且第二芯片承载部121与第二线圈部122彼此电性连接而形成封闭电路，且第一芯片承载部111与第二芯片承载部121也可以通过另外的多条第一连接线211以及多条第二连接线221(例如，图1所示的另外四条第一连接线211以及另外四条第二连接线221)分别与第一引脚部113以及第二引脚部123电性连接而形成封闭电路。
在本发明中，多个第一引脚部113以及多个第二引脚部123的数量以及形状可以依据产品需求加以设计以及调整，在本发明中并不加以限制。另外，有关多条第一连接线211以及多条第二连接线221的连接方式以及具体型态，在本发明中同样不加以限制，且可以由该项发明技术领域中技术人员依据其专业知识加以理解及设计。
接下来，请参阅图3以及图4。图3以及图4分别为本发明不同实施例的磁耦合封装结构的制造方法的流程图。如图3所示，磁耦合封装结构的制造方法包括：提供引线架结构，引线架结构具有架体、连接于架体的第一组引线架以及连接于架体的第二组引线架，其中，第一组引线架包括第一芯片承载部、第一线圈部以及多个第一引脚部，且第二组引线架包括第二芯片承载部、第二线圈部以及多个第二引脚部(步骤S100)；将至少一第一芯片以及至少一第二芯片分别设置在第一芯片承载部与第二芯片承载部上且分别电性连接于第一引脚部与第二引脚部(步骤S102)；以及相对于架体翻转第一组引线架，并将第一组引线架移至第二组引线架的上方或者下方，以使得第一线圈部与第二线圈部相互匹配(步骤S104)，以产生磁耦合。
相较于图3所示的磁耦合封装结构的制造方法，图4所示的磁耦合封装结构的制造方法进一步包含步骤S103、S105以及S106。具体来说，图4所示的制造方法包括下列步骤：提供引线架结构，引线架结构具有架体、连接于架体的第一组引线架以及连接于架体的第二组引线架，其中，第一组引线架包括第一芯片承载部、第一线圈部以及多个第一引脚部，且第二组引线架包括第二芯片承载部、第二线圈部以及多个第二引脚部(步骤S100)；将至少一第一芯片以及至少一第二芯片分别设置在第一芯片承载部与第二芯片承载部上且分别电性连接于第一引脚部与第二引脚部(步骤S102)；在第一组引线架中形成至少一弯折部(步骤S103)；相对于架体翻转第一组引线架，并将第一组引线架移至第二组引线架的上方或者下方，以使得第一线圈部与第二线圈部相互匹配(步骤S104)；形成一绝缘封装体以封装所述第一芯片与所述第二芯片并连接所述第一组引线架与所述第二组引线架(步骤S105)；以及移除架体(步骤S106)。
值得一提的是，本发明所提供的磁耦合封装结构的制造方法中，步骤S102以及步骤S103不是必须依照上述顺序进行。换句话说，在相对于架体翻转第一组引线架，即步骤S104之前，可以是先完成第一芯片21以及第二芯片22的设置再形成弯折部，或是先形成弯折部，再将第一芯片21以及第二芯片22分别设置在第一芯片承载部111以及第二芯片承载部121上。在以下说明中，是以先进行步骤S102再进行步骤S103的情况进行说明。
请同时配合图1以及图5至8。图5为图1中沿V-V剖面线所得的局部剖面视图；图6为磁耦合封装结构的制造方法的步骤S103的示意图，图7为步骤S104的示意图，而图8为步骤S105的示意图。
首先，在步骤S100中，提供引线架结构1。引线架结构1可以是图1或是图2所示的引线架结构1，其具有架体10、第一组引线架11以及第二组引线架12。如图5所示，引线架结构1的第一组引线架11与第二组引线架12彼此相邻且具有相似的结构。第一组引线架11包括第一芯片承载部111、第一线圈部112以及第一引脚部113，而第二组引线架12包括第二芯片承载部121、第二线圈部122以及第二引脚部123。另外，第一组引线架11与第二组引线架12还分别包括多个第一浮动引脚114与多个第二浮动引脚124。
接着，在步骤102中，将第一芯片21以及第二芯片22分别设置在第一芯片承载部111与第二芯片承载部121上，以分别电性连接于第一引脚部113与第二引脚部123。第一芯片21以及第二芯片22各自的数量在本发明中并不加以限制。在如图1以及图2所示的实施例中，引线架结构1的第一组引线架11以及第二组引线架12分别包括一个第一芯片21以及一个第二芯片22。举例而言，第一芯片21与第二芯片22都是集成电路芯片(IC)。
举例而言，第一芯片21包括线圈驱动电路单元，第二芯片22包括接收电路单元。一高频信号通过线圈驱动电路单元与第一线圈部112的电性连接以传输至第一线圈部112，且第二线圈部122通过接收电路单元与第二线圈部122的电性连接以接收一高频电压。或是，在另一个实施例中，第一芯片21可以包括接收电路单元，而第二芯片22包括线圈驱动电路单元。
因此，由线圈驱动电路单元所输入的输入信号可以通过第一线圈部112与第二线圈部122在横向方向上相互对准所产生的有效磁耦合而传输到输出端(接收电路单元)。具体来说，第一组引线架11的第一线圈部112通过其中一部分的第一连接线211与第一芯片21一起形成一个第一封闭电路。对第一封闭电路通入电流可以产生高频交流磁场。高频交流磁场通过第一线圈部112与第二线圈部122的磁耦合，而在第二组引线架12的第二线圈部122、其中一部分的第二连接线221以及第二芯片22形成的第二封闭电路中产生高频交流电流。据此，可以将电信号从第一芯片21(例如发射器)传输到与第一芯片21电隔离的第二芯片22(例如接收器)。
步骤S102中第一芯片21以及第二芯片22的设置方式在本发明中并不加以限制。另外，在步骤S102中，可以在设置第一芯片21以及第二芯片22的同时设置多条第一连接线211以及多条第二连接线221。举例而言，第一连接线211以及第二连接线221可以以打线方式连接于第一芯片21、第二芯片22、第一芯片承载部111、第二芯片承载部121、第一线圈部112、第二线圈部122、第一引脚部113以及第二引脚部123之间。
接下来，请参图6。在步骤S103中，在第一组引线架11中形成至少一弯折部S。事实上，在本发明中，弯折部S可以形成于第一组引线架11中或是形成于第二组引线架12中。换句话说，本发明所提供的制造方法可以包括形成至少一弯折部在第一组引线架11与第二组引线架12两者之中的至少一个上。在图6所示的实施例中，弯折部S是形成于第一引脚部113与第一线圈部112之间以及第一引脚部113与第一芯片承载部111之间。举例而言，弯折部S可以通过弯折第一浮动引脚114而形成。形成弯折部S可以避免在后续步骤中，第一线圈部112与第二线圈部122彼此接触，也可以避免设置在第一芯片承载部111上的第一芯片21与设置在第二芯片承载部121上的第二芯片22彼此接触。
承上所述，只要可以达到上述避免第一组引线架11与第二组引线架12在产品中不相互接触的目的，即，确保第一组引线架11与第二组引线架12彼此电性绝缘，弯折部S的具体尺寸以及弯折的方向也可以被调整。具体来说，弯折部S的详细参数可以依据制造方法的流程，以及目标产品的磁耦合及电压绝缘特性而加以设计。举例而言，可以依据后续步骤S104中对第一组引线架11的翻转方向来决定弯折部S的弯折方向。
如图6所示，在此实施例中，是在第一组引线架11中形成弯折部S。请配合图1所示，在形成弯折部S之前，可沿第一组引线架11中所标示切割线A处截断，使得接近第一组引线架11与第二组引线架12的交界处的多个第一引脚部113以及多个第一浮动引脚114向下弯折。换句话说，就图1的图面来看，位于两条切割线A的连线的右侧的多个第一引脚部113以及多个第一浮动引脚114可以(向进入图面的方向)被弯折，使得位于两条切割线A的连线的左侧的第一芯片承载部121以及第一线圈部122向下(即，向进入图面的方向)位移至另一平面。
如上所述，用以承载第一芯片21的第一芯片承载部111以及第一线圈部112相对于第二组引线架12是向下降低至另一个平面。换句话说，通过弯折部S的设置，第一芯片承载部111以及第一线圈部112被向下位移，使得第一组引线架11的一部分与第二组引线架12之间具有高度差d，使得第一线圈部112与第二线圈部122之间相距等同于高度差d的距离。
如前所述，高度差d可以依据目标产品的磁耦合及电压绝缘特性加以设计。换句话说，调整高度差d的大小可以调整两组引线架之间的隔离电压，以及两个线圈部之间的磁耦合强度。在本发明中，高度差d优选为介于100至500微米之间。换句话说，在目标产品(引线架组件或磁耦合封装结构)中，第一线圈部112与第二线圈部122之间的距离优选为介于100至500微米之间。将高度差d控制于介于100至500微米之间可以在确保第一线圈部112与第二线圈部122之间的隔离电压和磁耦合效率之外，有效减少目标产品的体积。
接下来，请参阅图7。于步骤S104中，相对于架体1翻转第一组引线架11，并将第一组引线架11移至第二组引线架12的上方或者下方，以使得第一线圈部112与第二线圈部122相互匹配并产生磁耦合。具体来说，请参阅图1所示，第一组引线架11是沿着翻转轴B，朝向旋转方向R而相对于架体1被翻转180度，使得第一组引线架11移至第二组引线架12的上方。在进行步骤S104时，架体1保持在原先的位置。
值得一提的是，假使在形成弯折部S的步骤S103中，弯折部S是通过将第一组引线架11的第一引脚部113向下弯折而形成，在步骤S104中，第一组引线架11会被翻转至第二组引线架12上方，方可避免第一芯片21与第二芯片22相互接触或是第一线圈部112与第二线圈部122相互接触。相对地，假使在步骤S103中，弯折部S是通过将第一组引线架11的第一引脚部113向上弯折而形成，在步骤S104中，第一组引线架11会被翻转至第二组引线架12下方。换句话说，形成弯折部S的步骤与翻转第一组引线架11的步骤必须相互配合。
通过步骤S104，第一组引线架11的第一线圈部112与第二组引线架12的第二线圈部122之间具有由弯折部S所形成的高度差d。如前所述，通过控制d的数值，可以调整后续形成的引线架组件或磁耦合封装结构的耦合以及电压绝缘效果。除此之外，翻转第一组引线架11的步骤可以一次进行，即，在同一步骤中翻转180度，或是分次进行，即分别在多个步骤中进行不同角度的翻转。
在图5至图8所显示的实施例中，完成步骤S104后，如图8所示，第一线圈部112会设置在第二线圈部122的正上方且与第二线圈部122相互平行。另外，第一线圈部112与第二线圈部122会彼此对齐(aligned)，进而确保第一线圈部112与第二线圈部122之间的耦合效果。除此之外，第一线圈部112与第二线圈部122之间具有一个不导电的间隔(间隔距离为高度差d)。
在使第一线圈部112与第二线圈部122相互匹配后，可以进一步进行步骤S105，即，形成绝缘封装体3以封装(molding)第一芯片21与第二芯片22并连接第一组引线架11与所述第二组引线架12。请参阅图9所示，封装体3包覆第一组引线架11的第一芯片承载部111、第一线圈部112、第二组引线架12的第二芯片承载部121、第二线圈部122以及分别设置在第一芯片承载部111以及第二芯片承载部121上的第一芯片21以及第二芯片22。封装体3的一部分填充(设置)于第一组引线架11与第二组引线架12之间，以将第一线圈部112与第二线圈部122彼此绝缘。
另外，每一个第一引脚部113的一部分裸露在绝缘封装体3外，且每一个第二引脚部123的一部分裸露在绝缘封装体3外。第一浮动引脚114的一部分裸露在绝缘封装体3外，且第二浮动引脚124的一部分裸露在绝缘封装体3外。由封装体3裸露的第一引脚部113的一部分以及第二引脚部123的一部分可以与其他电子元件进行电性连接。举例而言，第一引脚部113的一部分以及第二引脚部123的一部分可以提供磁耦合封装结构所需的隔离电压。
请再次参阅图4，在步骤S105之后，本发明实施例所提供的磁耦合封装结构的制造方法还进一步包括移除架体10。具体来说，架体10在制作过程中可以用于支撑第一组引线架11以及第二组引线架12。在通过封装体3连接第一组引线架11与所述第二组引线架12后，架体10可以被裁切(deflash,trim and form)及移除。将架体10移除的方式在本发明中不加以限制。在移除架体10的同时，在切除裸露在绝缘的封装体3外的第一浮动引脚114与第二浮动引脚124时。值得注意的是，在本发明中，第一浮动引脚114与第二浮动引脚124的切除方向相反，并且是由半导体元件封装之内向外切除，以增加隔离距离，从而保证隔离电压。
值得注意的是，在本发明中，于步骤S104之后与步骤S105之前，还可以包括在第一组引线架11与第二组引线架12之间设置聚酰亚胺薄膜，以提高隔离电压。换句话说，聚酰亚胺薄膜可以增强第一组引线架11与第二组引线架12之间的电隔离效果。另外，通过设置聚酰亚胺薄膜，第一线圈部112与第二线圈部122之间的高度差(即间隔的距离)可以被有效减少至介于100至200微米之间。如此一来，可以在确保隔离电压之下同时增加磁耦合效率。
接下来，请参阅图10及图11。图10及图11为本发明另外两个实施例所提供的磁耦合封装结构的示意图。相较于图9所示的实施例，图10及图11所示的实施例的磁耦合封装结构P在弯折部的数量以及第一芯片21与第二芯片22设置的位置上有所不同。具体来说，如图10所示，除了第一组引线架11的第一引脚部113形成有弯折部S之外，第二组引线架12的第二引脚部123也形成有弯折部S。换句话说，第一线圈部112与第二线圈部122之间的距离可以通过在第一引脚部113、第一浮动引脚114、第二引脚部123以及第二浮动引脚124中都形成弯折部S来加以调整。
相较于图9以及图10，图11所示的实施例中，第一芯片21以及第二芯片22的设置方式有所不同。具体而言，在图11中，第一芯片21与第二芯片22是分别设置在彼此背对的两个芯片承载部上。换句话说，相较于图10的磁耦合封装结构P中设置有第一芯片21与第二芯片22的两个表面是彼此相对，图11中的第一芯片21与第二芯片22是彼此背对。如此一来，可以减少高度差d而增加磁耦合效率。事实上，针对第一芯片21与第二芯片22的设置方式，在本发明中并不加以限制。
本发明另外提供一种引线架组件，以及一种磁耦合封装结构。本发明所提供的引线架组件以及磁耦合封装结构P可以通过上述磁耦合封装结构的制造方法来形成。因此，有关引线架组件以及磁耦合封装结构P的结构以及制造方法在此不再次叙述。
[实施例的有益效果]
本发明的有益效果在于，本发明技术方案所提供的引线架组件、包括引线架组件的磁耦合封装结构P及其制造方法，其能通过“所述第一组引线架11设置于所述第二组引线架12的上方或者下方，以使得所述第一线圈部112与所述第二线圈部122相互匹配以产生磁耦合”或者“相对于所述架体10翻转所述第一组引线架11，并将所述第一组引线架11移至所述第二组引线架12的上方或者下方”的技术方案，以提升第一线圈部112与第二线圈部122彼此对齐的精准度，并控制第一线圈部112与第二线圈部122相互匹配后所产生的磁耦合效果。
具体来说，本发明所提供的磁耦合封装结构P可以适用于半导体封装元件，例如，微型变压器中，且可以通过简单的制造方法配合尺寸设计达到使位于单一个引线架结构1的不同区域(第一组引线架11以及第二组引线架12)中的线圈部自动化对齐的效果。除此之外，通过封装体3的设置，第一线圈部112以及第二线圈部122彼此相互高度绝缘。本发明所提供的磁耦合封装结构P可以具有5kV以上的绝缘电压。
除此之外，在本发明中，第一线圈部112以及第二线圈部122相互横向对准而产生有效的磁耦合，使得信号可以由输入端(例如反射器)通过线圈耦合而传输到输出端(例如接收器)并输出。除此之外，第一线圈部112以及第二线圈部122的垂直距离可以通过对引线架结构1的设计而控制。举例而言，调整第一线圈部112所在的第一组引线架11与第二线圈部122所在的第二组引线架12的隔离距离，可以调整两个线圈彼此电性绝缘的效果。
以上所公开的内容仅为本发明的优选可行实施例，并非因此局限本发明的权利要求，所以凡是运用本发明说明书及附图内容所做的等效技术变化，均包含于本发明的权利要求内。

Claims (10)

1.一种翻转式磁耦合封装结构的制造方法，其特征在于，所述翻转式磁耦合封装结构的制造方法包括：
提供一引线架结构，所述引线架结构具有一架体、一连接于所述架体的第一组引线架以及一连接于所述架体的第二组引线架，其中，所述第一组引线架包括一第一芯片承载部、至少一第一线圈部、多个第一引脚部以及多个第一浮动引脚，且所述第二组引线架包括一第二芯片承载部、至少一第二线圈部、多个第二引脚部以及多个第二浮动引脚；
将至少一第一芯片以及至少一第二芯片分别设置在所述第一芯片承载部与所述第二芯片承载部上且分别电性连接于所述第一引脚部与所述第二引脚部；以及
相对于所述架体翻转所述第一组引线架，并将所述第一组引线架移至所述第二组引线架的上方或者下方，以在所述第一组引线架与所述第二组引线架之间产生一高度差并使所述第一组引线架与所述第二组引线架彼此电性隔离；所述第一线圈部与所述第二线圈部相互对准而产生磁耦合。
2.根据权利要求1所述的翻转式磁耦合封装结构的制造方法，其特征在于，在相对于所述架体翻转所述第一组引线架之前，还进一步包括：形成至少一弯折部在所述第一组引线架与所述第二组引线架两者之中的至少一个上。
3.根据权利要求1所述的翻转式磁耦合封装结构的制造方法，其特征在于，在相对于所述架体翻转所述第一组引线架之后，还进一步包括：
形成一绝缘封装体，以封装所述第一芯片与所述第二芯片并连接所述第一组引线架与所述第二组引线架，其中，所述第一浮动引脚的一部分裸露在所述绝缘封装体外且所述第二浮动引脚的一部分裸露在所述绝缘封装体外；以及
移除裸露在所述绝缘封装体外的一部分所述第一浮动引脚以及裸露在所述绝缘封装体的一部分所述第二浮动引脚；
其中，每一个所述第一引脚部的一部分裸露在所述绝缘封装体外，且每一个所述第二引脚部的一部分裸露在所述绝缘封装体外，所述第一引脚部的所述部分以及所述第二引脚部的所述部分用以分别提供一隔离电压至所述第一组引线架以及所述第二组引线架；
其中，所述第一浮动引脚被裸露在外的部分与所述第二浮动引脚被裸露在外的部分是沿相反方向被移除；
其中，所述绝缘封装体的一部分设置于所述第一组引线架与所述第二组引线架之间。
4.根据权利要求3所述的翻转式磁耦合封装结构的制造方法，其特征在于，在形成所述绝缘封装体的步骤之前，还进一步包括：在所述第一组引线架与所述第二组引线架之间设置一聚酰亚胺薄膜以提高所述隔离电压。
5.一种引线架组件，其特征在于，所述引线架组件包括：
一第一组引线架，所述第一组引线架包括一用于承载至少一第一芯片的第一芯片承载部、一第一线圈部、多个第一引脚部以及多个第一浮动引脚；以及
一第二组引线架，所述第二组引线架包括一用于承载至少一第二芯片的第二芯片承载部、一第二线圈部、多个第二引脚部以及多个第二浮动引脚；
其中，所述第一组引线架设置于所述第二组引线架的上方或者下方，以使得所述第一线圈部与所述第二线圈部相互对准。
6.根据权利要求5所述的引线架组件，其特征在于，所述第一线圈部与所述第二线圈部之间具有介于100至500微米之间的一高度差。
7.一种翻转式磁耦合封装结构，其特征在于，所述翻转式磁耦合封装结构包括：
一第一组引线架，所述第一组引线架包括一第一芯片承载部、一第一线圈部、多个第一引脚部以及多个第一浮动引脚；
一第二组引线架，所述第二组引线架包括一第二芯片承载部、一第二线圈部、多个第二引脚部以及多个第二浮动引脚；
一第一芯片，所述第一芯片设置在所述第一芯片承载部；
一第二芯片，所述第二芯片设置在所述第二芯片承载部；以及
一绝缘封装体，所述绝缘封装体封装所述第一芯片与所述第二芯片并连接所述第一组引线架与所述第二组引线架，其中，每一个所述第一引脚部的一部分裸露在所述绝缘封装体外，且每一个所述第二引脚部的一部分裸露在所述绝缘封装体外；
其中，所述第一组引线架设置于所述第二组引线架的上方或者下方，以使得所述第一线圈部与所述第二线圈部相互对准而产生磁耦合；
其中，所述第一组引线架与所述第二组引线架彼此电性隔离。
8.根据权利要求7所述的翻转式磁耦合封装结构，其特征在于，所述第一芯片包括一线圈驱动电路单元，所述第二芯片包括一接收电路单元，所述第一芯片通过一第一连接线而与所述第一线圈部形成一第一封闭电路，所述第二芯片通过一第二连接线而与所述第二线圈部形成一第二封闭电路。
9.根据权利要求7所述的翻转式磁耦合封装结构，其特征在于，一高频信号通过所述线圈驱动电路单元与所述第一线圈部的电性连接以传输至所述第一线圈部，且所述第二线圈部通过所述接收电路单元与所述第二线圈部的电性连接以接收一高频电压。
10.根据权利要求7所述的翻转式磁耦合封装结构，其特征在于，所述第一芯片与所述第二芯片彼此背对。
CN201711031101.5A 2017-10-25 2017-10-25 翻转式磁耦合封装结构及其引线架组件与制造方法 Active CN109712793B (zh)

Priority Applications (3)

Application Number Priority Date Filing Date Title
CN201711031101.5A CN109712793B (zh) 2017-10-25 2017-10-25 翻转式磁耦合封装结构及其引线架组件与制造方法
US16/107,497 US10529657B2 (en) 2017-10-25 2018-08-21 Package structure of folding magnetic coupling isolator and leadframe component and manufacturing method thereof
US16/689,234 US10748839B2 (en) 2017-10-25 2019-11-20 Package structure of a folding magnetic coupling isolator, leadframe component, and leadframe structure

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201711031101.5A CN109712793B (zh) 2017-10-25 2017-10-25 翻转式磁耦合封装结构及其引线架组件与制造方法

Publications (2)

Publication Number Publication Date
CN109712793A true CN109712793A (zh) 2019-05-03
CN109712793B CN109712793B (zh) 2020-10-30

Family

ID=66170134

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201711031101.5A Active CN109712793B (zh) 2017-10-25 2017-10-25 翻转式磁耦合封装结构及其引线架组件与制造方法

Country Status (2)

Country Link
US (2) US10529657B2 (zh)
CN (1) CN109712793B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111180397A (zh) * 2020-01-03 2020-05-19 深圳市奥伦德元器件有限公司 兼容不同脚位的光电耦合器的制备工艺

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11600498B2 (en) * 2019-12-31 2023-03-07 Texas Instruments Incorporated Semiconductor package with flip chip solder joint capsules

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000242753A (ja) * 1999-02-19 2000-09-08 Toshiba Chem Corp 非接触データキャリア
US20020153599A1 (en) * 2001-04-19 2002-10-24 Walton Advanced Electronics Ltd Multi-chip package
US20070257342A1 (en) * 2006-05-05 2007-11-08 Everlight Electronics Co., Ltd. Method of manufacturing photo couplers
CN101681901A (zh) * 2007-05-11 2010-03-24 英特赛尔美国股份有限公司 射频耦合的数字隔离器
JP2010123898A (ja) * 2008-11-21 2010-06-03 Toyota Motor Corp 半導体装置
CN105762141A (zh) * 2015-01-05 2016-07-13 瑞萨电子株式会社 制造半导体装置的方法

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011134990A (ja) * 2009-12-25 2011-07-07 Renesas Electronics Corp 半導体装置およびその製造方法
CN110010509B (zh) * 2018-01-05 2023-10-20 光宝新加坡有限公司 双引线架磁耦合封装结构及其制造方法

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000242753A (ja) * 1999-02-19 2000-09-08 Toshiba Chem Corp 非接触データキャリア
US20020153599A1 (en) * 2001-04-19 2002-10-24 Walton Advanced Electronics Ltd Multi-chip package
US20070257342A1 (en) * 2006-05-05 2007-11-08 Everlight Electronics Co., Ltd. Method of manufacturing photo couplers
CN101681901A (zh) * 2007-05-11 2010-03-24 英特赛尔美国股份有限公司 射频耦合的数字隔离器
JP2010123898A (ja) * 2008-11-21 2010-06-03 Toyota Motor Corp 半導体装置
CN105762141A (zh) * 2015-01-05 2016-07-13 瑞萨电子株式会社 制造半导体装置的方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111180397A (zh) * 2020-01-03 2020-05-19 深圳市奥伦德元器件有限公司 兼容不同脚位的光电耦合器的制备工艺
CN111180397B (zh) * 2020-01-03 2021-11-05 深圳市奥伦德元器件有限公司 兼容不同脚位的光电耦合器的制备工艺

Also Published As

Publication number Publication date
US20190122971A1 (en) 2019-04-25
US20200091049A1 (en) 2020-03-19
CN109712793B (zh) 2020-10-30
US10748839B2 (en) 2020-08-18
US10529657B2 (en) 2020-01-07

Similar Documents

Publication Publication Date Title
CN110010509B (zh) 双引线架磁耦合封装结构及其制造方法
CN103972198B (zh) 半导体装置及半导体装置的制造方法
US6395983B1 (en) Electronic packaging device and method
CN104253102A (zh) 半导体器件和用于制造其的方法
CN106449610B (zh) 半导体器件及其制造方法
CN108022899A (zh) 具有引线部件的电源模块及其制造方法
JP2019195110A (ja) 単一リードフレーム積層ダイガルバニック絶縁体
CN109712793A (zh) 翻转式磁耦合封装结构及其引线架组件与制造方法
CN103681575A (zh) 无线多芯片模块以及用于制备集成电路以供倒装芯片组装在多芯片模块中的方法
JP2022517550A (ja) 懸架された磁気サブアセンブリを有するパッケージ化された電子デバイス
US9177939B2 (en) Leadless surface mount assembly package and method of manufacturing the same
CN110098156A (zh) 用于电容耦合隔离器的电容耦合封装结构
CN105280580A (zh) 引线封装体和电子部件的三维堆叠
CN107068626A (zh) 半导体器件
CN105374788A (zh) 堆叠式倒装芯片封装结构及其制造方法
TWI644603B (zh) 翻轉式磁耦合封裝結構及其引線架組件與製造方法
CN102867614A (zh) 具有预成型壳体的晶片电感器及其制造方法
CN107910313A (zh) 一种新型半导体封装结构及其封装方法及电子产品
CN104135139B (zh) 一种电源供应模块
CN103367351B (zh) 基于硅基的led模组多层叠加结构及制作方法
JP3198392B2 (ja) 巻線チップインダクタ及びその製造方法
CN104332275B (zh) 片式电感器及制造该片式电感器的方法
CN102867615A (zh) 低构形高功率电感器
TW201931479A (zh) 用於磁耦合隔離器的雙引線架磁耦合封裝結構及其製造方法
JP2003234234A (ja) トランス及びインダクタ並びにそれらの製造方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
CB02 Change of applicant information
CB02 Change of applicant information

Address after: Shin ha ha Shin min

Applicant after: Guangbao Technologies Singapore Private Ltd.

Address before: Shin ha ha Shin min

Applicant before: LITE-ON SINGAPORE Pte. Ltd.

GR01 Patent grant
GR01 Patent grant