CN111161772A - 内存信号相位差校正电路与方法 - Google Patents

内存信号相位差校正电路与方法 Download PDF

Info

Publication number
CN111161772A
CN111161772A CN201910936178.XA CN201910936178A CN111161772A CN 111161772 A CN111161772 A CN 111161772A CN 201910936178 A CN201910936178 A CN 201910936178A CN 111161772 A CN111161772 A CN 111161772A
Authority
CN
China
Prior art keywords
phase difference
signal
circuit
phase
data
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201910936178.XA
Other languages
English (en)
Other versions
CN111161772B (zh
Inventor
余俊锜
蔡福钦
林士涵
张志伟
周格至
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Realtek Semiconductor Corp
Original Assignee
Realtek Semiconductor Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Realtek Semiconductor Corp filed Critical Realtek Semiconductor Corp
Publication of CN111161772A publication Critical patent/CN111161772A/zh
Application granted granted Critical
Publication of CN111161772B publication Critical patent/CN111161772B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/22—Read-write [R-W] timing or clocking circuits; Read-write [R-W] control signal generators or management 
    • G11C7/222—Clock generating, synchronizing or distributing circuits within memory device
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
    • G06F3/0604—Improving or facilitating administration, e.g. storage management
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0655—Vertical data movement, i.e. input-output transfer; data movement between one or more hosts and one or more storage devices
    • G06F3/0659—Command handling arrangements, e.g. command buffers, queues, command scheduling
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0668—Interfaces specially adapted for storage systems adopting a particular infrastructure
    • G06F3/0671—In-line storage system
    • G06F3/0673—Single storage device
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/02—Detection or location of defective auxiliary circuits, e.g. defective refresh counters
    • G11C29/023—Detection or location of defective auxiliary circuits, e.g. defective refresh counters in clock generator or timing circuitry
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/02—Detection or location of defective auxiliary circuits, e.g. defective refresh counters
    • G11C29/028—Detection or location of defective auxiliary circuits, e.g. defective refresh counters with adaption or trimming of parameters
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2207/00—Indexing scheme relating to arrangements for writing information into, or reading information out from, a digital store
    • G11C2207/22—Control and timing of internal memory operations
    • G11C2207/2254—Calibration

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Human Computer Interaction (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Dram (AREA)

Abstract

本公开涉及内存信号相位差校正电路与方法。一种内存信号相位差校正电路包含：多相位频率产生器提供多个频率，以使DDR SDRAM物理层电路据以产生数据输入/输出信号与数据选通信号用于访问储存电路；校正控制电路依据相位差调整范围输出相位控制信号以调整目标信号的相位，并输出校正控制信号；访问控制电路依据该校正控制信号令代表默认数据的储存数据从该储存电路被读出；比较电路比较该默认数据与该储存数据以输出比较结果，该校正控制电路再依据该比较结果决定是否缩小该相位差调整范围；以及相位控制器依据该相位控制信号输出频率控制信号，以设定该多个频率的目标频率的相位，该DDR SDRAM物理层电路依据该目标频率产生该目标信号。

Description

内存信号相位差校正电路与方法
技术领域
本发明是关于校正电路与方法，尤其是关于内存信号相位差校正电路与方法。
背景技术
在某些双倍数据率同步动态随机存取内存(DDR SDRAM)物理层电路的设计架构中，数据输入/输出信号(DQ)与数据选通信号(DQS)的相位差是固定为90度，然而这样的相位差关系虽符合某些内存规范(例如：第四代双倍数据率同步动态随机存取内存(DDR4)规范，以及低功耗第三代双倍数据率同步动态随机存取内存(LPDDR3)规范)，但无法符合低功耗第四代双倍数据率同步动态随机存取内存(LPDDR4)规范。为了符合LPDDR4规范，DDRSDRAM物理层电路的设计须被修改。
依据LPDDR4规范，DQ与DQS之间的相位差应介于200皮秒(ps)至800皮秒之间，由温度变化所引起的最大相位差变化应不大于0.6ps/℃，且由电压变化所引起的最大相位差变化应不大于33ps/50mv。
发明内容
本发明的一目的在于提供一内存信号相位差校正电路与一内存信号相位差校正方法，该内存信号相位差校正电路与方法符合低功耗第四代双倍数据率同步动态随机存取内存(LPDDR4)规范。
本发明的内存信号相位差校正电路的一实施例包含于一双倍数据率同步动态随机存取内存(DDR SDRAM)物理层电路，该实施例于一校正模式下校正一数据输入/输出信号(data input/output)与一数据选通信号(data strobe)之间的一相位差，并包含一多相位频率产生器、一校正控制电路、一访问控制电路、一比较电路以及一相位控制器。该多相位频率产生器用来提供多个频率给该DDR SDRAM物理层电路，以使该DDR SDRAM物理层电路能够依据该多个频率产生该数据输入/输出信号与该数据选通信号，其中该数据输入/输出信号与该数据选通信号用来访问一储存电路。该校正控制电路用来依据一相位差调整范围输出一相位控制信号以调整一目标信号的相位，并输出一校正控制信号，其中该目标信号是该数据输入/输出信号与该数据选通信号的其中之一。该访问控制电路用来依据该校正控制信号，令默认数据被写入该储存电路以及令代表该默认数据的储存数据从该储存电路被读出。该比较电路用来比较该默认数据与该储存数据以输出一比较结果至该校正控制电路，当该比较结果指出该储存数据不同于该默认数据时，该校正控制电路依据该比较结果缩小该相位差调整范围，以及再次输出该相位控制信号与该校正控制信号。该相位控制器用来依据该相位控制信号输出一频率控制信号，以设定该多个频率之一目标频率的相位，其中该目标频率是供给该DDR SDRAM物理层电路产生该目标信号。
本发明的内存信号相位差校正方法的一实施例用来于一校正模式下校正一第一信号与一第二信号(例如：一数据输入/输出信号与一数据选通信号)之间的一相位差，该实施例包含下列步骤：提供多个频率给一双倍数据率同步动态随机存取内存(DDR SDRAM)物理层电路，以使该DDR SDRAM物理层电路能够依据该多个频率产生该第一信号与该第二信号，其中该第一信号与该第二信号用来访问一储存电路；依据一相位差调整范围输出一相位控制信号以调整一目标信号的相位，并输出一校正控制信号，其中该目标信号是该第一信号与该第二信号的其中之一；依据该校正控制信号，令默认数据被写入该储存电路以及令代表该默认数据的储存数据从该储存电路被读出；比较该默认数据与该储存数据以输出一比较结果，从而于该比较结果指出该储存数据不同于该默认数据时，依据该比较结果缩小该相位差调整范围，并再次输出该相位控制信号与该校正控制信号；以及依据该相位控制信号输出一频率控制信号，以设定该多个频率的一目标频率的相位，其中该目标频率是供给该DDR SDRAM物理层电路产生该目标信号。
本发明的内存信号相位差校正方法的另一实施例用来于一校正模式下校正一第一信号与一第二信号(例如：一数据输入/输出信号与一数据选通信号)之间的一相位差，该第一信号与该第二信号用来访问一储存电路，该实施例包含下列步骤：依据一相位差调整范围输出一相位控制信号以调整该相位差，并输出一校正控制信号；依据该校正控制信号，令代表默认数据的储存数据从该储存电路被读出；比较该默认数据与该储存数据以输出一比较结果，从而于该比较结果指出该储存数据不同于该默认数据时，依据该比较结果缩小该相位差调整范围，以及再次输出该相位控制信号与该校正控制信号；以及依据该相位控制信号输出一频率控制信号，从而借由该频率控制信号设定一目标频率的相位，其中该目标频率是用来产生该第一信号与该第二信号的其中之一。
有关本发明的特征、实作与功效，兹配合图式作优选实施例详细说明如下。
附图说明
图1示出本发明的内存信号相位差校正电路的一实施例；
图2示出本发明的内存信号相位差校正方法的一实施例；以及
图3示出本发明的内存信号相位差校正方法的另一实施例。
具体实施方式
本公开包含内存信号相位差校正电路与内存信号相位差校正方法，该内存信号相位差校正电路与方法适用于一双倍数据率同步动态随机存取内存(DDR SDRAM)物理层电路，能够校正一数据输入/输出信号(之后简称为DQ)与一数据选通信号(之后简称为DQS)之间的相位差，其中DQ与DQS定义于一DDR标准规范中，是用来访问一储存电路。借由本发明，DQ与DQS之间的相位差能够符合该DDR标准规范像是LPDDR4规范、DDR4规范、或LPDDR3规范。本发明的背景知识可见于申请人的美国专利(US 9,570,130B2)的内容中。
图1示出本发明的内存信号相位差校正电路的一实施例。图1之内存信号相位差校正电路100包含于一DDR SDRAM物理层电路(未示出于图)中，是用来于一校正模式下校正DQ与DQS之间的相位差。内存信号相位差校正电路100包含一多相位频率产生器110、一校正控制电路120、一访问控制电路130、一比较电路140、以及一相位控制器150。图1示出的储存电路10可整合于本发明的内存信号相位差校正电路中，或独立于本发明的内存信号相位差校正电路外。
请参阅图1。多相位频率产生器110(例如：具有一或多个相位插补器的锁相回路)用来提供多个频率(未示出于图)给该DDR SDRAM物理层电路，使得该DDR SDRAM物理层电路能够依据该些频率产生DQ与DQS，其中DQ与DQS用来访问储存电路10，且DDR SDRAM物理层电路依据该些频率产生DQ与DQS的技术可为已知或自行开发的技术(例如：US 9,570,130B2)。另外，多相位频率产生器110用来依据相位控制器150的控制来调整该多个频率的至少其中之一的相位；举例而言，多相位频率产生器110包含一相位插补器用来输出一频率，多相位频率产生器110能依据相位控制器150的控制来调整该相位插补器的相位插补设定，以调整该频率的相位。再者，多相位频率产生器110或可用来提供频率给校正电路100的其它电路以供其据以运作。由于多相位频率产生器110可为已知或自行开发的电路，其细节在此省略。
请参阅图1。校正控制电路120用来依据一相位差调整范围中的一相位差(例如：后述的最小相位差与最大相位差的其中之一)，输出一相位控制信号SPH，从而调整一目标信号的相位；校正控制电路120另用来输出一校正控制信号SCAL。上述目标信号为DQ或DQS；一旦该目标信号的相位被调整了，DQ与DQS之间的相位差就会改变，从而校正控制电路120可借由该校正控制信号SCAL来启动一数据访问操作，以在这样的DQ与DQS之间的相位差下，估量数据访问的正确性。上述相位差调整范围的一范例不窄于200皮秒至800皮秒之间的范围。
请参阅图1。访问控制电路130用来依据该校正控制信号SCAL产生一命令信号SCMD，以使默认数据被写入储存电路10，以及使代表该默认数据的储存数据从储存电路10被读出。访问控制电路130的一实施例为一多用途命令(multi-purpose command,MPC)电路，其运作符合LPDDR4规范；于本例中，前述校正模式是于储存电路10的内存数据恢复(memoryrefresh)的执行期间内生效，或于耦接至储存电路10的一主机(未示出于图)执行一开机作业的期间内生效，其中该校正模式的生效意味着访问控制电路130进入该校正模式，而内存数据恢复属本领域的公知技术；值得注意的是，若校正电路100需要更多时间来完成一校正回合，该校正模式可于储存电路10之内存数据恢复的多个回合的执行期间内多次生效，从而校正电路100可于该多个回合的执行期间内逐步地完成调整DQ与DQS之间的相位差。访问控制电路130的另一实施例是一读/写控制电路符合另一DDR规范(例如：DDR4或LPDDR3规范)；于本例中，该校正模式可于耦接至储存电路10的一主机执行一开机作业的期间内生效。由于上述多用途命令电路与读/写控制电路的每一个可为已知或自行开发的电路，其细节在此省略。
请参阅图1。比较电路140用来比较该默认数据与该储存数据，以输出一比较结果SCOMP给校正控制电路120。当该比较结果SCOMP指出该储存数据异于该默认数据时，目前的DQ与DQS之间的相位差很可能不适用于储存电路10之数据访问操作，因此，校正控制电路120会依据该比较结果SCOMP缩小前述相位差调整范围，并依据缩小后的该相位差调整范围输出该校正控制信号SPH以及输出该校正控制信号SCAL用于下一校正回合。另一方面，当该比较结果SCOMP指出该储存数据同于该默认数据时，DQ与DQS之间的相位差应是合用的，因此，校正控制电路120保持该相位差调整范围不变；接下来，校正控制电路120便可停止校正直到一触发事件(例如：一主机开机作业或一默认倒数计时)被满足，或者校正控制电路120可直接开始下一校正回合，以依据该相位差调整范围内的另一相位差来调整前述目标信号(亦即：DQ或DQS)的相位。此外，当校正控制电路120决定停止校正，校正控制电路120可选择性地借由输出该相位控制信号SPH，令DQ与DQS之间的相位差等于该相位差调整范围的一中间值，或令该相位差与该中间值之间的差异小于一阈值；该阈值例如为0皮秒至20皮秒之间的值，然而本发明的实施不以此为限。
请参阅图1。相位控制器150用来依据该相位控制信号SPH输出一频率控制信号SCLK，从而依据该频率控制信号SCLK来设定前述多个频率的一目标频率的相位，其中该目标频率是供给该DDR SDRAM物理层电路产生该目标信号(亦即：DQ或DQS)。
于图1的实施例的一实作范例中，该相位差调整范围是由一最小相位差与一最大相位差来界定，该最小相位差与该最大相位差的每一个用来设定DQ与DQS之间的相位差。详言之，校正控制电路120依据该相位差调整范围输出该相位控制信号SPH以调整该目标信号(亦即：DQ或DQS)的相位，从而让DQ与DQS之间的相位差成为一第一相位差(亦即：该最小相位差与该最大相位差的其中之一)，接着访问控制电路130在该第一相位差下，令前述默认数据被写入以及前述储存数据被读出，之后比较电路140便可依据该默认数据与该储存数据的异同来输出一第一次结果作为该比较结果SCOMP；接下来，校正控制电路120再调整该目标信号的相位，以让DQ与DQS之间的相位差成为一第二相位差(亦即：该最小相位差与该最大相位差的其中另一)，接着访问控制电路130在该第二相位差下，令该默认数据被写入以及该储存数据被读出，之后比较电路140便可依据该默认数据与该储存数据的异同来输出一第二次比较结果作为该比较结果SCOMP；然后，当该第一次结果与该第二次结果的至少一结果指出该储存数据异于该默认数据时，校正控制电路120依据该至少一结果缩小该相位差调整范围。更明确地说，当该第一次结果指出该储存数据不同于该默认数据但该第二次结果指出该储存数据同于该默认数据时，校正控制电路120调整该第一相位差以缩小该相位差调整范围(例如：该相位差调整范围从180至820皮秒被调整为200至820皮秒)；当该第二次结果指出该储存数据不同于该默认数据但该第一次结果指出该储存数据同于该默认数据时，校正控制电路120调整该第二相位差以缩小该相位差调整范围(例如：该相位差调整范围从180至820皮秒被调整为180至800皮秒)；当该第一次结果与该第二次结果均指出该储存数据不同于该默认数据时，校正控制电路120调整该第一相位差并调整该第二相位差以缩小该相位差调整范围(例如：该相位差调整范围从180至820皮秒被调整为200至800皮秒)；以及当该第一次结果与该第二次结果均指出该储存数据同于该默认数据时，校正控制电路120完成校正该相位差。
值得注意的是，图1的实施例也可用来调整DQ与DQS以外的两个内存信号的相位差，以使该相位差符合一DDR标准规范或其它实施需求。若上述应用需要对图1的实施例进行修改，本领域普通技术人员能够依据本公开了解如何修改图1的实施例来达成上述应用。
图2示出本发明的内存信号相位差校正方法的一实施例。图2的实施例包含下列步骤：
步骤S210：提供多个频率给一DDR SDRAM物理层电路，以使该DDR SDRAM物理层电路能够依据该多个频率产生一第一信号(例如：DQ)与一第二信号(例如：DQS)，其中该第一信号与该第二信号用来访问一储存电路。本步骤可由图1的多相位频率产生器110或其均等电路来执行。
步骤S220：依据一相位差调整范围输出一相位控制信号以调整一目标信号的相位，并输出一校正控制信号，其中该目标信号是该第一信号与该第二信号的其中之一。本步骤可由图1的校正控制电路120、相位控制器150、以及多相位频率产生器110的协同运作或能够实现该协同运作的电路来执行。
步骤S230：依据该校正控制信号，令默认数据被写入该储存电路以及令代表该默认数据的储存数据从该储存电路被读出。本步骤可由图1的访问控制电路130或其均等电路来执行。
步骤S240：比较该默认数据与该储存数据以输出一比较结果，从而于该比较结果指出该储存数据不同于该默认数据时，依据该比较结果缩小该相位差调整范围，以及再次输出该相位控制信号与该校正控制信号。本步骤可由图1的比较电路140与校正控制电路120的协同运作或能够执行该协同运作的电路来执行。
步骤S250：依据该相位控制信号输出一频率控制信号，以设定该多个频率之一目标频率的相位，其中该目标频率是供给该DDR SDRAM物理层电路产生该目标信号。本步骤可由图1的相位控制器150与多相位频率产生器110的协同运作或能够执行该协同运作的电路来执行。
图3示出本发明的内存信号相位差校正方法的另一实施例。图3的实施例包含下列步骤：
步骤S310：依据一相位差调整范围输出一相位控制信号以调整一第一信号(例如：DQ)与一第二信号(例如：DQS)之间的相位差，并输出一校正控制信号。本步骤可由图1的校正控制电路120、相位控制器150、以及多相位频率产生器110的协同运作或能够实现该协同运作的电路来执行。
步骤S320：依据该校正控制信号，令代表默认数据的储存数据从该储存电路被读出。本步骤可由图1的访问控制电路130或其均等电路来执行。
步骤S330：比较该默认数据与该储存数据以输出一比较结果，从而于该比较结果指出该储存数据不同于该默认数据时，依据该比较结果缩小该相位差调整范围，以及再次输出该相位控制信号与该校正控制信号。本步骤可由图1的比较电路140与校正控制电路120的协同运作或能够执行该协同运作的电路来执行。
步骤S340：依据该相位控制信号设定一目标频率的相位，其中该目标频率是用来产生该第一信号与该第二信号的其中之一。本步骤可由图1的相位控制器150与多相位频率产生器110的协同运作或能够执行该协同运作的电路来执行。
值得注意的是，在步骤的执行为可行的情形下，图2或图3的步骤的执行顺序无一定限制。
由于本领域普通技术人员可依据图1的实施例的公开来了解图2与图3的实施例的细节与变化，亦即图1的实施例的一部或全部技术特征可合理地应用于图2与图3的实施例中，重复及冗余的说明在此省略。另外，在实施为可能的前提下，本技术领域普通技术人员可选择性地实施前述任一实施例中部分或全部技术特征，或选择性地实施前述多个实施例中部分或全部技术特征的组合，借此增加本发明实施时的弹性。
综上所述，本发明的内存信号相位差校正电路与方法能够使两个内存信号(例如：DQ与DQS)之间的相位差符合LPDDR4的规范或其它实施需求。
虽然本发明的实施例如上所述，然而该些实施例并非用来限定本发明，本技术领域普通技术人员可依据本发明的明示或隐含之内容对本发明的技术特征施以变化，凡此种种变化均可能属于本发明所寻求的专利保护范围，换言之，本发明的专利保护范围须视本说明书的申请专利范围所界定者为准。
【符号说明】
100 内存信号相位差校正电路
110 多相位频率产生器
120 校正控制电路
130 访问控制电路
140 比较电路
150 相位控制器
10 储存电路
SPH 相位控制信号
SCAL 校正控制信号
SCMD 命令信号
SCOMP 比较结果
SCLK 频率控制信号
S210～S250 步骤
S310～S340 步骤。

Claims (10)

1.一种内存信号相位差校正电路，该内存信号相位差校正电路包含于一双倍数据率同步动态随机存取内存物理层电路中，用来于一校正模式下校正一数据输入/输出信号与一数据选通信号之间的一相位差，该内存信号相位差校正电路包含：
一多相位频率产生器，用来提供多个频率给该DDR SDRAM物理层电路，以使该DDRSDRAM物理层电路能够依据该多个频率产生该数据输入/输出信号与该数据选通信号，其中该数据输入/输出信号与该数据选通信号用来访问一储存电路；
一校正控制电路，用来依据一相位差调整范围输出一相位控制信号以调整一目标信号的相位，并用来输出一校正控制信号，其中该目标信号是该数据输入/输出信号与该数据选通信号的其中之一；
一访问控制电路，用来依据该校正控制信号，令默认数据被写入该储存电路以及令代表该默认数据的储存数据从该储存电路被读出；
一比较电路，用来比较该默认数据与该储存数据以输出一比较结果至该校正控制电路，其中于该比较结果指出该储存数据不同于该默认数据时，该校正控制电路依据该比较结果缩小该相位差调整范围，并再次输出该相位控制信号与该校正控制信号；以及
一相位控制器，用来依据该相位控制信号输出一频率控制信号，以借由该频率控制信号设定该多个频率之一目标频率的相位，其中该目标频率是供给该DDR SDRAM物理层电路产生该目标信号。
2.根据权利要求1所述的内存信号相位差校正电路，其中该访问控制电路是一多用途命令电路符合低功耗第四代双倍数据率同步动态随机存取内存的规范。
3.根据权利要求1所述的内存信号相位差校正电路，其中该校正模式于该储存电路的内存数据恢复的执行期间内生效，或于耦接至该储存电路的一主机执行一开机作业的期间内生效。
4.根据权利要求1所述的内存信号相位差校正电路，其中该相位差调整范围是由一最小相位差与一最大相位差来界定，该最小相位差与该最大相位差的每一个用来设定该数据输入/输出信号与该数据选通信号之间的该相位差。
5.根据权利要求4所述的内存信号相位差校正电路，其中该校正控制电路调整该目标信号的相位以使该相位差为一第一相位差，从而使该比较电路输出一第一次结果作为该比较结果；该校正控制电路另调整该目标信号的相位以使该相位差为一第二相位差，从而使得该比较电路输出一第二次结果作为该比较结果；当该第一次结果与该第二次结果的至少一结果指出该储存数据不同于该默认数据时，该校正控制电路依据该至少一结果缩小该相位差调整范围；该第一相位差为该最小相位差与该最大相位差的其中之一，该第二相位差为该最小相位差与该最大相位差的其中另一。
6.根据权利要求5所述的内存信号相位差校正电路，其中当该第一次结果指出该储存数据不同于该默认数据且该第二次结果指出该储存数据同于该默认数据时，该校正控制电路改变该第一相位差以缩小该相位差调整范围；当该第二次结果指出该储存数据不同于该默认数据且该第一次结果指出该储存数据同于该默认数据时，该校正控制电路改变该第二相位差以缩小该相位差调整范围；当该第一次结果与该第二次结果均指出该储存数据不同于该默认数据时，该校正控制电路改变该第一相位差以缩小该相位差调整范围，并改变该第二相位差以进一步缩小该相位差调整范围；当该第一次结果与该第二次结果均指出该储存数据同于该默认数据时，该校正控制电路完成校正该相位差。
7.根据权利要求1所述的内存信号相位差校正电路，其中当该比较结果指出该储存数据同于该默认数据以及该校正控制电路完成校正该相位差时，该校正控制电路令该相位差等于该相位差调整范围的一中间值，或令该相位差与该中间值之间的差异小于一阈值。
8.一种内存信号相位差校正方法，用来于一校正模式下校正一第一信号与一第二信号之间的一相位差，该内存信号相位差校正方法包含：
提供多个频率给一双倍数据率同步动态随机存取内存物理层电路，以使该DDR SDRAM物理层电路能够依据该多个频率产生该第一信号与该第二信号，其中该第一频率与该第二频率是用来访问一储存电路；
依据一相位差调整范围输出一相位控制信号以调整一目标信号的相位，以及输出一校正控制信号，其中该目标信号是该第一信号与该第二信号的其中之一；
依据该校正控制信号，令默认数据被写入该储存电路以及令代表该默认数据的储存数据从该储存电路被读出；
比较该默认数据与该储存数据以输出一比较结果，从而于该比较结果指出该储存数据不同于该默认数据时，依据该比较结果缩小该相位差调整范围，以及再次输出该相位控制信号与该校正控制信号；以及
依据该相位控制信号输出一频率控制信号，以借由该频率控制信号设定该多个频率的一目标频率的相位，其中该目标频率是供给该DDR SDRAM物理层电路产生该目标信号。
9.根据权利要求8所述的内存信号相位差校正方法，其中该相位差调整范围是由一最小相位差与一最大相位差来界定，该最小相位差与该最大相位差的每一个用来设定该第一信号与该第二信号之间的该相位差。
10.一种内存信号相位差校正方法，用来校正一第一信号与一第二信号之间的一相位差，该第一信号与该第二信号用来访问一储存电路，该内存信号相位差校正方法包含：
依据一相位差调整范围输出一相位控制信号以调整该相位差，并输出一校正控制信号；
依据该校正控制信号，令代表默认数据的储存数据从该储存电路被读出；
比较该默认数据与该储存数据以输出一比较结果，从而于该比较结果指出该储存数据不同于该默认数据时，依据该比较结果缩小该相位差调整范围，以及再次输出该相位控制信号与该校正控制信号；以及
依据该相位控制信号设定一目标频率的相位，其中该目标频率是用来产生该第一信号与该第二信号的其中之一。
CN201910936178.XA 2018-11-07 2019-09-29 内存信号相位差校正电路与方法 Active CN111161772B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US16/183,348 2018-11-07
US16/183,348 US10522204B1 (en) 2018-11-07 2018-11-07 Memory signal phase difference calibration circuit and method

Publications (2)

Publication Number Publication Date
CN111161772A true CN111161772A (zh) 2020-05-15
CN111161772B CN111161772B (zh) 2021-08-20

Family

ID=69057748

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201910936178.XA Active CN111161772B (zh) 2018-11-07 2019-09-29 内存信号相位差校正电路与方法

Country Status (3)

Country Link
US (1) US10522204B1 (zh)
CN (1) CN111161772B (zh)
TW (1) TWI703575B (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111858195A (zh) * 2020-06-10 2020-10-30 瑞芯微电子股份有限公司 Dram接口读校验的接口参数适配方法及存储介质
CN115862707A (zh) * 2022-11-25 2023-03-28 湖南兴芯微电子科技有限公司 一种psram相位校准方法及控制器
WO2023123796A1 (zh) * 2021-12-29 2023-07-06 深圳市紫光同创电子有限公司 双向数据选通采样信号dqs相位的调整方法及装置

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20220023911A (ko) * 2020-08-21 2022-03-03 삼성전자주식회사 반도체 장치 및 메모리 시스템
KR20220145009A (ko) 2021-04-21 2022-10-28 삼성전자주식회사 반도체 메모리 장치 및 이를 포함하는 반도체 메모리 장치
CN113838494B (zh) * 2021-08-10 2023-02-28 至誉科技（武汉）有限公司 Dram dll时序温度自适应校准方法及系统
CN115035716B (zh) * 2022-05-31 2024-04-12 上海商汤智能科技有限公司 控制信号相位差确定方法及装置、电子设备和存储介质

Citations (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1681268A (zh) * 2004-04-07 2005-10-12 络达科技股份有限公司 相位校正装置及其方法
CN101847434A (zh) * 2009-03-25 2010-09-29 中兴通讯股份有限公司 Ddr接口中的fpga设备的读、写操作方法及设备
US8223584B1 (en) * 2009-04-29 2012-07-17 Altera Corporation Apparatus for memory interface configuration
US8804397B2 (en) * 2011-03-03 2014-08-12 Rambus Inc. Integrated circuit having a clock deskew circuit that includes an injection-locked oscillator
US8843778B2 (en) * 2008-06-06 2014-09-23 Uniquify, Incorporated Dynamically calibrated DDR memory controller
CN104281544A (zh) * 2013-07-05 2015-01-14 晨星半导体股份有限公司 存储器控制器及其信号产生方法
US20150146495A1 (en) * 2013-11-28 2015-05-28 Micron Technology, Inc. Semiconductor device including a clock adjustment circuit
US20150192949A1 (en) * 2014-01-07 2015-07-09 Omnivision Technologies, Inc. Digital Calibration-Based Skew Cancellation for Long-Reach MIPI D-PHY Serial Links
CN104851445A (zh) * 2014-02-18 2015-08-19 爱思开海力士有限公司 半导体器件
US20170126243A1 (en) * 2015-10-30 2017-05-04 Realtek Semiconductor Corp. Successive approximation register (sar) analog-to-digital converting circuit and method thereof
US9805784B2 (en) * 2008-06-06 2017-10-31 Uniquify, Inc. Multiple gating modes and half-frequency dynamic calibration for DDR memory controllers
CN108231111A (zh) * 2016-12-21 2018-06-29 爱思开海力士有限公司 半导体器件
US20180308532A1 (en) * 2017-04-21 2018-10-25 SK Hynix Inc. Memory system

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6961862B2 (en) * 2004-03-17 2005-11-01 Rambus, Inc. Drift tracking feedback for communication channels
US7948812B2 (en) * 2006-11-20 2011-05-24 Rambus Inc. Memory systems and methods for dynamically phase adjusting a write strobe and data to account for receive-clock drift
US8793525B2 (en) * 2007-10-22 2014-07-29 Rambus Inc. Low-power source-synchronous signaling
TWI566256B (zh) 2015-05-06 2017-01-11 瑞昱半導體股份有限公司 記憶體系統及其記憶體實體介面電路
US10447466B2 (en) * 2018-01-18 2019-10-15 Mediatek Inc. Transceiver and clock generation module

Patent Citations (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1681268A (zh) * 2004-04-07 2005-10-12 络达科技股份有限公司 相位校正装置及其方法
US9805784B2 (en) * 2008-06-06 2017-10-31 Uniquify, Inc. Multiple gating modes and half-frequency dynamic calibration for DDR memory controllers
US8843778B2 (en) * 2008-06-06 2014-09-23 Uniquify, Incorporated Dynamically calibrated DDR memory controller
US20180033477A1 (en) * 2008-06-06 2018-02-01 Uniquify, Inc. Method for calibrating capturing read data in a read data path for a ddr memory interface circuit
CN101847434A (zh) * 2009-03-25 2010-09-29 中兴通讯股份有限公司 Ddr接口中的fpga设备的读、写操作方法及设备
US8223584B1 (en) * 2009-04-29 2012-07-17 Altera Corporation Apparatus for memory interface configuration
US8804397B2 (en) * 2011-03-03 2014-08-12 Rambus Inc. Integrated circuit having a clock deskew circuit that includes an injection-locked oscillator
CN104281544A (zh) * 2013-07-05 2015-01-14 晨星半导体股份有限公司 存储器控制器及其信号产生方法
US20150146495A1 (en) * 2013-11-28 2015-05-28 Micron Technology, Inc. Semiconductor device including a clock adjustment circuit
US20150192949A1 (en) * 2014-01-07 2015-07-09 Omnivision Technologies, Inc. Digital Calibration-Based Skew Cancellation for Long-Reach MIPI D-PHY Serial Links
CN104851445A (zh) * 2014-02-18 2015-08-19 爱思开海力士有限公司 半导体器件
US20170126243A1 (en) * 2015-10-30 2017-05-04 Realtek Semiconductor Corp. Successive approximation register (sar) analog-to-digital converting circuit and method thereof
CN108231111A (zh) * 2016-12-21 2018-06-29 爱思开海力士有限公司 半导体器件
US20180308532A1 (en) * 2017-04-21 2018-10-25 SK Hynix Inc. Memory system

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111858195A (zh) * 2020-06-10 2020-10-30 瑞芯微电子股份有限公司 Dram接口读校验的接口参数适配方法及存储介质
WO2023123796A1 (zh) * 2021-12-29 2023-07-06 深圳市紫光同创电子有限公司 双向数据选通采样信号dqs相位的调整方法及装置
CN115862707A (zh) * 2022-11-25 2023-03-28 湖南兴芯微电子科技有限公司 一种psram相位校准方法及控制器
CN115862707B (zh) * 2022-11-25 2024-03-12 湖南兴芯微电子科技有限公司 一种psram相位校准方法及控制器

Also Published As

Publication number Publication date
US10522204B1 (en) 2019-12-31
CN111161772B (zh) 2021-08-20
TWI703575B (zh) 2020-09-01
TW202018709A (zh) 2020-05-16

Similar Documents

Publication Publication Date Title
CN111161772B (zh) 内存信号相位差校正电路与方法
US6819151B2 (en) Method and circuit for adjusting the timing of output data based on an operational mode of output drivers
US9536579B2 (en) Semiconductor integrated circuit capable of precisely adjusting delay amount of strobe signal
US8127171B2 (en) Method for generating a clock signal
US9472255B2 (en) Semiconductor device including a clock generating circuit for generating an internal signal having a coarse delay line, a fine delay line and a selector circuit
JP2006190434A (ja) 半導体記憶素子のクロック生成装置およびクロック生成方法
US20050286667A1 (en) Method and circuit for adjusting the timing of output data based on the current and future states of the output data
US8208340B2 (en) Latency counter, semiconductor memory device including the same, and data processing system
US20060104126A1 (en) Device for controlling data output for high-speed memory device and method thereof
US7733129B2 (en) Method and circuit for generating memory clock signal
JP5448441B2 (ja) Ｄｌｌ回路及びこれを備える半導体装置、並びに、データ処理システム
JP5448324B2 (ja) Ｄｌｌ回路及びこれを備える半導体装置、並びに、データ処理システム
US20120212273A1 (en) Synchronous signal generating circuit
US8436657B2 (en) Semiconductor device having output driver
KR20220071470A (ko) 클럭 보정 회로 및 클럭 보정 회로를 포함하는 메모리 시스템
US8576656B2 (en) Latency counter, semiconductor memory device including the same, and data processing system
JP2009117020A (ja) 半導体メモリ装置
JP4711941B2 (ja) メモリーのスイッチモジュール制御装置及び関連方法
US9570149B2 (en) Output signal generation device having a phase adjustment unit and method for adjusting a phase difference between an input and an output signal
JP2008257776A (ja) 半導体記憶装置及びその制御方法
KR20060075611A (ko) 출력 인에이블 신호 생성회로
WO2014115657A1 (ja) 出力信号生成装置、半導体装置および出力信号生成方法
JP2013005132A (ja) 半導体装置
TW201530558A (zh) 記憶體裝置與控制方法
JP2007148914A (ja) ラッチタイミング調整装置及びその調整方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant