CN111128807B - 非完整晶圆处理方法、装置、设备及介质 - Google Patents
非完整晶圆处理方法、装置、设备及介质 Download PDFInfo
- Publication number
- CN111128807B CN111128807B CN201911391864.XA CN201911391864A CN111128807B CN 111128807 B CN111128807 B CN 111128807B CN 201911391864 A CN201911391864 A CN 201911391864A CN 111128807 B CN111128807 B CN 111128807B
- Authority
- CN
- China
- Prior art keywords
- wafer
- cutting
- incomplete
- depth
- notch
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000003672 processing method Methods 0.000 title claims description 22
- 238000005520 cutting process Methods 0.000 claims abstract description 206
- 238000012545 processing Methods 0.000 claims abstract description 71
- 238000000034 method Methods 0.000 claims abstract description 45
- 239000003292 glue Substances 0.000 claims description 24
- 239000002313 adhesive film Substances 0.000 claims description 17
- 239000010410 layer Substances 0.000 claims description 16
- 239000012790 adhesive layer Substances 0.000 claims description 10
- 230000008439 repair process Effects 0.000 claims description 9
- 238000001514 detection method Methods 0.000 claims description 6
- 238000005429 filling process Methods 0.000 claims description 3
- 239000002699 waste material Substances 0.000 abstract description 9
- 239000000463 material Substances 0.000 abstract description 7
- 238000003912 environmental pollution Methods 0.000 abstract description 5
- 235000012431 wafers Nutrition 0.000 description 466
- 238000012360 testing method Methods 0.000 description 14
- 238000000227 grinding Methods 0.000 description 9
- 238000004806 packaging method and process Methods 0.000 description 7
- 238000004891 communication Methods 0.000 description 6
- 206010006514 bruxism Diseases 0.000 description 5
- 238000010586 diagram Methods 0.000 description 5
- 239000013078 crystal Substances 0.000 description 4
- 238000004519 manufacturing process Methods 0.000 description 4
- 239000004065 semiconductor Substances 0.000 description 3
- 238000003860 storage Methods 0.000 description 3
- 230000001502 supplementing effect Effects 0.000 description 3
- 230000002950 deficient Effects 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000012795 verification Methods 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 1
- 239000012634 fragment Substances 0.000 description 1
- 238000003475 lamination Methods 0.000 description 1
- 239000007788 liquid Substances 0.000 description 1
- 230000003287 optical effect Effects 0.000 description 1
- 238000002360 preparation method Methods 0.000 description 1
- 239000002994 raw material Substances 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
- H01L21/67005—Apparatus not specifically provided for elsewhere
- H01L21/67242—Apparatus for monitoring, sorting or marking
- H01L21/67288—Monitoring of warpage, curvature, damage, defects or the like
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
- H01L21/304—Mechanical treatment, e.g. grinding, polishing, cutting
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
- H01L21/67005—Apparatus not specifically provided for elsewhere
- H01L21/67242—Apparatus for monitoring, sorting or marking
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)
Abstract
本发明公开了一种非完整晶圆处理方法、装置、设备及介质,该方法包括:在检测到非完整晶圆时,获取所述非完整晶圆的破损区域;确定所述破损区域各个破损缺口的缺口深度,并根据所述缺口深度确定所述非完整晶圆的切割方式;根据所述切割方式对所述非完整晶圆进行切割,得到第一切割晶圆;根据所述第一切割晶圆,确定对应完整实验晶圆的拼接切口,以根据所述拼接切口对所述完整实验晶圆进行切割,得到第二切割晶圆;对所述第一切割晶圆与所述第二切割晶圆进行切口完整拼接处理。本发明解决现有技术中对非完整晶圆进行报废处理造成极大晶圆物料浪费且污染环境的技术问题。
Description
技术领域
本发明涉及标记技术领域,尤其涉及一种非完整晶圆处理方法、装置、设备及介质。
背景技术
晶圆为制作集成电路(积体电路)元件的基础,晶圆的制作过程包含有下列几个主要步骤:首先备制出高纯度的液态半导体原料(如硅),接着利用晶种(seed)借助拉晶(pooling)生成圆柱状的晶棒(ingot),之后再进行切片(slicing)将晶棒切割成碟状,以形成晶圆。
而晶圆于制造后,会将晶圆送置于测试厂以进行晶圆测试,其晶圆测试主要目的是确认于一晶圆中有哪些良好晶片可供封装之用,最后计算出符合所需电性参数的良率晶片数目,以供测试厂人员对晶圆整体效能做出分析;然而,晶圆制造过程中,因其他因素所造成的缺陷晶圆(如有局部破损的晶圆等),会被视为瑕疵的晶圆而丢弃,即是对非完整晶圆大部分进行报废处理,这会造成极大的晶圆物料浪费且污染环境。
发明内容
本发明的主要目的在于提供一种非完整晶圆处理方法、装置、设备及介质,旨在解决现有技术中对非完整晶圆进行报废处理造成极大晶圆物料浪费且污染环境的技术问题。
为实现上述目的,本发明实施例提供一种非完整晶圆处理方法,所述非完整晶圆处理方法包括:
在检测到非完整晶圆时,获取所述非完整晶圆的破损区域;
确定所述破损区域各个破损缺口的缺口深度,并根据所述缺口深度确定所述非完整晶圆的切割方式;
根据所述切割方式对所述非完整晶圆进行切割,得到第一切割晶圆;
根据所述第一切割晶圆,确定对应完整实验晶圆的拼接切口,以根据所述拼接切口对所述完整实验晶圆进行切割,得到第二切割晶圆;
对所述第一切割晶圆与所述第二切割晶圆进行切口完整拼接处理。
可选地,所述确定所述破损区域各个破损缺口的缺口深度,并根据所述缺口深度确定所述非完整晶圆的切割方式步骤包括:
确定所述破损区域各个破损缺口的缺口深度,并获取最深缺口深度以及最浅缺口深度;
确定所述最深缺口深度与所述最浅缺口深度的深度差值是否小于预设深度差值;
若所述深度差值小于预设深度差值,则连接所述各个破损缺口的缺口深度以确定缺口方向,根据所述最深缺口深度以及所述缺口方向,确定所述非完整晶圆的第一切割线;
根据所述第一切割线确定所述切割方式。
可选地,所述确定所述最深缺口深度与所述最浅缺口深度的深度差值是否小于预设深度差值步骤之后包括:
若所述深度差值大于等于预设深度差值,则基于所述最深缺口深度确定所述非完整晶圆的缺口转折线;
根据所述缺口转折线,确定所述非完整晶圆的第二切割线,根据所述第二切割线确定所述切割方式。
可选地,所述对所述第一切割晶圆与所述第二切割晶圆进行切口完整拼接处理步骤包括:
获取所述第一切割晶圆与所述第二切割晶圆的晶圆高度差值;
若所述晶圆高度差值大于第一预设值时,对所述晶圆高度差值进行高度差补齐处理,并对高度差补齐处理后的所述第二切割晶圆与所述第一切割晶圆进行切口完整拼接处理。
可选地,所述若所述晶圆高度差值大于第一预设值时,对所述晶圆高度差值进行高度差补齐处理,并对高度差补齐处理后的所述第二切割晶圆与所述第一切割晶圆进行切口完整拼接处理步骤包括:
若所述晶圆高度差值大于第一预设值时,确定所述第二切割晶圆的高度是否低于所述第一切割晶圆的高度;
若确定所述第二切割晶圆的高度低于所述第一切割晶圆的高度,则确定对所述第二切割晶圆进行所述高度差值的胶膜补齐处理;
通过预设胶层对所述第一切割晶圆与所述胶膜补齐处理后的所述第二切割晶圆进行切口完整拼接处理。
可选地,所述获取所述第一切割晶圆与所述第二切割晶圆的晶圆高度差值步骤之后包括:
若所述晶圆高度差值小于等于所述第一预设值时,确定所述第二切割晶圆的高度是否低于所述第一切割晶圆的高度;
若确定所述第二切割晶圆的高度低于所述第一切割晶圆的高度,则确定对所述第二切割晶圆进行所述厚胶层补齐处理;
对所述第一切割晶圆与所述厚胶层补齐处理后的所述第二切割晶圆进行切口完整拼接处理。
可选地,所述若所述晶圆高度差值小于等于所述第一预设值时,确定所述第二切割晶圆的高度是否低于所述第一切割晶圆的高度步骤之后包括:
若确定所述第二切割晶圆的高度大于所述第一切割晶圆的高度,则确定对所述第二切割晶圆进行所述所述高度差值的晶圆切割处理;
根据预设自动贴正面胶膜设备对所述第一切割晶圆与所述晶圆切割处理后的所述第二切割晶圆进行切口完整拼接处理。
本发明还提供一种非完整晶圆处理装置,所述非完整晶圆处理装置包括:
获取模块,用于在检测到非完整晶圆时,获取所述非完整晶圆的破损区域;
确定模块,用于确定所述破损区域各个破损缺口的缺口深度,并根据所述缺口深度确定所述非完整晶圆的切割方式;
第一切割模块,用于根据所述切割方式对所述非完整晶圆进行切割,得到第一切割晶圆;
第二切割模块,用于根据所述第一切割晶圆,确定对应完整实验晶圆的拼接切口,以根据所述拼接切口对所述完整实验晶圆进行切割,得到第二切割晶圆;
拼接模块,用于对所述第一切割晶圆与所述第二切割晶圆进行切口完整拼接处理。
可选地,所述确定模块包括:
第一确定单元,用于确定所述破损区域各个破损缺口的缺口深度,并获取最深缺口深度以及最浅缺口深度;
第二确定单元,用于确定所述最深缺口深度与所述最浅缺口深度的深度差值是否小于预设深度差值;
第三确定单元,用于若所述深度差值小于预设深度差值,则连接所述各个破损缺口的缺口深度以确定缺口方向,根据所述最深缺口深度以及所述缺口方向,确定所述非完整晶圆的第一切割线;
第四确定单元,用于根据所述第一切割线确定所述切割方式。
可选地,所述确定模块还包括:
第五确定单元,用于若所述深度差值大于等于预设深度差值,则基于所述最深缺口深度确定所述非完整晶圆的缺口转折线;
第六确定单元,用于根据所述缺口转折线,确定所述非完整晶圆的第二切割线,根据所述第二切割线确定所述切割方式。
可选地,所述拼接模块包括:
第一获取单元,用于获取所述第一切割晶圆与所述第二切割晶圆的晶圆高度差值;
第一补齐单元,用于若所述晶圆高度差值大于第一预设值时,对所述晶圆高度差值进行高度差补齐处理,并对高度差补齐处理后的所述第二切割晶圆与所述第一切割晶圆进行切口完整拼接处理。
可选地,所述第一补齐单元包括:
第一确定子单元,用于若所述晶圆高度差值大于第一预设值时,确定所述第二切割晶圆的高度是否低于所述第一切割晶圆的高度;
第二确定子单元,用于若确定所述第二切割晶圆的高度低于所述第一切割晶圆的高度,则确定对所述第二切割晶圆进行所述高度差值的胶膜补齐处理;
拼接处理子单元,用于通过预设胶层对所述第一切割晶圆与所述胶膜补齐处理后的所述第二切割晶圆进行切口完整拼接处理。
可选地,所述拼接模块包括:
第七确定单元,用于若所述晶圆高度差值小于等于所述第一预设值时,确定所述第二切割晶圆的高度是否低于所述第一切割晶圆的高度;
第八确定单元,用于若确定所述第二切割晶圆的高度低于所述第一切割晶圆的高度,则确定对所述第二切割晶圆进行所述厚胶层补齐处理;
第一拼接处理单元,用于对所述第一切割晶圆与所述厚胶层补齐处理后的所述第二切割晶圆进行切口完整拼接处理。
可选地,所述所述拼接模块包括:
第九确定单元,用于若确定所述第二切割晶圆的高度大于所述第一切割晶圆的高度,则确定对所述第二切割晶圆进行所述所述高度差值的晶圆切割处理;
第二拼接处理单元,用于根据预设自动贴正面胶膜设备对所述第一切割晶圆与所述晶圆切割处理后的所述第二切割晶圆进行切口完整拼接处理。
本发明还提供一种介质,所述介质上存储有非完整晶圆处理程序,所述非完整晶圆处理程序被处理器执行时实现如上述的非完整晶圆处理方法的步骤。
本发明在检测到非完整晶圆时,获取所述非完整晶圆的破损区域;确定所述破损区域各个破损缺口的缺口深度,并根据所述缺口深度确定所述非完整晶圆的切割方式;根据所述切割方式对所述非完整晶圆进行切割,得到第一切割晶圆;根据所述第一切割晶圆,确定对应完整实验晶圆的拼接切口,以根据所述拼接切口对所述完整实验晶圆进行切割,得到第二切割晶圆;对所述第一切割晶圆与所述第二切割晶圆进行切口完整拼接处理。在本实施例中,在检测到非完整晶圆时,不再是对该非完整晶圆进行报废处理,而是根据该具体非完整晶圆的各个破损缺口的缺口深度,确定切割方式,进而切割该非完整晶圆与对应完整实验晶圆,以使得该切割后的非完整晶圆与对应切割后的完整实验晶圆能够实现切口完整拼接,由于对该非完整晶圆与对应完整实验晶圆进行切口完整拼接后可以投入使用且可以还原完整晶圆的完整性,因而可以减少半导体封装行业的晶圆物料浪费,并保证晶圆封装一定的良率,或者可以给客户半片晶圆做晶圆封装验证,减少物料损失,进而减少环境污染,也即在本申请中解决现有技术中对非完整晶圆进行报废处理造成极大晶圆物料浪费且污染环境的技术问题。
附图说明
图1为本发明非完整晶圆处理方法第一实施例的流程示意图;
图2为本发明非完整晶圆处理方法第二实施例中确定所述破损区域各个破损缺口的缺口深度,并根据所述缺口深度确定所述非完整晶圆的切割方式步骤的细化流程示意图;
图3是本发明实施例方法涉及的硬件运行环境的设备结构示意图;
图4为本发明非完整晶圆处理方法的第一场景示意图;
图5为本发明非完整晶圆处理方法的第二场景示意图;
图6为本发明非完整晶圆处理方法的第三场景示意图。
本发明目的的实现、功能特点及优点将结合实施例,参照附图做进一步说明。
具体实施方式
应当理解,此处所描述的具体实施例仅仅用以解释本发明,并不用于限定本发明。
本发明提供一种非完整晶圆处理方法,在非完整晶圆处理方法一实施例中,参照图1,所述非完整晶圆处理方法包括:
步骤S10,在检测到非完整晶圆时,获取所述非完整晶圆的破损区域;
步骤S20,确定所述破损区域各个破损缺口的缺口深度,并根据所述缺口深度确定所述非完整晶圆的切割方式;
步骤S30,根据所述切割方式对所述非完整晶圆进行切割,得到第一切割晶圆;
步骤S40,根据所述第一切割晶圆,确定对应完整实验晶圆的拼接切口,以根据所述拼接切口对所述完整实验晶圆进行切割,得到第二切割晶圆;
步骤S50,对所述第一切割晶圆与所述第二切割晶圆进行切口完整拼接处理。
具体步骤如下:
步骤S10,在检测到非完整晶圆时,获取所述非完整晶圆的破损区域;
需要说明的是,在本实施例中,非完整晶圆处理方法应用于非完整晶圆处理设备,在该非完整晶圆处理设备中,能够从各个完整晶圆中检测到非完整晶圆,具体地,在各个晶圆通过非完整晶圆处理设备时,通过非完整晶圆处理设备中的显微镜或者是晶圆完整性探测仪确定非完整晶圆,在通过非完整晶圆处理设备中的晶圆完整性探测仪等确定非完整晶圆时,对非完整晶圆进行标识处理,以便获取所述非完整晶圆并进行进一步处理,当然,也可以是人为从各个晶圆中挑选出非完整晶圆,在检测到非完整晶圆时,首先获取非完整晶圆的破损区域,该非完整晶圆的破损区域包括存在破损缺口的区域或者存在碎裂缺口的区域。
步骤S20,确定所述破损区域各个破损缺口的缺口深度,并根据所述缺口深度确定所述非完整晶圆的切割方式;
在得到非完整晶圆的破损区域后,确定所述破损区域各个破损缺口的缺口深度,该所述破损区域各个破损缺口的缺口深度都小于晶圆的直径,当然,该破损区域各个破损缺口的缺口宽度也都小于晶圆的直径,确定所述破损区域各个破损缺口的缺口深度,并根据所述缺口深度确定所述非完整晶圆的切割方式包括如下:确定所述破损区域各个破损缺口的缺口深度后,根据所述缺口深度确定所述非完整晶圆的切割方式,或者在确定所述破损区域各个破损缺口的缺口深度以及缺口宽度后,根据所述缺口深度以及缺口宽度确定所述非完整晶圆的切割方式等,其中,切割方式包括将非完整晶圆切割为两部分还是将非完整晶圆切割为多部分。
其中,参照图2,所述确定所述破损区域各个破损缺口的缺口深度,并根据所述缺口深度确定所述非完整晶圆的切割方式步骤包括:
步骤S21,确定所述破损区域各个破损缺口的缺口深度,并获取最深缺口深度以及最浅缺口深度;
本实施例是根据所述缺口深度确定所述非完整晶圆的切割方式的具体实施例,具体地,首先确定所述破损区域各个破损缺口的缺口深度,确定所述破损区域各个破损缺口的缺口深度的途径包括:通过显微镜或者通过晶圆完整性探测仪读取各个缺口的深度,在确定所述破损区域各个破损缺口的缺口深度后,获取最深缺口深度以及最浅缺口深度。
步骤S22,确定所述最深缺口深度与所述最浅缺口深度的深度差值是否小于预设深度差值;
确定所述最深缺口深度与所述最浅缺口深度的深度差值是否小于预设深度差值,其中,预设深度差值是经过多次试验后确定的能影响报废率的深度差值,且预设深度差值是可以调整的。
步骤S23,若所述深度差值小于预设深度差值,则连接所述各个破损缺口的缺口深度以确定缺口方向,根据所述最深缺口深度以及所述缺口方向,确定所述非完整晶圆的第一切割线;
若所述深度差值小于预设深度差值,即是各个破损缺口的缺口深度相差不多,此时连接所述各个破损缺口的缺口深度以确定缺口方向,根据所述最深缺口深度以及所述缺口方向,确定所述非完整晶圆的第一切割线,具体地,首先连接所述各个破损缺口的缺口深度,获取相邻每两个破损缺口的连接线的斜率,将该斜率最大的连接线的方向作为缺口方向,或者由于各个缺口深度相差不大,因而,还可以根据各个斜率的平均值模糊确定缺口方向,在模糊确定缺口方向或者完全确定缺口方向后,根据所述最深缺口深度以及所述缺口方向,确定所述非完整晶圆的第一切割线,即是,在最深缺口深度处,根据该缺口方向(最大斜率或者平均斜率得到)对应描绘最深缺口深度的连接线,进而,得到第一切割线,具体如图4,图5,图6所示。
步骤S24,根据所述第一切割线确定所述切割方式。
由于第一切割线确定,因而切割方式确定,即具体地,以第一切割线为分隔符或者是切割符对非完整晶圆进行切割即是切割方式,需要说明的是,按照所述切割方式切割非完整晶圆或者说破损晶圆,是为了使得晶圆报废率最小。
步骤S30,根据所述切割方式对所述非完整晶圆进行切割,得到第一切割晶圆;
在得到切割方式后,根据所述切割方式对所述非完整晶圆进行切割,得到第一切割晶圆,在切割后,得到两部分晶圆,其中,第一切割晶圆是由未破损的晶圆部分构成,对破损的晶圆部分进行废弃处理。
步骤S40,根据所述第一切割晶圆,确定对应完整实验晶圆的拼接切口,以根据所述拼接切口对所述完整实验晶圆进行切割,得到第二切割晶圆;
在本实施例中,还存在完整实验晶圆(Dummy wafer),该完整实验晶圆是用于与非完整晶圆进行拼接的,该完整实验晶圆是成本完全低于所述非完整晶圆的未经处理的初始晶圆,在得到第一切割晶圆后,确定对应完整实验晶圆的拼接切口,该拼接切口与第一切割线相同,根据该拼接切口,对所述完整实验晶圆进行切割,得到第二切割晶圆,具体地,根据该拼接切口,从完整实验晶圆上获取能够恰好与第一切割晶圆组成一个完整晶圆的第二切割晶圆。
步骤S50,对所述第一切割晶圆与所述第二切割晶圆进行切口完整拼接处理。
在得到第一切割晶圆与所述第二切割晶圆后,对所述第一切割晶圆与所述第二切割晶圆进行切口完整拼接处理。
具体地,所述对所述第一切割晶圆与所述第二切割晶圆进行切口完整拼接处理步骤包括:
步骤S51,获取所述第一切割晶圆与所述第二切割晶圆的晶圆高度差值;
其中,标准晶圆厚度可以为725um,现厂商制作的需要研磨晶圆基本都是统一标准,因而,所述第一切割晶圆与所述第二切割晶圆的晶圆高度差值可以为零,当第一切割晶圆与所述第二切割晶圆的晶圆高度差值为零时,直接进行第二切割晶圆和第一切割晶圆的完整的拼接即可。
若所述第一切割晶圆与所述第二切割晶圆的晶圆高度差值不为零时,获取所述第一切割晶圆与所述第二切割晶圆的晶圆高度差值,由于第一切割晶圆的成本高,因而确定晶圆高度差值的目的在于确定是否需要对第二切割晶圆进行切割或者对第二切割晶圆进行高度补齐处理。
步骤S52,若所述晶圆高度差值大于第一预设值时,对所述晶圆高度差值进行高度差补齐处理,并对高度差补齐处理后的所述第二切割晶圆与所述第一切割晶圆进行切口完整拼接处理。
若所述晶圆高度差值大于第一预设值时,对所述晶圆高度差值进行高度差补齐处理,具体地,通过对第二切割晶圆的调整确定对所述晶圆高度差值进行高度差补齐处理,并对高度差补齐处理后的所述第二切割晶圆与所述第一切割晶圆进行切口完整拼接处理。
所述若所述晶圆高度差值大于第一预设值时,对所述晶圆高度差值进行高度差补齐处理,并对高度差补齐处理后的所述第二切割晶圆与所述第一切割晶圆进行切口完整拼接处理步骤包括:
步骤S521,若所述晶圆高度差值大于第一预设值时,确定所述第二切割晶圆的高度是否低于所述第一切割晶圆的高度;
若所述晶圆高度差值大于第一预设值时,确定所述第二切割晶圆的高度是否低于所述第一切割晶圆的高度,以确定对第二切割晶圆的处理方式。
步骤S522,若确定所述第二切割晶圆的高度低于所述第一切割晶圆的高度,则确定对所述第二切割晶圆进行所述高度差值的胶膜补齐处理;
若确定所述第二切割晶圆的高度低于所述第一切割晶圆的高度,则确定对所述第二切割晶圆进行所述高度差值的胶膜补齐处理,其中,胶膜是起到垫高作用的物体,胶膜的高度与高度差值相同。
步骤S523,通过预设胶层对所述第一切割晶圆与所述胶膜补齐处理后的所述第二切割晶圆进行切口完整拼接处理。
通过预设胶层对所述第一切割晶圆与所述胶膜补齐处理后的所述第二切割晶圆进行切口完整拼接处理,具体地,在切口完整拼接处理过程中,将厚胶层正面胶膜(预设胶层)贴在第一切割晶圆与所述胶膜补齐处理后的所述第二切割晶圆共同构成的正面(第一切割晶圆与所述胶膜补齐处理后的所述第二切割晶圆共同构成的背面是被预设磨轮磨齿研磨的),该厚胶层正面胶膜的贴合是通过自动贴膜机进行的,具体地,使用自动贴膜机,用I/O模式手动或者自动贴高粘性且胶层较厚的胶膜(厚胶层正面胶膜)保证拼接晶圆的稳定性。在贴合后,通过工作台上的预设磨轮磨齿研磨第一切割晶圆与所述胶膜补齐处理后的所述第二切割晶圆构成的背面,在贴膜后,再进行研磨,能够避免研磨过程中由于真空不足等造成晶圆碎裂的风险,这是因为晶圆碎裂主要由于晶圆制造所需要的工作台的真空不够,把晶圆甩出直接报废,即是在研磨的工作台中,工作台的真空面积是根据完整晶圆的尺寸设计的,若不进行贴膜,晶圆若不完整会漏真空,由于漏真空,会造成晶圆碎裂,或者如果晶圆不完整,磨轮磨齿也会造成晶圆直接报废且磨轮磨齿也会报废,在本实施例中,也对研磨设备进行最大程度的保护,即如果强行研磨非完整晶圆会导致设备受损,晶圆和研磨齿轮的碎片也会在设备内部很难清洁。
其中,所述获取所述第一切割晶圆与所述第二切割晶圆的晶圆高度差值步骤之后包括:
步骤A1,若所述晶圆高度差值小于等于所述第一预设值时,确定所述第二切割晶圆的高度是否低于所述第一切割晶圆的高度;
步骤A2,若确定所述第二切割晶圆的高度低于所述第一切割晶圆的高度,则确定对所述第二切割晶圆进行所述厚胶层补齐处理;
若所述晶圆高度差值小于等于所述第一预设值时,确定所述第二切割晶圆的高度是否低于所述第一切割晶圆的高度,若确定所述第二切割晶圆的高度低于所述第一切割晶圆的高度,则确定对所述第二切割晶圆进行所述厚胶层补齐处理,在本实施例中,由于所述晶圆高度差值小于等于所述第一预设值,因而,第二切割晶圆与第一切割晶圆相差不大,此时不再需要进行垫高,而是直接通过有流动弹性效果的厚胶层进行补齐处理即可,以节约流程。
步骤A3,对所述第一切割晶圆与所述厚胶层补齐处理后的所述第二切割晶圆进行切口完整拼接处理。
在对第二切割晶圆进行厚胶层补齐处理后,对所述第一切割晶圆与所述厚胶层补齐处理后的所述第二切割晶圆进行切口完整拼接处理,对所述第一切割晶圆与所述厚胶层补齐处理后的所述第二切割晶圆进行切口完整拼接处理的过程与上述通过预设胶层对所述第一切割晶圆与所述胶膜补齐处理后的所述第二切割晶圆进行切口完整拼接处理过程基本相同,在此不再赘述。
本发明在检测到非完整晶圆时,获取所述非完整晶圆的破损区域;确定所述破损区域各个破损缺口的缺口深度,并根据所述缺口深度确定所述非完整晶圆的切割方式;根据所述切割方式对所述非完整晶圆进行切割,得到第一切割晶圆;根据所述第一切割晶圆,确定对应完整实验晶圆的拼接切口,以根据所述拼接切口对所述完整实验晶圆进行切割,得到第二切割晶圆;对所述第一切割晶圆与所述第二切割晶圆进行切口完整拼接处理。在本实施例中,在检测到非完整晶圆时,不再是对该非完整晶圆进行报废处理,而是根据该具体非完整晶圆的各个破损缺口的缺口深度,确定切割方式,进而切割该非完整晶圆与对应完整实验晶圆,以使得该切割后的非完整晶圆与对应切割后的完整实验晶圆能够实现切口完整拼接,由于对该非完整晶圆与对应完整实验晶圆进行切口完整拼接后可以投入使用且可以还原完整晶圆的完整性,因而可以减少半导体封装行业的晶圆物料浪费,并保证晶圆封装一定的良率,或者可以给客户半片晶圆做晶圆封装验证,减少物料损失,进而减少环境污染,也即在本申请中解决现有技术中对非完整晶圆进行报废处理造成极大晶圆物料浪费且污染环境的技术问题。
进一步地,基于上述实施例,本发明提供非完整晶圆处理方法另一实施例,在该实施例中,所述确定所述最深缺口深度与所述最浅缺口深度的深度差值是否小于预设深度差值步骤之后包括:
步骤B1,若所述深度差值大于等于预设深度差值,则基于所述最深缺口深度确定所述非完整晶圆的缺口转折线;
本实施例是根据所述缺口深度确定所述非完整晶圆的切割方式的另一具体实施例,在该实施例中,若所述深度差值大于等于预设深度差值,则基于所述最深缺口深度确定所述非完整晶圆的缺口转折线,具体地,获取最深缺口深度对应破损缺口的最深破损点,获取该最深破损点与非完整晶圆圆心的连线,将该连线设为缺口转折线。
步骤B2,根据所述缺口转折线,确定所述非完整晶圆的第二切割线,根据所述第二切割线确定所述切割方式。
将所述缺口转折线,设为所述非完整晶圆的第二切割线,根据所述第二切割线确定所述切割方式,具体地,通过所述第二切割线,将所述非完整晶圆分割为两部分,且该两部分都设为第二切割晶圆,以减少晶圆报废率,以避免晶圆浪费,当然,还具有晶圆的其他切割方式,在此不做限制。
在本实施例中,通过若所述深度差值大于等于预设深度差值,则基于所述最深缺口深度确定所述非完整晶圆的缺口转折线;根据所述缺口转折线,确定所述非完整晶圆的第二切割线,根据所述第二切割线确定所述切割方式。实现最大程度地避免资源浪费。
进一步地,基于上述实施例,本发明提供非完整晶圆处理方法另一实施例,在该实施例中,所述若所述晶圆高度差值小于等于所述第一预设值时,确定所述第二切割晶圆的高度是否低于所述第一切割晶圆的高度步骤之后包括:
步骤C1,若确定所述第二切割晶圆的高度大于所述第一切割晶圆的高度,则确定对所述第二切割晶圆进行所述所述高度差值的晶圆切割处理;
步骤C2,根据预设自动贴正面胶膜设备对所述第一切割晶圆与所述晶圆切割处理后的所述第二切割晶圆进行切口完整拼接处理。
在本实施例中,若确定所述第二切割晶圆的高度大于所述第一切割晶圆的高度,则需要对所述第二切割晶圆进行所述所述高度差值的晶圆切割处理,以便后续能够形成温度完整的晶圆,且对所述第二切割晶圆进行所述所述高度差值的晶圆切割处理,能够避免进行研磨时造成磨轮磨齿被打坏等情况,实现避免资源的浪费。
在本实施例中,通过若确定所述第二切割晶圆的高度大于所述第一切割晶圆的高度,则确定对所述第二切割晶圆进行所述所述高度差值的晶圆切割处理;根据预设自动贴正面胶膜设备对所述第一切割晶圆与所述晶圆切割处理后的所述第二切割晶圆进行切口完整拼接处理,实现避免资源的浪费。
参照图3,图3是本发明实施例方案涉及的硬件运行环境的设备结构示意图。
本发明实施例非完整晶圆处理设备可以是PC,也可以是智能手机、平板计算机、便携计算机等终端设备。
如图3所示,该非完整晶圆处理设备可以包括:处理器1001,例如CPU,存储器1005,通信总线1002。其中,通信总线1002用于实现处理器1001和存储器1005之间的连接通信。存储器1005可以是高速RAM存储器,也可以是稳定的存储器(non-volatile memory),例如磁盘存储器。存储器1005可选的还可以是独立于前述处理器1001的存储设备。
可选地,该非完整晶圆处理设备还可以包括目标用户界面、网络界面、摄像头、RF(Radio Frequency,射频)电路,传感器、音频电路、WiFi模块等等。目标用户界面可以包括显示屏(Display)、输入单元比如键盘(Keyboard),可选目标用户界面还可以包括标准的有线界面、无线界面。网络界面可选的可以包括标准的有线界面、无线界面(如WI-FI界面)。
本领域技术人员可以理解,图3中示出的非完整晶圆处理设备结构并不构成对非完整晶圆处理设备的限定,可以包括比图示更多或更少的部件,或者组合某些部件,或者不同的部件布置。
如图3所示,作为一种计算机存储介质的存储器1005中可以包括操作系统、网络通信模块以及非完整晶圆处理程序。操作系统是管理和控制非完整晶圆处理设备硬件和软件资源的程序,支持非完整晶圆处理程序以及其他软件和/或程序的运行。网络通信模块用于实现存储器1005内部各组件之间的通信,以及与非完整晶圆处理设备中其他硬件和软件之间通信。
在图3所示的非完整晶圆处理设备中,处理器1001用于执行存储器1005中存储的非完整晶圆处理程序,实现上述任一项所述的非完整晶圆处理方法的步骤。
本发明非完整晶圆处理设备具体实施方式与上述非完整晶圆处理方法各实施例基本相同,在此不再赘述。
此外,本发明实施例还提出一种非完整晶圆处理装置,所述非完整晶圆处理装置包括:
获取模块,用于在检测到非完整晶圆时,获取所述非完整晶圆的破损区域;
确定模块,用于确定所述破损区域各个破损缺口的缺口深度,并根据所述缺口深度确定所述非完整晶圆的切割方式;
第一切割模块,用于根据所述切割方式对所述非完整晶圆进行切割,得到第一切割晶圆;
第二切割模块,用于根据所述第一切割晶圆,确定对应完整实验晶圆的拼接切口,以根据所述拼接切口对所述完整实验晶圆进行切割,得到第二切割晶圆;
拼接模块,用于对所述第一切割晶圆与所述第二切割晶圆进行切口完整拼接处理。
可选地,所述确定模块包括:
第一确定单元,用于确定所述破损区域各个破损缺口的缺口深度,并获取最深缺口深度以及最浅缺口深度;
第二确定单元,用于确定所述最深缺口深度与所述最浅缺口深度的深度差值是否小于预设深度差值;
第三确定单元,用于若所述深度差值小于预设深度差值,则连接所述各个破损缺口的缺口深度以确定缺口方向,根据所述最深缺口深度以及所述缺口方向,确定所述非完整晶圆的第一切割线;
第四确定单元,用于根据所述第一切割线确定所述切割方式。
可选地,所述确定模块还包括:
第五确定单元,用于若所述深度差值大于等于预设深度差值,则基于所述最深缺口深度确定所述非完整晶圆的缺口转折线;
第六确定单元,用于根据所述缺口转折线,确定所述非完整晶圆的第二切割线,根据所述第二切割线确定所述切割方式。
可选地,所述拼接模块包括:
第一获取单元,用于获取所述第一切割晶圆与所述第二切割晶圆的晶圆高度差值;
第一补齐单元,用于若所述晶圆高度差值大于第一预设值时,对所述晶圆高度差值进行高度差补齐处理,并对高度差补齐处理后的所述第二切割晶圆与所述第一切割晶圆进行切口完整拼接处理。
可选地,所述第一补齐单元包括:
第一确定子单元,用于若所述晶圆高度差值大于第一预设值时,确定所述第二切割晶圆的高度是否低于所述第一切割晶圆的高度;
第二确定子单元,用于若确定所述第二切割晶圆的高度低于所述第一切割晶圆的高度,则确定对所述第二切割晶圆进行所述高度差值的胶膜补齐处理;
拼接处理子单元,用于通过预设胶层对所述第一切割晶圆与所述胶膜补齐处理后的所述第二切割晶圆进行切口完整拼接处理。
可选地,所述拼接模块包括:
第七确定单元,用于若所述晶圆高度差值小于等于所述第一预设值时,确定所述第二切割晶圆的高度是否低于所述第一切割晶圆的高度;
第八确定单元,用于若确定所述第二切割晶圆的高度低于所述第一切割晶圆的高度,则确定对所述第二切割晶圆进行所述厚胶层补齐处理;
第一拼接处理单元,用于对所述第一切割晶圆与所述厚胶层补齐处理后的所述第二切割晶圆进行切口完整拼接处理。
可选地,所述所述拼接模块包括:
第九确定单元,用于若确定所述第二切割晶圆的高度大于所述第一切割晶圆的高度,则确定对所述第二切割晶圆进行所述所述高度差值的晶圆切割处理;
第二拼接处理单元,用于根据预设自动贴正面胶膜设备对所述第一切割晶圆与所述晶圆切割处理后的所述第二切割晶圆进行切口完整拼接处理。
所述非完整晶圆处理装置具体实施方式与上述非完整晶圆处理方法各实施例基本相同,在此不再赘述。
此外,本发明还提供了一种计算机介质,所述计算机介质存储有一个或者一个以上程序,所述一个或者一个以上程序还可被一个或者一个以上的处理器执行以用于实现上述非完整晶圆处理方法各实施例的步骤。
本发明设备及介质(即计算机介质)的具体实施方式的拓展内容与上述非完整晶圆处理方法各实施例基本相同,在此不做赘述。
需要说明的是,在本文中,术语“包括”、“包含”或者其任何其他变体意在涵盖非排他性的包含,从而使得包括一系列要素的过程、方法、物品或者装置不仅包括那些要素,而且还包括没有明确列出的其他要素,或者是还包括为这种过程、方法、物品或者装置所固有的要素。在没有更多限制的情况下,由语句“包括一个……”限定的要素,并不排除在包括该要素的过程、方法、物品或者装置中还存在另外的相同要素。
上述本发明实施例序号仅仅为了描述,不代表实施例的优劣。
通过以上的实施方式的描述,本领域的技术人员可以清楚地了解到上述实施例方法可借助软件加必需的通用硬件平台的方式来实现,当然也可以通过硬件,但很多情况下前者是更佳的实施方式。基于这样的理解,本发明的技术方案本质上或者说对现有技术做出贡献的部分可以以软件产品的形式体现出来,该计算机软件产品存储在一个存储介质(如ROM/RAM、磁碟、光盘)中,包括若干指令用以使得一台终端(可以是手机,计算机,服务器,空调器,或者网络设备等)执行本发明各个实施例所述的方法。
上面结合附图对本发明的实施例进行了描述,但是本发明并不局限于上述的具体实施方式,上述的具体实施方式仅仅是示意性的,而不是限制性的,本领域的普通技术人员在本发明的启示下,在不脱离本发明宗旨和权利要求所保护的范围情况下,还可做出很多形式,这些均属于本发明的保护之内。
Claims (9)
1.一种非完整晶圆处理方法,其特征在于,所述非完整晶圆处理方法包括:
在检测到非完整晶圆时,获取所述非完整晶圆的破损区域;
确定所述破损区域各个破损缺口的缺口深度,并根据所述缺口深度确定所述非完整晶圆的切割方式;
根据所述切割方式对所述非完整晶圆进行切割,得到第一切割晶圆;
根据所述第一切割晶圆,确定对应完整实验晶圆的拼接切口,以根据所述拼接切口对所述完整实验晶圆进行切割,得到第二切割晶圆;
对所述第一切割晶圆与所述第二切割晶圆进行切口完整拼接处理;
所述确定所述破损区域各个破损缺口的缺口深度,并根据所述缺口深度确定所述非完整晶圆的切割方式步骤包括:
确定所述破损区域各个破损缺口的缺口深度,并获取最深缺口深度以及最浅缺口深度;
确定所述最深缺口深度与所述最浅缺口深度的深度差值是否小于预设深度差值;
若所述深度差值小于预设深度差值,则连接所述各个破损缺口的缺口深度以确定缺口方向,根据所述最深缺口深度以及所述缺口方向,确定所述非完整晶圆的第一切割线;
根据所述第一切割线确定所述切割方式。
2.如权利要求1所述的非完整晶圆处理方法,其特征在于,所述确定所述最深缺口深度与所述最浅缺口深度的深度差值是否小于预设深度差值步骤之后包括:
若所述深度差值大于等于预设深度差值,则基于所述最深缺口深度确定所述非完整晶圆的缺口转折线;
根据所述缺口转折线,确定所述非完整晶圆的第二切割线,根据所述第二切割线确定所述切割方式。
3.如权利要求1-2任一项所述的非完整晶圆处理方法,其特征在于,所述对所述第一切割晶圆与所述第二切割晶圆进行切口完整拼接处理步骤包括:
获取所述第一切割晶圆与所述第二切割晶圆的晶圆高度差值;
若所述晶圆高度差值大于第一预设值时,对所述晶圆高度差值进行高度差补齐处理,并对高度差补齐处理后的所述第二切割晶圆与所述第一切割晶圆进行切口完整拼接处理。
4.如权利要求3所述的非完整晶圆处理方法,其特征在于,所述若所述晶圆高度差值大于第一预设值时,对所述晶圆高度差值进行高度差补齐处理,并对高度差补齐处理后的所述第二切割晶圆与所述第一切割晶圆进行切口完整拼接处理步骤包括:
若所述晶圆高度差值大于第一预设值时,确定所述第二切割晶圆的高度是否低于所述第一切割晶圆的高度;
若确定所述第二切割晶圆的高度低于所述第一切割晶圆的高度,则确定对所述第二切割晶圆进行所述晶圆高度差值的胶膜补齐处理;
通过预设胶层对所述第一切割晶圆与所述胶膜补齐处理后的所述第二切割晶圆进行切口完整拼接处理。
5.如权利要求3所述的非完整晶圆处理方法,其特征在于,所述获取所述第一切割晶圆与所述第二切割晶圆的晶圆高度差值步骤之后包括:
若所述晶圆高度差值小于等于所述第一预设值时,确定所述第二切割晶圆的高度是否低于所述第一切割晶圆的高度;
若确定所述第二切割晶圆的高度低于所述第一切割晶圆的高度,则确定对所述第二切割晶圆进行厚胶层补齐处理;
对所述第一切割晶圆与所述厚胶层补齐处理后的所述第二切割晶圆进行切口完整拼接处理。
6.如权利要求5所述的非完整晶圆处理方法,其特征在于,所述若所述晶圆高度差值小于等于所述第一预设值时,确定所述第二切割晶圆的高度是否低于所述第一切割晶圆的高度步骤之后包括:
若确定所述第二切割晶圆的高度大于所述第一切割晶圆的高度,则确定对所述第二切割晶圆进行所述晶圆高度差值的晶圆切割处理;
根据预设自动贴正面胶膜设备对所述第一切割晶圆与所述晶圆切割处理后的所述第二切割晶圆进行切口完整拼接处理。
7.一种非完整晶圆处理装置,其特征在于,所述非完整晶圆处理装置包括:
获取模块,用于在检测到非完整晶圆时,获取所述非完整晶圆的破损区域;
确定模块,用于确定所述破损区域各个破损缺口的缺口深度,并获取最深缺口深度以及最浅缺口深度;确定所述最深缺口深度与所述最浅缺口深度的深度差值是否小于预设深度差值;若所述深度差值小于预设深度差值,则连接所述各个破损缺口的缺口深度以确定缺口方向,根据所述最深缺口深度以及所述缺口方向,确定所述非完整晶圆的第一切割线;根据所述第一切割线确定切割方式;
第一切割模块,用于根据所述切割方式对所述非完整晶圆进行切割,得到第一切割晶圆;
第二切割模块,用于根据所述第一切割晶圆,确定对应完整实验晶圆的拼接切口,以根据所述拼接切口对所述完整实验晶圆进行切割,得到第二切割晶圆;
拼接模块,用于对所述第一切割晶圆与所述第二切割晶圆进行切口完整拼接处理。
8.一种非完整晶圆处理设备,其特征在于,所述设备包括:存储器、处理器及存储在所述存储器上并可在所述处理器上运行的非完整晶圆处理程序,所述非完整晶圆处理程序被所述处理器执行时实现如权利要求1至6中任一项所述的非完整晶圆处理方法的步骤。
9.一种介质,其特征在于,所述介质上存储有非完整晶圆处理程序,所述非完整晶圆处理程序被处理器执行时实现如权利要求1至6中任一项所述的非完整晶圆处理方法的步骤。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201911391864.XA CN111128807B (zh) | 2019-12-27 | 2019-12-27 | 非完整晶圆处理方法、装置、设备及介质 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201911391864.XA CN111128807B (zh) | 2019-12-27 | 2019-12-27 | 非完整晶圆处理方法、装置、设备及介质 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN111128807A CN111128807A (zh) | 2020-05-08 |
CN111128807B true CN111128807B (zh) | 2023-06-23 |
Family
ID=70504623
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201911391864.XA Active CN111128807B (zh) | 2019-12-27 | 2019-12-27 | 非完整晶圆处理方法、装置、设备及介质 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN111128807B (zh) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN111564367B (zh) * | 2020-05-21 | 2021-05-25 | 合肥新汇成微电子股份有限公司 | 一种晶圆研磨前裂片异常的处理方法 |
Citations (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5160403A (en) * | 1991-08-09 | 1992-11-03 | Xerox Corporation | Precision diced aligning surfaces for devices such as ink jet printheads |
CA2276664A1 (en) * | 1999-06-30 | 2000-12-30 | Takusi Kajimoto | Cutting mat and method of producing the same |
JP2002118079A (ja) * | 2000-10-05 | 2002-04-19 | Sony Corp | 半導体装置の製造方法 |
JP2003072088A (ja) * | 2001-09-06 | 2003-03-12 | Ricoh Co Ltd | 液滴吐出ヘッド及びその製造方法、インクカートリッジ並びにインクジェット記録装置 |
JP2007073788A (ja) * | 2005-09-08 | 2007-03-22 | Matsushita Electric Ind Co Ltd | ウエハのダイシング方法 |
JP2009294229A (ja) * | 1998-07-15 | 2009-12-17 | August Technology Corp | 自動化ウェハ欠陥検査システムおよびこのような検査を実行する方法 |
US8900987B1 (en) * | 2013-10-04 | 2014-12-02 | Xilinx, Inc. | Method for removing bumps from incomplete and defective interposer dies for stacked silicon interconnect technology (SSIT) devices |
JP2015198120A (ja) * | 2014-03-31 | 2015-11-09 | 日東電工株式会社 | ダイボンドフィルム、ダイシング・ダイボンドフィルム及び積層フィルム |
CN108257898A (zh) * | 2018-01-23 | 2018-07-06 | 内蒙古日月太阳能科技有限责任公司 | 修补破损的石墨舟叶片的方法 |
JP2018133370A (ja) * | 2017-02-13 | 2018-08-23 | 株式会社ディスコ | ウエーハの加工方法 |
CN110284724A (zh) * | 2019-06-21 | 2019-09-27 | 苏州市华丽美登装饰装璜有限公司 | Grc板块修补方法 |
Family Cites Families (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8378483B2 (en) * | 2011-07-01 | 2013-02-19 | Powertech Technology Inc. | Fabrication process and device of multi-chip package having spliced substrates |
JP6802085B2 (ja) * | 2017-02-21 | 2020-12-16 | 株式会社ディスコ | ウエーハの加工方法 |
-
2019
- 2019-12-27 CN CN201911391864.XA patent/CN111128807B/zh active Active
Patent Citations (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5160403A (en) * | 1991-08-09 | 1992-11-03 | Xerox Corporation | Precision diced aligning surfaces for devices such as ink jet printheads |
JP2009294229A (ja) * | 1998-07-15 | 2009-12-17 | August Technology Corp | 自動化ウェハ欠陥検査システムおよびこのような検査を実行する方法 |
CA2276664A1 (en) * | 1999-06-30 | 2000-12-30 | Takusi Kajimoto | Cutting mat and method of producing the same |
JP2002118079A (ja) * | 2000-10-05 | 2002-04-19 | Sony Corp | 半導体装置の製造方法 |
JP2003072088A (ja) * | 2001-09-06 | 2003-03-12 | Ricoh Co Ltd | 液滴吐出ヘッド及びその製造方法、インクカートリッジ並びにインクジェット記録装置 |
JP2007073788A (ja) * | 2005-09-08 | 2007-03-22 | Matsushita Electric Ind Co Ltd | ウエハのダイシング方法 |
US8900987B1 (en) * | 2013-10-04 | 2014-12-02 | Xilinx, Inc. | Method for removing bumps from incomplete and defective interposer dies for stacked silicon interconnect technology (SSIT) devices |
JP2015198120A (ja) * | 2014-03-31 | 2015-11-09 | 日東電工株式会社 | ダイボンドフィルム、ダイシング・ダイボンドフィルム及び積層フィルム |
JP2018133370A (ja) * | 2017-02-13 | 2018-08-23 | 株式会社ディスコ | ウエーハの加工方法 |
CN108257898A (zh) * | 2018-01-23 | 2018-07-06 | 内蒙古日月太阳能科技有限责任公司 | 修补破损的石墨舟叶片的方法 |
CN110284724A (zh) * | 2019-06-21 | 2019-09-27 | 苏州市华丽美登装饰装璜有限公司 | Grc板块修补方法 |
Also Published As
Publication number | Publication date |
---|---|
CN111128807A (zh) | 2020-05-08 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN111122629B (zh) | 一种薄膜材料断面扫描电镜样品制作方法 | |
US8052824B2 (en) | Film peeling method and film peeling device | |
CN111128807B (zh) | 非完整晶圆处理方法、装置、设备及介质 | |
CN104849643A (zh) | 一种提高芯片去层次时均匀度的方法 | |
CN106158580B (zh) | 晶圆减薄方法 | |
JP2009246015A (ja) | チッピング検出方法 | |
KR20150044369A (ko) | 탄성 지지판, 파단 장치 및 분단 방법 | |
KR101506397B1 (ko) | 엣지 벌크 마이크로 결함들의 균일성 제어에 의한 웨이퍼 강도 개선 | |
CN102646566A (zh) | 用于在线sem观察的sem样品夹具及sem样品观察方法 | |
CN110476224B (zh) | 半导体的制造方法 | |
CN110729178A (zh) | 一种3d晶圆的加工方法 | |
CN111564367B (zh) | 一种晶圆研磨前裂片异常的处理方法 | |
US20070057410A1 (en) | Method of fabricating wafer chips | |
CN102709206B (zh) | 控制晶圆生产过程异常的自动缺陷扫描抽检方法及装置 | |
CN104658888A (zh) | 一种晶圆处理工艺及晶圆处理装置 | |
US8956954B2 (en) | Method of processing wafers for saving material and protecting environment | |
CN105215840A (zh) | 一种硅通孔的减薄方法 | |
CN100372053C (zh) | 晶圆形态封装的制具与晶片配置方法 | |
CN111553875A (zh) | 晶圆生产异常设备查找方法及查找系统 | |
JP2012043112A (ja) | 部品の管理方法 | |
CN104505337A (zh) | 一种不规则晶圆的减薄方法 | |
US11328956B2 (en) | Wafer processing method | |
JP2014138177A (ja) | 環状凸部除去方法 | |
TWI516777B (zh) | 晶粒測試方法 | |
JP2010225695A (ja) | 拡散ウェーハの製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant |