CN111118447B - 贴紧度确认装置及方法、成膜装置及方法、电子器件的制造方法 - Google Patents

贴紧度确认装置及方法、成膜装置及方法、电子器件的制造方法 Download PDF

Info

Publication number
CN111118447B
CN111118447B CN201911014422.3A CN201911014422A CN111118447B CN 111118447 B CN111118447 B CN 111118447B CN 201911014422 A CN201911014422 A CN 201911014422A CN 111118447 B CN111118447 B CN 111118447B
Authority
CN
China
Prior art keywords
processing body
substrate
mask
electrostatic chuck
adhesion
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201911014422.3A
Other languages
English (en)
Other versions
CN111118447A (zh
Inventor
泷泽毅
川畑奉代
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Canon Tokki Corp
Original Assignee
Canon Tokki Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Canon Tokki Corp filed Critical Canon Tokki Corp
Publication of CN111118447A publication Critical patent/CN111118447A/zh
Application granted granted Critical
Publication of CN111118447B publication Critical patent/CN111118447B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67242—Apparatus for monitoring, sorting or marking
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/04—Coating on selected surface areas, e.g. using masks
    • C23C14/042—Coating on selected surface areas, e.g. using masks using masks
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/22—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the process of coating
    • C23C14/24—Vacuum evaporation
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/70—Microphotolithographic exposure; Apparatus therefor
    • G03F7/70483—Information management; Active and passive control; Testing; Wafer monitoring, e.g. pattern monitoring
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02631—Physical deposition at reduced pressure, e.g. MBE, sputtering, evaporation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67017—Apparatus for fluid treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6831—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using electrostatic chucks
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H10K71/10—Deposition of organic active material
    • H10K71/16—Deposition of organic active material using physical vapour deposition [PVD], e.g. vacuum deposition or sputtering
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H10K71/10—Deposition of organic active material
    • H10K71/16—Deposition of organic active material using physical vapour deposition [PVD], e.g. vacuum deposition or sputtering
    • H10K71/164—Deposition of organic active material using physical vapour deposition [PVD], e.g. vacuum deposition or sputtering using vacuum deposition
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H10K71/10—Deposition of organic active material
    • H10K71/16—Deposition of organic active material using physical vapour deposition [PVD], e.g. vacuum deposition or sputtering
    • H10K71/166—Deposition of organic active material using physical vapour deposition [PVD], e.g. vacuum deposition or sputtering using selective deposition, e.g. using a mask

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Organic Chemistry (AREA)
  • Metallurgy (AREA)
  • Mechanical Engineering (AREA)
  • Materials Engineering (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Physical Vapour Deposition (AREA)
  • Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)

Abstract

本发明提供贴紧度确认装置及方法、成膜装置及方法、电子器件的制造方法，本发明的贴紧度确认装置是用于确认第1处理体与第2处理体之间的贴紧度的装置，其特征在于，包括：光学部件，用于隔着所述第1处理体，对形成于所述第2处理体的贴紧度确认用表示符进行拍摄；以及判别部件，基于由所述光学部件拍摄到的图像内的所述贴紧度确认用表示符的拍摄状态，判别所述第1处理体与所述第2处理体之间的贴紧度。

Description

贴紧度确认装置及方法、成膜装置及方法、电子器件的制造 方法
技术领域
本发明涉及贴紧度确认装置及方法、成膜装置及方法、电子器件的制造方法。
背景技术
在有机EL显示装置(有机EL显示器)的制造中，在形成构成有机EL显示装置的有机发光元件(有机EL元件；OLED)时，将从成膜装置的蒸镀源蒸发了的蒸镀材料隔着形成有像素图案的掩模蒸镀到基板上，由此形成有机物层、金属层。
在向上蒸镀方式(向上淀积)的成膜装置中，蒸镀源设置于成膜装置的真空容器的下部，基板配置于真空容器的上部，向基板的下表面蒸镀。因为在这样的向上蒸镀方式的成膜装置的真空容器内，仅基板的下表面的周边部由基板保持架保持，所以基板因其自重而挠曲，这成为使蒸镀精度下降的一个主要原因。在向上蒸镀方式以外的方式的成膜装置中，也有可能因基板的自重而产生挠曲。
作为用于降低由基板的自重引起的挠曲的方法，正在研究使用静电吸盘的技术。即，通过利用静电吸盘对基板的整个上表面进行吸附，能够降低基板的挠曲。
在专利文献1(韩国专利公开公报2007-0010723号)中，提出了利用静电吸盘吸附基板及掩模的技术。
专利文献1：韩国专利公开公报2007-0010723号
可是，专利文献1没有公开能够监视吸附于静电吸盘的基板和掩模之间的贴紧状态的结构。
在隔着掩模对基板进行成膜的情况下，优选在掩模相对于基板良好地贴紧的状态下进行成膜。若掩模相对于基板未充分良好地贴紧，则会带来成膜不良，但以往没有确认掩模相对于该基板的贴紧度的方法，仅在显示面板的制造完成后通过不良解析间接地推测成膜工序中或成膜工序前后的贴紧度不良。
发明内容
本发明的目的在于，有效地监视掩模相对于基板的贴紧度。
用于解决课题的技术方案
本发明的一技术方案的贴紧度确认装置，是用于确认第1处理体与第2处理体之间的贴紧度的装置，其特征在于，该贴紧度确认装置包括：光学部件，用于隔着所述第1处理体，对形成于所述第2处理体的贴紧度确认用表示符进行拍摄；以及判别部件，基于由所述光学部件拍摄到的图像内的所述贴紧度确认用表示符的拍摄状态，判别所述第1处理体与所述第2处理体之间的贴紧度。
本发明的一技术方案的成膜装置，是用于隔着掩模使蒸镀材料在基板上成膜的成膜装置，其特征在于，该成膜装置包括：静电吸盘，用于吸附作为第1处理体的基板并隔着所述基板吸附作为第2处理体的掩模；以及贴紧度确认装置，用于确认由所述静电吸盘吸附的所述基板与所述掩模之间的贴紧度，所述贴紧度确认装置是上述本发明的一技术方案的贴紧度确认装置。
本发明的一技术方案的贴紧度确认方法，是用于确认第1处理体与第2处理体之间的贴紧度的方法，其特征在于，该贴紧度确认方法包括：利用光学部件，隔着所述第1处理体，对形成于所述第2处理体的贴紧度确认用表示符进行拍摄的阶段；以及基于由所述光学部件拍摄到的图像内的所述贴紧度确认用表示符的拍摄状态，判别所述第1处理体与所述第2处理体之间的贴紧度的阶段。
本发明的一技术方案的成膜方法，是用于隔着掩模使蒸镀材料在基板上成膜的成膜方法，其特征在于，该成膜方法包括：利用静电吸盘，吸附作为第1处理体的基板并隔着所述基板吸附作为第2处理体的掩模的阶段；在所述基板和所述掩模吸附于所述静电吸盘的状态下，使蒸镀材料放出并隔着所述掩模使蒸镀材料在所述基板上成膜的阶段；以及使用上述本发明的一技术方案的贴紧度确认方法，确认由所述静电吸盘吸附的所述基板与所述掩模之间的贴紧度的阶段。
本发明的一技术方案的电子器件的制造方法，其特征在于，使用上述本发明的一技术方案的成膜方法来制造电子器件。
发明的效果
根据本发明，能够有效地监视掩模相对于基板的贴紧度。
附图说明
图1是电子器件的制造装置的一部分的示意图。
图2是本发明的一个实施方式的成膜装置的示意图。
图3a～图3c是本发明的一个实施方式的静电吸盘系统的概念图以及示意图。
图4是表示基板向静电吸盘的吸附顺序的工序图。
图5是表示掩模向静电吸盘的吸附顺序的工序图。
图6是表示掩模及基板从静电吸盘的分离顺序的工序图。
图7是表示施加于静电吸盘的电压的变化的图表。
图8是用于说明形成于掩模的贴紧度确认用标记(图8(a))以及利用了该贴紧度确认用标记的贴紧度确认方法(图8(b))的示意图。
图9是表示电子器件的示意图。
附图标记说明
S：基板
M：掩模
20b：掩模贴紧度确认用照相机
24：静电吸盘
H：掩模贴紧度确认用的观察孔
50、51、52、51a～51c、52a～52c：掩模贴紧度确认用标记(分辨率图)
具体实施方式
以下，参照附图对本发明的优选的实施方式以及实施例进行说明。但是，以下的实施方式及实施例仅是例示性地表示本发明的优选的结构，本发明的范围并不限定于这些结构。另外，以下的说明中的装置的硬件结构以及软件结构、处理流程、制造条件、尺寸、材质、形状等，只要没有特别地特定记载，本发明的范围就不仅限定于它们。
本发明能够应用于使各种材料堆积在基板的表面而进行成膜的装置，能够优选应用于通过真空蒸镀形成所希望的图案的薄膜(材料层)的装置。作为基板的材料，能够选择玻璃、高分子材料的膜、金属等任意的材料，基板例如可以是在玻璃基板上层叠有聚酰亚胺等膜的基板。另外，作为蒸镀材料，也可以选择有机材料、金属性材料(金属、金属氧化物等)等任意的材料。另外，除了在以下的说明中说明的真空蒸镀装置以外，在包含溅射装置、CVD(Chemical Vapor Deposition：化学气相沉积)装置在内的成膜装置中，也能够应用本发明。本发明的技术具体可应用于有机电子器件(例如，有机发光元件、薄膜太阳能电池)、光学构件等的制造装置。其中，通过使蒸镀材料蒸发而隔着掩模蒸镀到基板上从而形成有机发光元件的有机发光元件的制造装置是本发明的优选应用例之一。
[电子器件的制造装置]
图1是示意性地表示电子器件的制造装置的一部分结构的俯视图。
图1的制造装置例如用于智能手机用的有机EL显示装置的显示面板的制造。在智能手机用的显示面板的情况下，例如，在4.5代的基板(约700mm×约900mm)或6代的全尺寸(约1500mm×约1850mm)或半切割尺寸(约1500mm×约925mm)的基板上进行用于形成有机EL元件的成膜后，将该基板切下来制作成多个小尺寸的面板。
电子器件的制造装置通常包括多个集群装置1和在集群装置之间连接的中继装置。
集群装置1具备进行对基板S的处理(例如成膜)的多个成膜装置11、收纳使用前后的掩模M的多个掩模储存装置12、以及配置于其中央的搬送室13。如图1所示，搬送室13分别与多个成膜装置11以及掩模储存装置12连接。
在搬送室13内配置有搬送基板以及掩模的搬送机器人14。搬送机器人14将基板S从配置于上游侧的中继装置的路径室15向成膜装置11搬送。另外，搬送机器人14在成膜装置11与掩模储存装置12之间搬送掩模M。搬送机器人14例如是在多关节臂上安装有保持基板S或掩模M的机器人手的结构的机器人。
在成膜装置11(也称为蒸镀装置)中，收纳于蒸镀源的蒸镀材料被加热器加热而蒸发，隔着掩模被蒸镀到基板上。利用成膜装置11进行与搬送机器人14交接基板S、基板S与掩模M的相对位置的调整(对准)、基板S向掩模M上的固定、成膜(蒸镀)等一连串成膜工艺。
在掩模储存装置12中，将成膜装置11中的成膜工序所使用的新的掩模和使用完的掩模分开地收纳于两个盒。搬送机器人14将使用完的掩模从成膜装置11向掩模储存装置12的盒搬送，并将收纳于掩模储存装置12的其它的盒内的新的掩模向成膜装置11搬送。
在集群装置1上连结有路径室15和缓冲室16，该路径室15在基板S的流动方向上将来自上游侧的基板S向该集群装置1传递，该缓冲室16用于将在该集群装置1中完成了成膜处理的基板S向下游侧的其它的集群装置传递。搬送室13的搬送机器人14从上游侧的路径室15接受基板S，并向该集群装置1内的成膜装置11之一(例如成膜装置11a)搬送。另外，搬送机器人14从多个成膜装置11之一(例如成膜装置11b)接受在该集群装置1中完成了成膜处理的基板S，并向连结于下游侧的缓冲室16搬送。
在缓冲室16与路径室15之间设置有改变基板的朝向的回转室17。在回转室17设置有搬送机器人18，该搬送机器人18用于从缓冲室16接收基板S并使基板S旋转180°向路径室15搬送。由此，在上游侧的集群装置和下游侧的集群装置中，基板S的朝向相同，基板处理变得容易。
路径室15、缓冲室16、回转室17是将集群装置之间连结的所谓的中继装置，被设置在集群装置的上游侧和/或下游侧的中继装置包括路径室、缓冲室、回转室中的至少一个。
成膜装置11、掩模储存装置12、搬送室13、缓冲室16、回转室17等在有机发光元件的制造过程中被维持为高真空状态。路径室15通常被维持在低真空状态，但也可以根据需要被维持在高真空状态。
在本实施例中，参照图1对电子器件的制造装置的结构进行了说明，但本发明并不限定于此，也可以具有其它种类的装置、腔室，这些装置、腔室间的配置也可以改变。
以下，对成膜装置11的具体结构进行说明。
[成膜装置]
图2是表示成膜装置11的结构的示意图。在以下的说明中，使用以铅垂方向为Z方向的XYZ正交坐标系。在成膜时基板S以与水平面(XY平面)成为平行的方式被固定的情况下，将基板S的宽度方向(与短边平行的方向)设为X方向，将长度方向(与长边平行的方向)设为Y方向。另外，用θ表示绕Z轴的旋转角。
成膜装置11包括被维持在真空气氛或氮气等非活性气体气氛的真空容器21、以及被设置在真空容器21的内部的基板支承单元22、掩模支承单元23、静电吸盘24和蒸镀源25。
基板支承单元22是接收并保持由设置于搬送室13的搬送机器人14搬送来的基板S的部件，也被称为基板保持架。
在基板支承单元22的下方设置有掩模支承单元23。掩模支承单元23是接收并保持由设置于搬送室13的搬送机器人14搬送来的掩模M的部件，也被称为掩模支架。
掩模M具有与在基板S上形成的薄膜图案对应的开口图案，并被载置在掩模支承单元23之上。特别是为了制造智能手机用的有机EL元件而使用的掩模是形成有微细的开口图案的金属制的掩模，也称为FMM(Fine Metal Mask：精细金属掩模)。
在基板支承单元22的上方设置有用于利用静电引力吸附并固定基板的静电吸盘24。静电吸盘24具有在电介质(例如，陶瓷材料)基体内埋设有金属电极等的电路的构造。静电吸盘24既可以是库仑力类型的静电吸盘，也可以是约翰逊·拉别克力类型的静电吸盘，还可以是梯度力类型的静电吸盘。静电吸盘24优选为梯度力类型的静电吸盘。通过静电吸盘24为梯度力类型的静电吸盘，即使在基板S为绝缘性基板的情况下，也能够通过静电吸盘24良好地进行吸附。例如，在静电吸盘24为库仑力类型的静电吸盘的情况下，当对金属电极施加正(+)以及负(-)的电位时，通过电介质基体在基板S等被吸附体上感应有与金属电极相反极性的极化电荷，通过它们间的静电引力将基板S吸附固定于静电吸盘24。
静电吸盘24既可以由一个板形成，也可以形成为具有多个子板。另外，在由一个板形成的情况下，也可以在其内部包含多个电路，以在一个板内根据位置不同而使静电引力不同的方式进行控制。
在本实施方式中，如后所述，在成膜前利用静电吸盘24不仅吸附并保持基板S(第1被吸附体)，还吸附并保持掩模M(第2被吸附体)。之后，在由静电吸盘24保持有基板S(第1被吸附体)和掩模M(第2被吸附体)的状态下，进行成膜，在完成了成膜以后，解除静电吸盘24对基板S(第1被吸附体)和掩模M(第2被吸附体)的保持。
即，由静电吸盘吸附并保持被放置在静电吸盘24的铅垂方向的下侧的基板S(第1被吸附体)，之后，隔着基板S(第1被吸附体)由静电吸盘24吸附并保持隔着基板S(第1被吸附体)被放置在静电吸盘24的相反侧的掩模M(第2被吸附体)。并且，在由静电吸盘24保持有基板S(第1被吸附体)和掩模M(第2被吸附体)的状态下进行成膜后，将基板S(第1被吸附体)和掩模M(第2被吸附体)从静电吸盘24剥离。此时，先剥离隔着基板S(第1被吸附体)被吸附的掩模M(第2被吸附体)后，将基板S(第1被吸附体)剥离。对于基板S和掩模M相对于静电吸盘24的吸附和分离的详细情况，参照图4～图7在后面叙述。
虽然在图2中未图示，但也可以通过在静电吸盘24的吸附面的相反侧设置抑制基板S的温度上升的冷却机构(例如冷却板)，来抑制堆积在基板S上的有机材料的变质或劣化。
蒸镀源25包括收纳要成膜于基板的蒸镀材料的坩埚(未图示)、用于加热坩埚的加热器(未图示)、和阻止蒸镀材料向基板飞散直到来自蒸镀源的蒸发率成为恒定为止的挡板(未图示)等。蒸镀源25能够根据点(point)蒸镀源或线形(linear)蒸镀源等用途而具有多种结构。
虽然在图2中未图示，但成膜装置11包括用于测量蒸镀于基板的膜的厚度的膜厚监视器(未图示)及膜厚计算单元(未图示)。
在真空容器21的上部外侧(大气侧)设置有基板Z致动器26、掩模Z致动器27、静电吸盘Z致动器28和位置调整机构29等。这些致动器和位置调整机构例如由马达和滚珠丝杠、或者马达和线性引导件等构成。基板Z致动器26是用于使基板支承单元22升降(Z方向移动)的驱动部件。掩模Z致动器27是用于使掩模支承单元23升降(Z方向移动)的驱动部件。静电吸盘Z致动器28是用于使静电吸盘24升降(Z方向移动)的驱动部件。
位置调整机构29是用于静电吸盘24的对准的驱动部件。位置调整机构29使静电吸盘24整体相对于基板支承单元22以及掩模支承单元23沿X方向移动、Y方向移动、θ旋转。另外，在本实施方式中，在吸附有基板S的状态下，通过在X、Y、θ方向上对静电吸盘24进行位置调整，进行调整基板S与掩模M的相对位置的对准。
在真空容器21的外侧上表面，除了上述的驱动机构以外，还设置有对准用照相机20a，该对准用照相机20a用于隔着设置于真空容器21的上表面的透明窗而拍摄形成于基板S以及掩模M的对准标记。对准标记通常能够形成于长方形的基板S以及掩模M的对角方向的两个角部，或能够形成于全部四个角部。在与这些基板S以及掩模M上的对准标记的形成位置对应的静电吸盘24上，形成有观察用的孔(对准标记观察用孔)，利用上述对准用照相机20a经由该观察用孔拍摄对准标记，由此进行基板S以及掩模M之间的位置对齐。
对准用照相机20a是高精度地调整基板S与掩模M的相对的位置所使用的精细对准用照相机，其是视场角窄但具有高分辨率的照相机。成膜装置11除了精细对准用照相机20a以外，还可以具有视场角相对较宽而低分辨率的粗略对准用照相机。
位置调整机构29基于由对准用照相机20a取得的基板S(第1被吸附体)以及掩模M(第2被吸附体)的位置信息，进行使基板S(第1被吸附体)和掩模M(第2被吸附体)相对地移动而进行位置调整的对准。
另外，在静电吸盘24上，除了上述对准标记观察用孔之外，还可以进一步形成用于确认由静电吸盘24吸附维持的基板S与掩模M之间的贴紧度的贴紧度确认用的观察孔。在与该静电吸盘24的贴紧度确认用观察孔对应的掩模M上的位置，形成有作为在判定与基板的贴紧度时使用的贴紧度确认用标记的表示符(例如，分辨率图)。在真空容器21的外侧上表面，设置有贴紧度确认用照相机20b，该贴紧度确认用照相机20b经由设置于真空容器21的上表面的透明窗与静电吸盘24上的贴紧度确认用孔，用于拍摄形成于掩模M的上述贴紧度确认用标记。关于利用了贴紧度确认用照相机20b的、掩模M相对于基板S的贴紧度判定的详细情况，将在后面叙述。
成膜装置11具备控制部(未图示)。控制部具有基板S的搬送及对准、蒸镀源25的控制、成膜的控制等功能。控制部例如能够由具有处理器、存储器、储存装置、I/O等的计算机构成。在这种情况下，通过处理器执行存储在存储器或储存装置中的程序来实现控制部的功能。作为计算机，既可以使用通用的个人计算机，也可以使用嵌入式的计算机或PLC(programmable logic controller：可编程逻辑控制器)。或者，控制部的功能的一部分或全部也可以由ASIC或FPGA这样的电路构成。另外，既可以针对每个成膜装置设置控制部，也可以构成为一个控制部控制多个成膜装置。
[静电吸盘系统]
参照图3a～图3c，对本实施方式的静电吸盘系统30进行说明。
图3a是本实施方式的静电吸盘系统30的概念性的框图，图3b是静电吸盘24的示意性的剖视图，图3c是静电吸盘24的示意性的俯视图。
如图3a所示，本实施方式的静电吸盘系统30包括静电吸盘24、电压施加部31和电压控制部32。
电压施加部31对静电吸盘24的电极部施加用于产生静电引力的电压。
电压控制部32根据静电吸盘系统30的吸附工序或成膜装置11的成膜工序的进行，控制从电压施加部31施加于电极部的电压的大小、电压的施加开始时刻、电压的维持时间、电压的施加顺序等。电压控制部32例如能够针对不同的子电极部独立地控制向静电吸盘24的电极部所包含的多个子电极部241～249的电压施加。在本实施方式中，电压控制部32与成膜装置11的控制部独立地实现，但本发明并不限定于此，也可以统一为成膜装置11的控制部。
静电吸盘24包括使吸附面产生用于吸附被吸附体(例如基板S、掩模M)的静电吸附力的电极部，电极部能够包括多个子电极部241～249。例如，如图3c所示，本实施方式的静电吸盘24包括沿着静电吸盘24的长度方向(Y方向)和/或静电吸盘24的宽度方向(X方向)被分割的多个子电极部241～249。
各个子电极部包括为了产生静电吸附力而施加正(第1极性)以及负(第2极性)的电位的电极对33。例如，各个电极对33包括施加正电位的第1电极331和施加负电位的第2电极332。
如图3c所示，第1电极331和第2电极332分别具有梳形。例如，第1电极331以及第2电极332分别包括多个梳齿部和与多个梳齿部连结的基部。各电极331、332的基部向梳齿部供给电位，多个梳齿部在与被吸附体之间产生静电吸附力。在一个子电极部中，第1电极331的各梳齿部以与第2电极332的各梳齿部相向的方式交替配置。这样，通过形成为各电极331、332的各梳齿部相向且彼此交错的结构，能够使施加不同电位的电极间的间隔变窄，能够形成大的不均匀电场，利用梯度力吸附基板S。
在本实施例中，说明了静电吸盘24的子电极部241～249的各电极331、332具有梳形，但本发明并不限定于此，只要能够在与被吸附体之间产生静电引力，就能够具有多种形状。
本实施方式的静电吸盘24具有与多个子电极部对应的多个吸附部。例如，如图3c所示，本实施例的静电吸盘24具有与9个子电极部241～249对应的9个吸附部，但并不限定于此，为了更精细地控制基板S的吸附，也可以具有其它的个数的吸附部。
吸附部以在静电吸盘24的长度方向(Y轴方向)和宽度方向(X轴方向)上被分割的方式设置，但并不限定于此，也可以仅在静电吸盘24的长度方向或宽度方向上分割。多个吸附部既可以通过在物理上一个板具有多个电极部而实现，也可以通过物理地分割的多个板分别具有一个或更多个的电极部而实现。
例如，在图3c所示的实施例中，既可以实现为多个吸附部分别与多个子电极部分别对应，也可以实现为一个吸附部包括多个子电极部。
即，通过控制电压控制部32对子电极部241～249的电压的施加，如后所述，能够使配置在与基板S的吸附行进方向(X方向)交叉的方向(Y方向)上的3个子电极部241、244、247构成一个吸附部。即，3个子电极部241、244、247分别能够独立地进行电压控制，但通过控制成对这3个电极部241、244、247同时施加电压，从而能够使这3个电极部241、244、247作为一个吸附部而发挥功能。只要能够对多个吸附部分别独立地进行基板的吸附，其具体的物理的构造以及电路的构造就可以改变。
如图3c所示，在静电吸盘24上以在垂直方向上贯穿的方式形成有一个以上的孔H。孔H能够包括上述的对准标记观察用的孔和掩模贴紧度确认用的观察孔。例如，能够在四个角部分别形成对准标记观察用的孔，且在中央部形成掩模贴紧度确认用的观察孔。
在孔H所贯穿的部分不形成电极部。孔H也可以是未被任何物质填满的空的空间，根据实施方式不同，在孔H中也可以填满透明的绝缘性的物质。
[基于静电吸盘系统的基板及掩模的吸附及分离]
以下，参照图4～图7，对在静电吸盘24上吸附及分离基板S及掩模M的工序及其电压控制进行说明。
(基板S的吸附)
图4图示了将基板S吸附于静电吸盘24的工序。
在本实施方式中，如图4所示，不是基板S的整个面被同时吸附于静电吸盘24的下表面，而是沿着静电吸盘24的第1边(短边)从一端朝向另一端依次进行吸附。但是，本发明并不限定于此，例如也可以从静电吸盘24的对角线上的一个角朝向与其相向的其它的角进行基板S的吸附。此外，也可以从静电吸盘24的中央部朝向周缘部依次进行基板的吸附。
为了使基板S沿着静电吸盘24的第1边依次被吸附，既可以控制对多个子电极部241～249施加用于基板吸附的第1电压的顺序，也可以对多个子电极部241～249同时施加第1电压，但使支承基板S的基板支承单元22的支承部的结构和支承力不同。
图4表示通过对静电吸盘24的多个子电极部241～249施加的电压的控制，使基板S依次吸附于静电吸盘24的实施方式。在此，以沿着静电吸盘24的长边方向(Y方向)配置的3个子电极部241、244、247构成第1吸附部41、静电吸盘24的中央部的3个子电极部242、245、248构成第2吸附部42、其余的3个子电极部243、246、249构成第3吸附部43为前提进行说明。
首先，基板S被搬入成膜装置11的真空容器21内，被载置于基板支承单元22的支承部。
接着，静电吸盘24下降，朝向载置在基板支承单元22的支承部上的基板S移动(图4(a))。
在静电吸盘24与基板S充分地接近或接触时，电压控制部32进行控制，以沿着静电吸盘24的第1边(宽度)从第1吸着部41朝向第3吸着部43依次施加第1电压(ΔV1)。
即，进行控制，以首先对第1吸附部41施加第1电压(ΔV1)(图4(b))，接着对第2吸附部42施加第1电压(ΔV1)(图4(c))，最终对第3吸附部43施加第1电压(ΔV1)(图4(d))。
为了使基板S可靠地吸附于静电吸盘24，第1电压(ΔV1)被设定为足够大的电压。
由此，基板S向静电吸盘24的吸附从基板S的与第1吸附部41对应的一侧经由基板S的中央部，朝向第3吸附部43侧进行(即，在X方向上进行基板S的吸附)，基板S在基板中央部不残留褶皱而平坦地被吸附于静电吸盘24。
在本实施方式中，说明了在静电吸盘24与基板S充分接近或接触的状态下施加第1电压(ΔV1)，但也可以在静电吸盘24开始朝向基板S下降之前或者在下降的中途施加第1电压(ΔV1)。
在基板S向静电吸盘24的吸附工序完成后的规定的时刻，如图4(e)所示，电压控制部32将施加于静电吸盘24的电极部的电压从第1电压(ΔV1)降低到比第1电压(ΔV1)小的第2电压(ΔV2)。
第2电压(ΔV2)是用于将基板S维持在被吸附于静电吸盘24的状态的吸附维持电压，是比使基板S吸附于静电吸盘24时施加的第1电压(ΔV1)低的电压。当施加于静电吸盘24的电压降低到第2电压(ΔV2)时，与之对应地在基板S上感应出的极化电荷量也与施加第1电压(ΔV1)的情况相比减少，但在基板S一旦被第1电压(ΔV1)吸附于静电吸盘24以后，即使施加比第1电压(ΔV1)低的第2电压(ΔV2)，也能够维持基板的吸附状态。
这样，通过将施加于静电吸盘24的电极部的电压降低到第2电压(ΔV2)，能够缩短从静电吸盘24分离基板所花费的时间。
在图示的实施例中，示出了将施加于静电吸盘24的第1吸附部41～第3吸附部43的电压同时降低到第2电压(ΔV2)的情况，但本发明并不限定于此，也可以针对不同的吸附部分别使降低到第2电压(ΔV2)的时刻、所施加的第2电压(ΔV2)的大小不同。例如，也可以从第1吸附部41朝向第3吸附部43依次降低到第2电压(ΔV2)。
这样，在施加于静电吸盘24的电极部的电压降低到第2电压(ΔV2)之后，对吸附于静电吸盘24的基板S和被载置在掩模支承单元23上的掩模M的相对位置进行调整(对准)。在本实施例中，对在施加于静电吸盘24的电极部的电压降低到第2电压(ΔV2)之后进行基板S与掩模M之间的相对的位置调整(对准)的情况进行了说明，但本发明并不限定于此，也可以在对静电吸盘24的电极部施加第1电压(ΔV1)的状态下进行对准工序。
(掩模M的吸附)
若基板S的吸附以及与掩模M的对准调整结束，则使掩模M隔着被吸附的基板S进一步吸附于静电吸盘24。具体而言，通过对静电吸盘24的电极部施加用于吸附掩模M的第3电压(ΔV3)，使掩模M隔着基板S吸附于静电吸盘24。即，使掩模M吸附于吸附在静电吸盘24上的基板S的下表面。
图5表示使掩模M吸附于静电吸盘24的工序。
首先，利用静电吸盘Z致动器28使吸附有基板S的静电吸盘24朝向掩模M下降(图5(a))。
如果吸附于静电吸盘24的基板S的下表面与掩模M充分接近或接触，则电压控制部32进行控制，使得电压施加部31对静电吸盘24的电极部施加第3电压(ΔV3)。
第3电压(ΔV3)优选为大于第2电压(ΔV2)且隔着基板S能够通过静电感应使掩模M带电的程度的大小。由此，掩模M能够隔着基板S而吸附于静电吸盘24。但是，本发明不限于此，第3电压(ΔV3)也可以具有与第2电压(ΔV2)相同的大小。即使第3电压(ΔV3)具有与第2电压(ΔV2)相同的大小，如上所述，因为由于静电吸盘24的下降而缩短静电吸盘24或基板S与掩模M之间的相对的距离，所以即使不进一步增大施加于静电吸盘24的电极部的电压的大小，利用在基板静电感应出的极化电荷也能够在掩模M上产生静电感应，得到掩模M能够隔着基板吸附于静电吸盘24的程度的吸附力。
第3电压(ΔV3)可以小于第1电压(ΔV1)，也可以考虑到工序时间(节拍)的缩短而设为与第1电压(ΔV1)同等程度的大小。
在图5所示的掩模吸附工序中，为了使掩模M不残留褶皱地被吸附于基板S的下表面，电压控制部32不是遍及整个静电吸盘24同时施加第3电压(ΔV3)，而是沿着第1边从第1吸附部41朝向第3吸附部43依次施加。
即，进行控制，以先对第1吸附部41施加第3电压(ΔV3)(图5(b))，接着，对第2吸附部42施加第3电压(ΔV3)(图5(c))，最终对第3吸附部43施加第3电压(ΔV3)(图5(d))。
由此，掩模M向静电吸盘24的吸附从掩模M的与第1吸附部41对应的一侧经过掩模M的中央部，朝向第3吸附部43侧进行(即，在X方向上进行掩模M的吸附)，在掩模M的中央部不残留褶皱地将掩模M平坦地吸附于静电吸盘24。
在本实施方式中，说明了在静电吸盘24与掩模M接近或接触的状态下施加第3电压(ΔV3)，但也可以在静电吸盘24开始朝向掩模M下降之前或者在下降的中途施加第3电压(ΔV3)。
在掩模M向静电吸盘24的吸附工序完成之后的规定的时刻，电压控制部32如图5(e)所示那样，将施加于静电吸盘24的电极部的电压从第3电压(ΔV3)降低到小于第3电压(ΔV3)的第4电压(ΔV4)。
第4电压(ΔV4)是用于维持隔着基板S吸附于静电吸盘24的掩模M的吸附状态的吸附维持电压，是比使掩模M吸附于静电吸盘24时的第3电压(ΔV3)低的电压。若施加于静电吸盘24的电压降低到第4电压(ΔV4)，则与之对应地在掩模M上感应出的极化电荷量也与施加了第3电压(ΔV3)的情况相比减少，但在掩模M一旦被第3电压(ΔV3)吸附于静电吸盘24之后，即使施加比第3电压(ΔV3)低的第4电压(ΔV4)，也能够维持掩模的吸附状态。
这样，通过将施加于静电吸盘24的电极部的电压降低到第4电压(ΔV4)，能够减少将掩模M从静电吸盘24分离所花费的时间。
在图示的实施例中，将施加于静电吸盘24的第1吸附部41～第3吸附部43的电压同时降低到第4电压(ΔV4)，但本发明并不限定于此，也可以针对不同的吸附部，使降低到第4电压(ΔV4)的时刻、所施加的第4电压(ΔV4)的大小分别不同。例如，也可以从第1吸附部41朝向第3吸附部43依次降低到第4电压(ΔV4)。
这样，在使掩模M隔着基板S吸附于静电吸盘24的状态下，进行从蒸镀源25蒸发的蒸镀材料隔着掩模M在基板S上成膜的成膜工序。在本实施例中，说明了利用静电吸盘24的静电吸附力保持掩模M，但本发明并不限定于此，也可以通过在静电吸盘24的上部设置磁铁板，利用磁铁板对金属制的掩模M施加磁力，从而更可靠地使掩模M贴紧于基板S。
(基板S和掩模M从静电吸盘24的分离)
当在将基板S和掩模M吸附于静电吸盘24的状态下完成成膜工序时，通过施加于静电吸盘24的电压控制，将被吸附的基板S和掩模M从静电吸盘24分离。
图6表示将基板S和掩模M从静电吸盘24分离的工序。
如图6(a)所示，电压控制部32将施加于静电吸盘24的电极部的电压从作为上述的吸附维持电压的第4电压(ΔV4)变更为能够分离掩模M的第5电压(ΔV5)。在此，第5电压(ΔV5)是用于在维持静电吸盘24对基板S的吸附状态的同时仅将隔着基板S吸附的掩模M分离的掩模分离电压。因此，第5电压(ΔV5)是比使掩模M吸附维持于静电吸盘24时所施加的第4电压(ΔV4)低的、当然也比使掩模M吸附于静电吸盘24时所施加的第3电压(ΔV3)低的大小的电压。而且，第5电压(ΔV5)是即使掩模M被分离，也能够维持静电吸盘24对基板S的吸附状态的大小的电压。
作为一例，第5电压(ΔV5)也可以是与上述的第2电压(ΔV2)实质上具有相同大小的电压。但是，本实施例不限于此，只要能够在维持静电吸盘24对基板S的吸附状态的同时仅分离掩模M，第5电压(ΔV5)也能够具有比第2电压(ΔV2)高或比第2电压(ΔV2)低的大小。但是，在该情况下，第5电压(ΔV5)也具有比第3电压(ΔV3)和第4电压(ΔV4)低的大小。
若施加于静电吸盘24的电压降低到与第2电压(ΔV2)实质上相同的第5电压(ΔV5)，则与此相应地，在掩模M上感应出的电荷量也与被施加第2电压(ΔV2)的情况实质上相同程度地减少。其结果，维持静电吸盘24对基板S的吸附状态，但不维持掩模M的吸附状态地使掩模M从静电吸盘24分离。
省略详细的图示，但在将施加于静电吸盘24的电压降低到作为掩模分离电压的第5电压(ΔV5)的图6(a)的工序中，优选进行控制，以针对静电吸盘24的不同的吸附部，使下降到第5电压(ΔV5)的时刻不同。特别是如上所述，在吸附掩模M的工序中，在从第1吸附部41朝向第3吸附部43依次施加掩模吸附电压(ΔV3)并使其吸附的情况下(参照图5(b)～图5(d))，优选在掩模M分离时也同样地进行控制，以从第1吸附部41朝向第3吸附部43依次施加作为掩模分离电压的第5电压(ΔV5)。
即，进行控制，以对先被施加了吸附电压的区域也先施加分离电压。
与先被施加了吸附电压的静电吸盘电极部(在上述的例子中为第1吸附部41)对应的掩模M的区域同与后被施加了吸附电压的静电吸盘电极部(在上述的例子中为第3吸附部43)对应的掩模M的区域相比，吸附于静电吸盘24的期间长，因此，相应地残留在该区域中的极化电荷量的大小也大。
在本发明的实施方式中，通过进行控制以从这样相对地吸附期间长且极化电荷量的大小大的区域起依次施加掩模分离电压(ΔV5)，能够进一步缩短从静电吸盘24到掩模M整体被分离为止的时间。另外，通过这样地使被施加掩模分离电压(ΔV5)的区域从基于吸附的极化电荷量的大小大的区域起依次扩展，能够使掩模M面内的从静电吸盘24的分离时刻均匀化。
另一方面，除了针对静电吸盘24的不同的吸附部使下降到第5电压(ΔV5)的时刻不同以外，也可以针对不同的吸附部而改变所施加的第5电压(ΔV5)的大小。即，在上述的例子的情况下，也可以进行控制，以对先被施加了吸附电压的静电吸盘电极部(第1吸附部41)施加较大的掩模分离电压(ΔV5)，并对后被施加了吸附电压的静电吸盘电极部(第3吸附部43)施加较小的掩模分离电压(ΔV5)。这样，即使进行控制，以在能够进行掩模分离的电压的范围内，按照吸附电压被施加的顺序，使作为掩模分离电压而施加的第5电压(ΔV5)的大小针对不同的吸附区域而不同，也能够得到同样的效果。
返回到图6，在成为这样地掩模M被分离而仅基板S被吸附维持于静电吸盘24的状态时，利用静电吸盘Z致动器28使吸附有基板S的静电吸盘24上升(图6(b))。
接着，电压控制部32将施加于静电吸盘24的电极部的电压从第5电压(ΔV5)变更为第6电压(ΔV6)(图6(c))。在此，第6电压(ΔV6)是用于将吸附于静电吸盘24的基板S从静电吸盘24分离的基板分离电压。因此，第6电压(ΔV6)是比在仅将基板S吸附维持于静电吸盘24时施加的第5电压(ΔV5)低的大小的电压。
例如，电压控制部32也可以对静电吸盘24的电极部施加零(0)电压(即，断开)作为第6电压(ΔV6)，或者将相反极性的电压作为第6电压(ΔV6)来施加。其结果，在基板S上感应出的极化电荷被去除，基板S从静电吸盘24分离。
并且，虽然省略了详细的图示，但在将施加于静电吸盘24的电压降低到作为基板分离电压的第6电压(ΔV6)的图6(c)的工序中，也能够与上述的掩模分离电压(第5电压ΔV5)施加时同样地进行控制，以针对静电吸盘24的不同的吸附部使降低到第6电压(ΔV6)的时刻不同、或者使施加的第6电压(ΔV6)的大小针对吸附部的不同而不同。
即，在吸附基板S的工序中从第1吸附部41朝向第3吸附部43依次施加基板吸附电压(ΔV1)而使其吸附的情况下(参照图4(b)～图4(d))，优选在分离基板S时也同样地进行控制，以从第1吸附部41朝向第3吸附部43依次施加基板分离电压(ΔV6)，或者在能够进行基板的分离的电压的范围内按照吸附电压被施加的顺序，使基板分离电压(ΔV6)的大小针对不同的吸附区域而不同。
由此，与上述的掩模M分离时同样地，能够进一步缩短直到从静电吸盘24分离基板S整体为止的时间，另外，能够使基板S的面内的从静电吸盘24的分离时刻均匀化。
以上，对进行控制以使施加作为掩模分离电压的第5电压(ΔV5)和作为基板分离电压的第6电压(ΔV6)的时刻、大小针对不同的吸附区域而不同的例子进行了说明，但本发明并不限定于此。即，在将掩模M从静电吸盘24进行1次分离之后，接着对基板M进行二次分离的过程中，进行控制，以将施加于静电吸盘24的多个吸附区域(第1吸附部41～第3吸附部43)的电压各自同时降低至掩模分离电压(ΔV5)或基板分离电压(ΔV6)。
以下，参照图7，对在利用静电吸盘24吸附并保持基板S和掩模M的过程中，对静电吸盘24的电极部或子电极部施加的电压的控制进行说明。
首先，为了使基板S吸附于静电吸盘24，在规定的时刻(t1)对静电吸盘24的电极部或子电极部施加第1电压(ΔV1)。
第1电压(ΔV1)具有能够获得足以使基板S吸附于静电吸盘24的静电吸附力的大小，为了缩短从对静电吸盘24的电极部或子电极部施加第1电压起到在基板S上产生极化电荷为止所花费的时间，优选为尽可能大的电压。例如，优选施加能够由电压施加部31施加的最大电压(ΔVmax)。
接着，利用所施加的第1电压在基板S上感应极化电荷，在基板S以充分的静电吸附力吸附于静电吸盘24之后(t＝t2)，将施加于静电吸盘24的电极部或子电极部的电压降低到第2电压(ΔV2)。第2电压(ΔV2)例如只要是能够维持基板S吸附于静电吸盘24的状态的最低的电压(ΔVmin)即可。
接着，为了使掩模M隔着基板S吸附于静电吸盘24，将施加于静电吸盘24的电极部或子电极部的电压提高至第3电压(ΔV3)(t＝t3)。第3电压(ΔV3)是用于使掩模M隔着基板S吸附于静电吸盘24的电压，因此优选具有第2电压(ΔV2)以上的大小，更优选为考虑工序时间而电压施加部31能够施加的最大电压(ΔVmax)。
在本实施方式中，为了缩短在成膜工序后将基板S以及掩模M从静电吸盘24分离所花费的时间，将施加于静电吸盘24的电极部或者子电极部的电压不维持在第3电压(ΔV3)而降低到较小的第4电压(ΔV4)(t＝t4)。但是，为了维持掩模M隔着基板S吸附于静电吸盘24的状态，第4电压(ΔV4)优选为仅维持基板S吸附于静电吸盘24的状态所需的第2电压(ΔV2)以上的电压。
在成膜工序完成后(t5)，为了将掩模M从静电吸盘24分离，首先，将施加于静电吸盘24的电极部的电压降低到仅能够维持基板S的吸附状态的第5电压(ΔV5)。第5电压(ΔV5)是与为了使掩模M分离而仅维持基板S吸附于静电吸盘24的状态所需的第2电压(ΔV2)实质上相同的大小的电压。作为一例，第5电压(ΔV5)优选为为了使掩模M分离而仅维持基板S吸附于静电吸盘24的状态所需的最小电压(ΔVmin)。
由此，在掩模M分离后，使施加于静电吸盘24的电极部的电压降低到零(0)(即，断开)或施加相反极性的电压(t＝t6)。由此，在基板S上感应出的极化电荷被去除，基板S能够从静电吸盘24分离。
[成膜工艺以及掩模贴紧度确认]
以下，对本实施方式的成膜方法和成膜工序中的确认相对于基板的掩模贴紧度的方法进行说明。
在掩模M被载置于真空容器21内的掩模支承单元23的状态下，通过搬送室13的搬送机器人14将基板搬入成膜装置11的真空容器21内。
进入真空容器21内的搬送机器人14的手下降，将基板S载置于基板支承单元22的支承部上。
接着，静电吸盘24朝向基板S下降，在充分接近或接触到基板S之后，对静电吸盘24施加第1电压(ΔV1)，吸附基板S，并在吸附完成时，降低到第2电压(ΔV2)而维持基板吸附状态。
在静电吸盘24上吸附有基板S的状态下，为了测量基板S相对于掩模M的相对的位置偏移，使基板S朝向掩模M下降。
当基板S下降到测量位置时，利用对准用照相机20a，经由对准标记观察用的孔H，对形成在基板S和掩模M上的对准标记进行拍摄，测量基板与掩模的相对的位置偏移。
作为测量的结果，如果判明基板相对于掩模的相对的位置偏移超过阈值，则使被吸附于静电吸盘24的状态的基板S在水平方向(XYθ方向)上移动，将基板相对于掩模进行位置调整(对准)。
在对准工序之后，对静电吸盘24的电极部或子电极部施加第3电压(ΔV3)，将掩模M隔着基板S吸附于静电吸盘24，在吸附完成时，降低到第4电压(ΔV4)而维持掩模吸附状态。
这样，在完成到吸附掩模M时，打开蒸镀源25的挡板，将蒸镀材料隔着掩模M蒸镀到基板S上。
蒸镀到所希望的厚度后，将施加于静电吸盘24的电极部或子电极部的电压降低到第5电压(ΔV5)而分离掩模M，在仅基板吸附于静电吸盘24的状态下，利用静电吸盘Z致动器28使基板上升。
接着，搬送机器人14的手进入成膜装置11的真空容器21内，对静电吸盘24的电极部或者子电极部施加零(0)或相反极性的电压(ΔV6)(t6)，基板从静电吸盘24分离。然后，通过搬送机器人14将蒸镀已完成的基板从真空容器21搬出。
在本发明的一实施方式中，在隔着掩模M在基板S上进行成膜的以上的一连串的成膜工艺中，能够确认掩模M相对于基板S的贴紧度。
因此，如上所述，在掩模M上形成有作为贴紧度确认用标记的表示符(也被称为分辨率图)。图8(a)是表示形成于掩模M的贴紧度确认用标记50的俯视图。在本发明的一个实施方式中，贴紧度确认用标记50通常形成在因自重等而可能较大地产生贴紧度降低的掩模的中央部。贴紧度确认用标记50由宽度和长度不同的多个图案的组合构成。具体而言，包括在掩模M的第1方向(例如长边方向)上排列的第1标记组51和在掩模M的第2方向(例如短边方向)上排列的第2标记组52，第1和第2标记组51、52分别由宽度和长度不同的多个(在本实施方式中为3个)标记图案51a～51c和52a～52c构成。
第1以及第2标记群51、52中的多个标记图案51a～51c以及52a～52c具有相互对应的宽度和长度。即，在各标记组中，宽度和长度最小的小标记图案51a、52a彼此具有相互相同的宽度和长度，宽度和长度为中间程度的中标记图案51b、52b彼此、以及宽度和长度最大的大标记图案51c、52c彼此也分别具有相互相同的宽度和长度。
利用设置在真空容器21的上表面的光学部件(掩模贴紧度确认用照相机20b)拍摄由这些多个标记图案构成的贴紧度确认用标记50，对该拍摄图像进行图像处理并解析，由此能够确认、判定掩模的贴紧度。
图8(b)是用于说明使用了这样的贴紧度确认用标记50的贴紧度确认方法的示意图，示出了掩模M的贴紧度降低，从与基板S的吸附面向下挠曲的样子。如上所述，在掩模上的规定的区域(A)形成有由宽度和长度不同的多个标记图案构成的贴紧度确认用标记50(在图8(b)中未图示)，在与该贴紧度确认用标记50的形成区域(A)对应的静电吸盘24上形成有上述的贴紧度确认用的观察孔H，在该观察孔H的上部设置有上述的光学部件(掩模贴紧度确认用照相机20b)。
掩模贴紧度确认用照相机20b如所示那样被控制成，在焦点对合在掩模M与基板S正常贴紧时的基板S与掩模M的交界面的位置的状态下，对掩模M上的贴紧度确认用标记50进行拍摄。为了进行这样的掩模贴紧度确认用照相机20b的焦点对合，也可以在与掩模M相向的一侧的基板S面上也形成有焦点设置用的标记，利用该标记来设定上述掩模贴紧度确认用照相机20b的焦点。
随着掩模M的贴紧度降低而远离基板S，在掩模M上形成的贴紧度确认用标记的各图案51a～51c以及52a～52c也从拍摄图像中逐渐看不到。
即，如上所述，在掩模M上形成的贴紧度确认用标记50由宽度和长度不同的多个图案51a～51c和52a～52c构成，在贴紧度降低而掩模M逐渐从基板S离开时，从贴紧度确认用标记50中的宽度和长度小的小标记图案51a、52a起逐渐超过其焦点范围内的可识别极限，从拍摄图像中逐渐看不到。
例如，在图8(b)中，由于贴紧度降低掩模M从基板S离开而定位的三处位置分别被例示为距基板S的距离h1、h2、h3，能够以构成贴紧度确认用标记50的各标记图案的可识别极限位置分别与该三处位置h1、h2、h3对应的方式，设定各标记图案的宽度和长度。于是，在距基板S的距离在h1以内离开的状态下，掩模M上的所有的标记图案51a～51c及52a～52c能够从拍摄图像中识别出来，但当由于贴紧度降低而分隔距离达到h1时，掩模上的标记图案中的宽度和长度小的小标记图案51a、52a超过可识别极限，从拍摄图像中看不到，当贴紧度进一步降低而分隔距离达到h2时，除了小标记图案51a、52a以外，作为宽度和长度为中等程度的中标记图案51b、52b也超过可识别极限，从拍摄图像中看不到。当贴紧度进一步降低而分隔距离达到h3时，包含宽度和长度最大的大标记图案51c、52c在内的掩模M上的所有的贴紧度确认用标记图案超过可识别极限，从拍摄图像中看不到。
根据本发明，通过这样对在掩模M上形成的贴紧度确认用标记50进行拍摄，且对该图像进行图像处理并分析，能够算出掩模M距基板S的分隔距离和/或确认、判定掩模M相对于基板S的贴紧度。而且，这样的贴紧度的确认手续，既可以在基于静电吸盘的基板/掩模的吸附完成之后且进入成膜工序之前进行，也可以在进行成膜工序的中途与成膜工序并行地同时进行。即，在成膜工序的进行中，通过例如以一定的时间间隔周期性地进行基于光学部件(掩模贴紧度确认用照相机26b)的贴紧度确认用标记的拍摄，并分析其结果，事实上也能够实时地确认、判定成膜中途未预期的掩模M的贴紧度降低。
因此，根据本发明，与通过显示面板的制造完成后的不良解析来事后确认成膜工序中的贴紧度降低的以往不同，不仅在成膜工序前后，而且在成膜工序的进行中，通过实时确认掩模的贴紧度降低，在确认到规定的临界值以上的贴紧度降低的情况下，例如通过中止成膜，且通过上述的吸附和分离工序，使掩模M从静电吸盘24暂时分离并再次吸附，在使吸附状态初始化之后重新开始成膜等方法，能够事先防止成膜不良。
以上，通过本发明的一个实施方式，对确认以及判定掩模的贴紧度的结构的例子进行了说明，但本发明并不限定于该例的结构。例如，以上说明了贴紧度确认用标记50形成于掩模的中央部的情况，但也可以设置于与需要确认基板与掩模之间的贴紧度的其它位置、例如长方形掩模的长边或短边的中央对应的位置。另外，例如，在掩模是具有由沿纵向和/或横向延伸的条部分划分成多个的开口区域那样的类型的掩模的情况下，贴紧度确认用标记50优选形成在贴紧度容易降低的部分即掩模的条部分，更优选形成在纵向条部分与横向条部分的交叉区域。另外，也可以构成为与对准用标记相邻地在掩模的对角方向的两个角或者四个角的位置设置贴紧度确认用标记，在该情况下，也可以将对准用照相机20a兼用作作为掩模贴紧度确认用照相机的光学部件。
另外，在掩模上形成的贴紧度确认用标记50的具体的形状、数量等也不限定于上述的例子，能够适当地变更。例如，贴紧度确认用标记不一定要如上述的实施方式那样，由在掩模的面内沿着相互垂直的两个方向排列的多个标记组(第1以及第2标记组；51、52)形成，也可以由沿在掩模面内的某一方向(例如长边或短边方向)排列的1个标记组形成。另外，也可以使用一个单一标记图案来代替由宽度和长度不同的多个标记图案构成的标记组，仅通过该标记图案的视觉确认可否来判定贴紧度有无降低。当然，如上述的实施方式那样，在由排列有宽度和长度不同的多个标记图案的多个标记组构成贴紧度确认用标记的情况下，能够根据需要适当地变更设定贴紧度降低的阈值基准，因此当然具有装备运用的自由度进一步提高的优点。
[电子器件的制造方法]
接着，说明使用本实施方式的成膜装置的电子器件的制造方法的一例。以下，作为电子器件的例子，例示有机EL显示装置的结构和制造方法。
首先，说明要制造的有机EL显示装置。图9(a)表示有机EL显示装置60的整体图，图9(b)表示1像素的截面构造。
如图9(a)所示，在有机EL显示装置60的显示区域61呈矩阵状配置有多个具备多个发光元件的像素62。后面详细说明，发光元件分别具有具备被一对电极夹着的有机层的构造。另外，在此所说的像素，是指在显示区域61中能够显示所希望的颜色的最小单位。在本实施例的有机EL显示装置的情况下，通过显示互不相同的发光的第1发光元件62R、第2发光元件62G、第3发光元件62B的组合而构成像素62。像素62大多通过红色发光元件、绿色发光元件和蓝色发光元件的组合而构成，但是也可以通过黄色发光元件、青色发光元件和白色发光元件的组合而构成，只要是至少1种颜色以上就没有特别制限。
图9(b)是图9(a)的A－B线处的局部剖视示意图。像素62在基板63上具有有机EL元件，该有机EL元件具备阳极64、空穴输送层65、发光层66R、66G、66B中的任一方、电子输送层67、阴极68。它们当中的空穴输送层65、发光层66R、66G、66B、电子输送层67相当于有机层。此外，在本实施方式中，发光层66R是发出红色光的有机EL层，发光层66G是发出绿色光的有机EL层，发光层66B是发出蓝色光的有机EL层。发光层66R、66G、66B分别形成为与发出红色光、绿色光、蓝色光的发光元件(也有时记载为有机EL元件)相对应的图案。此外，阳极64针对每一个发光元件分离地形成。空穴输送层65、电子输送层67和阴极68既可以以与多个发光元件62R、62G、62B共有的方式形成，也可以针对每一个发光元件而形成。另外，为了防止阳极64和阴极68因异物而短路，在阳极64间设有绝缘层69。而且，由于有机EL层因水分和氧而劣化，所以设有用于保护有机EL元件免受水分和氧影响的保护层70。
在图9(b)中，空穴输送层65和电子输送层67以一个层表示，但是根据有机EL显示元件的构造，也可以以包括空穴阻挡层和电子阻挡层在内的多个层形成。此外，也能够在阳极64与空穴输送层65之间形成空穴注入层，该空穴注入层具有能够从阳极64向空穴输送层65顺利地进行空穴的注入的能带构造。同样地，也能够在阴极68与电子输送层67之间形成电子注入层。
接着，具体地说明有机EL显示装置的制造方法的例子。
首先，准备用于驱动有机EL显示装置的电路(未图示)以及形成有阳极64的基板63。
在形成有阳极64的基板63之上通过旋转涂覆形成丙烯酸树脂，利用光刻法，以在形成有阳极64的部分形成开口的方式将丙烯酸树脂形成图案并形成绝缘层69。该开口部相当于发光元件实际发光的发光区域。
将图案形成有绝缘层69的基板63搬入第1有机材料成膜装置，由基板保持单元以及静电吸盘保持基板，将空穴输送层65作为在显示区域的阳极64之上共同的层而成膜。空穴输送层65通过真空蒸镀而成膜。实际上由于空穴输送层65被形成为比显示区域61大的尺寸，所以不需要高精细的掩模。
接着，将形成有空穴输送层65为止的基板63搬入第2有机材料成膜装置，由基板保持单元以及静电吸盘保持。进行基板与掩模的对准，将基板载置在掩模上，在基板63的配置发出红色光的元件的部分，成膜发出红色光的发光层66R。
与发光层66R的成膜同样地，利用第3有机材料成膜装置成膜发出绿色光的发光层66G，而且利用第4有机材料成膜装置成膜发出蓝色光的发光层66B。发光层66R、66G、66B的成膜完成之后，利用第5成膜装置在显示区域61的整体成膜电子输送层67。电子输送层67对3色的发光层66R、66G、66B形成为共同的层。
将形成有电子输送层67为止的基板移动到金属性蒸镀材料成膜装置，成膜阴极68。
根据本发明，在使基板和掩模吸附于静电吸盘24的状态下进行成膜的过程中，通过利用光学部件对形成在掩模上的贴紧度确认用标记进行拍摄，并分析该图像，能够有效地确认、判定未预期的掩模的贴紧度降低。并且，在确认到阈值以上的贴紧度降低的情况下，例如也能够暂时中止成膜，使掩模暂时分离并再次吸附后，重新开始成膜。
之后，将基板移动到等离子体CVD装置而成膜保护层70，完成有机EL显示装置60。
从将图案形成有绝缘层69的基板63搬入成膜装置到保护层70的成膜完成为止，若暴露于含有水分和氧的气氛中，则由有机EL材料构成的发光层有可能因水分和氧而劣化。因而，本例中，基板在成膜装置间的搬入搬出在真空气氛或非活性气体气氛下进行。
上述实施例表示本发明的一个例子，但本发明并不限定于上述实施例的结构，也可以在其技术思想的范围内适当地变形。

Claims (28)

1.一种贴紧度确认装置，是用于确认具有沿着与第1方向正交的第2方向和所述第1方向的面的第1处理体与具有与所述第1处理体的面相向的面的第2处理体之间的贴紧度、即所述第1处理体的面与所述第2处理体的面之间的与所述第1方向及所述第2方向正交的第3方向的距离的装置，其特征在于，
该贴紧度确认装置包括：
光学部件，用于隔着所述第1处理体，对形成于所述第2处理体的分辨率图进行拍摄；以及
判别部件，基于由所述光学部件拍摄到的图像内的所述分辨率图的拍摄状态，判别所述第1处理体与所述第2处理体之间的贴紧度。
2.根据权利要求1所述的贴紧度确认装置，其特征在于，
所述光学部件在焦点对合在所述第1处理体与所述第2处理体贴紧时成为交界面的所述第1处理体的一面的位置的状态下，对所述分辨率图进行拍摄。
3.根据权利要求1所述的贴紧度确认装置，其特征在于，
所述判别部件基于由所述光学部件拍摄到的所述图像内的所述分辨率图的拍摄状态，获取所述第2处理体的、距所述第1处理体的分隔距离。
4.根据权利要求1所述的贴紧度确认装置，其特征在于，
所述判别部件基于由所述光学部件拍摄到的所述图像内的所述分辨率图的拍摄状态的变化，判别所述第1处理体与所述第2处理体之间的贴紧度变化。
5.根据权利要求2所述的贴紧度确认装置，其特征在于，
所述分辨率图是具有第1大小的标记图案，
所述判别部件在由所述光学部件拍摄到的图像内看得到所述标记图案时，判别为所述第1处理体与所述第2处理体贴紧。
6.根据权利要求2所述的贴紧度确认装置，其特征在于，
所述分辨率图是排列有具有不同大小的多个标记图案的标记组，
所述判别部件以所述多个标记图案中的、具有规定的大小的标记图案为基准，在该标记图案在由所述光学部件拍摄到的图像内看不到时，判别为所述贴紧度降低。
7.根据权利要求6所述的贴紧度确认装置，其特征在于，
所述分辨率图作为所述标记组，包括：第1标记组，在第1方向上排列有具有不同大小的多个标记图案；以及第2标记组，在与所述第1方向垂直的第2方向上排列有具有与所述第1标记组的多个标记图案分别对应的大小的多个标记图案。
8.根据权利要求2所述的贴紧度确认装置，其特征在于，
所述分辨率图形成于所述第2处理体的中央部。
9.根据权利要求2所述的贴紧度确认装置，其特征在于，
所述分辨率图形成于所述第2处理体的边侧中央部。
10.根据权利要求2所述的贴紧度确认装置，其特征在于，
所述分辨率图形成于所述第2处理体的角部。
11.根据权利要求2所述的贴紧度确认装置，其特征在于，
所述第2处理体包括用于将所述第2处理体的开口区域划分为多个的条部分，
所述分辨率图形成于所述第2处理体的条部分。
12.根据权利要求11所述的贴紧度确认装置，其特征在于，
所述条部分具有横向条部分和纵向条部分，
所述分辨率图形成于所述第2处理体的、所述横向条部分与所述纵向条部分交叉的区域。
13.一种成膜装置，是用于隔着掩模使蒸镀材料在基板上成膜的成膜装置，其特征在于，
该成膜装置包括：
静电吸盘，用于吸附作为第1处理体的基板并隔着所述基板吸附作为第2处理体的掩模；以及
贴紧度确认装置，用于确认由所述静电吸盘吸附的所述基板与所述掩模之间的贴紧度，
所述贴紧度确认装置是权利要求1～12中任一项所述的贴紧度确认装置。
14.根据权利要求13所述的成膜装置，其特征在于，
所述静电吸盘的基于所述贴紧度确认装置的光学部件进行拍摄时所利用的孔形成在与所述掩模的分辨率图对应的位置。
15.一种贴紧度确认方法，是用于确认具有沿着与第1方向正交的第2方向和所述第1方向的面的第1处理体与具有与所述第1处理体的面相向的面的第2处理体之间的贴紧度、即所述第1处理体的面与所述第2处理体的面之间的与所述第1方向及所述第2方向正交的第3方向的距离的方法，其特征在于，
该贴紧度确认方法包括：
利用光学部件，隔着所述第1处理体，对形成于所述第2处理体的分辨率图进行拍摄的阶段；以及
基于由所述光学部件拍摄到的图像内的所述分辨率图的拍摄状态，判别所述第1处理体与所述第2处理体之间的贴紧度的阶段。
16.根据权利要求15所述的贴紧度确认方法，其特征在于，
所述光学部件在焦点对合在所述第1处理体与所述第2处理体贴紧时成为交界面的所述第1处理体的一面的位置的状态下，对所述分辨率图进行拍摄。
17.根据权利要求15所述的贴紧度确认方法，其特征在于，
在所述判别的阶段，基于由所述光学部件拍摄到的所述图像内的所述分辨率图的拍摄状态，获取所述第2处理体的、距所述第1处理体的分隔距离。
18.根据权利要求15所述的贴紧度确认方法，其特征在于，
在所述判别的阶段，基于由所述光学部件拍摄到的所述图像内的所述分辨率图的拍摄状态的变化，判别所述第1处理体与所述第2处理体之间的贴紧度变化。
19.根据权利要求16所述的贴紧度确认方法，其特征在于，
所述分辨率图是具有第1大小的标记图案，
在所述判别的阶段，在由所述光学部件拍摄到的图像内看得到所述标记图案时，判别为所述第1处理体与所述第2处理体贴紧。
20.根据权利要求16所述的贴紧度确认方法，其特征在于，
所述分辨率图是排列有具有不同大小的多个标记图案的标记组，
在所述判别的阶段，以在所述多个标记图案中的、具有规定大小的标记图案为基准，在由所述光学部件拍摄到的图像内看不到该标记图案时，判别为所述贴紧度降低。
21.根据权利要求20所述的贴紧度确认方法，其特征在于，
所述分辨率图作为所述标记组，包括：第1标记组，在第1方向上排列有具有不同大小的多个标记图案；以及第2标记组，在与所述第1方向垂直的第2方向上排列有具有与所述第1标记组的多个标记图案分别对应的大小的多个标记图案。
22.根据权利要求16所述的贴紧度确认方法，其特征在于，
所述分辨率图形成于所述第2处理体的中央部。
23.根据权利要求16所述的贴紧度确认方法，其特征在于，
所述分辨率图形成于所述第2处理体的边侧中央部。
24.根据权利要求16所述的贴紧度确认方法，其特征在于，
所述分辨率图形成于所述第2处理体的角部。
25.一种成膜方法，是用于隔着掩模使蒸镀材料在基板上成膜的成膜方法，其特征在于，
该成膜方法包括：
利用静电吸盘，吸附作为第1处理体的基板并隔着所述基板吸附作为第2处理体的掩模的阶段；
在所述基板和所述掩模吸附于所述静电吸盘的状态下，使蒸镀材料放出并隔着所述掩模使蒸镀材料在所述基板上成膜的阶段；以及
使用权利要求15～24中任一项所述的贴紧度确认方法，确认由所述静电吸盘吸附的所述基板与所述掩模之间的贴紧度的阶段。
26.根据权利要求25所述的成膜方法，其特征在于，
确认所述贴紧度的阶段在使蒸镀材料在所述基板上成膜的阶段之前或在进行使蒸镀材料在所述基板上成膜的阶段的中途进行。
27.一种电子器件的制造方法，其特征在于，
使用权利要求25的成膜方法来制造电子器件。
28.一种计算机可读取的记录介质，记录有用于使计算机执行用于确认具有沿着与第1方向正交的第2方向和所述第1方向的面的第1处理体与具有与所述第1处理体的面相向的面的第2处理体之间的贴紧度、即所述第1处理体的面与所述第2处理体的面之间的与所述第1方向及所述第2方向正交的第3方向的距离的方法的程序，其特征在于，
所述方法包括：
利用光学部件，隔着所述第1处理体，对形成于所述第2处理体的分辨率图进行拍摄的阶段；以及
基于由所述光学部件拍摄到的图像内的所述分辨率图的拍摄状态，判别所述第1处理体与所述第2处理体之间的贴紧度的阶段。
CN201911014422.3A 2018-10-30 2019-10-24 贴紧度确认装置及方法、成膜装置及方法、电子器件的制造方法 Active CN111118447B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR10-2018-0131371 2018-10-30
KR1020180131371A KR102620156B1 (ko) 2018-10-30 2018-10-30 밀착도 확인 장치, 밀착도 확인 방법, 및 이를 이용한 성막 장치, 성막 방법, 전자 디바이스의 제조방법

Publications (2)

Publication Number Publication Date
CN111118447A CN111118447A (zh) 2020-05-08
CN111118447B true CN111118447B (zh) 2024-02-13

Family

ID=70495388

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201911014422.3A Active CN111118447B (zh) 2018-10-30 2019-10-24 贴紧度确认装置及方法、成膜装置及方法、电子器件的制造方法

Country Status (3)

Country Link
JP (1) JP7419023B2 (zh)
KR (1) KR102620156B1 (zh)
CN (1) CN111118447B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2024066078A (ja) * 2022-11-01 2024-05-15 キヤノントッキ株式会社 成膜装置、成膜装置の駆動方法、及び成膜方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN205247063U (zh) * 2014-11-03 2016-05-18 应用材料公司 一种可视化系统及工艺腔室
CN105702880A (zh) * 2014-11-28 2016-06-22 上海和辉光电有限公司 光学对位补偿装置、贴合度检测装置、蒸镀系统及其方法

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000021767A (ja) * 1998-07-03 2000-01-21 Canon Inc 位置観察方法及び位置観察装置
JP2002023272A (ja) * 2000-07-07 2002-01-23 Sony Corp フィルム密着状態検査装置、フィルム密着状態検査方法及び検査用フィルム
JP3347130B2 (ja) * 2000-09-27 2002-11-20 株式会社東芝 アライメント方法
JP2004152705A (ja) * 2002-11-01 2004-05-27 Matsushita Electric Ind Co Ltd 有機エレクトロルミネッセンス素子の製造方法
JP2004265964A (ja) * 2003-02-28 2004-09-24 Sony Corp アライメント方法、アライメント装置、露光装置および半導体装置の製造方法
EP1548147A1 (en) * 2003-12-26 2005-06-29 Seiko Epson Corporation Thin film formation method
KR101289345B1 (ko) 2005-07-19 2013-07-29 주성엔지니어링(주) 섀도우 마스크와 이를 이용한 정렬장치
JP2009194334A (ja) * 2008-02-18 2009-08-27 Sumitomo Electric Ind Ltd アライメントマーク，アライメント方法，電子部材および電子モジュール
JP5277059B2 (ja) * 2009-04-16 2013-08-28 株式会社日立ハイテクノロジーズ 成膜装置及び成膜システム
JP5539154B2 (ja) * 2010-10-27 2014-07-02 キヤノン株式会社 アライメント方法、アライメント装置、及び有機ｅｌ素子製造装置
JP2013163837A (ja) * 2012-02-09 2013-08-22 Canon Tokki Corp 蒸着装置並びに蒸着装置を用いた成膜方法
JP6084440B2 (ja) * 2012-11-16 2017-02-22 株式会社アルバック 基板処理装置のアライメント機構
JP6698265B2 (ja) * 2014-02-14 2020-05-27 大日本印刷株式会社 蒸着マスク装置の製造方法、基板付蒸着マスクおよび積層体

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN205247063U (zh) * 2014-11-03 2016-05-18 应用材料公司 一种可视化系统及工艺腔室
CN105702880A (zh) * 2014-11-28 2016-06-22 上海和辉光电有限公司 光学对位补偿装置、贴合度检测装置、蒸镀系统及其方法

Also Published As

Publication number Publication date
JP2020077873A (ja) 2020-05-21
CN111118447A (zh) 2020-05-08
KR20200048838A (ko) 2020-05-08
KR102620156B1 (ko) 2023-12-29
JP7419023B2 (ja) 2024-01-22

Similar Documents

Publication Publication Date Title
CN111118466A (zh) 对准系统、成膜装置、对准方法、成膜方法以及电子器件的制造方法
CN110578118A (zh) 静电吸盘系统、成膜装置、吸附方法、成膜方法及电子设备的制造方法
CN111128828B (zh) 吸附及对准方法、吸附系统、成膜方法及装置、电子器件的制造方法
CN111128836B (zh) 吸附系统及方法、成膜装置及方法、电子器件的制造方法
CN110783248B (zh) 静电吸盘系统、成膜装置、吸附及成膜方法、电子器件的制造方法
CN111118447B (zh) 贴紧度确认装置及方法、成膜装置及方法、电子器件的制造方法
KR102505832B1 (ko) 흡착장치, 위치 조정 방법, 및 성막 방법
CN110777332B (zh) 静电吸盘系统、成膜装置和方法、吸附方法及电子器件的制造方法
CN110783247B (zh) 静电吸盘系统、成膜装置、吸附方法及成膜方法
CN110943026A (zh) 静电吸盘系统、成膜装置、被吸附体分离方法、成膜方法及电子器件的制造方法
CN110943024B (zh) 静电吸盘系统、成膜装置和方法、吸附方法
CN113005403B (zh) 成膜装置、使用其的成膜方法及电子器件的制造方法
CN113088870B (zh) 成膜装置、成膜方法及电子器件的制造方法
CN110938796B (zh) 静电吸盘系统、成膜装置、被吸附体分离方法、成膜方法及电子设备的制造方法
CN111118444B (zh) 静电卡盘系统、成膜装置、吸附方法、成膜方法及电子设备的制造方法
CN113005397B (zh) 成膜装置、成膜方法及电子器件的制造方法
CN110938805A (zh) 静电吸盘系统、成膜装置、吸附及分离方法、成膜方法及电子器件的制造方法
CN110938806A (zh) 静电吸盘系统、成膜装置、被吸附体分离方法、成膜方法及电子器件的制造方法
CN110938797A (zh) 静电吸盘系统、成膜装置、被吸附体分离方法、成膜方法及电子器件的制造方法
CN111128835A (zh) 吸附及对准方法、吸附系统、成膜方法及装置、电子器件的制造方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant