JP2020077873A - 密着度確認装置、密着度確認方法、及びこれを用いた成膜装置、成膜方法、電子デバイスの製造方法、及び記憶媒体 - Google Patents

密着度確認装置、密着度確認方法、及びこれを用いた成膜装置、成膜方法、電子デバイスの製造方法、及び記憶媒体 Download PDF

Info

Publication number
JP2020077873A
JP2020077873A JP2019197764A JP2019197764A JP2020077873A JP 2020077873 A JP2020077873 A JP 2020077873A JP 2019197764 A JP2019197764 A JP 2019197764A JP 2019197764 A JP2019197764 A JP 2019197764A JP 2020077873 A JP2020077873 A JP 2020077873A
Authority
JP
Japan
Prior art keywords
adhesion
substrate
mask
processing body
degree
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2019197764A
Other languages
English (en)
Other versions
JP7419023B2 (ja
Inventor
毅 滝沢
Takeshi Takizawa
毅 滝沢
奉代 川畑
Tomoyo Kawabata
奉代 川畑
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Canon Tokki Corp
Original Assignee
Canon Tokki Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Canon Tokki Corp filed Critical Canon Tokki Corp
Publication of JP2020077873A publication Critical patent/JP2020077873A/ja
Application granted granted Critical
Publication of JP7419023B2 publication Critical patent/JP7419023B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/04—Coating on selected surface areas, e.g. using masks
    • C23C14/042—Coating on selected surface areas, e.g. using masks using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67242—Apparatus for monitoring, sorting or marking
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/22—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the process of coating
    • C23C14/24—Vacuum evaporation
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/70—Microphotolithographic exposure; Apparatus therefor
    • G03F7/70483—Information management; Active and passive control; Testing; Wafer monitoring, e.g. pattern monitoring
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02631—Physical deposition at reduced pressure, e.g. MBE, sputtering, evaporation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67017—Apparatus for fluid treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6831—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using electrostatic chucks
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H10K71/10—Deposition of organic active material
    • H10K71/16—Deposition of organic active material using physical vapour deposition [PVD], e.g. vacuum deposition or sputtering
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H10K71/10—Deposition of organic active material
    • H10K71/16—Deposition of organic active material using physical vapour deposition [PVD], e.g. vacuum deposition or sputtering
    • H10K71/164—Deposition of organic active material using physical vapour deposition [PVD], e.g. vacuum deposition or sputtering using vacuum deposition
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H10K71/10—Deposition of organic active material
    • H10K71/16—Deposition of organic active material using physical vapour deposition [PVD], e.g. vacuum deposition or sputtering
    • H10K71/166—Deposition of organic active material using physical vapour deposition [PVD], e.g. vacuum deposition or sputtering using selective deposition, e.g. using a mask

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Organic Chemistry (AREA)
  • Metallurgy (AREA)
  • Mechanical Engineering (AREA)
  • Materials Engineering (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Physical Vapour Deposition (AREA)
  • Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)

Abstract

【課題】第１処理体に対する第２処理体の密着度を効果的にモニタリングすること。【解決手段】本発明の密着度確認装置は、第１処理体と第２処理体との間の密着度を確認するための装置であって、前記第１処理体を介して、前記第２処理体に形成された密着度確認用表示子を撮像するための光学手段と、前記光学手段によって撮像された画像内における前記密着度確認用表示子の撮像状態に基づいて、前記第１処理体と前記第２処理体との間の密着度を判別する判別手段と、を含むことを特徴とする。【選択図】図８

Description

本発明は、密着度確認装置、密着度確認方法、及びこれを用いた成膜装置、成膜方法、電子デバイスの製造方法、及び記憶媒体に関するものである。
有機ＥＬ表示装置（有機ＥＬディスプレイ）の製造においては、有機ＥＬ表示装置を構成する有機発光素子（有機ＥＬ素子；ＯＬＥＤ）を形成する際に、成膜装置の蒸発源から蒸発した蒸着材料を、画素パターンが形成されたマスクを介して、基板に蒸着させることで、有機物層や金属層を形成する。
上向蒸着方式（デポアップ）の成膜装置において、蒸発源は成膜装置の真空容器の下部に設けられる。一方、基板は真空容器の上部に配置され、基板の下面に蒸着材料が蒸着される。このような上向蒸着方式の成膜装置の真空容器内において、基板はその下面の周辺部だけが基板ホルダによって保持されるので、基板がその自重によって撓み、これが蒸着精度を落とす一つの要因となっている。上向蒸着方式以外の方式の成膜装置においても、また、基板の自重による撓みは生じる可能性がある。
基板の自重による撓みを低減するための方法として、静電チャックを使う技術が検討されている。すなわち、基板の上面をその全体にわたって静電チャックで吸着することで、基板の撓みを低減することができる。
特許文献１には、静電チャックで基板及びマスクを吸着する技術が開示されている。
韓国特許公開公報２００７−００１０７２３号
しかし、特許文献１は、静電チャックに吸着された基板とマスクとの間の密着状態をモニタリングできる構成については、開示がない。
マスクを介して基板に成膜処理を行う場合、マスクが基板に対して良好に密着した状態で成膜処理が行われることが好ましい。基板に対してマスクが十分に良好に密着していないと成膜不良をもたらすことになるが、従来は、この基板に対するマスクの密着度を確認する方法がなく、表示パネルの製造が完了した後に不良解析を通じて成膜工程中または成膜工程前後の密着度不良を間接的に推測するしかなかった。
本発明は、第１処理体に対する第２処理体の密着度を効果的にモニタリングすることを目的にする。
本発明の一実施形態による密着度確認装置は、第１処理体と第２処理体との間の密着度を確認するための装置であって、前記第１処理体を介して、前記第２処理体に形成された密着度確認用表示子を撮像するための光学手段と、前記光学手段によって撮像された画像内における前記密着度確認用表示子の撮像状態に基づいて、前記第１処理体と前記第２処
理体との間の密着度を判別する判別手段と、を有することを特徴とする。
本発明の一実施形態による成膜装置は、マスクを介して基板に蒸着材料を成膜するための成膜装置であって、第１処理体である基板、及び前記基板を介して第２処理体であるマスクを吸着するための静電チャックと、前記静電チャックによって吸着された前記基板と前記マスクとの間の密着度を確認するための密着度確認装置とを有し、前記密着度確認装置は、上記本発明の一実施形態による密着度確認装置であることを特徴とする。
本発明の一実施形態による密着度確認方法は、第１処理体と第２処理体との間の密着度を確認するための方法であって、光学手段により、前記第１処理体を介して、前記第２処理体に形成された密着度確認用表示子を撮像する工程と、前記光学手段によって撮像された画像内における前記密着度確認用表示子の撮像状態に基づいて、判別手段が、前記第１処理体と前記第２処理体との間の密着度変化を判別する工程とを有することを特徴とする。
本発明の一実施形態による成膜方法は、マスクを介して基板に蒸着材料を成膜するための成膜方法であって、静電チャックにより、第１処理体である基板及び前記基板を介して第２処理体であるマスクを吸着する工程と、前記静電チャックに前記基板と前記マスクが吸着された状態で、蒸着材料を放出させて前記マスクを介して前記基板に蒸着材料を成膜する工程と、上記本発明の一実施形態による密着度確認方法を用いて、前記静電チャックによって吸着された前記基板と前記マスクとの間の密着度を確認する工程とを有することを特徴とする。
本発明の一実施形態による電子デバイスの製造方法は、前記本発明の一実施形態による成膜方法を用いて電子デバイスを製造することを特徴とする。
本発明の一実施形態によるコンピュータによって読み取り可能な記録媒体は、コンピュータに第１処理体と第２処理体との間の密着度を確認するための方法を実行させるためのプログラムを記録した、コンピュータによって読み取り可能な記録媒体であって、前記方法は、光学手段により、前記第１処理体を介して、前記第２処理体に形成された密着度確認用表示子を撮像する工程と、前記光学手段によって撮像された画像内における前記密着度確認用表示子の撮像状態に基づいて、前記第１処理体と前記第２処理体との間の密着度を判別する工程とを有することを特徴とする。
本発明によれば、第１処理体に対する第２処理体の密着度を効果的にモニタリングすることができる。
図１は、電子デバイスの製造装置の一部の模式図である。 図２は、本発明の一実施形態による成膜装置の模式図である。 図３ａは、本発明の一実施形態による静電チャックシステムの概念図である。 図３ｂは、本発明の一実施形態による静電チャックの模式的な断面図である。 図３ｃは、本発明の一実施形態による静電チャックの模式的な平面図である。 図４は、静電チャックへの基板の吸着シーケンスを示す工程図である。 図５は、静電チャックへのマスクの吸着シーケンスを示す工程図である。 図６は、静電チャックからのマスク及び基板の分離シーケンスを示す工程図である。 図７は、静電チャックに印加される電圧の変化を示すグラフである。 図８は、マスクに形成される密着度確認用マーク（図８（ａ））、及びこの密着度確認用マークを利用した密着度確認方法を説明するための模式図（図８（ｂ））である。 図９は、電子デバイスを示す模式図である。
以下、図面を参照しつつ本発明の好適な実施形態及び実施例を説明する。ただし、以下の実施形態及び実施例は本発明の好ましい構成を例示的に示すものにすぎず、本発明の範囲はそれらの構成に限定されない。また、以下の説明における、装置のハードウェア構成及びソフトウェア構成、処理フロー、製造条件、寸法、材質、形状などは、特に特定的な記載がないかぎりは、本発明の範囲をそれらのみに限定する趣旨のものではない。
本発明は、基板の表面に各種材料を堆積させて成膜を行う装置に適用することができ、真空蒸着によって所望のパターンの薄膜（材料層）を形成する装置に望ましく適用することができる。基板の材料としては、ガラス、高分子材料のフィルム、金属などの任意の材料を選択することができ、基板は、例えば、ガラス基板上にポリイミドなどのフィルムが積層された基板であってもよい。また、蒸着材料としても、有機材料、金属性材料（金属、金属酸化物など）などの任意の材料を選択してもよい。なお、以下の説明において説明する真空蒸着装置以外にも、スパッタ装置やＣＶＤ（Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ）装置を含む成膜装置にも、本発明を適用することができる。本発明の技術は、具体的には、有機電子デバイス（例えば、有機発光素子、薄膜太陽電池）、光学部材などの製造装置に適用可能である。その中でも、蒸着材料を蒸発させてマスクを介して基板に蒸着させることで有機発光素子を形成する有機発光素子の製造装置は、本発明の好ましい適用例の一つである。
＜電子デバイスの製造装置＞
図１は、電子デバイスの製造装置の一部の構成を模式的に示す平面図である。
図１の製造装置は、例えば、スマートフォン用の有機ＥＬ表示装置の表示パネルの製造に用いられる。スマートフォン用の表示パネルの場合、例えば、４．５世代の基板（約７００ｍｍ×約９００ｍｍ）や６世代のフルサイズ（約１５００ｍｍ×約１８５０ｍｍ）又はハーフカットサイズ（約１５００ｍｍ×約９２５ｍｍ）の基板に、有機ＥＬ素子の形成のための成膜を行った後、該基板を切り抜いて複数の小さなサイズのパネルを製作する。
電子デバイスの製造装置は、一般的に、複数のクラスタ装置１と、クラスタ装置の間を繋ぐ中継装置とを含む。
クラスタ装置１は、基板Ｓに対する処理（例えば、成膜処理）を行う複数の成膜装置１１と、使用前後のマスクＭを収納する複数のマスクストック装置１２と、その中央に配置される搬送室１３と、を具備する。搬送室１３は、図１に示すように、複数の成膜装置１１およびマスクストック装置１２のそれぞれと接続されている。
搬送室１３内には、基板ＳおよびマスクＭを搬送する搬送ロボット１４が配置されている。搬送ロボット１４は、上流側に配置された中継装置のパス室１５から成膜装置１１へと基板Ｓを搬送する。また、搬送ロボット１４は、成膜装置１１とマスクストック装置１２との間でマスクＭを搬送する。搬送ロボット１４は、例えば、多関節アームに、基板Ｓ又はマスクＭを保持するロボットハンドが取り付けられた構造を有するロボットである。
成膜装置１１（蒸着装置とも呼ばれる）では、蒸発源に収納された蒸着材料がヒータによって加熱されて蒸発し、マスクＭを介して基板Ｓ上に蒸着される。搬送ロボット１４との基板Ｓの受け渡し、基板ＳとマスクＭの相対的な位置の調整（アライメント）、マスクＭ上への基板Ｓの固定、成膜処理（蒸着処理）などの一連の成膜プロセスは、成膜装置１１によって行われる。
マスクストック装置１２には、成膜装置１１での成膜工程に使われる新しいマスクと、使用済みのマスクとが、二つのカセットに分けて収納される。搬送ロボット１４は、使用済みのマスクを成膜装置１１からマスクストック装置１２のカセットに搬送し、マスクストック装置１２の他のカセットに収納された新しいマスクを成膜装置１１に搬送する。
クラスタ装置１には、基板Ｓの流れ方向において上流側からの基板Ｓを当該クラスタ装置１に受け渡すパス室１５と、当該クラスタ装置１で成膜処理が完了した基板Ｓを下流側の他のクラスタ装置に受け渡すためのバッファー室１６が連結される。搬送室１３の搬送ロボット１４は、上流側のパス室１５から基板Ｓを受け取って、当該クラスタ装置１内の成膜装置１１の一つ（例えば、成膜装置１１ａ）に搬送する。また、搬送ロボット１４は、当該クラスタ装置１での成膜処理が完了した基板Ｓを複数の成膜装置１１の一つ（例えば、成膜装置１１ｂ）から受け取って、下流側に連結されたバッファー室１６に搬送する。
バッファー室１６とパス室１５との間には、基板Ｓの向きを変える旋回室１７が設置される。旋回室１７には、バッファー室１６から基板Ｓを受け取って基板Ｓを１８０°回転させ、パス室１５に搬送するための搬送ロボット１８が設けられる。これにより、上流側のクラスタ装置と下流側のクラスタ装置で基板Ｓの向きが同じになり、基板処理が容易になる。
パス室１５、バッファー室１６、旋回室１７は、クラスタ装置間を連結する、いわゆる中継装置であり、クラスタ装置の上流側及び下流側の少なくとも一方に設置される中継装置は、パス室１５、バッファー室１６、旋回室１７のうち少なくとも１つを含む。
成膜装置１１、マスクストック装置１２、搬送室１３、バッファー室１６、旋回室１７などは、有機発光素子の製造の過程で、高真空状態に維持される。パス室１５は、通常低真空状態に維持されるが、必要に応じて高真空状態に維持されてもよい。
本実施例では、図１を参照して、電子デバイスの製造装置の構成について説明したが、本発明はこれに限定されず、他の種類の装置やチャンバーを有してもよく、これらの装置やチャンバー間の配置が変わってもよい。
以下、成膜装置１１の具体的な構成について説明する。
＜成膜装置＞
図２は、成膜装置１１の構成を示す模式図である。以下の説明においては、鉛直方向をＺ方向とするＸＹＺ直交座標系を用いる。成膜時に基板Ｓが水平面（ＸＹ平面）と平行となるよう固定された場合、基板Ｓの短手方向（短辺に平行な方向）をＸ方向、長手方向（長辺に平行な方向）をＹ方向とする。また、Ｚ軸まわりの回転角をθで表す。
成膜装置１１は、真空雰囲気又は窒素ガスなどの不活性ガス雰囲気に維持される真空容器２１と、真空容器２１の内部に設けられる、基板支持ユニット２２と、マスク支持ユニット２３と、静電チャック２４と、蒸発源２５とを含む。
基板支持ユニット２２は、搬送室１３に設けられた搬送ロボット１４が搬送してきた基
板Ｓを受取って保持する手段であり、基板ホルダとも呼ばれる。
基板支持ユニット２２の下方には、マスク支持ユニット２３が設けられる。マスク支持ユニット２３は、搬送室１３に設けられた搬送ロボット１４が搬送してきたマスクＭを受取って保持する手段であり、マスクホルダとも呼ばれる。
マスクＭは、基板Ｓ上に形成する薄膜パターンに対応する開口パターンを有し、マスク支持ユニット２３の上に載置される。特に、スマートフォン用の有機ＥＬ素子を製造するのに使われるマスクは、微細な開口パターンが形成された金属製のマスクであり、ＦＭＭ（Ｆｉｎｅ Ｍｅｔａｌ Ｍａｓｋ）とも呼ばれる。
基板支持ユニット２２の上方には、基板Ｓを静電引力によって吸着し固定するための静電チャック２４が設けられる。静電チャック２４は、誘電体（例えば、セラミック材質）マトリックス内に金属電極などの電気回路が埋設された構造を有する。静電チャック２４は、クーロン力タイプの静電チャックであってもよいし、ジョンソン・ラーベック力タイプの静電チャックであってもよい．さらには、グラジエント力タイプの静電チャックであってもよい。しかし、静電チャック２４は、グラジエント力タイプの静電チャックであることが好ましい。なぜなら、静電チャック２４がグラジエント力タイプの静電チャックであることによって、基板Ｓが絶縁性基板である場合であっても、静電チャック２４によって良好に吸着することができるからである。静電チャック２４がクーロン力タイプの静電チャックである場合には、金属電極にプラス（＋）及びマイナス（−）の電圧が印加されると、誘電体マトリックスを通じて基板Ｓなどの被吸着体に金属電極と反対極性の分極電荷が誘導され、基板Ｓと静電チャック２４間の静電引力によって基板Ｓが静電チャック２４に吸着固定される。
静電チャック２４は、一つのプレートで形成されてもよく、複数のサブプレートを有するように形成されてもよい。また、一つのプレートで形成される場合にも、その内部に複数の電気回路を含み、一つのプレート内で位置によって静電引力が異なるように制御してもよい。
本実施形態では、後述のように、成膜処理前に静電チャック２４で基板Ｓ（第１処理体）だけでなく、マスクＭ（第２処理体）をも吸着し保持する。その後、静電チャック２４で基板Ｓ（第１処理体）とマスクＭ（第２処理体）を保持した状態で、成膜処理を行い、成膜処理が完了した後には基板Ｓ（第１処理体）とマスクＭ（第２処理体）に対する静電チャック２４による保持を解除する。
即ち、静電チャック２４の鉛直方向の下側に置かれた基板Ｓ（第１処理体）を静電チャックで吸着及び保持し、その後、基板Ｓ（第１処理体）を挟んで静電チャック２４と反対側に置かれたマスクＭ（第２処理体）を、基板Ｓ（第１処理体）を介して静電チャック２４で吸着し保持する。そして、静電チャック２４で基板Ｓ（第１処理体）とマスクＭ（第２処理体）を保持した状態で成膜処理を行った後には、基板Ｓ（第１処理体）とマスクＭ（第２処理体）を静電チャック２４から剥離する。その際、基板Ｓ（第１処理体）を介して吸着されたマスクＭ（第２処理体）を先に剥離してから、基板Ｓ（第１処理体）を剥離する。基板ＳとマスクＭの静電チャック２４への（からの）吸着及び分離の詳細については、図４〜図７を参照して後述する。
図２には示さなかったが、静電チャック２４の吸着面とは反対側に基板Ｓの温度上昇を抑える冷却機構（例えば、冷却板）を設けることで、基板Ｓ上に堆積された有機材料の変質や劣化を抑制する構成としてもよい。
蒸発源２５は、基板Ｓに成膜される蒸着材料が収納されるるつぼ（不図示）、るつぼを加熱するためのヒータ（不図示）、蒸発源からの蒸発レートが一定になるまで蒸着材料が基板Ｓに飛散することを阻むシャッタ（不図示）などを含む。蒸発源２５は、点（ｐｏｉｎｔ）蒸発源や線状（ｌｉｎｅａｒ）蒸発源など、用途に従って多様な構成を有することができる。
図２には示さなかったが、成膜装置１１は、基板Ｓに蒸着された膜の厚さを測定するための膜厚モニタ（不図示）及び膜厚算出ユニット（不図示）を含む。
真空容器２１の上部外側（大気側）には、基板Ｚアクチュエータ２６、マスクＺアクチュエータ２７、静電チャックＺアクチュエータ２８、位置調整機構２９などが設けられる。これらのアクチュエータと位置調整機構は、例えば、モータとボールねじ、或いはモータとリニアガイドなどで構成される。基板Ｚアクチュエータ２６は、基板支持ユニット２２を昇降（Ｚ方向移動）させるための駆動手段である。マスクＺアクチュエータ２７は、マスク支持ユニット２３を昇降（Ｚ方向移動）させるための駆動手段である。静電チャックＺアクチュエータ２８は、静電チャック２４を昇降（Ｚ方向移動）させるための駆動手段である。
位置調整機構２９は、静電チャック２４のアライメントのための駆動手段である。位置調整機構２９は、静電チャック２４全体を基板支持ユニット２２及びマスク支持ユニット２３に対して、Ｘ方向や、Ｙ方向への移動、θ方向への回転をさせる。なお、本実施形態では、基板Ｓを吸着した状態で、静電チャック２４をＸ方向やＹ方向の少なくとも一つの方向に移動させたり、θ方向に回転させるなどして、位置調整することで、基板ＳとマスクＭの相対的位置を調整するアライメントを行う。
真空容器２１の外側上面には、上述した駆動機構の他に、真空容器２１の上面に設けられた透明窓を介して、基板Ｓ及びマスクＭに形成されたアライメントマークを撮影するためのアライメント用カメラ２０ａが設置される。アライメントマークは、通常、長方形の基板ＳおよびマスクＭのそれぞれについて、互いに対向する二つの長辺と、二つの長辺をつなぐ互いに対向する二つの短辺とで囲まれた面における、隣り合う二辺の間に形成される角部のうち、対角方向の２つの角部に形成されるか、または、４つの角部全てに形成される。これらの基板ＳおよびマスクＭ上のアライメントマークの形成位置に対応する静電チャック２４には、観察用の孔（アライメントマーク観察用孔）が形成され、該観察用孔を介して上記アライメント用カメラ２０ａによりアライメントマークを撮影することで、基板ＳとマスクＭとの間の位置調整を行う。
アライメント用カメラ２０ａは、基板ＳとマスクＭとの相対的な位置を高精度で調整するのに使われるファインアライメント用カメラであり、その視野角は狭いが高解像度を持つカメラである。成膜装置１１は、ファインアライメント用カメラ２０ａの他に相対的に視野角が広くて低解像度であるラフアライメント用カメラをさらに有してもよい。
位置調整機構２９は、アライメント用カメラ２０ａによって取得した基板Ｓ（第１処理体）及びマスクＭ（第２処理体）の位置情報に基づいて、基板Ｓ（第１処理体）とマスクＭ（第２処理体）を相対的に移動させて位置調整するアライメントを行う。
また、静電チャック２４には、上記アライメントマーク観察用孔の他に、静電チャック２４によって吸着維持される基板ＳとマスクＭとの間の密着度を確認するための密着度確認用の観察孔がさらに形成されてもよい。なお、この“密着度”とは、本実施形態において、静電チャック２４によって吸着される基板Ｓ（第１処理体）とマスクＭ（第２処理体）の対向面間の距離を意味している。静電チャック２４の密着度確認用観察孔に対応する
マスクＭ上の位置には、基板との密着度判定時に使用される密着度確認用マークとしての表示子（例えば、解像度チャート）が形成されている。真空容器２１の外側上面には、真空容器２１の上面に設置された透明窓と静電チャック２４上の密着度確認用孔を介して、マスクＭに形成された上記密着度確認用マークを撮影するための密着度確認用カメラ２０ｂが設けられる。密着度確認用カメラ２０ｂを利用した、基板Ｓに対するマスクＭの密着度判定の詳細については後述する。
成膜装置１１は、制御部４０を具備する。制御部４０は、基板Ｓの搬送及びアライメント、蒸発源２５の制御、成膜装置１１の制御、前述の密着度の判別などの機能を有する。制御部４０は、例えば、プロセッサ、メモリー、ストレージ、Ｉ／Ｏなどを持つコンピュータによって構成可能である。この場合、制御部４０の機能はメモリーまたはストレージに格納されたプログラムをプロセッサが実行することにより実現される。コンピュータとしては、汎用のパーソナルコンピュータを使用してもよく、組込み型のコンピュータまたはＰＬＣ（ｐｒｏｇｒａｍｍａｂｌｅ ｌｏｇｉｃ ｃｏｎｔｒｏｌｌｅｒ）を使用してもよい。または、制御部４０の機能の一部または全部をＡＳＩＣやＦＰＧＡのような回路で構成してもよい。また、成膜装置ごとに制御部が設置されていてもよく、一つの制御部が複数の成膜装置を制御するように構成してもよい。
＜静電チャックシステム＞
図３ａ〜図３ｃを参照して本実施形態による静電チャックシステム３０について説明する。
図３ａは、本実施形態の静電チャックシステム３０の概念的なブロック図であり、図３ｂは、静電チャック２４の模式的な断面図であり、図３ｃは、静電チャック２４の模式的な平面図である。
本実施形態の静電チャックシステム３０は、図３ａに示したように、静電チャック２４と、電圧印加部３１と、電圧制御部３２とを含む。
電圧印加部３１は、静電チャック２４の電極部に静電引力を発生させるための電圧を印加する。
電圧制御部３２は、静電チャックシステム３０の吸着工程または成膜装置１１の成膜工程の進行に応じて、電圧印加部３１により電極部に加えられる電圧の大きさ、電圧の印加開始時点、電圧の維持時間、電圧の印加順番などを制御する。電圧制御部３２は、例えば、静電チャック２４の電極部に含まれる複数のサブ電極部２４１〜２４９への電圧印加をサブ電極部別に独立的に制御することができる。本実施形態では、電圧制御部３２が成膜装置１１の制御部４０とは別途に構成されるが、本発明はこれに限定されず、成膜装置１１の制御部に統合されてもよい。
静電チャック２４は、吸着面に処理体（例えば、基板Ｓ、マスクＭ）を吸着するための静電吸着力を発生させる電極部を有し、電極部は、複数のサブ電極部２４１〜２４９を有する。例えば、本実施形態の静電チャック２４は、図３ｃに示したように、静電チャック２４の長手方向（Ｙ方向）および、静電チャック２４の短手方向（Ｘ方向）に沿って、分割された複数のサブ電極部２４１〜２４９が配置されている。
上述のサブ電極部２４１〜２４９はそれぞれ、静電吸着力を発生させるためにプラス（第１極性）及びマイナス（第２極性）の電圧が印加される電極対３３を有する。さらに、複数のサブ電極部２４１〜２４９が有する電極対３３は、プラス電圧が印加される第１電極３３１と、マイナス電圧が印加される第２電極３３２とを有する。
第１電極３３１及び第２電極３３２は、図３ｃに示したように、それぞれ櫛歯形状を有する。例えば、第１電極３３１及び第２電極３３２は、それぞれ複数の櫛歯部と、複数の櫛歯部に連結される基部とを有する。各電極３３１，３３２の基部は櫛歯部に電力を供給し、複数の櫛歯部は、処理体との間で静電吸着力を生じさせる。一つのサブ電極部２４１〜２４９のそれぞれにおいて、第１電極３３１の各櫛歯部は、第２電極３３２の各櫛歯部と対向し、かつ互いに入り組んだ構成となるように、交互に配置される。このように、各電極３３１，３３２の各櫛歯部が対向しかつ互いに入り組んだ構成とすることで、異なる電圧が印加される電極間の間隔を狭くすることができ、大きな不平等電界を形成し、グラジエント力によって基板Ｓを吸着することができる。
本実施例においては、静電チャック２４のサブ電極部２４１〜２４９の各電極３３１，３３２が櫛歯形状を有すると説明したが、本発明はそれに限定されず、被吸着体との間で静電引力を発生させることができる限り、多様な形状を持つことができる。
本実施形態の静電チャック２４は、複数のサブ電極部に対応する複数の吸着部を有する。例えば、本実施例の静電チャック２４は、図３ｃに示すように、９つのサブ電極部２４１〜２４９に対応する９つの吸着部を有するが、これに限定されず、基板Ｓの吸着をより精緻に制御するため、他の個数の吸着部を有してもよい。
吸着部は、静電チャック２４の長手方向（Ｙ方向）及び短手方向（Ｘ方向）に分割されるように設けられるが、これに限定されず、静電チャック２４の長手方向または短手方向だけに分割されてもよい。複数の吸着部は、物理的に一つのプレートが複数の電極部を持つことで構成されてもよく、物理的に分割された複数のプレートそれぞれが一つまたはそれ以上の電極部を持つことで構成されてもよい。
例えば、図３ｃに示した実施例のように、複数の吸着部それぞれが複数のサブ電極部それぞれに対応するように構成されてもよく、一つの吸着部が複数のサブ電極部を含むように構成されてもよい。
つまり、電圧制御部３２によるサブ電極部２４１〜２４９への電圧の印加を制御することで、後述するように、基板Ｓの吸着進行方向（Ｘ方向）と交差する方向（Ｙ方向）に配置された３つのサブ電極部２４１、２４４、２４７が一つの吸着部を構成するようにすることができる。すなわち、電圧制御部３２は、３つのサブ電極部２４１、２４４、２４７のそれぞれに対して、独立的に電圧を印加する順序を制御することが可能である。そのため、これら３つのサブ電極部２４１、２４４、２４７に同時に電圧が印加されるように制御することで、これら３つのサブ電極部２４１、２４４、２４７を一つの吸着部として機能させることができる。複数の吸着部のそれぞれが独立的に基板Ｓの吸着を進行させることができる限り、その具体的な物理的構造及び電気回路的構造を変更してもよい。
静電チャック２４には、図３ｃに示したように、一つ以上の孔Ｈ１、Ｈ２が垂直方向に貫通するように形成されている。孔Ｈ１、Ｈ２は、前述のアライメントマーク観察用の孔と、マスク密着度確認用の観察孔を含む。例えば、４つの角部のそれぞれにアライメントマーク観察用の孔Ｈ１が形成され、中央部にマスク密着度確認用の観察孔Ｈ２が形成される。
孔Ｈ１、Ｈ２が貫通する部分には、電極部が形成されない。孔Ｈ１、Ｈ２は、何の物質も満たされていない空いた空間であってもよく、実施形態によっては、孔Ｈ１、Ｈ２に透明な絶縁性の物質が満たされていてもよい。
＜静電チャックシステムによる基板とマスクの吸着及び分離＞
以下、図４〜図７を参照して、静電チャック２４に基板Ｓ及びマスクＭを吸着及び分離する工程、及びその電圧制御について説明する。
（基板Ｓの吸着）
図４は、静電チャック２４に基板Ｓを吸着する工程を示している。
本実施形態においては、図４に示したように、基板Ｓの全面が静電チャック２４の下面に同時に吸着するのではなく、静電チャック２４の第１辺（短辺）に沿って一端から他端に向かって順次に吸着が進行する。ただし、本発明はこれに限定されず、例えば、静電チャック２４の対角線上の一つの角からこれと対向する他の角に向かって基板の吸着が進行してもよい。また、静電チャック２４の中央部から周縁部に向かって基板の吸着が行われてもよい。
静電チャック２４の第１辺に沿って基板Ｓが順次に吸着するようにするために、以下の方法が挙げられる。まずは、複数のサブ電極部２４１〜２４９に基板吸着のための第１電圧を印加する順番を制御して、基板Ｓが順次に吸着するようにする方法がある。もしくは、複数のサブ電極部２４１〜２４９に同時に第１電圧を印加し、基板Ｓを支持する基板支持ユニット２２の支持部の構造や支持力を異ならせることで、基板Ｓが順次に吸着する方法を採用してもよい。
図４は、静電チャック２４の複数のサブ電極部２４１〜２４９に印加される電圧の制御によって、基板ＳをＸ方向に沿って、静電チャック２４に順次に吸着させる実施形態を示す。ここでは、図３ｃにおける、静電チャック２４の長辺方向（Ｙ方向）に沿って配置される３つのサブ電極部２４１，２４４，２４７が第１吸着部４１（後述の処理フローでは、電圧印加の順番が１番目の吸着部）を構成する。また、静電チャック２４の中央部の３つのサブ電極部２４２、２４５、２４８が第２吸着部４２（後述の処理フローでは、電圧印加の順番が２番目の吸着部）を構成する。そして、残り３つのサブ電極部２４３、２４６、２４９が第３吸着部４３（後述の処理フローでは、電圧印加の順番が３番目の吸着部）を構成する。以上のことを前提に説明する。
まず、成膜装置１１の真空容器２１内に基板Ｓが搬入され、基板支持ユニット２２の支持部に載置される。
続いて、静電チャック２４が下降し、基板支持ユニット２２の支持部上に載置された基板Ｓに向かって移動する（図４（ａ））。
静電チャック２４が基板Ｓに十分に近接または接触すると、電圧制御部３２は、静電チャック２４の第１辺（短手）に沿って第１吸着部４１から第３吸着部４３に向かって順次に第１電圧（ΔＶ１）が印加されるよう制御する。
つまり、電圧制御部３２は、第１吸着部４１（図４（ｂ））、第２吸着部４２（図４（ｃ））、第３吸着部４３の順に第１電圧（ΔＶ１）が加えられるように制御する（図４（ｄ））。
第１電圧（ΔＶ１）は、基板Ｓを静電チャック２４に確実に吸着させるために十分な大きさの電圧に設定される。
これにより、基板Ｓの静電チャック２４への吸着は、基板Ｓの第１吸着部４１に対応するＹ方向に沿った一方の辺側から吸着が開始され、基板Ｓの中央部を経て、第３吸着部４３に対応するＹ方向に沿った他方の辺側に向かって進行していき（すなわち、Ｘ方向に基
板Ｓの吸着が進行していき）、基板Ｓは、基板中央部にしわを残さず、平らに静電チャック２４に吸着される。
本実施形態においては、静電チャック２４が基板Ｓに十分に近接或いは接触した状態で第１電圧（ΔＶ１）を印加すると説明したが、静電チャック２４が基板Ｓに向かって下降を始める前に、或いは、下降の途中に第１電圧（ΔＶ１）を印加してもよい。
基板Ｓの静電チャック２４への吸着工程が完了した後の所定の時点で、電圧制御部３２は、図４（ｅ）に示すように、静電チャック２４の電極部に印加される電圧を、第１電圧（ΔＶ１）から第１電圧（ΔＶ１）より小さい第２電圧（ΔＶ２）に下げる。
第２電圧（ΔＶ２）は、基板Ｓを静電チャック２４に吸着された状態に維持するための吸着維持電圧であり、基板Ｓを静電チャック２４に吸着させる際に印加した第１電圧（ΔＶ１）より低い電圧である。静電チャック２４に印加される電圧が第１電圧（ΔＶ１）から第２電圧（ΔＶ２）に下がると、これに対応して基板Ｓに誘導される分極電荷量も第１電圧（ΔＶ１）が加えられた場合に比べて減少する。しかしながら、基板Ｓが一旦第１電圧（ΔＶ１）によって静電チャック２４に吸着されていれば、第１電圧（ΔＶ１）より低い電圧値の第２電圧（ΔＶ２）を印加しても基板の吸着状態を維持することができる。
このように、静電チャック２４の電極部に印加される電圧を第１電圧（ΔＶ１）から第２電圧（ΔＶ２）に下げることで、基板Ｓが静電チャック２４から分離するのにかかる時間を短縮することができる。
図示した実施例では、静電チャック２４の第１吸着部４１〜第３吸着部４３に印加される電圧を同時に第２電圧（ΔＶ２）に下げることとしたが、本発明はこれに限定されず、吸着部別に第２電圧（ΔＶ２）に下げる時点、すなわち吸着部に第２電圧（ΔＶ２）を印加する印加時期や印加される第２電圧（ΔＶ２）の大きさがそれぞれ異なるようにしてもよい。例えば、第１吸着部４１から第３吸着部４３に向かって順次に第２電圧（ΔＶ２）に下げてもよい。
このように、静電チャック２４の電極部に印加される電圧が第２電圧（ΔＶ２）に下がった後、制御部４０による位置調整機構２９の制御を通じて、静電チャック２４に吸着した基板Ｓとマスク支持ユニット２３上に載置されたマスクＭの相対的位置を調整（アライメント）する。本実施例では、静電チャック２４の電極部に印加される電圧が第２電圧（ΔＶ２）に下がった後に基板ＳとマスクＭとの間の相対的な位置調整（アライメント）を行うこととしたが、本発明はこれに限定されず、静電チャック２４の電極部に第１電圧（ΔＶ１）が印加されている状態でアライメント工程を行ってもよい。
（マスクＭの吸着）
基板Ｓの吸着、およびマスクＭとのアライメント調整が終わると、吸着された基板Ｓを介してマスクＭをさらに静電チャック２４に吸着させる。具体的には、静電チャック２４の電極部にマスクＭ吸着のための第３電圧（ΔＶ３）を印加することで、基板Ｓを介してマスクＭを静電チャック２４に吸着させる。つまり、静電チャック２４に吸着した基板Ｓの下面にマスクＭを吸着させる。
図５に、静電チャック２４にマスクＭを吸着させる工程を示す。
まず、基板Ｓが吸着した静電チャック２４を静電チャックＺアクチュエータ２８によりマスクＭに向かって下降させる（図５（ａ））。
静電チャック２４に吸着した基板Ｓの下面がマスクＭに十分に近接または接触した際に
、電圧制御部３２は、電圧印加部３１が静電チャック２４の電極部に第３電圧（ΔＶ３）を印加するように制御する。
第３電圧（ΔＶ３）は、第２電圧（ΔＶ２）より電圧値が大きく、基板Ｓを介してマスクＭが静電誘導によって帯電できる程度の大きさであることが好ましい。これによって、マスクＭが基板Ｓを介して静電チャック２４に吸着することができる。ただし、本発明はこれに限定されず、第３電圧（ΔＶ３）は、第２電圧（ΔＶ２）と同じ大きさを有してもよい。第３電圧（ΔＶ３）が第２電圧（ΔＶ２）と同じ大きさを有しても、前述した通り、静電チャック２４の下降によって静電チャック２４または基板ＳとマスクＭとの間の相対的な距離が縮まる。そのため、静電チャック２４の電極部に印加される電圧の大きさを第２電圧（ΔＶ２）より大きくしなくても、基板Ｓに静電誘導された分極電荷によってマスクＭにも静電誘導を起こせることができ、マスクＭが基板Ｓを介して静電チャック２４に吸着できる程度の吸着力が得られる。
第３電圧（ΔＶ３）は、第１電圧（ΔＶ１）より小さくしてもよく、工程時間（Ｔａｃｔ）の短縮を考慮して第１電圧（ΔＶ１）と同等な程度の大きさにしてもよい。
図５に示したマスク吸着工程では、マスクＭがシワを残さず、基板Ｓの下面に吸着できるように、電圧制御部３２は、第３電圧（ΔＶ３）を静電チャック２４全体にわたって同時に印加するのではなく、第１辺（短手）に沿って第１吸着部４１から第３吸着部４３に向かって順次に第３電圧（ΔＶ３）を印加する。
つまり、電圧制御部３２は、第１吸着部４１（図５（ｂ））、第２吸着部４２（図５（ｃ））、第３吸着部４３の順に第３電圧（ΔＶ３）が加えられるように制御する（図５（ｄ））。
これにより、マスクＭの静電チャック２４への吸着は、マスクＭの第１吸着部４１に対応するＹ方向に沿った一方の辺側から吸着が開始され、マスクＭの中央部を経て、第３吸着部４３に対応するＹ方向に沿った他方の辺側に向かって、進行していき（すなわち、Ｘ方向にマスクＭの吸着が進行していき）、マスクＭは、マスクＭの中央部にしわを残すことなく、平らに静電チャック２４に吸着される。
本実施形態においては、静電チャック２４がマスクＭに近接或いは接触した状態で第３電圧（ΔＶ３）を印加すると説明したが、静電チャック２４がマスクＭに向かって下降を始める前に、或いは、下降の途中に第３電圧（ΔＶ３）を印加してもよい。
マスクＭの静電チャック２４への吸着工程が完了した後の所定の時点で、電圧制御部３２は、図５（ｅ）に示すように、静電チャック２４の電極部に印加される電圧を、第３電圧（ΔＶ３）から第３電圧（ΔＶ３）より小さい電圧値の第４電圧（ΔＶ４）に下げる。
第４電圧（ΔＶ４）は、静電チャック２４に基板Ｓを介して吸着されたマスクＭの吸着状態を維持するための吸着維持電圧であり、マスクＭを静電チャック２４に吸着させる時の第３電圧（ΔＶ３）より低い電圧である。静電チャック２４に印加される電圧が第４電圧（ΔＶ４）に下がると、これに対応してマスクＭに誘導される分極電荷量も第３電圧（ΔＶ３）が加えられた場合に比べて減少するが、マスクＭが一旦第３電圧（ΔＶ３）によって静電チャック２４に吸着されていれば、第３電圧（ΔＶ３）より低い電圧値の第４電圧（ΔＶ４）を印加してもマスクの吸着状態を維持することができる。
このように、静電チャック２４の電極部に印加される電圧を第４電圧（ΔＶ４）に下げることで、マスクＭを静電チャック２４から分離するのにかかる時間を減らすことができ
る。
図示した実施例では、静電チャック２４の第１吸着部４１〜第３吸着部４３に印加される電圧を同時に第４電圧（ΔＶ４）に下げることとしたが、本発明はこれに限定されず、吸着部別に第４電圧（ΔＶ４）に下げる時点、すなわち吸着部に第４電圧（ΔＶ４）を印加する印加時期や印加される第４電圧（ΔＶ４）の大きさがそれぞれ異なるようにしてもよい。例えば、第１吸着部４１から第３吸着部４３に向かって順次に第４電圧（ΔＶ４）に下げてもよい。
このようにして、マスクＭが基板Ｓを介して静電チャック２４に吸着した状態で、蒸発源２５から蒸発された蒸着材料がマスクＭを介して基板Ｓに成膜される成膜工程が行われる。本実施例では、静電チャック２４による静電吸着力でマスクＭを保持すると説明したが、本発明はこれに限定されず、静電チャック２４の上部にマグネット板を設置し、マグネット板によって金属製のマスクＭに磁力を印加することで、より確実にマスクＭを基板Ｓに密着させることにしてもよい。
（静電チャック２４からの基板ＳとマスクＭの分離）
基板ＳとマスクＭを静電チャック２４に吸着した状態で成膜工程が完了すると、静電チャック２４に印加される電圧の制御によって、吸着された基板ＳとマスクＭを静電チャック２４から分離する。
図６は、静電チャック２４から基板ＳとマスクＭを分離する工程を示す。
図６（ａ）に示すように、電圧制御部３２は、静電チャック２４の電極部に印加される電圧を、前述の吸着維持電圧である第４電圧（ΔＶ４）から、マスクＭの分離可能な第５電圧（ΔＶ５）に変更する。ここで、第５電圧（ΔＶ５）は、静電チャック２４による基板Ｓの吸着状態を維持しながら、基板Ｓを介して吸着されたマスクＭのみを分離するためのマスク分離電圧である。したがって、第５電圧（ΔＶ５）は、マスクＭを静電チャック２４に吸着させる際に印加した第３電圧（ΔＶ３）はもちろん、マスクＭを静電チャック２４に吸着維持させる際に印加した第４電圧（ΔＶ４）よりも低い大きさの電圧である。その上、第５電圧（ΔＶ５）は、マスクＭが分離されても、静電チャック２４による基板Ｓの吸着状態は維持できる大きさの電圧である。
一例として、第５電圧（ΔＶ５）は、前述した第２電圧（ΔＶ２）と実質的に同じ大きさを有する電圧であってもよい。ただし、本実施例はここに限定されず、静電チャック２４による基板Ｓの吸着状態を維持しながら、マスクＭのみを分離することができれば、第５電圧（ΔＶ５）は、第２電圧（ΔＶ２）より高いか、または低い大きさを有することもできる。ただし、この場合でも、第５電圧（ΔＶ５）は、第３電圧（ΔＶ３）および第４電圧（ΔＶ４）よりは低い大きさを有する。
静電チャック２４に印加される電圧が第２電圧（ΔＶ２）と実質的に同一の電圧値となる第５電圧（ΔＶ５）に下げると、これに応じて、マスクＭに誘導される電荷量も第２電圧（ΔＶ２）が加えられた場合と実質的に同じ程度に減少する。その結果、静電チャック２４による基板Ｓの吸着状態は維持されるが、マスクＭの吸着状態は維持されず、静電チャック２４から分離される。
詳細な図は省略したが、静電チャック２４に印加される電圧をマスク分離電圧である第５電圧（ΔＶ５）に下げる図６（ａ）の工程においては、静電チャック２４の吸着部別に第５電圧（ΔＶ５）に下げる時点を異ならせるように制御することが好ましい。特に、前述したように、マスクＭを吸着する工程において第１吸着部４１から第３吸着部４３に向かって順次にマスク吸着電圧（ΔＶ３）を印加し吸着させた場合と同様に（図５（ｂ）〜
図５（ｄ）参照）、マスクＭを分離させる際にも、第１吸着部４１から第３吸着部４３に向かって順次にマスク分離電圧である第５電圧（ΔＶ５）を印加するように制御することが好ましい。
つまり、吸着電圧が先に印加された領域に、分離電圧も先に印加されるように制御する。
吸着電圧が先に印加された静電チャック電極部（前述の例では、第１吸着部４１）に対応するマスクＭの領域の方が、吸着電圧が後で印加される静電チャック電極部（前述の例では、第３吸着部４３）に対応するマスクＭの領域よりも、静電チャック２４に吸着されていた期間が長い。よって、静電チャック２４に吸着されていた期間が長い分当該領域に残存する分極電荷量の大きさも大きい。
本発明に係る実施形態では、このように相対的に吸着期間が長く分極電荷量の大きさが大きい領域から、マスク分離電圧（ΔＶ５）が順次に印加されるように制御することによって、静電チャック２４からマスクＭ全体が分離されるまでの時間をより短縮することができる。また、このようにマスク分離電圧（ΔＶ５）が印加される領域を、吸着による分極電荷量の大きさが大きい領域から順次に拡張させていくことによって、マスクＭ面内における静電チャック２４からの分離タイミングを均一化することができる。
一方、静電チャック２４の吸着部別に第５電圧（ΔＶ５）に下げる時点を異ならせる以外の方法として、静電チャック２４に印加される第５電圧（ΔＶ５）の大きさを吸着部別に変えてもよい。つまり、上述した例の場合、吸着電圧が先に印加された静電チャック２４のサブ電極部２４１、２４４、２４７（第１吸着部４１）により大きいマスク分離電圧（ΔＶ５）を印加し、吸着電圧が後で印加される静電チャック２４のサブ電極部２４３、２４６、２４９（第３吸着部４３）により小さいマスク分離電圧（ΔＶ５）を印加するように制御してもよい。このように、マスク分離電圧として印加される第５電圧（ΔＶ５）の大きさを、マスク分離を可能にする電圧の範囲内で、吸着電圧が印加される順序に合わせて吸着領域別に異ならせるように制御しても、同様の効果を得ることができる。
図６に戻って、このようにマスクＭが分離され基板Ｓだけが静電チャック２４に吸着維持された状態になると、静電チャックＺアクチュエータ２８によって基板Ｓを吸着した静電チャック２４を上昇させる（図６（ｂ））。
続いて、電圧制御部３２は、静電チャック２４の電極部に印加される電圧を第５電圧（ΔＶ５）から第６電圧（ΔＶ６）に変更する（図６（ｃ））。ここで、第６電圧（ΔＶ６）は、静電チャック２４に吸着されている基板Ｓを静電チャック２４から分離するための基板分離電圧である。よって、第６電圧（ΔＶ６）は、基板Ｓのみ静電チャック２４に吸着維持されている時に印加した第５電圧（ΔＶ５）よりも低い大きさの電圧である。
例えば、電圧制御部３２は、静電チャック２４の電極部に印加する電圧値をゼロ（０）として（つまり、オフさせる）第６電圧（ΔＶ６）に印加するか、または逆極性の電圧を第６電圧（ΔＶ６）として印加してもいい。その結果、基板Ｓに誘導された分極電荷が除去されて、基板Ｓが静電チャック２４から分離される。
そして、詳細な図示は省略したが、静電チャック２４に印加される電圧を基板分離電圧である第６電圧（ΔＶ６）に下げる図６（ｃ）の工程においても、前述したマスク分離電圧（第５電圧ΔＶ５）印加時と同様に、静電チャック２４の吸着部別に第６電圧（ΔＶ６）に下げる時点を異ならせるか、または印加される第６電圧（ΔＶ６）の大きさを吸着部別に異なる電圧値にして制御することができる。
つまり、基板Ｓを吸着する工程において第１吸着部４１から第３吸着部４３に向かって順次に基板吸着電圧（ΔＶ１）を印加して吸着させた場合には（図４（ｂ）〜図４（ｄ）参照）、基板Ｓの分離の際にも、マスクＭの分離と同様に、第１吸着部４１から第３吸着部４３に向かって順次に基板分離電圧（ΔＶ６）を印加するように制御することが好ましい。つまり、吸着電圧が先に印加された領域である第１吸着部４１に、基板分離電圧（ΔＶ６）を先に印加し、次に、第２吸着部４２に基板分離電圧（ΔＶ６）を印加する。最後に、吸着電圧が後で印加された第３吸着部に、基板分離電圧（ΔＶ６）を印加する。もしくは、基板分離電圧（ΔＶ６）の大きさを、基板の分離を可能にする電圧の範囲内で、吸着電圧が印加された順序に合わせて吸着領域別に異ならせて制御する、つまり、吸着電圧が先に印加された第１吸着部４１に、より大きい絶対値となる基板分離電圧（ΔＶ６）を印加し、吸着電圧が遅れて印加される第３吸着部４３に、より小さい絶対値となる基板分離電圧（ΔＶ６）を印加するように制御することが好ましい。
これにより、前述したマスクＭ分離時と同様に、静電チャック２４から基板Ｓ全体が分離されるまでの時間をより短縮することができ、また、基板Ｓの面内における静電チャック２４からの分離タイミングを均一化することができる。
以上、マスク分離電圧である第５電圧（ΔＶ５）と基板分離電圧である第６電圧（ΔＶ６）を印加する時点や大きさを、吸着領域別に異ならせるように制御する例について説明したが、本発明はこれに限定されない。つまり、静電チャック２４からマスクＭを分離させる１次分離が行われた後、続いて、静電チャック２４から基板Ｍを分離させる２次分離を行う場合において、静電チャック２４の複数の吸着領域（第１吸着部４１〜第３吸着部４３）に印加される電圧を同時にマスク分離電圧（ΔＶ５）または基板分離電圧（ΔＶ６）にそれぞれ下げるように制御してもよい。
以下、図７を参照して、静電チャック２４により基板ＳおよびマスクＭを吸着して保持する過程において、静電チャック２４の電極部またはサブ電極部に印加される電圧の制御について説明する。
まず、基板Ｓを静電チャック２４に吸着させるために、所定の時点（ｔ１）で静電チャック２４の電極部またはサブ電極部に第１電圧（ΔＶ１）を印加する。
第１電圧（ΔＶ１）は、基板Ｓを静電チャック２４に吸着させるのに十分な静電吸着力が得られる大きさを有し、静電チャック２４の電極部またはサブ電極部に第１電圧が印加されてから基板Ｓに分極電荷が発生するまでかかる時間を短縮するために可能な限り大きい電圧であることが好ましい。例えば、電圧印加部３１によって印加可能な最大電圧（ΔＶｍａｘ）を印加することが好ましい。
続いて、印加された第１電圧によって基板Ｓに分極電荷が誘導され、基板Ｓが静電チャック２４に十分な静電吸着力で吸着した後（ｔ＝ｔ２）に、静電チャック２４の電極部またはサブ電極部に印加される電圧を第２電圧（ΔＶ２）に下げる。第２電圧（ΔＶ２）は、例えば、基板Ｓが静電チャック２４に吸着した状態を維持できる最も低い電圧（ΔＶｍｉｎ）であればよい。
続いて、マスクＭを基板Ｓを介して静電チャック２４に吸着させるために、静電チャック２４の電極部またはサブ電極部に印加される電圧を第３電圧（ΔＶ３）に上げる（ｔ＝ｔ３）。第３電圧（ΔＶ３）は、マスクＭを基板Ｓを介して静電チャック２４に吸着させるための電圧であるので、第２電圧（ΔＶ２）以上の大きさを有することが好ましく、工程時間を考慮して電圧印加部３１が印加できる最大電圧（ΔＶｍａｘ）であることがより
好ましい。
本実施形態では、成膜工程後に基板ＳおよびマスクＭを静電チャック２４から分離するのにかかる時間を短縮するために、静電チャック２４の電極部またはサブ電極部に印加される電圧を第３電圧（ΔＶ３）に維持せず、より小さい第４電圧（ΔＶ４）に下げる（ｔ＝ｔ４）。ただし、マスクＭが基板Ｓを介して静電チャック２４に吸着した状態を維持するために、第４電圧（ΔＶ４）は、基板Ｓのみが静電チャック２４に吸着された状態を維持するのに必要な第２電圧（ΔＶ２）以上の電圧であることが好ましい。
成膜工程が完了した後（ｔ５）に、マスクＭを静電チャック２４から分離するために、まず、静電チャック２４の電極部に印加される電圧を、基板Ｓのみの吸着状態が維持可能な第５電圧（ΔＶ５）に下げる。第５電圧（ΔＶ５）は、マスクＭが分離され、基板Ｓのみが静電チャック２４に吸着した状態を維持するのに必要な第２電圧（ΔＶ２）と実質的に同じ大きさの電圧である。一例として、第５電圧（ΔＶ５）は、マスクＭが分離され、基板Ｓのみが静電チャック２４に吸着された状態を維持するのに必要な最小電圧（ΔＶｍｉｎ）であることが好ましい。
これによって、マスクＭが分離した後、静電チャック２４の電極部に印加される電圧の電圧値をゼロ（０）に下げるか（すなわち、オフにするか）、反対極性の電圧を印加する（ｔ＝ｔ６）。これにより、基板Ｓに誘導された分極電荷が除去されて、基板Ｓが静電チャック２４から分離できる。
＜成膜プロセス及びマスク密着度確認＞
以下、本実施形態による成膜方法及び成膜工程中における基板に対するマスク密着度を確認する方法について説明する。なお、以下の説明において、前述の成膜処理と同様に、基板Ｓが密着度確認における第１処理体、マスクＭが第２処理体に相当する。
真空容器２１内のマスク支持ユニット２３にマスクＭが載置された状態で、搬送室１３の搬送ロボット１４によって成膜装置１１の真空容器２１内に基板Ｓが搬入される。
真空容器２１内に進入した搬送ロボット１４のハンドが下降し、基板Ｓを基板支持ユニット２２の支持部上に載置する。
続いて、静電チャック２４が基板Ｓに向かって下降し、基板Ｓに十分に近接或いは接触した後に、静電チャック２４に第１電圧（ΔＶ１）を印加し、基板Ｓを吸着し、吸着が完了すると、静電チャック２４に印加する電圧を第２電圧（ΔＶ２）に下げて基板吸着状態が維持されるようにする。
静電チャック２４に基板Ｓが吸着された状態で、基板ＳのマスクＭに対する相対的な位置ずれを計測するために、基板ＳをマスクＭに向かって下降させる。
基板Ｓが、基板ＳとマスクＭにそれぞれ形成されたアライメントマークをアライメント用カメラ２０ａで撮影するための位置である計測位置まで下降すると、アライメント用カメラ２０ａでアライメントマーク観察用の孔Ｈ１を介して基板ＳとマスクＭに形成されたアライメントマークを撮影して、基板ＳとマスクＭの相対的な位置ずれを計測する。
計測の結果、基板ＳのマスクＭに対する相対的位置ずれが閾値を超えることが判明すれば、静電チャック２４に吸着された状態の基板Ｓを水平方向（ＸＹθ方向）に移動させて、基板ＳをマスクＭに対して、位置調整（アライメント）する。
アライメント工程の後、静電チャック２４の電極部またはサブ電極部に第２電圧（ΔＶ２）以上の大きさを有する第３電圧（ΔＶ３）を印加してマスクＭを基板Ｓを介して静電チャック２４に吸着させる。そして、マスクＭの吸着工程が完了すると、静電チャック２４に基板ＳとマスクＭが吸着された状態を維持することができる電圧である、第４電圧（ΔＶ４）に下げマスクＭの吸着状態が維持されるようにする。
このように、マスクＭの吸着まで完了すると、蒸発源２５のシャッタを開け、蒸着材料をマスクＭを介して基板Ｓに蒸着させる。
所望の厚さに蒸着した後、静電チャック２４の電極部またはサブ電極部に印加される電圧を第５電圧（ΔＶ５）に下げてマスクＭを分離し、静電チャック２４に基板Ｓのみが吸着した状態で、静電チャックＺアクチュエータ２８により、基板Ｓを上昇させる。
続いて、搬送ロボット１４のハンドが成膜装置１１の真空容器２１内に進入し、静電チャック２４の電極部或いはサブ電極部に電圧値がゼロ（０）または逆極性の電圧（ΔＶ６）が印加され（ｔ６）、基板Ｓが静電チャック２４から分離される。その後、蒸着が完了した基板Ｓを搬送ロボット１４によって真空容器２１から搬出する。
本発明の一実施形態では、マスクＭを介して基板Ｓに成膜処理を行う以上の一連の成膜プロセスにおいて、基板Ｓに対するマスクＭの密着度、すなわち、基板ＳとマスクＭの対向面間の距離を確認できるようにしている。
このため、前述したように、マスクＭには、密着度確認用マークとしての密着度確認用表示子（解像度チャートとも呼ばれる）が形成されている。図８（ａ）は、マスクＭに形成される密着度確認用マーク５０を示す上面図である。本発明の一実施形態において、密着度確認用マーク５０は、通常、自重等により比較的に密着度低下が大きく発生し得るマスクＭの中央部に形成されている。密着度確認用マーク５０は、幅と長さが異なる複数のパターンの組み合わせで構成される。具体的には、マスクＭの第１方向（例えば、長辺方向）に並んだ第１マーク群５１と、マスクＭの第２方向（例えば、短辺方向）に並んだ第２マーク群５２とを有し、第１及び第２マーク群５１、５２はそれぞれ、幅と長さが異なる複数（本実施形態では、３つ）のマークパターン５１ａ〜５１ｃ及び５２ａ〜５２ｃで構成される。
第１及び第２マーク群５１、５２における複数のマークパターン５１ａ〜５１ｃ及び５２ａ〜５２ｃは、互いに対応する幅と長さを有する。つまり、各マーク群において、幅と長さが一番小さい小マークパターン５１ａ、５２ａ同士は、互いに同じ幅と長さを持つ。また、幅と長さが中間程度である中マークパターン５１ｂ、５２ｂ同士が、互いに同じ幅と長さを持つ。さらに、幅と長さが一番大きい大マークパターン５１ｃ、５２ｃ同士も、それぞれ互いに同じ幅と長さを持つ。
これら複数のマークパターンで構成された密着度確認用マーク５０を、透明な基板Ｓを介して、真空容器２１の上面に設置された光学手段（マスク密着度確認用カメラ２０ｂ）によって複数回撮影し、該撮影画像を、判別手段としての制御部４０で画像処理し解析、撮影結果を比較することで、マスクＭの密着度の変化を確認・判定することができる。もしくは、基板ＳにマスクＭ上の密着度確認用マーク５０や、前述の観察孔Ｈ２の位置に合わせて穴を設けて、その穴から光学手段（マスク密着度確認用カメラ２０ｂ）によって撮影してもよい。これら、光学手段としてのマスク密着度確認用カメラ２０ｂや、判別手段としての制御部４０からなる構成が、本発明における密着度確認装置に相当する。
図８（ｂ）は、このような密着度確認用マーク５０を用いた密着度確認方法を説明する
ための模式図であり、マスクＭの密着度が低下し、基板Ｓとの吸着面から下に撓んでいる様子を示している。マスク上の所定の領域（Ａ）には、前述のように、幅と長さが異なる複数のマークパターンで構成された密着度確認用マーク５０が形成されており（図８（ｂ）には不図示）、この密着度確認用マーク５０の形成領域（Ａ）に対応する静電チャック２４には、前述の密着度確認用の観察孔Ｈ２が形成され、該観察孔Ｈ２の上部には前述の光学手段（マスク密着度確認用カメラ２０ｂ）が設置される。
マスク密着度確認用カメラ２０ｂは、マスクＭが基板Ｓに正常に密着しているときの基板ＳとマスクＭとの境界面の位置に焦点が合わせられた状態で、マスクＭ上の密着度確認用マーク５０を撮像するように制御されている。このようなマスク密着度確認用カメラ２０ｂの焦点合わせのため、マスクＭに対向する側の基板Ｓ面にも焦点設置用のマークを形成しておき、このマークを利用して上記マスク密着度確認用カメラ２０ｂの焦点を設定しておくようにしてもよい。
マスクＭの密着度が低下し基板Ｓから離れるにつれて、マスクＭ上に形成された密着度確認用マークの各パターン５１ａ〜５１ｃ及び５２ａ〜５２ｃが、カメラの解像度との関係ではっきりと写らなくなり撮像画像から次第に見えなくなるようになっている。例えば、密着度確認用マークが基板Ｓに対して十分に近い位置にある場合（基板ＳとマスクＭとの間の距離が近い）には１番小さいパターンである５１ａ、５２ａも十分に解像できる。しかしながら、基板ＳとマスクＭとの間の距離が離れていき、密着度確認用マークがマスク密着度確認用カメラ２０ｂから離れると、各パターン５１ａ〜５１ｃ及び５２ａ〜５２ｃは撮像した画像内で小さくなる。そうすると、カメラの解像度よりも各パターンの大きさが小さくなったときに、はっきりと写らなく（各パターンの形状が認識できなく）なる。そのため、どの大きさのパターンまでが見えているかで、基板ＳとマスクＭとの間の距離を推定することができる。
つまり、前述したように、マスクＭ上に形成される密着度確認用マーク５０は、幅と長さが異なる複数のパターン５１ａ〜５１ｃ及び５２ａ〜５２ｃで構成されており、密着度が低下しマスクＭが基板Ｓから次第に離れるにつれて、密着度確認用マーク５０のうち、幅と長さが小さい小マークパターン５１ａ、５２ａ、次に幅と長さが中間程度である中マークパターン５１ｂ、５２ｂ、最後に幅と長さが一番大きい大マークパターン５１ｃ、５２ｃの順に、徐々にその焦点範囲での認識可能限界を超え、撮像画像から次第に見えなくなる。
例えば、図８（ｂ）には、密着度低下によりマスクＭが基板Ｓから離れた際の基板ＳからのマスクＭの位置を、それぞれ基板Ｓからの離隔距離ｈ１、ｈ２、ｈ３として３段階で例示しており、密着度確認用マーク５０を構成する各マークパターン５１ａ〜５１ｃ及び５２ａ〜５２ｃの認識可能限界位置がこの３段階の離隔距離ｈ１、ｈ２、ｈ３にそれぞれ対応する位置となるように、各マークパターンの幅と長さを設定する。そうすると、基板Ｓからの離隔距離がｈ１以内に離れた状態では、マスクＭ上のすべてのマークパターン５１ａ〜５１ｃ及び５２ａ〜５２ｃが撮像画像から認識可能であるが、基板Ｓに対するマスクＭの密着度が低下することにより離隔距離がｈ１になると、マストＭ上のマークパターンのうち、幅と長さが小さい小マークパターン５１ａ、５２ａが認識可能限界を超え、撮像画像から見えなくなる。更に基板Ｓに対するマスクＭの密着度が低下し離隔距離がｈ２になると、小マークパターン５１ａ、５２ａに加え、幅と長さが中程度である中マークパターン５１ｂ、５２ｂも認識可能限界を超え、撮像画像から見えなくなる。更に密着度が低下し離隔距離がｈ３に至ると、幅と長さが一番大きい大マークパターン５１ｃ、５２ｃを含むマスクＭ上のすべての密着度確認用マークパターンが認識可能限界を超え、撮像画像から見えなくなる。このように、どの大きさのマークパターンまでが撮像画像から見えているかで、基板ＳとマスクＭとの間の距離を推定することができる。そして、基板Ｓと
マスクＭとの間の距離が一定以下となったと判断できたら、基板ＳとマスクＭが全体的に密着したと判断し、次の工程に進むことができるようになる。
本発明によれば、このようにマスクＭ上に形成された密着度確認用マーク５０を撮像し、該画像を画像処理し分析することによって、マスクＭの基板Ｓからの離隔距離を算出し、基板Ｓに対するマスクＭの密着度を確認・判定することができる。そして、このような密着度の確認手続きは、静電チャック２４による基板ＳとマスクＭの吸着完了後、成膜工程に進入する前に行ってもよく、成膜工程が行われる途中に、成膜工程と並行して同時に行うこともできる。つまり、成膜工程の進行中にも、光学手段（マスク密着度確認用カメラ２０ｂ）による密着度確認用マークの撮影を、例えば、一定の時間間隔で周期的に行い、その結果を判別手段としての制御部４０で分析することで、成膜途中に予期せぬマスクＭの密着度低下が起きたとしても、事実上、リアルタイムで確認・判定することができる。
したがって、本発明によれば、表示パネルの製造が完了した後の不良解析を通じて成膜工程中の密着度低下を事後的に確認していた従来とは異なり、成膜工程前後だけでなく、成膜工程の進行中にも、基板Ｓに対するマスクＭの密着度低下をリアルタイムで確認することにより、所定の臨界値以上の密着度低下が確認される場合には、例えば、成膜処理を中止し、前述した吸着および分離工程を通じて、静電チャック２４からマスクＭを一旦分離し、再吸着させ吸着状態を初期化してから、成膜処理を再開するなどの方法で、成膜不良を事前に防止することができる。
以上、本発明の一実施形態によって、マスクＭの密着度を確認および判定する構成の例を説明したが、本発明は、この例の構成に限定されない。例えば、密着度確認用マーク５０は、マスクＭの中央部に形成されるものとして説明したが、基板ＳとマスクＭとの間の密着度確認が必要な他の位置、例えば、互いに対向する二つの長辺と、その二つの長辺をつなぐ互いに対向する二つの短辺とで囲まれた面を有する長方形マスクの長辺側または短辺側の中央部に対応する位置に設置することにしてもよい。また、例えば、マスクＭが縦方向及び横方向に延びる桟部分によって複数に区画される開口領域を有し、その開口領域の中に細かい前述の開口パターンが形成されているようなタイプのマスクである場合は、密着度確認用表示子である密着度確認用マーク５０は、密着度が低下しやすい部分であるマスクＭの桟部分に形成することが好ましく、より好ましくは、例えば、Ｘ方向をマスクＭの縦方向、Ｙ方向を横方向とした場合に、マスクＭの縦方向桟部分と横方向桟部分の交差領域に形成すれば良い。また、アライメント用マークに隣接して、マスクＭの対角方向の２つの角部または４つの角部の位置に密着度確認用マークを設置する構成にしてもよく、この場合には、アライメント用カメラ２０ａをマスク密着度確認用カメラとしての光学手段として兼用してもよい。
また、マスクＭ上に形成される密着度確認用マーク５０の具体的な形状や数なども、前述した例に限定されず、適宜に変更可能である。例えば、密着度確認用マークは、前述した実施形態のように必ずしもマスクＭの面内において互いに垂直する二方向に並ぶ複数のマーク群（第１及び第２マーク群；５１、５２）で形成する必要はなく、マスク面内のある一方向（例えば、長辺または短辺方向）に並ぶ、１つのマーク群で形成してもよい。また、幅と長さが異なる複数のマークパターンで構成されるマーク群の代わりに、所定の大きさを有する一つの単一マークパターンを使用し、該マークパターンの視認可否だけで密着度の低下有無を判定するようにしてもよい。もちろん、前述した実施形態のように、密着度確認用マークを、幅と長さが異なる複数のマークパターンが並んだ複数のマーク群で構成する場合、密着度低下の閾値基準を必要に応じて適切に変更設定することができるので、装備運用の自由度がより高くなる利点があることは言うまでもない。
＜電子デバイスの製造方法＞
次に、本実施形態の成膜装置を用いた電子デバイスの製造方法の一例を説明する。以下、電子デバイスの例として有機ＥＬ表示装置の構成及び製造方法を例示する。
まず、製造する有機ＥＬ表示装置について説明する。図９（ａ）は有機ＥＬ表示装置６０の全体図、図９（ｂ）は１画素の断面構造を表している。
図９（ａ）に示すように、有機ＥＬ表示装置６０の表示領域６１には、発光素子を複数備える画素６２がマトリクス状に複数配置されている。詳細は後で説明するが、発光素子のそれぞれは、一対の電極に挟まれた有機層を備えた構造を有している。なお、ここでいう画素とは、表示領域６１において所望の色の表示を可能とする最小単位を指している。本実施例にかかる有機ＥＬ表示装置の場合、互いに異なる発光を示す第１発光素子６２Ｒ、第２発光素子６２Ｇ、第３発光素子６２Ｂの組合せにより画素６２が構成されている。画素６２は、赤色発光素子と緑色発光素子と青色発光素子の組合せで構成されることが多いが、黄色発光素子とシアン発光素子と白色発光素子の組み合わせでもよく、少なくとも１色以上であれば特に制限されるものではない。
図９（ｂ）は、図９（ａ）のＡ−Ｂ線における部分断面模式図である。画素６２は、基板６３上に、陽極６４と、正孔輸送層６５と、発光層６６Ｒ、６６Ｇ、６６Ｂのいずれかと、電子輸送層６７と、陰極６８と、を備える有機ＥＬ素子を有している。これらのうち、正孔輸送層６５、発光層６６Ｒ、６６Ｇ、６６Ｂ、電子輸送層６７が有機層に当たる。また、本実施形態では、発光層６６Ｒは赤色を発する有機ＥＬ層、発光層６６Ｇは緑色を発する有機ＥＬ層、発光層６６Ｂは青色を発する有機ＥＬ層である。発光層６６Ｒ、６６Ｇ、６６Ｂは、それぞれ赤色、緑色、青色を発する発光素子（有機ＥＬ素子と記述する場合もある）に対応するパターンに形成されている。また、陽極６４は、発光素子ごとに分離して形成されている。正孔輸送層６５と電子輸送層６７と陰極６８は、複数の発光素子６２Ｒ、６２Ｇ、６２Ｂと共通で形成されていてもよいし、発光素子毎に形成されていてもよい。なお、陽極６４と陰極６８とが異物によってショートするのを防ぐために、陽極６４間に絶縁層６９が設けられている。さらに、有機ＥＬ層は水分や酸素によって劣化するため、水分や酸素から有機ＥＬ素子を保護するための保護層７０が設けられている。
図９（ｂ）では正孔輸送層６５や電子輸送層６７が一つの層で示されているが、有機ＥＬ表示素子の構造によって、正孔ブロック層や電子ブロック層を含む複数の層で形成されてもよい。また、陽極６４と正孔輸送層６５との間には陽極６４から正孔輸送層６５への正孔の注入が円滑に行われるようにすることのできるエネルギーバンド構造を有する正孔注入層を形成することもできる。同様に、陰極６８と電子輸送層６７の間にも電子注入層が形成されることができる。
次に、有機ＥＬ表示装置の製造方法の例について具体的に説明する。
まず、有機ＥＬ表示装置を駆動するための回路（不図示）および陽極６４が形成された基板６３を準備する。
陽極６４が形成された基板６３の上にアクリル樹脂をスピンコートで形成し、アクリル樹脂をリソグラフィ法により、陽極６４が形成された部分に開口が形成されるようにパターニングし絶縁層６９を形成する。この開口部が、発光素子が実際に発光する発光領域に相当する。
絶縁層６９がパターニングされた基板６３を第１の有機材料成膜装置に搬入し、基板保持ユニット及び静電チャックにて基板を保持し、正孔輸送層６５を、表示領域の陽極６４の上に共通する層として成膜する。正孔輸送層６５は真空蒸着により成膜される。実際に
は正孔輸送層６５は表示領域６１よりも大きなサイズに形成されるため、高精細なマスクは不要である。
次に、正孔輸送層６５までが形成された基板６３を第２の有機材料成膜装置に搬入し、基板保持ユニット及び静電チャックにて保持する。基板とマスクとのアライメントを行い、基板をマスク上に載置して、基板６３の赤色を発する素子を配置する部分に、赤色を発する発光層６６Ｒを成膜する。
発光層６６Ｒの成膜と同様に、第３の有機材料成膜装置により緑色を発する発光層６６Ｇを成膜し、さらに第４の有機材料成膜装置により青色を発する発光層６６Ｂを成膜する。発光層６６Ｒ、６６Ｇ、６６Ｂの成膜が完了した後、第５の成膜装置により表示領域６１の全体に電子輸送層６７を成膜する。電子輸送層６７は、３色の発光層６６Ｒ、６６Ｇ、６６Ｂに共通の層として形成される。
電子輸送層６７まで形成された基板を金属性蒸着材料成膜装置で移動させて陰極６８を成膜する。
本発明によると、基板とマスクを静電チャック２４に吸着させた状態で成膜処理を行い、マスク上に形成した密着度確認用マークを光学手段により撮像し、該画像を分析することで、予期せぬマスクの密着度低下を効果的に確認・判定することができる。そして、閾値以上の密着度低下が確認される場合には、例えば成膜処理を一時中止し、マスクを一旦分離してから再吸着させた後、成膜処理を再開することもできる。
その後プラズマＣＶＤ装置に移動して保護層７０を成膜して、有機ＥＬ表示装置６０が完成する。
絶縁層６９がパターニングされた基板６３を成膜装置に搬入してから保護層７０の成膜が完了するまでは、水分や酸素を含む雰囲気にさらしてしまうと、有機ＥＬ材料からなる発光層が水分や酸素によって劣化してしまうおそれがある。従って、本例において、成膜装置間の基板の搬入搬出は、真空雰囲気または不活性ガス雰囲気の下で行われる。
上記実施例は本発明の一例を示すものでしかなく、本発明は上記実施例の構成に限定されないし、その技術思想の範囲内で適宜に変形しても良い。
＜その他の実施形態＞
記憶装置に記録されたプログラムを読み込み実行することで前述した実施形態の機能を実現するシステムや装置のコンピュータ（又はＣＰＵ、ＭＰＵ等のデバイス）によっても、本発明を実施することができる。また、例えば、記憶装置に記録されたプログラムを読み込み実行することで前述した実施形態の機能を実現するシステムや装置のコンピュータによって実行される工程からなる方法によっても、本発明を実施することができる。この目的のために、上記プログラムは、例えば、ネットワークを通じて、又は、上記記憶装置となり得る様々なタイプの記録媒体（つまり、非一時的にデータを保持するコンピュータ読取可能な記録媒体）から、上記コンピュータに提供される。したがって、上記コンピュータ（ＣＰＵ、ＭＰＵ等のデバイスを含む）、上記方法、上記プログラム（プログラムコード、プログラムプロダクトを含む）、上記プログラムを非一時的に保持するコンピュータ読取可能な記録媒体は、いずれも本発明の範疇に含まれる。
Ｓ：基板
Ｍ：マスク
２０ｂ：マスク密着度確認用カメラ
２４：静電チャック
Ｈ：マスク密着度確認用の観察孔
５０、５１、５２、５１ａ〜５１ｃ、５２ａ〜５２ｃ：マスク密着度確認用マーク（解像度チャート）

Claims (28)

  1. 第１処理体と第２処理体との間の密着度を確認するための装置であって、
    前記第１処理体を介して、前記第２処理体に形成された密着度確認用表示子を撮像するための光学手段と、
    前記光学手段によって撮像された画像内における前記密着度確認用表示子の撮像状態に基づいて、前記第１処理体と前記第２処理体との間の密着度を判別する判別手段と、を有することを特徴とする密着度確認装置。
  2. 前記光学手段は、前記第１処理体と前記第２処理体とが密着した時に境界面となる前記第１処理体の面の位置に焦点が合わせられた状態で、前記密着度確認用表示子を撮像することを特徴とする請求項１に記載の密着度確認装置。
  3. 前記判別手段は、前記光学手段によって撮像された前記画像内における前記密着度確認用表示子の撮像状態に基づいて、前記第２処理体の、前記第１処理体からの離隔距離を取得することを特徴とする請求項１または２に記載の密着度確認装置。
  4. 前記判別手段は、前記光学手段によって撮像された前記画像内における前記密着度確認用表示子の撮像状態の変化に基づいて、前記第１処理体と前記第２処理体との間の密着度変化を判別することを特徴とする請求項１〜３のいずれか１項に記載の密着度確認装置。
  5. 前記密着度確認用表示子は、所定の大きさを有するマークパターンであり、
    前記判別手段は、前記光学手段によって撮像された画像内において、前記マークパターンが見えた時に、前記第１処理体と前記第２処理体とが密着していると判別することを特徴とする請求項１〜４のいずれか１項に記載の密着度確認装置。
  6. 前記密着度確認用表示子は、異なる大きさを有する複数のマークパターンが並んだマーク群であり、
    前記判別手段は、前記複数のマークパターンのうち、所定の大きさを持つマークパターンを基準として、該マークパターンが前記光学手段によって撮像された画像内において見えないときに、前記密着度が低下したと判別することを特徴とする請求項１〜４のいずれか１項に記載の密着度確認装置。
  7. 前記密着度確認用表示子は、前記マーク群として、異なる大きさを有する複数のマークパターンが第１方向に並んだ第１マーク群と、前記第１マーク群の複数のマークパターンのそれぞれに対応する大きさを有する複数のマークパターンが前記第１方向と垂直な第２方向に並んだ第２マーク群とを有することを特徴とする請求項６に記載の密着度確認装置。
  8. 前記密着度確認用表示子は、前記第２処理体の前記第１処理体と密着する部分における中央部に形成されていることを特徴とする請求項１〜７のいずれか１項に記載の密着度確認装置。
  9. 前記密着度確認用表示子は、前記第２処理体の辺側中央部に形成されていることを特徴とする請求項８に記載の密着度確認装置。
  10. 前記密着度確認用表示子は、前記第２処理体の角部に形成されていることを特徴とする請求項９に記載の密着度確認装置。
  11. 前記第２処理体は、前記第２処理体に形成された開口領域を複数に区画するための桟部
    分を含み、
    前記密着度確認用表示子は、前記第２処理体の桟部分に形成されていることを特徴とする請求項１〜７のいずれか１項に記載の密着度確認装置。
  12. 前記桟部分は、横方向桟部分と縦方向桟部分とを有し、
    前記密着度確認用表示子は、前記第２処理体の、前記横方向桟部分と前記縦方向桟部分とが交差する領域に形成されていることを特徴とする請求項１１に記載の密着度確認装置。
  13. マスクを介して基板に蒸着材料を成膜するための成膜装置であって、
    第１処理体である基板、及び前記基板を介して第２処理体であるマスクを吸着するための静電チャックと、
    前記静電チャックによって吸着された前記基板と前記マスクとの間の密着度を確認するための密着度確認装置とを有し、
    前記密着度確認装置は、請求項１〜１２のいずれか一項に記載の密着度確認装置であることを特徴とする成膜装置。
  14. 前記静電チャックは、前記密着度確認装置の光学手段による撮像時に利用される孔が、前記マスクの密着度確認用表示子に対応する位置に形成されていることを特徴とする請求項１３に記載の成膜装置。
  15. 第１処理体と第２処理体との間の密着度を確認するための方法であって、
    光学手段により、前記第１処理体を介して、前記第２処理体に形成された密着度確認用表示子を撮像する工程と、
    前記光学手段によって撮像された画像内における前記密着度確認用表示子の撮像状態に基づいて、判別手段が、前記第１処理体と前記第２処理体との間の密着度を判別する工程とを有することを特徴とする密着度確認方法。
  16. 前記光学手段は、前記第１処理体と前記第２処理体との密着した時に境界面となる前記第１処理体の面の位置に焦点が合わせられた状態で、前記密着度確認用表示子を撮像することを特徴とする請求項１５に記載の密着度確認方法。
  17. 前記判別する工程では、前記判別手段が、前記光学手段によって撮像された前記画像内における前記密着度確認用表示子の撮像状態に基づいて、前記第２処理体の、前記第１処理体からの離隔距離を取得することを特徴とする請求項１５または１６に記載の密着度確認方法。
  18. 前記判別する工程では、前記判別手段が、前記光学手段によって撮像された前記画像内における前記密着度確認用表示子の撮像状態の変化に基づいて、前記第１処理体と前記第２処理体との間の密着度変化を判別することを特徴とする請求項１５〜１７のいずれか１項に記載の密着度確認方法。
  19. 前記密着度確認用表示子は、所定の大きさを有するマークパターンであり、
    前記判別する工程では、前記判別手段が、前記光学手段によって撮像された画像内において前記マークパターンが見えたときに、前記第１処理体と前記第２処理体とが密着していると判別することを特徴とする請求項１５〜１８のいずれか１項に記載の密着度確認方法。
  20. 前記密着度確認用表示子は、異なる大きさを有する複数のマークパターンが並んだマーク群であり、
    前記判別する工程では、前記判別手段が、前記複数のマークパターンのうち、所定の大きさを持つマークパターンを基準として、該マークパターンが前記光学手段によって撮像された画像内において見えないときに、前記密着度が低下したと判別することを特徴とする請求項１５〜１８のいずれか１項に記載の密着度確認方法。
  21. 前記密着度確認用表示子は、前記マーク群として、異なる大きさを有する複数のマークパターンが第１方向に並んだ第１マーク群と、前記第１マーク群の複数のマークパターンのそれぞれに対応する大きさを有する複数のマークパターンが前記第１方向と垂直な第２方向に並んだ第２マーク群とを有することを特徴とする請求項２０に記載の密着度確認方法。
  22. 前記密着度確認用表示子は、前記第２処理体の前記第１処理体と密着する部分における中央部に形成されていることを特徴とする請求項１５〜２１のいずれか１項に記載の密着度確認方法。
  23. 前記密着度確認用表示子は、前記第２処理体の辺側中央部に形成されていることを特徴とする請求項２２に記載の密着度確認方法。
  24. 前記密着度確認用表示子は、前記第２処理体の角部に形成されていることを特徴とする請求項２３に記載の密着度確認方法。
  25. マスクを介して基板に蒸着材料を成膜するための成膜方法であって、
    静電チャックにより、第１処理体である基板及び前記基板を介して第２処理体であるマスクを吸着する工程と、
    前記静電チャックに前記基板と前記マスクが吸着された状態で、蒸着材料を放出させて前記マスクを介して前記基板に蒸着材料を成膜する工程と、
    請求項１５〜２４のいずれか一項に記載の密着度確認方法を用いて、前記静電チャックによって吸着された前記基板と前記マスクとの間の密着度を確認する工程と、を有することを特徴とする成膜方法。
  26. 前記密着度を確認する工程は、前記基板に蒸着材料を成膜する工程の以前に、または前記基板に蒸着材料を成膜する工程を行う途中に行われることを特徴とする請求項２５に記載の成膜方法。
  27. 請求項２５または２６に記載の成膜方法を用いて、電子デバイスを製造することを特徴とする電子デバイスの製造方法。
  28. コンピュータに、第１処理体と第２処理体との間の密着度を確認するための方法を実行させるためのプログラムを記録した、コンピュータによって読み取り可能な記録媒体であって、
    前記方法は、
    光学手段により、前記第１処理体を介して、前記第２処理体に形成された密着度確認用表示子を撮像する工程と、
    前記光学手段によって撮像された画像内における前記密着度確認用表示子の撮像状態に基づいて、前記第１処理体と前記第２処理体との間の密着度を判別する工程とを有することを特徴とする、コンピュータによって読み取り可能な記録媒体。
JP2019197764A 2018-10-30 2019-10-30 密着度確認装置、密着度確認方法、及びこれを用いた成膜装置、成膜方法、電子デバイスの製造方法、及び記憶媒体 Active JP7419023B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020180131371A KR102620156B1 (ko) 2018-10-30 2018-10-30 밀착도 확인 장치, 밀착도 확인 방법, 및 이를 이용한 성막 장치, 성막 방법, 전자 디바이스의 제조방법
KR10-2018-0131371 2018-10-30

Publications (2)

Publication Number Publication Date
JP2020077873A true JP2020077873A (ja) 2020-05-21
JP7419023B2 JP7419023B2 (ja) 2024-01-22

Family

ID=70495388

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2019197764A Active JP7419023B2 (ja) 2018-10-30 2019-10-30 密着度確認装置、密着度確認方法、及びこれを用いた成膜装置、成膜方法、電子デバイスの製造方法、及び記憶媒体

Country Status (3)

Country Link
JP (1) JP7419023B2 (ja)
KR (1) KR102620156B1 (ja)
CN (1) CN111118447B (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2024095718A1 (ja) * 2022-11-01 2024-05-10 キヤノントッキ株式会社 成膜装置、成膜装置の駆動方法、及び成膜方法

Citations (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000021767A (ja) * 1998-07-03 2000-01-21 Canon Inc 位置観察方法及び位置観察装置
JP2002110507A (ja) * 2000-09-27 2002-04-12 Toshiba Corp アライメント方法
JP2004152705A (ja) * 2002-11-01 2004-05-27 Matsushita Electric Ind Co Ltd 有機エレクトロルミネッセンス素子の製造方法
JP2004265964A (ja) * 2003-02-28 2004-09-24 Sony Corp アライメント方法、アライメント装置、露光装置および半導体装置の製造方法
JP2005206939A (ja) * 2003-12-26 2005-08-04 Seiko Epson Corp 薄膜形成方法、薄膜形成装置、有機エレクトロルミネッセンス装置の製造方法、有機エレクトロルミネッセンス装置、及び電子機器
JP2009194334A (ja) * 2008-02-18 2009-08-27 Sumitomo Electric Ind Ltd アライメントマーク，アライメント方法，電子部材および電子モジュール
JP2010248583A (ja) * 2009-04-16 2010-11-04 Hitachi High-Technologies Corp 成膜装置及び成膜システム
US20120103255A1 (en) * 2010-10-27 2012-05-03 Canon Kabushiki Kaisha Alignment method, alignment apparatus, and organic el element manufacturing apparatus
JP2013163837A (ja) * 2012-02-09 2013-08-22 Canon Tokki Corp 蒸着装置並びに蒸着装置を用いた成膜方法
JP2014101535A (ja) * 2012-11-16 2014-06-05 Ulvac Japan Ltd 基板処理装置のアライメント機構
JP2015151579A (ja) * 2014-02-14 2015-08-24 大日本印刷株式会社 蒸着マスク装置の製造方法、基板付蒸着マスクおよび積層体
JP3203147U (ja) * 2014-11-03 2016-03-17 アプライド マテリアルズ インコーポレイテッドＡｐｐｌｉｅｄ Ｍａｔｅｒｉａｌｓ，Ｉｎｃｏｒｐｏｒａｔｅｄ ビジョンアライメント

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002023272A (ja) * 2000-07-07 2002-01-23 Sony Corp フィルム密着状態検査装置、フィルム密着状態検査方法及び検査用フィルム
KR101289345B1 (ko) 2005-07-19 2013-07-29 주성엔지니어링(주) 섀도우 마스크와 이를 이용한 정렬장치
CN105702880B (zh) * 2014-11-28 2018-04-17 上海和辉光电有限公司 光学对位补偿装置、贴合度检测装置、蒸镀系统及其方法

Patent Citations (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000021767A (ja) * 1998-07-03 2000-01-21 Canon Inc 位置観察方法及び位置観察装置
JP2002110507A (ja) * 2000-09-27 2002-04-12 Toshiba Corp アライメント方法
JP2004152705A (ja) * 2002-11-01 2004-05-27 Matsushita Electric Ind Co Ltd 有機エレクトロルミネッセンス素子の製造方法
JP2004265964A (ja) * 2003-02-28 2004-09-24 Sony Corp アライメント方法、アライメント装置、露光装置および半導体装置の製造方法
JP2005206939A (ja) * 2003-12-26 2005-08-04 Seiko Epson Corp 薄膜形成方法、薄膜形成装置、有機エレクトロルミネッセンス装置の製造方法、有機エレクトロルミネッセンス装置、及び電子機器
JP2009194334A (ja) * 2008-02-18 2009-08-27 Sumitomo Electric Ind Ltd アライメントマーク，アライメント方法，電子部材および電子モジュール
JP2010248583A (ja) * 2009-04-16 2010-11-04 Hitachi High-Technologies Corp 成膜装置及び成膜システム
US20120103255A1 (en) * 2010-10-27 2012-05-03 Canon Kabushiki Kaisha Alignment method, alignment apparatus, and organic el element manufacturing apparatus
JP2013163837A (ja) * 2012-02-09 2013-08-22 Canon Tokki Corp 蒸着装置並びに蒸着装置を用いた成膜方法
JP2014101535A (ja) * 2012-11-16 2014-06-05 Ulvac Japan Ltd 基板処理装置のアライメント機構
JP2015151579A (ja) * 2014-02-14 2015-08-24 大日本印刷株式会社 蒸着マスク装置の製造方法、基板付蒸着マスクおよび積層体
JP3203147U (ja) * 2014-11-03 2016-03-17 アプライド マテリアルズ インコーポレイテッドＡｐｐｌｉｅｄ Ｍａｔｅｒｉａｌｓ，Ｉｎｃｏｒｐｏｒａｔｅｄ ビジョンアライメント

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2024095718A1 (ja) * 2022-11-01 2024-05-10 キヤノントッキ株式会社 成膜装置、成膜装置の駆動方法、及び成膜方法

Also Published As

Publication number Publication date
KR20200048838A (ko) 2020-05-08
CN111118447A (zh) 2020-05-08
CN111118447B (zh) 2024-02-13
JP7419023B2 (ja) 2024-01-22
KR102620156B1 (ko) 2023-12-29

Similar Documents

Publication Publication Date Title
JP7288336B2 (ja) アライメントシステム、成膜装置、アライメント方法、成膜方法及び電子デバイスの製造方法
JP7278541B2 (ja) 静電チャックシステム、成膜装置、吸着方法、成膜方法及び電子デバイスの製造方法
JP2020072273A (ja) 吸着及びアライメント方法、吸着システム、成膜方法、成膜装置及び電子デバイスの製造方法
JP7336867B2 (ja) 吸着システム、成膜装置、吸着方法、成膜方法、及び電子デバイスの製造方法
CN110783248B (zh) 静电吸盘系统、成膜装置、吸附及成膜方法、电子器件的制造方法
KR102505832B1 (ko) 흡착장치, 위치 조정 방법, 및 성막 방법
JP7419023B2 (ja) 密着度確認装置、密着度確認方法、及びこれを用いた成膜装置、成膜方法、電子デバイスの製造方法、及び記憶媒体
JP7069280B2 (ja) 成膜装置、成膜方法及び電子デバイスの製造方法
JP2019117923A (ja) 静電チャック、これを含む成膜装置、基板の保持及び分離方法、これを含む成膜方法、及びこれを用いる電子デバイスの製造方法
CN110783247B (zh) 静电吸盘系统、成膜装置、吸附方法及成膜方法
JP7127765B2 (ja) 静電チャック、成膜装置、基板吸着方法、成膜方法、及び電子デバイスの製造方法
JP2020050952A (ja) 静電チャックシステム、成膜装置、被吸着体分離方法、成膜方法及び電子デバイスの製造方法
JP2020070491A (ja) アライメント装置、成膜装置、アライメント方法、成膜方法、及び電子デバイスの製造方法
JP7224172B2 (ja) 静電チャックシステム、成膜装置、被吸着体分離方法、成膜方法及び電子デバイスの製造方法
JP7162845B2 (ja) 静電チャックシステム、成膜装置、吸着及び分離方法、成膜方法及び電子デバイスの製造方法
JP2020021927A (ja) 静電チャックシステム、成膜装置、吸着方法、成膜方法及び電子デバイスの製造方法
JP7078696B2 (ja) 成膜装置、成膜方法及び電子デバイスの製造方法
JP7224167B2 (ja) 静電チャックシステム、成膜装置、吸着方法、成膜方法及び電子デバイスの製造方法
JP7271242B2 (ja) 静電チャックシステム、成膜装置、吸着方法、成膜方法及び電子デバイスの製造方法
KR102085447B1 (ko) 정전척 시스템, 성막 장치, 피흡착체 분리방법, 성막 방법 및 전자 디바이스의 제조방법
JP2021098883A (ja) 成膜装置、これを用いた成膜方法及び電子デバイスの製造方法
JP2020053684A (ja) 静電チャックシステム、成膜装置、被吸着体分離方法、成膜方法及び電子デバイスの製造方法
JP2020070490A (ja) 吸着及びアライメント方法、吸着システム、成膜方法、成膜装置及び電子デバイスの製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20220826

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20230710

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20230725

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20230911

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20231212

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20240110

R150 Certificate of patent or registration of utility model

Ref document number: 7419023

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150