JP2020050952A - 静電チャックシステム、成膜装置、被吸着体分離方法、成膜方法及び電子デバイスの製造方法 - Google Patents
静電チャックシステム、成膜装置、被吸着体分離方法、成膜方法及び電子デバイスの製造方法 Download PDFInfo
- Publication number
- JP2020050952A JP2020050952A JP2019170102A JP2019170102A JP2020050952A JP 2020050952 A JP2020050952 A JP 2020050952A JP 2019170102 A JP2019170102 A JP 2019170102A JP 2019170102 A JP2019170102 A JP 2019170102A JP 2020050952 A JP2020050952 A JP 2020050952A
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- electrostatic chuck
- substrate
- mask
- adsorbed
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
- H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
- H01L21/6831—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using electrostatic chucks
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
- B23Q—DETAILS, COMPONENTS, OR ACCESSORIES FOR MACHINE TOOLS, e.g. ARRANGEMENTS FOR COPYING OR CONTROLLING; MACHINE TOOLS IN GENERAL CHARACTERISED BY THE CONSTRUCTION OF PARTICULAR DETAILS OR COMPONENTS; COMBINATIONS OR ASSOCIATIONS OF METAL-WORKING MACHINES, NOT DIRECTED TO A PARTICULAR RESULT
- B23Q3/00—Devices holding, supporting, or positioning work or tools, of a kind normally removable from the machine
- B23Q3/15—Devices for holding work using magnetic or electric force acting directly on the work
-
- C—CHEMISTRY; METALLURGY
- C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
- C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
- C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
- C23C14/04—Coating on selected surface areas, e.g. using masks
- C23C14/042—Coating on selected surface areas, e.g. using masks using masks
-
- C—CHEMISTRY; METALLURGY
- C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
- C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
- C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
- C23C14/22—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the process of coating
- C23C14/24—Vacuum evaporation
-
- C—CHEMISTRY; METALLURGY
- C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
- C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
- C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
- C23C14/22—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the process of coating
- C23C14/50—Substrate holders
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02612—Formation types
- H01L21/02617—Deposition types
- H01L21/02631—Physical deposition at reduced pressure, e.g. MBE, sputtering, evaporation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
- H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
- H01L21/6831—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using electrostatic chucks
- H01L21/6833—Details of electrostatic chucks
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02N—ELECTRIC MACHINES NOT OTHERWISE PROVIDED FOR
- H02N13/00—Clutches or holding devices using electrostatic attraction, e.g. using Johnson-Rahbek effect
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
- H10K71/10—Deposition of organic active material
- H10K71/16—Deposition of organic active material using physical vapour deposition [PVD], e.g. vacuum deposition or sputtering
Abstract
【課題】静電チャックに吸着された第1被吸着体及び第2被吸着体を良好に静電チャックから分離する。【解決手段】本発明の静電チャックシステムは、電極部を含む静電チャックと、前記静電チャックの前記電極部に電圧を印加するための電圧印加部と、前記電圧印加部による電圧の印加を制御するための電圧制御部とを含み、前記電圧制御部は、第1被吸着体と、前記第1被吸着体を介して第2被吸着体と、が吸着された前記静電チャックの電極部に、前記第2被吸着体を前記第1被吸着体から分離させるための第1電圧と、前記第1被吸着体を前記電極部から分離させるための第2電圧と、を順次に印加するように前記電圧印加部を制御することを特徴とする。【選択図】図7
Description
本発明は、静電チャックシステム、成膜装置、被吸着体分離方法、成膜方法及び電子デバイスの製造方法に関するものである。
有機EL表示装置(有機ELディスプレイ)の製造においては、有機EL表示装置を構成する有機発光素子(有機EL素子;OLED)を形成する際に、成膜装置の蒸発源から蒸発した蒸着材料を、画素パターンが形成されたマスクを介して、基板に蒸着させることで、有機物層や金属層を形成する。
上向蒸着方式(デポアップ)の成膜装置において、蒸発源は成膜装置の真空容器の下部に設けられ、基板は真空容器の上部に配置され、基板の下面に蒸着される。このような上向蒸着方式の成膜装置の真空容器内において、基板はその下面の周辺部だけが基板ホルダによって保持されるので、基板がその自重によって撓み、これが蒸着精度を落とす一つの要因となっている。上向蒸着方式以外の方式の成膜装置においても、また、基板の自重による撓みは生じる可能性がある。
基板の自重による撓みを低減するための方法として、静電チャックを使う技術が検討されている。すなわち、基板の上面をその全体にわたって静電チャックで吸着することで、基板の撓みを低減することができる。
特許文献1では、静電チャックで第1被吸着体としての基板と第2被吸着体としてのマスクを吸着する技術が提案されている。
上向蒸着方式(デポアップ)の成膜装置において、蒸発源は成膜装置の真空容器の下部に設けられ、基板は真空容器の上部に配置され、基板の下面に蒸着される。このような上向蒸着方式の成膜装置の真空容器内において、基板はその下面の周辺部だけが基板ホルダによって保持されるので、基板がその自重によって撓み、これが蒸着精度を落とす一つの要因となっている。上向蒸着方式以外の方式の成膜装置においても、また、基板の自重による撓みは生じる可能性がある。
基板の自重による撓みを低減するための方法として、静電チャックを使う技術が検討されている。すなわち、基板の上面をその全体にわたって静電チャックで吸着することで、基板の撓みを低減することができる。
特許文献1では、静電チャックで第1被吸着体としての基板と第2被吸着体としてのマスクを吸着する技術が提案されている。
しかし、特許文献1は、静電チャックから基板及びマスクを分離する際の電圧制御については、開示がない。
本発明は、静電チャックに吸着された第1被吸着体及び第2被吸着体を良好に静電チャックから分離することを目的にする。
本発明の一実施形態による静電チャックシステムは、電極部を含む静電チャックと、前記静電チャックの前記電極部に電圧を印加するための電圧印加部と、前記電圧印加部による電圧の印加を制御するための電圧制御部とを含み、前記電圧制御部は、第1被吸着体と、前記第1被吸着体を介して第2被吸着体と、が吸着された前記静電チャックの電極部に、前記第2被吸着体を前記第1被吸着体から分離させるための第1電圧と、前記第1被吸着体を前記電極部から分離させるための第2電圧と、を順次に印加するように前記電圧印加部を制御することを特徴とする。
本発明の一実施形態による成膜装置は、基板にマスクを介して成膜を行うための成膜装置であって、第1被吸着体である基板と第2被吸着体であるマスクを吸着するための静電チャックシステムを含み、前記静電チャックシステムは前記本発明の一実施形態による静電チャックシステムであることを特徴とする。
本発明の一実施形態による被吸着体分離方法は、電極部を含む静電チャックの前記電極部から被吸着体を分離するための方法であって、第1被吸着体と、前記第1被吸着体を介して第2被吸着体と、が吸着された前記静電チャックの電極部に、前記第2被吸着体を前記第1被吸着体から分離させるための第1電圧を印加する段階と、前記第1電圧の印加段階の後に、前記第1被吸着体を前記電極部から分離させるための第2電圧を前記電極部に印加する段階と、を含むことを特徴とする。
本発明の一実施形態による成膜方法は、基板にマスクを介して蒸着材料を成膜する方法であって、真空容器内にマスクを搬入する段階と、真空容器内に基板を搬入する段階と、静電チャックの電極部に第1吸着電圧を印加して、前記基板を静電チャックに吸着する段階と、前記電極部に第2吸着電圧を印加して、前記静電チャックに前記基板を介して前記マスクを吸着する段階と、前記静電チャックに前記基板と前記マスクが吸着した状態で、蒸着材料を蒸発させ、前記マスクを介して前記基板に蒸着材料を成膜する段階と、前記本発明の一実施形態による分離方法を用いて、前記静電チャックから、第2被吸着体としての前記マスクと、第1被吸着体としての前記基板を順次に分離する段階とを含むことを特徴とする。
本発明の一実施形態による電子デバイスの製造方法は、前記本発明の一実施形態による成膜方法を用いて電子デバイスを製造することを特徴とする。
本発明によれば、静電チャックに吸着された第1被吸着体及び第2被吸着体を良好に分離することができる。
以下、図面を参照しつつ本発明の好適な実施形態及び実施例を説明する。ただし、以下の実施形態及び実施例は本発明の好ましい構成を例示的に示すものにすぎず、本発明の範囲はそれらの構成に限定されない。また、以下の説明における、装置のハードウェア構成及びソフトウェア構成、処理フロー、製造条件、寸法、材質、形状などは、特に特定的な記載がないかぎりは、本発明の範囲をそれらのみに限定する趣旨のものではない。
本発明は、基板の表面に各種材料を堆積させて成膜を行う装置に適用することができ、真空蒸着によって所望のパターンの薄膜(材料層)を形成する装置に好ましく適用することができる。基板の材料としては、ガラス、高分子材料のフィルム、金属などの任意の材料を選択することができ、基板は、例えば、ガラス基板上にポリイミドなどのフィルムが積層された基板であってもよい。また、蒸着材料としても、有機材料、金属性材料(金属、金属酸化物など)などの任意の材料を選択してもよい。なお、以下の説明において説明
する真空蒸着装置以外にも、スパッタ装置やCVD(Chemical Vapor Deposition)装置を含む成膜装置にも、本発明を適用することができる。本発明の技術は、具体的には、有機電子デバイス(例えば、有機発光素子、薄膜太陽電池)、光学部材などの製造装置に適用可能である。その中でも、蒸着材料を蒸発させてマスクを介して基板に蒸着させることで有機発光素子を形成する有機発光素子の製造装置は、本発明の好ましい適用例の一つである。
する真空蒸着装置以外にも、スパッタ装置やCVD(Chemical Vapor Deposition)装置を含む成膜装置にも、本発明を適用することができる。本発明の技術は、具体的には、有機電子デバイス(例えば、有機発光素子、薄膜太陽電池)、光学部材などの製造装置に適用可能である。その中でも、蒸着材料を蒸発させてマスクを介して基板に蒸着させることで有機発光素子を形成する有機発光素子の製造装置は、本発明の好ましい適用例の一つである。
<電子デバイスの製造装置>
図1は、電子デバイスの製造装置の一部の構成を模式的に示す平面図である。
図1の製造装置は、例えば、スマートフォン用の有機EL表示装置の表示パネルの製造に用いられる。スマートフォン用の表示パネルの場合、例えば、第4.5世代の基板(約700mm×約900mm)や第6世代のフルサイズ(約1500mm×約1850mm)又はハーフカットサイズ(約1500mm×約925mm)の基板に、有機EL素子の形成のための成膜を行った後、該基板を切り抜いて複数の小さなサイズのパネルを製作する。
図1は、電子デバイスの製造装置の一部の構成を模式的に示す平面図である。
図1の製造装置は、例えば、スマートフォン用の有機EL表示装置の表示パネルの製造に用いられる。スマートフォン用の表示パネルの場合、例えば、第4.5世代の基板(約700mm×約900mm)や第6世代のフルサイズ(約1500mm×約1850mm)又はハーフカットサイズ(約1500mm×約925mm)の基板に、有機EL素子の形成のための成膜を行った後、該基板を切り抜いて複数の小さなサイズのパネルを製作する。
電子デバイスの製造装置は、一般的に、複数のクラスタ装置1と、クラスタ装置の間を繋ぐ中継装置とを含む。
クラスタ装置1は、基板Sに対する処理(例えば、成膜)を行う複数の成膜装置11と、使用前後のマスクMを収納する複数のマスクストック装置12と、その中央に配置される搬送室13と、を具備する。搬送室13は、図1に示すように、複数の成膜装置11およびマスクストック装置12のそれぞれと接続されている。
クラスタ装置1は、基板Sに対する処理(例えば、成膜)を行う複数の成膜装置11と、使用前後のマスクMを収納する複数のマスクストック装置12と、その中央に配置される搬送室13と、を具備する。搬送室13は、図1に示すように、複数の成膜装置11およびマスクストック装置12のそれぞれと接続されている。
搬送室13内には、基板およびマスクを搬送する搬送ロボット14が配置されている。搬送ロボット14は、上流側に配置された中継装置のパス室15から成膜装置11へと基板Sを搬送する。また、搬送ロボット14は、成膜装置11とマスクストック装置12との間でマスクMを搬送する。
搬送ロボット14は、例えば、多関節アームに、基板S又はマスクMを保持するロボットハンドが取り付けられた構造を有するロボットである。
搬送ロボット14は、例えば、多関節アームに、基板S又はマスクMを保持するロボットハンドが取り付けられた構造を有するロボットである。
成膜装置11(蒸着装置とも呼ぶ)では、蒸発源に収納された蒸着材料がヒータによって加熱されて蒸発し、マスクを介して基板上に蒸着される。
搬送ロボット14との基板Sの受け渡し、基板SとマスクMの相対位置の調整(アライメント)、マスクM上への基板Sの固定、成膜(蒸着)などの一連の成膜プロセスは、成膜装置11によって行われる。
搬送ロボット14との基板Sの受け渡し、基板SとマスクMの相対位置の調整(アライメント)、マスクM上への基板Sの固定、成膜(蒸着)などの一連の成膜プロセスは、成膜装置11によって行われる。
マスクストック装置12には、成膜装置11での成膜工程に使われる新しいマスクと、使用済みのマスクとが、二つのカセットに分けて収納される。
搬送ロボット14は、使用済みのマスクを成膜装置11からマスクストック装置12のカセットに搬送し、マスクストック装置12の他のカセットに収納された新しいマスクを成膜装置11に搬送する。
搬送ロボット14は、使用済みのマスクを成膜装置11からマスクストック装置12のカセットに搬送し、マスクストック装置12の他のカセットに収納された新しいマスクを成膜装置11に搬送する。
クラスタ装置1には、基板Sの搬送経路において上流側からの基板Sを当該クラスタ装置1に搬送するパス室15と、当該クラスタ装置1で成膜処理が完了した基板Sを下流側の他のクラスタ装置に搬送するためのバッファー室16が連結される。
搬送室13の搬送ロボット14は、上流側のパス室15から基板Sを受け取って、当該クラスタ装置1内の成膜装置11の一つ(例えば、成膜装置11a)に搬送する。
また、搬送ロボット14は、当該クラスタ装置1での成膜処理が完了した基板Sを複数の成膜装置11の一つ(例えば、成膜装置11b)から受け取って、下流側に連結されたバッファー室16に搬送する。
搬送室13の搬送ロボット14は、上流側のパス室15から基板Sを受け取って、当該クラスタ装置1内の成膜装置11の一つ(例えば、成膜装置11a)に搬送する。
また、搬送ロボット14は、当該クラスタ装置1での成膜処理が完了した基板Sを複数の成膜装置11の一つ(例えば、成膜装置11b)から受け取って、下流側に連結されたバッファー室16に搬送する。
バッファー室16とパス室15との間には、基板の向きを変える旋回室17が設置される。旋回室17には、バッファー室16から基板Sを受け取って基板Sを180°回転させ、パス室15に搬送するための搬送ロボット18が設けられる。これにより、上流側のクラスタ装置と下流側のクラスタ装置で基板Sの向きが同じくなり、基板処理が容易になる。
パス室15、バッファー室16、旋回室17は、クラスタ装置間を連結する、いわゆる中継装置であり、クラスタ装置の上流側及び/又は下流側に設置される中継装置は、パス室、バッファー室、旋回室のうち少なくとも1つを含む。
成膜装置11、マスクストック装置12、搬送室13、バッファー室16、旋回室17などは、有機発光素子の製造の過程で、高真空状態に維持される。パス室15は、通常低真空状態に維持されるが、必要に応じて高真空状態に維持されてもよい。
本実施例では、図1を参照して、電子デバイスの製造装置の構成について説明したが、本発明はこれに限定されず、他の種類の装置やチャンバーを有してもよく、これらの装置やチャンバー間の配置が変わってもよい。
以下、成膜装置11の具体的な構成について説明する。
以下、成膜装置11の具体的な構成について説明する。
<成膜装置>
図2は、成膜装置11の構成を示す模式図である。以下の説明においては、鉛直方向をZ方向とするXYZ直交座標系を用いる。成膜時に基板Sが水平面(XY平面)と平行となるよう固定された場合、基板Sの短手方向(短辺に平行な方向)をX方向、長手方向(長辺に平行な方向)をY方向とする。また、Z軸まわりの回転角をθで表す。
図2は、成膜装置11の構成を示す模式図である。以下の説明においては、鉛直方向をZ方向とするXYZ直交座標系を用いる。成膜時に基板Sが水平面(XY平面)と平行となるよう固定された場合、基板Sの短手方向(短辺に平行な方向)をX方向、長手方向(長辺に平行な方向)をY方向とする。また、Z軸まわりの回転角をθで表す。
成膜装置11は、真空雰囲気又は窒素ガスなどの不活性ガス雰囲気に維持される真空容器21と、真空容器21の内部に設けられる、基板支持ユニット22と、マスク支持ユニット23と、静電チャック24と、蒸発源25とを含む。
基板支持ユニット22は、搬送室13に設けられた搬送ロボット14が搬送してくる基板Sを受取って保持する手段であり、基板ホルダとも呼ばれる。
基板支持ユニット22の下方には、マスク支持ユニット23が設けられる。マスク支持ユニット23は、搬送室13に設けられた搬送ロボット14が搬送してくるマスクMを受取って保持する手段であり、マスクホルダとも呼ばれる。
マスクMは、基板S上に形成する薄膜パターンに対応する開口パターンを有し、マスク支持ユニット23の上に載置される。特に、スマートフォン用の有機EL素子を製造するのに使われるマスクは、微細な開口パターンが形成された金属製のマスクであり、FMM(Fine Metal Mask)とも呼ぶ。
基板支持ユニット22の上方には、基板を静電引力によって吸着し固定するための静電チャック24が設けられる。
静電チャック24は、誘電体(例えば、セラミック材質)マトリックス内に金属電極などの電気回路が埋設された構造を有する。静電チャック24は、グラジエント力タイプの静電チャックであることが好ましい。静電チャック24がグラジエント力タイプの静電チャックであることによって、基板Sが絶縁性基板である場合であっても、静電チャック24によって良好に吸着することができる。ただし、静電チャック24は、クーロン力タイ
プの静電チャックであってもよい。静電チャック24がクーロン力タイプの静電チャックである場合には、金属電極にプラス(+)及びマイナス(−)の電位が印加されると、誘電体マトリックスを通じて基板Sなどの被吸着体に金属電極と逆極性の分極電荷が誘導され、これらの間の静電引力によって基板Sが静電チャック24に吸着固定される。また、静電チャック24は、ジョンソン・ラーベック力タイプの静電チャックであってもよい。
プの静電チャックであってもよい。静電チャック24がクーロン力タイプの静電チャックである場合には、金属電極にプラス(+)及びマイナス(−)の電位が印加されると、誘電体マトリックスを通じて基板Sなどの被吸着体に金属電極と逆極性の分極電荷が誘導され、これらの間の静電引力によって基板Sが静電チャック24に吸着固定される。また、静電チャック24は、ジョンソン・ラーベック力タイプの静電チャックであってもよい。
静電チャック24は、一つのプレートで形成されてもよく、複数のサブプレートを有するように形成されてもよい。
また、一つのプレートで形成される場合にも、その内部に複数の電気回路を含み、一つのプレート内で位置によって静電引力が異なるように制御してもよい。
また、一つのプレートで形成される場合にも、その内部に複数の電気回路を含み、一つのプレート内で位置によって静電引力が異なるように制御してもよい。
本実施形態では、後述のように、成膜前に静電チャック24で基板S(第1被吸着体)だけでなく、マスクM(第2被吸着体)をも吸着し保持する。その後、静電チャック24で基板S(第1被吸着体)とマスクM(第2被吸着体)を保持した状態で、成膜を行い、成膜を完了した後には基板S(第1被吸着体)とマスクM(第2被吸着体)に対する静電チャック24による保持を解除する。
即ち、本実施例では、静電チャック24の鉛直方向の下側に置かれた基板S(第1被吸着体)を静電チャックで吸着及び保持し、その後、基板S(第1被吸着体)を挟んで静電チャック24と反対側に置かれたマスクM(第2被吸着体)を、基板S(第1被吸着体)を介して静電チャック24で吸着し保持する。そして、静電チャック24で基板S(第1被吸着体)とマスクM(第2被吸着体)を保持した状態で成膜を行った後には、基板S(第1被吸着体)とマスクM(第2被吸着体)を静電チャック24から剥離する。その際、基板S(第1被吸着体)を介して吸着されたマスクM(第2被吸着体)を先に剥離してから、基板S(第1被吸着体)を剥離する。これについては、図4〜図7を参照して後述する。
図2には図示しなかったが、静電チャック24の吸着面とは反対側に基板Sの温度上昇を抑える冷却機構(例えば、冷却板)を設けることで、基板S上に堆積された有機材料の変質や劣化を抑制する構成としてもよい。
蒸発源25は、基板に成膜される蒸着材料が収納されるるつぼ(不図示)、るつぼを加熱するためのヒータ(不図示)、蒸発源からの蒸発レートが一定になるまで蒸着材料が基板に飛散することを阻むシャッタ(不図示)などを含む。
蒸発源25は、点(point)蒸発源や線状(linear)蒸発源など、用途に従って多様な構成を有することができる。
蒸発源25は、点(point)蒸発源や線状(linear)蒸発源など、用途に従って多様な構成を有することができる。
図2に図示しなかったが、成膜装置11は、基板に蒸着された膜の厚さを測定するための膜厚モニタ(不図示)及び膜厚算出ユニット(不図示)を含む。
真空容器21の上部外側(大気側)には、基板Zアクチュエータ26、マスクZアクチュエータ27、静電チャックZアクチュエータ28、位置調整機構29などが設けられる。これらのアクチュエータと位置調整機構は、例えば、モータとボールねじ、或いはモータとリニアガイドなどで構成される。基板Zアクチュエータ26は、基板支持ユニット22を昇降(Z方向移動)させるための駆動手段である。マスクZアクチュエータ27は、マスク支持ユニット23を昇降(Z方向移動)させるための駆動手段である。静電チャックZアクチュエータ28は、静電チャック24を昇降(Z方向移動)させるための駆動手段である。位置調整機構29は、静電チャック24のアライメントのための駆動手段である。位置調整機構29は、静電チャック24全体を基板支持ユニット22及びマスク支持ユニット23に対して、X方向移動、Y方向移動、θ回転させる。
なお、本実施形態では、基板Sを吸着した状態で、静電チャック24をX、Y、θ方向に位置調整することで、基板SとマスクMの相対的位置を調整するアライメントを行う。
真空容器21の外側上面には、上述した駆動機構の他に、真空容器21の上面に設けられた透明窓を介して、基板S及びマスクMに形成されたアライメントマークを撮影するためのアライメント用カメラ20を設置してもよい。
本実施例においては、アライメント用カメラ20は、矩形の基板S、マスクM及び静電チャック24の対角線に対応する位置または、矩形の4つのコーナー部に対応する位置に設置しても良い。
本実施例においては、アライメント用カメラ20は、矩形の基板S、マスクM及び静電チャック24の対角線に対応する位置または、矩形の4つのコーナー部に対応する位置に設置しても良い。
本実施形態の成膜装置11に設置されるアライメント用カメラ20は、基板SとマスクMとの相対的な位置を高精度で調整するのに使われるファインアライメント用カメラであり、その視野角は狭いが高解像度を持つカメラである。
成膜装置11は、ファインアライメント用であるアライメント用カメラ20の他に相対的に視野角が広くて低解像度であるラフアライメント用カメラを有してもよい。
成膜装置11は、ファインアライメント用であるアライメント用カメラ20の他に相対的に視野角が広くて低解像度であるラフアライメント用カメラを有してもよい。
尚、位置調整機構29は、アライメント用カメラ20によって取得した基板S(第1被吸着体)及びマスクM(第2被吸着体)の位置情報に基づいて、基板S(第1被吸着体)とマスクM(第2被吸着体)を相対的に移動させて位置調整するアライメントを行う。
成膜装置11は、制御部(不図示)を具備する。制御部は、基板Sの搬送及びアライメント、蒸発源25の制御、成膜の制御などの機能を有する。制御部は、例えば、プロセッサ、メモリー、ストレージ、I/Oなどを持つコンピューターによって構成可能である。この場合、制御部の機能はメモリーまたはストレージに格納されたプログラムをプロセッサが実行することにより実現される。コンピューターとしては、汎用のパーソナルコンピューターを使用してもよく、組込み型のコンピューターまたはPLC(programmable logic controller)を使用してもよい。または、制御部の機能の一部または全部をASICやFPGAのような回路で構成してもよい。また、成膜装置ごとに制御部が設置されていてもよく、一つの制御部が複数の成膜装置を制御するように構成してもよい。
<静電チャックシステム>
図3(a)〜図3(c)を参照して本実施形態による静電チャックシステム30について説明する。図3(a)は、本実施形態の静電チャックシステム30の概念的なブロック図であり、図3(b)は、静電チャック24の模式的な断面図であり、図3(c)は、静電チャック24の模式的な平面図である。
図3(a)〜図3(c)を参照して本実施形態による静電チャックシステム30について説明する。図3(a)は、本実施形態の静電チャックシステム30の概念的なブロック図であり、図3(b)は、静電チャック24の模式的な断面図であり、図3(c)は、静電チャック24の模式的な平面図である。
本実施形態の静電チャックシステム30は、図3(a)に示したように、静電チャック24と、電圧印加部31と、電圧制御部32とを含む。
電圧印加部31は、静電チャック24の電極部に静電引力を発生させるための電圧を印加する。
電圧制御部32は、静電チャックシステム30の吸着工程または成膜装置11の成膜工程の進行に応じて、電圧印加部31により電極部に加えられる電圧の大きさ、電圧の印加開始時点、電圧の維持時間、電圧の印加順番などを制御する。電圧制御部32は、例えば、静電チャック24の電極部に含まれる複数のサブ電極部241〜249への電圧印加をサブ電極部別に独立的に制御することができる。
本実施形態では、電圧制御部32が成膜装置11の制御部とは別途に設けられるが、本発明はこれに限定されず、成膜装置11の制御部に統合されてもよい。
電圧印加部31は、静電チャック24の電極部に静電引力を発生させるための電圧を印加する。
電圧制御部32は、静電チャックシステム30の吸着工程または成膜装置11の成膜工程の進行に応じて、電圧印加部31により電極部に加えられる電圧の大きさ、電圧の印加開始時点、電圧の維持時間、電圧の印加順番などを制御する。電圧制御部32は、例えば、静電チャック24の電極部に含まれる複数のサブ電極部241〜249への電圧印加をサブ電極部別に独立的に制御することができる。
本実施形態では、電圧制御部32が成膜装置11の制御部とは別途に設けられるが、本発明はこれに限定されず、成膜装置11の制御部に統合されてもよい。
静電チャック24は、吸着面に被吸着体(例えば、基板S、マスクM)を吸着するための静電吸着力を発生させる電極部を含み、電極部は、複数のサブ電極部241〜249を含むことができる。
例えば、本実施形態の静電チャック24は、図3(c)に示したように、静電チャック24の長手方向(Y方向)および/または、静電チャック24の短手方向(X方向)に沿って、分割された複数のサブ電極部241〜249を含む。
例えば、本実施形態の静電チャック24は、図3(c)に示したように、静電チャック24の長手方向(Y方向)および/または、静電チャック24の短手方向(X方向)に沿って、分割された複数のサブ電極部241〜249を含む。
各々のサブ電極部は、静電吸着力を発生させるためにプラス(第1極性)及びマイナス(第2極性)の電位を形成する電圧が印加される電極対33を含む。
例えば、それぞれの電極対33は、プラス電位を形成する電圧が印加される第1電極331と、マイナス電位を形成する電圧が印加される第2電極332とを含む。
例えば、それぞれの電極対33は、プラス電位を形成する電圧が印加される第1電極331と、マイナス電位を形成する電圧が印加される第2電極332とを含む。
第1電極331及び第2電極332は、図3(c)に図示したように、それぞれ櫛形状を有する。例えば、第1電極331及び第2電極332は、それぞれ複数の櫛歯部と、複数の櫛歯部に連結される基部とを含む。各電極331,332の基部は櫛歯部に電位を供給し、複数の櫛歯部は、被吸着体との間で静電吸着力を生じさせる。一つのサブ電極部において、第1電極331の各櫛歯部は、第2電極332の各櫛歯部と対向するように、交互に配置される。このように、各電極331,332の各櫛歯部が対向しかつ互いに入り組んだ構成とすることで、互いに異なる電位が形成される電圧が印加される電極間の間隔を狭くすることができ、大きな不平等電界を形成し、グラジエント力によって基板Sを吸着することができる。
本実施例においては、静電チャック24のサブ電極部241〜249の各電極331,332が櫛形状を有すると説明したが、本発明はそれに限定されず、被吸着体との間で静電引力を発生させることができる限り、多様な形状を持つことができる。
本実施形態の静電チャック24は、複数のサブ電極部に対応する複数の吸着部を有する。
例えば、本実施例の静電チャック24は、図3(c)に図示したように、9つのサブ電極部241〜249に対応する9つの吸着部を有するが、これに限定されず、基板Sの吸着をより精緻に制御するため、他の個数の吸着部を有してもよい。
例えば、本実施例の静電チャック24は、図3(c)に図示したように、9つのサブ電極部241〜249に対応する9つの吸着部を有するが、これに限定されず、基板Sの吸着をより精緻に制御するため、他の個数の吸着部を有してもよい。
吸着部は、静電チャック24の長手方向(Y軸方向)及び短手方向(X軸方向)に分割されるように設けられるが、これに限定されず、静電チャック24の長手方向または短手方向だけに分割されてもよい。複数の吸着部は、物理的に一つのプレートが複数の電極部を持つことで具現されてもよく、物理的に分割された複数のプレートそれぞれが一つまたはそれ以上の電極部を持つことで具現されてもよい。
例えば、図3(c)に示した実施例において、複数の吸着部それぞれが複数のサブ電極部それぞれに対応するように具現されてもよく、一つの吸着部が複数のサブ電極部を含むように具現されてもよい。
例えば、図3(c)に示した実施例において、複数の吸着部それぞれが複数のサブ電極部それぞれに対応するように具現されてもよく、一つの吸着部が複数のサブ電極部を含むように具現されてもよい。
つまり、電圧制御部32によるサブ電極部241〜249への電圧の印加を制御することで、後述するように、基板Sの吸着進行方向(X方向)と交差する方向(Y方向)に配置された3つのサブ電極部241、244、247が一つの吸着部を成すようにすることができる。すなわち、3つのサブ電極部241、244、247それぞれは、独立的に電圧制御が可能であるが、これら3つのサブ電極部241、244、247に同時に電圧が印加されるように制御することで、これら3つのサブ電極部241、244、247が一つの吸着部として機能するようにすることができる。
複数の吸着部それぞれが独立的に基板を吸着できる限り、その具体的な物理的構造及び電気回路的構造は種々の構造を採用できる。
複数の吸着部それぞれが独立的に基板を吸着できる限り、その具体的な物理的構造及び電気回路的構造は種々の構造を採用できる。
<静電チャックシステムによる吸着及び分離方法と電圧の制御>
以下、図4〜図7を参照して、静電チャック24に基板S及びマスクMを吸着及び分離する工程、及びその電圧制御について説明する。
以下、図4〜図7を参照して、静電チャック24に基板S及びマスクMを吸着及び分離する工程、及びその電圧制御について説明する。
なお、以下の電圧制御についての説明は、静電チャック24による基板S及びマスクMの吸着力の大きさを制御する観点から、静電チャック24の各電極部に印加する電圧の大きさ(各電極部における電極間の電位差の絶対値の大きさ)を制御するものである。以下の説明において、電圧の大きさの最小や高低に関する記述や、電圧の上げ下げに関する記述は、比較される電圧が互いに同極性の場合を前提とし、その絶対値の大きさを比較する内容が主となる。ただし、電圧の大きさの差を、同極性内での大きさの差よりもさらに大きくするような場合には、一方の電圧を逆極性の電圧まで変化させる場合も含まれる。
(基板Sの吸着)
図4は、静電チャック24に基板Sを吸着する工程を図示する。
本実施形態においては、図4に示したように、基板Sの全面が静電チャック24の下面に同時に吸着されるのではなく、静電チャック24の第1辺(短辺)に沿って一端から他端に向かって順次に吸着が進行される。ただし、本発明はこれに限定されず、例えば、静電チャック24の対角線上の一つの角からこれと対向する他の角に向かって基板の吸着が進行されてもよい。また、静電チャック24の中央部から周縁部に向かって基板の吸着が行われてもよい。
図4は、静電チャック24に基板Sを吸着する工程を図示する。
本実施形態においては、図4に示したように、基板Sの全面が静電チャック24の下面に同時に吸着されるのではなく、静電チャック24の第1辺(短辺)に沿って一端から他端に向かって順次に吸着が進行される。ただし、本発明はこれに限定されず、例えば、静電チャック24の対角線上の一つの角からこれと対向する他の角に向かって基板の吸着が進行されてもよい。また、静電チャック24の中央部から周縁部に向かって基板の吸着が行われてもよい。
静電チャック24の第1辺に沿って基板Sが順次に吸着されるようにするために、複数のサブ電極部241〜249に基板吸着のための第1電圧を印加する順番を制御してもよく、複数のサブ電極部241〜249に同時に第1電圧を印加するが、基板Sを支持する基板支持ユニット22の支持部の構造や支持力を異ならせてもよい。
図4は、静電チャック24の複数のサブ電極部241〜249に印加される電圧の制御によって、基板Sを静電チャック24に順次に吸着させる実施形態を示す。
ここでは、図3(c)に示す静電チャック24の長辺方向(Y方向)に沿って配置される3つのサブ電極部241,244,247が、図4に示す第1吸着部41を成し、同様に、静電チャック24の中央部の3つのサブ電極部242、245、248が第2吸着部42を成し、残り3つのサブ電極部243、246、249が第3吸着部43を成すことを前提に説明する。
ここでは、図3(c)に示す静電チャック24の長辺方向(Y方向)に沿って配置される3つのサブ電極部241,244,247が、図4に示す第1吸着部41を成し、同様に、静電チャック24の中央部の3つのサブ電極部242、245、248が第2吸着部42を成し、残り3つのサブ電極部243、246、249が第3吸着部43を成すことを前提に説明する。
まず、成膜装置11の真空容器21内に基板Sが搬入され、基板支持ユニット22の支持部に載置される。
続いて、静電チャック24が下降し、基板支持ユニット22の支持部上に載置された基板Sに向かって移動する(図4(a))。
静電チャック24が基板Sに十分に近接または接触すると、電圧制御部32は、静電チャック24の第1辺(短手)に沿って第1吸着部41から第3吸着部43へ順次に第1電圧(ΔV1)が印加されるよう制御する。つまり、第1吸着部41に先に第1電圧(ΔV1)が印加され(図4(b))、次いで、第2吸着部42に第1電圧(ΔV1)が印加され(図4(c))、最終的に第3吸着部43に第1電圧(ΔV1)が加えられるように制御する(図4(d))。
第1電圧(ΔV1)は、基板Sを静電チャック24に確実に吸着させるために十分な大きさの電圧に設定される。
これにより、基板Sの静電チャック24への吸着は、基板Sの第1吸着部41に対応する側から基板Sの中央部を経て、第3吸着部43側に向かって進行していき(すなわち、X方向に基板Sの吸着が進行していき)、基板Sは、基板中央部にしわを残さず、平らに
静電チャック24に吸着される。
続いて、静電チャック24が下降し、基板支持ユニット22の支持部上に載置された基板Sに向かって移動する(図4(a))。
静電チャック24が基板Sに十分に近接または接触すると、電圧制御部32は、静電チャック24の第1辺(短手)に沿って第1吸着部41から第3吸着部43へ順次に第1電圧(ΔV1)が印加されるよう制御する。つまり、第1吸着部41に先に第1電圧(ΔV1)が印加され(図4(b))、次いで、第2吸着部42に第1電圧(ΔV1)が印加され(図4(c))、最終的に第3吸着部43に第1電圧(ΔV1)が加えられるように制御する(図4(d))。
第1電圧(ΔV1)は、基板Sを静電チャック24に確実に吸着させるために十分な大きさの電圧に設定される。
これにより、基板Sの静電チャック24への吸着は、基板Sの第1吸着部41に対応する側から基板Sの中央部を経て、第3吸着部43側に向かって進行していき(すなわち、X方向に基板Sの吸着が進行していき)、基板Sは、基板中央部にしわを残さず、平らに
静電チャック24に吸着される。
本実施形態においては、静電チャック24が基板Sに十分に近接或いは接触した状態で第1電圧(ΔV1)を印加すると説明したが、静電チャック24が基板Sに向かって下降を始める前に、或いは、下降の途中に第1電圧(ΔV1)を印加してもよい。
基板Sの静電チャック24への吸着工程が完了した後の所定の時点で、電圧制御部32は、図4(e)に示したように、静電チャック24の電極部に印加される電圧を、第1電圧(ΔV1)から第1電圧(ΔV1)より小さい第2電圧(ΔV2)に下げる。
第2電圧(ΔV2)は、基板Sを静電チャック24に吸着された状態に維持するための吸着維持電圧であり、基板Sを静電チャック24に吸着させる際に印加した第1電圧(ΔV1)より低い電圧である。静電チャック24に印加される電圧が第2電圧(ΔV2)に下がると、これに対応して基板Sに誘導される分極電荷量も第1電圧(ΔV1)が加えられた場合に比べて減少するが、基板Sが一旦第1電圧(ΔV1)によって静電チャック24に吸着された以後は、第1電圧(ΔV1)より低い第2電圧(ΔV2)を印加しても基板の吸着状態を維持することができる。
このように、静電チャック24の電極部に印加される電圧を第2電圧(ΔV2)に下げることで、基板を静電チャック24から分離するのにかかる時間を短縮することができる。
つまり、静電チャック24から基板Sを分離しようとする時、静電チャック24の電極部に加えられる電圧をゼロ(0)にしても、直ちに静電チャック24と基板Sとの間の静電引力が消えるのではなく、静電チャック24と基板Sとの界面に誘導された電荷が消えるのに相当な時間(場合によっては、数分程度)がかかる。特に、静電チャック24に基板Sを吸着させる際は、通常、その吸着を確実にするために、静電チャック24に基板を吸着させるのに必要な最小静電引力(Fth)よりも十分に大きい静電引力が作用するように第1電圧(例えば、図5に示したΔVmax)を設定するが、このような第1電圧から基板の分離が可能な状態になるまでは相当な時間がかかる。
つまり、静電チャック24から基板Sを分離しようとする時、静電チャック24の電極部に加えられる電圧をゼロ(0)にしても、直ちに静電チャック24と基板Sとの間の静電引力が消えるのではなく、静電チャック24と基板Sとの界面に誘導された電荷が消えるのに相当な時間(場合によっては、数分程度)がかかる。特に、静電チャック24に基板Sを吸着させる際は、通常、その吸着を確実にするために、静電チャック24に基板を吸着させるのに必要な最小静電引力(Fth)よりも十分に大きい静電引力が作用するように第1電圧(例えば、図5に示したΔVmax)を設定するが、このような第1電圧から基板の分離が可能な状態になるまでは相当な時間がかかる。
本実施例では、このような静電チャック24からの基板Sの分離にかかる時間により全体的な工程時間(Tact)が増加してしまうことを防止するために、基板Sが静電チャック24に吸着した後に、所定の時点で、静電チャック24に印加される電圧を第2電圧(ΔV2)に下げる。
図示した実施例では、静電チャック24の第1吸着部41〜第3吸着部43に印加される電圧を同時に第2電圧(ΔV2)に下げることと示したが、本発明はこれに限定されず、吸着部別に第2電圧(ΔV2)に下げる時点や印加される第2電圧(ΔV2)の大きさがそれぞれ異なるようにしてもよい。例えば、第1吸着部41から、第2吸着部42、第3吸着部43の順番で順次に第2電圧(ΔV2)に下げてもよい。
このように、静電チャック24の電極部に印加される電圧が第2電圧(ΔV2)に下がった後、静電チャック24に吸着した基板Sとマスク支持ユニット23上に載置されたマスクMの相対的位置を調整(アライメント)する。本実施例では、静電チャック24の電極部に印加される電圧が第2電圧(ΔV2)に下がった後に基板SとマスクMと間の相対的な位置調整(アライメント)を行うことと説明したが、本発明はこれに限定されず、静電チャック24の電極部に第1電圧(ΔV1)が印加されている状態でアライメント工程を行ってもよい。
(マスクMの吸着)
基板Sの吸着、およびマスクMとのアライメント調整が終わると、吸着された基板Sを介してマスクMをさらに静電チャック24に吸着させる。具体的に、静電チャック24の電極部にマスクM吸着のための第3電圧(ΔV3)を印加することで、基板Sを介してマスクMを静電チャック24に吸着させる。つまり、静電チャック24に吸着した基板Sの下面にマスクMを吸着させる。
基板Sの吸着、およびマスクMとのアライメント調整が終わると、吸着された基板Sを介してマスクMをさらに静電チャック24に吸着させる。具体的に、静電チャック24の電極部にマスクM吸着のための第3電圧(ΔV3)を印加することで、基板Sを介してマスクMを静電チャック24に吸着させる。つまり、静電チャック24に吸着した基板Sの下面にマスクMを吸着させる。
図5は、静電チャック24にマスクMを吸着させる工程を示す。
まず、基板Sが吸着した静電チャック24を静電チャックZアクチュエータ28によりマスクMに向かって下降させる(図5(a))。
静電チャック24に吸着した基板Sの下面がマスクMに十分に近接または接触すれば、電圧制御部32は、電圧印加部31が静電チャック24の電極部に第3電圧(ΔV3)を印加するように制御する。
まず、基板Sが吸着した静電チャック24を静電チャックZアクチュエータ28によりマスクMに向かって下降させる(図5(a))。
静電チャック24に吸着した基板Sの下面がマスクMに十分に近接または接触すれば、電圧制御部32は、電圧印加部31が静電チャック24の電極部に第3電圧(ΔV3)を印加するように制御する。
第3電圧(ΔV3)は、第2電圧(ΔV2)より大きく、基板Sを介してマスクMが静電誘導によって帯電できる程度の大きさであることが好ましい。これによって、マスクMを基板Sを介して静電チャック24に吸着する(マスクMを基板Sに吸着する)ことができる。ただし、本発明はこれに限定されず、第3電圧(ΔV3)は、第2電圧(ΔV2)と同じ大きさを有してもよい。第3電圧(ΔV3)が第2電圧(ΔV2)と同じ大きさを有しても、前述した通り、静電チャック24の下降によって静電チャック24または基板SとマスクMと間の相対的な距離が縮まるので、静電チャック24の電極部に印加される電圧の大きさをより大きくしなくても、基板に静電誘導された分極電荷によってマスクMにも静電誘導を起すことができ、マスクMが基板を介して静電チャック24に吸着できる程度の吸着力が得られる。
第3電圧(ΔV3)は、第1電圧(ΔV1)より小さくしてもよく、工程時間(Tact)の短縮を考慮して第1電圧(ΔV1)と同等な程度の大きさにしてもよい。
図5に図示したマスク吸着工程では、マスクMがシワを残さず、基板Sの下面に吸着できるように、電圧制御部32は、第3電圧(ΔV3)を静電チャック24全体にわたって同時に印加するのではなく、第1辺に沿って第1吸着部41から第2吸着部42、第3吸着部43の順番で順次に印加する。
つまり、最初に第1吸着部41に第3電圧(ΔV3)が印加され(図5(b))、次いで、第2吸着部42に第3電圧(ΔV3)が印加され(図5(c))、最後に第3吸着部43に第3電圧(ΔV3)が加えられるように制御する(図5(d))。
これにより、マスクMの静電チャック24への吸着は、マスクMの第1吸着部41に対応する側からマスクMの中央部を経て、第3吸着部43側に向かって、進行され(すなわち、X方向にマスクMの吸着が進行され)、マスクMは、マスクMの中央部にしわを残すことなく、平らに静電チャック24に吸着される。
つまり、最初に第1吸着部41に第3電圧(ΔV3)が印加され(図5(b))、次いで、第2吸着部42に第3電圧(ΔV3)が印加され(図5(c))、最後に第3吸着部43に第3電圧(ΔV3)が加えられるように制御する(図5(d))。
これにより、マスクMの静電チャック24への吸着は、マスクMの第1吸着部41に対応する側からマスクMの中央部を経て、第3吸着部43側に向かって、進行され(すなわち、X方向にマスクMの吸着が進行され)、マスクMは、マスクMの中央部にしわを残すことなく、平らに静電チャック24に吸着される。
本実施形態においては、静電チャック24がマスクMに近接或いは接触した状態で第3電圧(ΔV3)を印加すると説明したが、静電チャック24がマスクMに向かって下降を始める前に、或いは、下降の途中に第3電圧(ΔV3)を印加してもよい。
マスクMの静電チャック24への吸着工程が完了した後の所定の時点で、電圧制御部32は、図5(e)に示したように、静電チャック24の電極部に印加される電圧を、第3電圧(ΔV3)から第3電圧(ΔV3)より小さい第4電圧(ΔV4)に下げる。
第4電圧(ΔV4)は、静電チャック24に基板Sを介して吸着されたマスクMの吸着状態を維持するための吸着維持電圧であり、マスクMを静電チャック24に吸着させる時の第3電圧(ΔV3)より低い電圧である。静電チャック24に印加される電圧が第4電
圧(ΔV4)に下がると、これに対応してマスクMに誘導される分極電荷量も第3電圧(ΔV3)が加えられた場合に比べて減少するが、マスクMが一旦第3電圧(ΔV3)によって静電チャック24に吸着された以後は、第3電圧(ΔV3)より低い第4電圧(ΔV4)を印加してもマスクの吸着状態を維持することができる。
圧(ΔV4)に下がると、これに対応してマスクMに誘導される分極電荷量も第3電圧(ΔV3)が加えられた場合に比べて減少するが、マスクMが一旦第3電圧(ΔV3)によって静電チャック24に吸着された以後は、第3電圧(ΔV3)より低い第4電圧(ΔV4)を印加してもマスクの吸着状態を維持することができる。
このように、静電チャック24の電極部に印加される電圧を第4電圧(ΔV4)に下げることで、マスクMを静電チャック24から分離するのにかかる時間を減らすことができる。
つまり、静電チャック24からマスクMを分離しようとする時、静電チャック24の電極部に加えられる電圧をゼロ(0)にしても、直ちに静電チャック24とマスクMとの間の静電引力が消えるのではなく、基板SとマスクMとの界面に誘導された電荷が消えるのに相当な時間(場合によっては、数分程度)がかかる。特に、静電チャック24にマスクMを吸着させる際は、通常、その吸着を確実にし、吸着にかかる時間を短縮するために、十分に大きい電圧を印加するが、このような第3電圧からマスクの分離が可能な状態になるまでは相当な時間がかかる。
つまり、静電チャック24からマスクMを分離しようとする時、静電チャック24の電極部に加えられる電圧をゼロ(0)にしても、直ちに静電チャック24とマスクMとの間の静電引力が消えるのではなく、基板SとマスクMとの界面に誘導された電荷が消えるのに相当な時間(場合によっては、数分程度)がかかる。特に、静電チャック24にマスクMを吸着させる際は、通常、その吸着を確実にし、吸着にかかる時間を短縮するために、十分に大きい電圧を印加するが、このような第3電圧からマスクの分離が可能な状態になるまでは相当な時間がかかる。
本実施例では、このような静電チャック24からのマスクMの分離にかかる時間により全体的な工程時間(Tact)が増加してしまうことを防止するために、マスクMが静電チャック24に吸着した後に、所定の時点で、静電チャック24に印加される電圧を第4電圧(ΔV4)に下げる。
示した実施例では、静電チャック24の第1吸着部41〜第3吸着部43に印加される電圧を同時に第4電圧(ΔV4)に下げることにしたが、本発明はこれに限定されず、吸着部別に第4電圧(ΔV4)に下げる時点や印加される第4電圧(ΔV4)の大きさがそれぞれ異なるようにしてもよい。例えば、第1吸着部41から第2吸着部42、第3吸着部43の順番で順次に第4電圧(ΔV4)に下げてもよい。
このようにして、マスクMが基板Sを介して静電チャック24に吸着した状態で、蒸発源25から蒸発された蒸着材料がマスクMを介して基板Sに成膜される成膜工程が行われる。本実施例では、静電チャック24による静電吸着力でマスクMを保持すると説明したが、本発明はこれに限定されず、静電チャック24の上部にマグネット板を設置し、マグネット板によって金属製のマスクMに磁力を印加することで、より確実にマスクMを基板Sに密着させることにしてもよい。
(静電チャック24からの基板SとマスクMの分離)
基板SとマスクMを静電チャック24に吸着した状態で成膜工程が完了すると、静電チャック24に印加される電圧制御を通じて、吸着された基板SとマスクMを静電チャック24から分離する。
基板SとマスクMを静電チャック24に吸着した状態で成膜工程が完了すると、静電チャック24に印加される電圧制御を通じて、吸着された基板SとマスクMを静電チャック24から分離する。
図6は、静電チャック24から基板SとマスクMを分離する工程を示す。
図6(a)に示すように、電圧制御部32は、静電チャック24の電極部に印加される電圧を、前述の吸着維持電圧である第4電圧(ΔV4)から、マスクMの分離可能な第5電圧(ΔV5)に変更する。ここで、第5電圧(ΔV5)は、静電チャック24による基板Sの吸着状態を維持しながら、基板Sを介して吸着されたマスクMのみを分離するためのマスク分離電圧である。したがって、第5電圧(ΔV5)は、マスクMを静電チャック24に吸着させる際に印加した第3電圧(ΔV3)はもちろん、マスクMを静電チャック24に吸着維持させる際に印加した第4電圧(ΔV4)よりも低い大きさの電圧である。その上、第5電圧(ΔV5)は、マスクMが分離されても、静電チャック24による基板Sの吸着状態は維持できる大きさの電圧である。
図6(a)に示すように、電圧制御部32は、静電チャック24の電極部に印加される電圧を、前述の吸着維持電圧である第4電圧(ΔV4)から、マスクMの分離可能な第5電圧(ΔV5)に変更する。ここで、第5電圧(ΔV5)は、静電チャック24による基板Sの吸着状態を維持しながら、基板Sを介して吸着されたマスクMのみを分離するためのマスク分離電圧である。したがって、第5電圧(ΔV5)は、マスクMを静電チャック24に吸着させる際に印加した第3電圧(ΔV3)はもちろん、マスクMを静電チャック24に吸着維持させる際に印加した第4電圧(ΔV4)よりも低い大きさの電圧である。その上、第5電圧(ΔV5)は、マスクMが分離されても、静電チャック24による基板Sの吸着状態は維持できる大きさの電圧である。
一例として、第5電圧(ΔV5)は、前述した第2電圧(ΔV2)と実質的に同じ大きさを有する電圧であってもよい。ただし、本実施例はここに限定されず、静電チャック24による基板Sの吸着状態を維持しながら、マスクMのみを分離することができれば、第5電圧(ΔV5)は、第2電圧(ΔV2)より高いか、または低い大きさを有することもできる。ただし、この場合でも、第5電圧(ΔV5)は、第3電圧(ΔV3)および第4電圧(ΔV4)よりは低い大きさを有する。
静電チャック24に印加される電圧を第2電圧(ΔV2)と実質的に同一の第5電圧(ΔV5)に下げると、これに応じて、マスクMに誘導される電荷量も第2電圧(ΔV2)が加えられた場合と実質的に同じ程度に減少する。その結果、静電チャック24による基板Sの吸着状態は維持されるが、マスクMの吸着状態は維持されず、静電チャック24から分離される。
詳細な図示は省略したが、静電チャック24に印加される電圧をマスク分離電圧である第5電圧(ΔV5)に下げる図6(a)の工程においては、静電チャック24の吸着部別に第5電圧(ΔV5)に下げる時点を異ならせるように制御することが好ましい。特に、前述したように、マスクMを吸着する工程において第1吸着部41から第2吸着部42、第3吸着部43の順番で順次にマスク吸着電圧(ΔV3)を印加し吸着させた場合には(図5(b)〜図5(d)参照)、マスクM分離の際にも、同様に、第1吸着部41から第2吸着部42、第3吸着部43の順番で順次にマスク分離電圧である第5電圧(ΔV5)を印加するように制御することが好ましい。
つまり、吸着電圧が先に印加された領域に、分離電圧も先に印加されるように制御する。
吸着電圧が先に印加された静電チャック電極部(前述の例では、第1吸着部41)に対応するマスクMの領域は、吸着電圧が後で印加される静電チャック電極部(前述の例では、第3吸着部43)に対応するマスクMの領域よりも、静電チャック24に吸着されていた期間が長く、よって、その分当該領域に残存する分極電荷量の大きさも大きい。
本発明に係る実施形態では、このように相対的に吸着期間が長く分極電荷量の大きさが大きい領域から、マスク分離電圧(ΔV5)が順次に印加されるように制御することによって、静電チャック24からマスクM全体が分離されるまでの時間をより短縮することができる。また、このようにマスク分離電圧(ΔV5)が印加される領域を、吸着による分極電荷量の大きさが大きい領域から順次に拡張させていくことによって、マスクM面内における静電チャック24からの分離タイミングを均一化することができる。
一方、静電チャック24の吸着部別に第5電圧(ΔV5)に下げる時点を異ならせる以外にも、印加される第5電圧(ΔV5)の大きさを吸着部別に変えても良い。つまり、上述した例の場合、吸着電圧が先に印加された静電チャック電極部(第1吸着部41)により大きいマスク分離電圧(ΔV5)を印加し、吸着電圧が後で印加される静電チャック電極部(第3吸着部43)により小さいマスク分離電圧(ΔV5)を印加するように制御してもよい。このように、マスク分離電圧として印加される第5電圧(ΔV5)の大きさを、マスク分離を可能にする電圧の範囲内で、吸着電圧が印加される順序に合わせて吸着領域別に異ならせるように制御しても、同様の効果を得ることができる。
図6に戻って、このようにマスクMが分離され基板Sだけが静電チャック24に吸着維持された状態になると、静電チャックZアクチュエータ28によって基板Sを吸着した静電チャック24を上昇させる(図6(b))。
続いて、電圧制御部32は、静電チャック24の電極部に印加される電圧を第5電圧(ΔV5)から第6電圧(ΔV6)に変更する(図6(c))。ここで、第6電圧(ΔV6)は、静電チャック24に吸着されている基板Sを静電チャック24から分離するための基板分離電圧である。よって、第6電圧(ΔV6)は、基板Sのみ静電チャック24に吸着維持されている時に印加した第5電圧(ΔV5)よりも低い大きさの電圧である。
例えば、電圧制御部32は、静電チャック24の電極部にゼロ(0)の電圧(つまり、オフさせる)を第6電圧(ΔV6)に印加するか、または、第5電圧とは逆極性の電圧を第6電圧(ΔV6)として印加してもよい。その結果、基板Sに誘導された分極電荷が除去されて、基板Sが静電チャック24から分離される。
そして、詳細な図示は省略したが、静電チャック24に印加される電圧を基板分離電圧である第6電圧(ΔV6)に下げる図6(c)の工程においても、前述したマスク分離電圧(第5電圧ΔV5)印加時と同様に、静電チャック24の吸着部別に第6電圧(ΔV6)に下げる時点を異ならせるか、または印加される第6電圧(ΔV6)の大きさを吸着部別に異ならせて制御することができる。
つまり、基板Sを吸着する工程において第1吸着部41から第2吸着部42、第3吸着部43の順番で順次に基板吸着電圧(ΔV1)を印加して吸着させた場合には(図4(b)〜図4(d)参照)、基板Sの分離の際にも、同様に、第1吸着部41から第2吸着部42、第3吸着部43の順番で順次に基板分離電圧(ΔV6)を印加するように制御するか、基板分離電圧(ΔV6)の大きさを、基板の分離を可能にする電圧の範囲内で、吸着電圧が印加された順序に合わせて吸着領域別に異ならせて制御することが好ましい。
これにより、前述したマスクM分離時と同様に、静電チャック24から基板S全体が分離されるまでの時間をより短縮することができ、また、基板Sの面内における静電チャック24からの分離タイミングを均一化することができる。
以上、マスク分離電圧である第5電圧(ΔV5)と基板分離電圧である第6電圧(ΔV6)を印加する時点や大きさを、吸着領域別に異ならせるように制御する例について説明したが、本発明はこれに限定されない。つまり、本発明は、上述したように、マスク分離電圧と基板分離電圧をそれぞれ異なる大きさにし、別の段階で順次に印加することによって、静電チャック24からマスクMを1次分離した後、続いて、基板Mを2次分離することを特徴としており、このような構成を取る限り、静電チャック24の複数の吸着領域へのマスク分離電圧の印加や基板分離電圧の印加は、第1吸着部41〜第3吸着部43に印加される電圧を同時に第5電圧(ΔV5)または第6電圧(ΔV6)にそれぞれ下げるように制御してもよい。
以下、図7を参照して、静電チャック24により基板SおよびマスクMを吸着して保持する過程において、静電チャック24の電極部またはサブ電極部に印加される電圧の制御について説明する。
まず、基板Sを静電チャック24に吸着させるために、所定の時点(t1)で静電チャック24の電極部またはサブ電極部に第1電圧(ΔV1)を印加する。
第1電圧(ΔV1)は、基板Sを静電チャック24に吸着させるのに十分な静電吸着力が得られる大きさを有し、静電チャック24の電極部またはサブ電極部に第1電圧が印加されてから基板Sに分極電荷が発生するまでかかる時間を短縮するために可能な限り大きい電圧であることが好ましい。例えば、電圧印加部31によって印加可能な最大電圧(ΔVmax)を印加することが好ましい。
続いて、印加された第1電圧によって基板Sに分極電荷が誘導され、基板Sが静電チャック24に十分な静電吸着力で吸着した後(t=t2)に、静電チャック24の電極部またはサブ電極部に印加される電圧を第2電圧(ΔV2)に下げる。第2電圧(ΔV2)は、例えば、基板Sが静電チャック24に吸着した状態を維持できる最も低い電圧(ΔVmin)であれば良い。
続いて、マスクMを基板Sを介して静電チャック24に吸着させるために、静電チャック24の電極部またはサブ電極部に印加される電圧を第3電圧(ΔV3)に上げる(t=t3)。第3電圧(ΔV3)は、マスクMを基板Sを介して静電チャック24に吸着させるための電圧であるので、第2電圧(ΔV2)以上の大きさを有することが好ましく、工程時間を考慮して電圧印加部31が印加できる最大電圧(ΔVmax)であることがより好ましい。
本実施形態では、成膜工程後に基板SおよびマスクMを静電チャック24から分離するのにかかる時間を短縮するために、静電チャック24の電極部またはサブ電極部に印加される電圧を第3電圧(ΔV3)に維持せず、より小さい第4電圧(ΔV4)に下げる(t=t4)。ただし、マスクMが基板Sを介して静電チャック24に吸着した状態を維持するために、第4電圧(ΔV4)は、基板Sのみが静電チャック24に吸着された状態を維持するのに必要な第2電圧(ΔV2)以上の電圧であることが好ましい。
成膜工程が完了した後(t5)に、マスクMを静電チャック24から分離するために、まず、静電チャック24の電極部に印加される電圧を、基板Sのみの吸着状態が維持可能な第5電圧(ΔV5)に下げる。第5電圧(ΔV4)は、マスクMが分離され、基板Sのみが静電チャック24に吸着した状態を維持するのに必要な第2電圧(ΔV2)と実質的に同じ大きさの電圧である。一例として、第5電圧(ΔV5)は、マスクMが分離され、基板Sのみが静電チャック24に吸着された状態を維持するのに必要な最小電圧(ΔVmin)であることが好ましい。
これによって、マスクMが分離した後、静電チャック24の電極部に印加される電圧をゼロ(0)に下げるか(すなわち、オフにするか)、反対極性の電圧を印加する(t=t6)。これにより、基板Sに誘導された分極電荷が除去されて、基板Sが静電チャック24から分離できる。
<成膜プロセス>
以下、本実施形態による静電チャックの電圧制御を採用した成膜方法について説明する。
以下、本実施形態による静電チャックの電圧制御を採用した成膜方法について説明する。
真空容器21内のマスク支持ユニット23にマスクMが載置された状態で、搬送室13の搬送ロボット14によって成膜装置11の真空容器21内に基板が搬入される。
真空容器21内に進入した搬送ロボット14のハンドが下降し、基板Sを基板支持ユニット22の支持部上に載置する。
続いで、静電チャック24が基板Sに向かって下降し、基板Sに十分に近接或いは接触した後に、静電チャック24に第1電圧(ΔV1)を印加し、基板Sを吸着する。
本発明の一実施形態においては、基板を静電チャック24から分離するのに必要な時間を最大限に確保するために、基板の静電チャック24への吸着が完了した後に、静電チャック24に加えられる電圧を第1電圧(ΔV1)から第2電圧(ΔV2)に下げる。静電
チャック24に加えられる電圧を第2電圧(ΔV2)に下げても、第1電圧(ΔV1)によって基板に誘導された分極電荷が放電されるまでに時間がかかるため、以降の工程で静電チャック24による基板への吸着力を維持することができる。
チャック24に加えられる電圧を第2電圧(ΔV2)に下げても、第1電圧(ΔV1)によって基板に誘導された分極電荷が放電されるまでに時間がかかるため、以降の工程で静電チャック24による基板への吸着力を維持することができる。
静電チャック24に基板Sが吸着された状態で、基板SのマスクMに対する相対的な位置ずれを計測するために、基板SをマスクMに向かって下降させる。本発明の他の実施形態においては、静電チャック24に吸着された基板の下降の過程で基板が静電チャック24から脱落することを確実に防止するために、基板の下降の過程が完了した後(つまり、後述するアライメント工程が開始する直前)に、静電チャック24に加える電圧を第2電圧(ΔV2)に下げる。
基板Sが計測位置まで下降すると、アライメント用カメラ20で基板SとマスクMに形成されたアライメントマークを撮影して、基板とマスクの相対的な位置ずれを計測する。本発明の他の実施形態では、基板とマスクの相対的位置の計測工程の精度をより高めるために、アライメントのための計測工程が完了した後(アライメント工程中)に、静電チャック24に加えられる電圧を第2電圧に下げる。つまり、静電チャック24に基板を第1電圧(ΔV1)によって強く吸着させた状態(基板をより平らに維持した状態)での基板とマスクのアライメントマークを撮影することにより、計測工程の精度を上げることができる。
計測の結果、基板のマスクに対する相対的位置ずれが閾値を超えることが判明すれば、静電チャック24に吸着された状態の基板Sを水平方向(XYθ方向)に移動させて、基板をマスクに対して、位置調整(アライメント)する。本発明の他の実施形態においては、このような位置調整の工程が完了した後に、静電チャック24に加えられる電圧を第2電圧(ΔV2)に下げる。これによって、アライメント工程全体(相対的な位置計測や位置調整)にわたって精度をより高めることができる。
アライメント工程の後、マスクMを基板Sを介して静電チャック24に吸着させる。このため、静電チャック24の電極部またはサブ電極部に第2電圧以上の大きさを有する第3電圧(ΔV3)を印加する。
このようなマスクMの吸着工程が完了した後、静電チャック24の電極部またはサブ電極部に印加される電圧を、静電チャック24に基板とマスクが吸着された状態を維持することができる電圧である、第4電圧(ΔV4)に下げる。これにより、成膜工程の完了後に基板SおよびマスクMを静電チャック24から分離するのにかかる時間を短縮することができる。
続いて、蒸発源25のシャッタを開け、蒸着材料をマスクを介して基板Sに蒸着させる。
所望の厚さに蒸着した後、静電チャック24の電極部またはサブ電極部に印加される電圧を第5電圧(ΔV5)に下げてマスクMを分離し、静電チャック24に基板のみが吸着した状態で、静電チャックZアクチュエータ28により、基板を上昇させる。ここで、第5電圧は、マスクMが分離され、基板Sのみが静電チャック24に吸着された状態を維持するのに必要な大きさであって、第2電圧と実質的に同じ大きさの電圧である。
続いて、搬送ロボット14のハンドが成膜装置11の真空容器21内に進入し、静電チャック24の電極部或いはサブ電極部にゼロ(0)または逆極性の電圧(ΔV6)が印加され(t6)、基板が静電チャック24から分離される。その後、蒸着が完了した基板を搬送ロボット14によって真空容器21から搬出する。
<電子デバイスの製造方法>
次に、本実施形態の成膜装置を用いた電子デバイスの製造方法の一例を説明する。以下、電子デバイスの例として有機EL表示装置の構成及び製造方法を例示する。
次に、本実施形態の成膜装置を用いた電子デバイスの製造方法の一例を説明する。以下、電子デバイスの例として有機EL表示装置の構成及び製造方法を例示する。
まず、製造する有機EL表示装置について説明する。図8(a)は有機EL表示装置60の全体図、図8(b)は1画素の断面構造を表している。
図8(a)に示すように、有機EL表示装置60の表示領域61には、発光素子を複数備える画素62がマトリクス状に複数配置されている。詳細は後で説明するが、発光素子のそれぞれは、一対の電極に挟まれた有機層を備えた構造を有している。なお、ここでいう画素とは、表示領域61において所望の色の表示を可能とする最小単位を指している。本実施例にかかる有機EL表示装置の場合、互いに異なる発光を示す第1発光素子62R、第2発光素子62G、第3発光素子62Bの組合せにより画素62が構成されている。画素62は、赤色発光素子と緑色発光素子と青色発光素子の組合せで構成されることが多いが、黄色発光素子とシアン発光素子と白色発光素子の組み合わせでもよく、少なくとも1色以上であれば特に制限されるものではない。
図8(b)は、図8(a)のA−B線における部分断面模式図である。画素62は、基板63上に、陽極64と、正孔輸送層65と、発光層66R、66G、66Bのいずれかと、電子輸送層67と、陰極68と、を備える有機EL素子を有している。これらのうち、正孔輸送層65、発光層66R、66G、66B、電子輸送層67が有機層に当たる。また、本実施形態では、発光層66Rは赤色を発する有機EL層、発光層66Gは緑色を発する有機EL層、発光層66Bは青色を発する有機EL層である。発光層66R、66G、66Bは、それぞれ赤色、緑色、青色を発する発光素子(有機EL素子と記述する場合もある)に対応するパターンに形成されている。また、陽極64は、発光素子ごとに分離して形成されている。正孔輸送層65と電子輸送層67と陰極68は、複数の発光素子62R、62G、62Bと共通で形成されていてもよいし、発光素子毎に形成されていてもよい。なお、陽極64と陰極68とが異物によってショートするのを防ぐために、陽極64間に絶縁層69が設けられている。さらに、有機EL層は水分や酸素によって劣化するため、水分や酸素から有機EL素子を保護するための保護層70が設けられている。
図8(b)では正孔輸送層65や電子輸送層67が一つの層で示されているが、有機EL表示素子の構造によって、正孔ブロック層や電子ブロック層を含む複数の層で形成されてもよい。また、陽極64と正孔輸送層65との間には陽極64から正孔輸送層65への正孔の注入が円滑に行われるようにすることのできるエネルギーバンド構造を有する正孔注入層を形成することもできる。
同様に、陰極68と電子輸送層67の間にも電子注入層が形成されることができる。
同様に、陰極68と電子輸送層67の間にも電子注入層が形成されることができる。
次に、有機EL表示装置の製造方法の例について具体的に説明する。
まず、有機EL表示装置を駆動するための回路(不図示)および陽極64が形成された基板63を準備する。
陽極64が形成された基板63の上にアクリル樹脂をスピンコートで形成し、アクリル樹脂をリソグラフィ法により、陽極64が形成された部分に開口が形成されるようにパターニングし絶縁層69を形成する。この開口部が、発光素子が実際に発光する発光領域に相当する。
絶縁層69がパターニングされた基板63を第1の有機材料成膜装置に搬入し、基板保
持ユニット及び静電チャックにて基板を保持し、正孔輸送層65を、表示領域の陽極64の上に共通する層として成膜する。正孔輸送層65は真空蒸着により成膜される。実際には正孔輸送層65は表示領域61よりも大きなサイズに形成されるため、高精細なマスクは不要である。
持ユニット及び静電チャックにて基板を保持し、正孔輸送層65を、表示領域の陽極64の上に共通する層として成膜する。正孔輸送層65は真空蒸着により成膜される。実際には正孔輸送層65は表示領域61よりも大きなサイズに形成されるため、高精細なマスクは不要である。
次に、正孔輸送層65までが形成された基板63を第2の有機材料成膜装置に搬入し、基板保持ユニット及び静電チャックにて保持する。基板とマスクとのアライメントを行い、基板をマスク上に載置して、基板63の赤色を発する素子を配置する部分に、赤色を発する発光層66Rを成膜する。
発光層66Rの成膜と同様に、第3の有機材料成膜装置により緑色を発する発光層66Gを成膜し、さらに第4の有機材料成膜装置により青色を発する発光層66Bを成膜する。発光層66R、66G、66Bの成膜が完了した後、第5の成膜装置により表示領域61の全体に電子輸送層67を成膜する。電子輸送層67は、3色の発光層66R、66G、66Bに共通の層として形成される。
電子輸送層67まで形成された基板を金属性蒸着材料成膜装置で移動させて陰極68を成膜する。
本発明によると、基板とマスクを静電チャック24に吸着させた後、所定の時点で静電チャック24に印加する電圧をあらかじめ下げておく。そして成膜工程を完了した後は、基板とマスクを静電チャックから順次に分離する際には、基板に対する吸着は維持されるが、マスクだけを分離することができる電圧に下げて、静電チャック24からマスクを先に分離し、その後、電圧をゼロ(0)に下げるか(つまり、オフにするか)、逆極性の電圧を印加して、基板を静電チャック24から分離する。その結果、基板及び/又はマスクを静電チャック24から分離するのにかかる時間を短縮し、工程時間を減らすことができる。また、静電チャックから成膜後の基板とマスクを順次に分離することにより、分離過程で発生し得る成膜面の損傷を防止することもできる。
その後プラズマCVD装置に移動して保護層70を成膜して、有機EL表示装置60が完成する。
絶縁層69がパターニングされた基板63を成膜装置に搬入してから保護層70の成膜が完了するまでは、水分や酸素を含む雰囲気にさらしてしまうと、有機EL材料からなる発光層が水分や酸素によって劣化してしまうおそれがある。従って、本例において、成膜装置間の基板の搬入搬出は、真空雰囲気または不活性ガス雰囲気の下で行われる。
上記実施例は本発明の一例を示したものであり、本発明は上記実施例の構成に限定されないし、その技術思想の範囲内で適切に変形しても良い。例えば、以上の実施例では、各成膜装置の成膜室内で基板とマスクを静電チャックに吸着させて成膜を行い、成膜が完了すると、前述のマスク分離電圧(ΔV5)と基板分離電圧(ΔV6)を順次に印加し、マスクと基板をそれぞれ静電チャックから順次に分離した後、分離された基板を他の成膜室に移動させて同様の過程を経て追加の成膜工程を行う形態を主に説明したが、本発明はこれに限定されない。このように一連の複数の成膜装置の間を基板が移動しながら、複数の成膜工程が順次に行われる方式において、各中間段階の成膜装置では、該成膜装置内での成膜工程が完了すると、前述のマスク分離電圧(ΔV5)を印加してマスクのみを静電チャックから分離し、マスクが分離された、つまり、基板は吸着されている静電チャック自体を後段の成膜装置に移動させ、新しいマスクの吸着および成膜を行うようにし、一連の成膜工程のうち最終段階の成膜が行われる成膜装置での成膜が最終的に完了したときに、マスク分離電圧(ΔV5)および基板分離電圧(ΔV6)を順次に印加して静電チャック
からマスクと成膜完了後の基板とを順次に分離する形態として、本発明を適用することもできる。
からマスクと成膜完了後の基板とを順次に分離する形態として、本発明を適用することもできる。
1:クラスタ装置、11:成膜装置、12:マスクストック装置、13:搬送室、14:搬送ロボット、20:アライメント用カメラ、21:真空容器、22:基板支持ユニット、23:マスク支持ユニット、24:静電チャック、25:蒸発源、28:静電チャックZアクチュエータ、29:位置調整機構、30:静電チャックシステム、31:電圧印加部、32:電圧制御部、33:電極対、41〜43:第1吸着部〜第3吸着部、241〜249:サブ電極部、331:第1電極、332:第2電極
Claims (11)
- 電極部を含む静電チャックと、
前記静電チャックの前記電極部に電圧を印加するための電圧印加部と、
前記電圧印加部による電圧の印加を制御するための電圧制御部と、
を含み、
前記電圧制御部は、第1被吸着体と、前記第1被吸着体を介して第2被吸着体と、が吸着された前記静電チャックの電極部に、前記第2被吸着体を前記第1被吸着体から分離させるための第1電圧と、前記第1被吸着体を前記電極部から分離させるための第2電圧と、を順次に印加するように前記電圧印加部を制御することを特徴とする静電チャックシステム。 - 前記第1電圧は、前記電極部に第1被吸着体の吸着が維持された状態で前記第2被吸着体だけを前記第1被吸着体から分離させる電圧であることを特徴とする請求項1に記載の静電チャックシステム。
- 前記第1電圧は、前記第2電圧より絶対値の大きさが大きいことを特徴とする請求項1または2に記載の静電チャックシステム。
- 前記第2電圧は、ゼロ(0)電圧、または前記第1電圧とは逆極性の電圧であることを特徴とする請求項1または2に記載の静電チャックシステム。
- 基板にマスクを介して成膜を行うための成膜装置であって、
第1被吸着体である基板と第2被吸着体であるマスクを吸着するための静電チャックシステムとを含み、
前記静電チャックシステムは、請求項1〜4のいずれか一項に記載の静電チャックシステムであることを特徴とする成膜装置。 - 電極部を含む静電チャックの前記電極部から被吸着体を分離するための方法であって、
第1被吸着体と、前記第1被吸着体を介して第2被吸着体とが吸着された前記静電チャックの電極部に、前記第2被吸着体を前記第1被吸着体から分離させるための第1電圧を印加する段階と、
前記第1電圧の印加段階の後に、前記第1被吸着体を前記電極部から分離させるための第2電圧を前記電極部に印加する段階と、
を含むことを特徴とする分離方法。 - 前記第1電圧は、前記電極部に第1被吸着体の吸着が維持された状態で前記第2被吸着体だけを前記第1被吸着体から分離させる電圧であることを特徴とする請求項6に記載の分離方法。
- 前記第1電圧は、前記第2電圧より絶対値の大きさが大きいことを特徴とする請求項7に記載の分離方法。
- 前記第2電圧は、ゼロ(0)電圧、または前記第1電圧とは逆極性の電圧であることを特徴とする請求項7に記載の分離方法。
- 基板にマスクを介して蒸着材料を成膜する方法であって、
真空容器内にマスクを搬入する段階と、
真空容器内に基板を搬入する段階と、
静電チャックの電極部に第1吸着電圧を印加して、前記基板を静電チャックに吸着する
段階と、
前記電極部に第2吸着電圧を印加して、前記静電チャックに前記基板を介して前記マスクを吸着する段階と、
前記静電チャックに前記基板と前記マスクが吸着した状態で、蒸着材料を蒸発させ、前記マスクを介して前記基板に蒸着材料を成膜する段階と、
請求項6〜9のいずれか一項に記載の分離方法を用いて、前記静電チャックから、第2被吸着体としての前記マスクと、第1被吸着体としての前記基板を順次に分離する段階とを含むことを特徴とする成膜方法。 - 請求項10の成膜方法を用いて、電子デバイスを製造することを特徴とする電子デバイスの製造方法。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020180114253A KR20200034455A (ko) | 2018-09-21 | 2018-09-21 | 정전척 시스템, 성막 장치, 피흡착체 분리방법, 성막 방법 및 전자 디바이스의 제조방법 |
KR10-2018-0114253 | 2018-09-21 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2020050952A true JP2020050952A (ja) | 2020-04-02 |
Family
ID=69905753
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2019170102A Pending JP2020050952A (ja) | 2018-09-21 | 2019-09-19 | 静電チャックシステム、成膜装置、被吸着体分離方法、成膜方法及び電子デバイスの製造方法 |
Country Status (3)
Country | Link |
---|---|
JP (1) | JP2020050952A (ja) |
KR (1) | KR20200034455A (ja) |
CN (1) | CN110943026A (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN114347457A (zh) * | 2021-12-28 | 2022-04-15 | 广州国显科技有限公司 | 贴附系统及贴附方法 |
Family Cites Families (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR101289345B1 (ko) | 2005-07-19 | 2013-07-29 | 주성엔지니어링(주) | 섀도우 마스크와 이를 이용한 정렬장치 |
-
2018
- 2018-09-21 KR KR1020180114253A patent/KR20200034455A/ko not_active Application Discontinuation
-
2019
- 2019-09-19 JP JP2019170102A patent/JP2020050952A/ja active Pending
- 2019-09-20 CN CN201910889616.1A patent/CN110943026A/zh active Pending
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN114347457A (zh) * | 2021-12-28 | 2022-04-15 | 广州国显科技有限公司 | 贴附系统及贴附方法 |
Also Published As
Publication number | Publication date |
---|---|
KR20200034455A (ko) | 2020-03-31 |
CN110943026A (zh) | 2020-03-31 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP7278541B2 (ja) | 静電チャックシステム、成膜装置、吸着方法、成膜方法及び電子デバイスの製造方法 | |
JP2020072273A (ja) | 吸着及びアライメント方法、吸着システム、成膜方法、成膜装置及び電子デバイスの製造方法 | |
JP7336867B2 (ja) | 吸着システム、成膜装置、吸着方法、成膜方法、及び電子デバイスの製造方法 | |
KR102459872B1 (ko) | 정전척 시스템, 성막 장치, 흡착 방법, 성막 방법 및 전자 디바이스의 제조방법 | |
KR102505832B1 (ko) | 흡착장치, 위치 조정 방법, 및 성막 방법 | |
JP2020050952A (ja) | 静電チャックシステム、成膜装置、被吸着体分離方法、成膜方法及び電子デバイスの製造方法 | |
JP7069280B2 (ja) | 成膜装置、成膜方法及び電子デバイスの製造方法 | |
KR102430370B1 (ko) | 정전척 시스템, 성막장치, 흡착방법, 성막방법 및 전자 디바이스의 제조방법 | |
KR102419064B1 (ko) | 정전척 시스템, 성막장치, 흡착방법, 성막방법 및 전자 디바이스의 제조방법 | |
KR102421610B1 (ko) | 정전척 시스템, 성막 장치, 흡착 방법, 성막 방법 및 전자 디바이스의 제조방법 | |
JP7224172B2 (ja) | 静電チャックシステム、成膜装置、被吸着体分離方法、成膜方法及び電子デバイスの製造方法 | |
JP7162845B2 (ja) | 静電チャックシステム、成膜装置、吸着及び分離方法、成膜方法及び電子デバイスの製造方法 | |
JP7224167B2 (ja) | 静電チャックシステム、成膜装置、吸着方法、成膜方法及び電子デバイスの製造方法 | |
KR102085447B1 (ko) | 정전척 시스템, 성막 장치, 피흡착체 분리방법, 성막 방법 및 전자 디바이스의 제조방법 | |
JP2020053684A (ja) | 静電チャックシステム、成膜装置、被吸着体分離方法、成膜方法及び電子デバイスの製造方法 | |
JP7078696B2 (ja) | 成膜装置、成膜方法及び電子デバイスの製造方法 | |
JP7271242B2 (ja) | 静電チャックシステム、成膜装置、吸着方法、成膜方法及び電子デバイスの製造方法 | |
JP2021098883A (ja) | 成膜装置、これを用いた成膜方法及び電子デバイスの製造方法 | |
JP2020070490A (ja) | 吸着及びアライメント方法、吸着システム、成膜方法、成膜装置及び電子デバイスの製造方法 |