JP7224167B2 - 静電チャックシステム、成膜装置、吸着方法、成膜方法及び電子デバイスの製造方法 - Google Patents

静電チャックシステム、成膜装置、吸着方法、成膜方法及び電子デバイスの製造方法 Download PDF

Info

Publication number
JP7224167B2
JP7224167B2 JP2018237682A JP2018237682A JP7224167B2 JP 7224167 B2 JP7224167 B2 JP 7224167B2 JP 2018237682 A JP2018237682 A JP 2018237682A JP 2018237682 A JP2018237682 A JP 2018237682A JP 7224167 B2 JP7224167 B2 JP 7224167B2
Authority
JP
Japan
Prior art keywords
voltage
adsorption
electrostatic chuck
chucking
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2018237682A
Other languages
English (en)
Other versions
JP2020053661A (ja
Inventor
一史 柏倉
博 石井
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Canon Tokki Corp
Original Assignee
Canon Tokki Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Canon Tokki Corp filed Critical Canon Tokki Corp
Publication of JP2020053661A publication Critical patent/JP2020053661A/ja
Application granted granted Critical
Publication of JP7224167B2 publication Critical patent/JP7224167B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6831Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using electrostatic chucks
    • H01L21/6833Details of electrostatic chucks
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6831Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using electrostatic chucks
    • BPERFORMING OPERATIONS; TRANSPORTING
    • B23MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23QDETAILS, COMPONENTS, OR ACCESSORIES FOR MACHINE TOOLS, e.g. ARRANGEMENTS FOR COPYING OR CONTROLLING; MACHINE TOOLS IN GENERAL CHARACTERISED BY THE CONSTRUCTION OF PARTICULAR DETAILS OR COMPONENTS; COMBINATIONS OR ASSOCIATIONS OF METAL-WORKING MACHINES, NOT DIRECTED TO A PARTICULAR RESULT
    • B23Q3/00Devices holding, supporting, or positioning work or tools, of a kind normally removable from the machine
    • B23Q3/15Devices for holding work using magnetic or electric force acting directly on the work
    • CCHEMISTRY; METALLURGY
    • C23COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23CCOATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/04Coating on selected surface areas, e.g. using masks
    • C23C14/042Coating on selected surface areas, e.g. using masks using masks
    • CCHEMISTRY; METALLURGY
    • C23COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23CCOATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/22Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the process of coating
    • C23C14/24Vacuum evaporation
    • CCHEMISTRY; METALLURGY
    • C23COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23CCOATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/22Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the process of coating
    • C23C14/50Substrate holders
    • C23C14/505Substrate holders for rotation of the substrates
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02365Forming inorganic semiconducting materials on a substrate
    • H01L21/02612Formation types
    • H01L21/02617Deposition types
    • H01L21/02631Physical deposition at reduced pressure, e.g. MBE, sputtering, evaporation
    • HELECTRICITY
    • H02GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02NELECTRIC MACHINES NOT OTHERWISE PROVIDED FOR
    • H02N13/00Clutches or holding devices using electrostatic attraction, e.g. using Johnson-Rahbek effect
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H10K71/10Deposition of organic active material
    • H10K71/16Deposition of organic active material using physical vapour deposition [PVD], e.g. vacuum deposition or sputtering
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H10K71/10Deposition of organic active material
    • H10K71/16Deposition of organic active material using physical vapour deposition [PVD], e.g. vacuum deposition or sputtering
    • H10K71/166Deposition of organic active material using physical vapour deposition [PVD], e.g. vacuum deposition or sputtering using selective deposition, e.g. using a mask

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Manufacturing & Machinery (AREA)
  • Mechanical Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Materials Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)
  • Electroluminescent Light Sources (AREA)
  • Physical Vapour Deposition (AREA)

Description

本発明は、静電チャックシステム、成膜装置、吸着方法、成膜方法及び電子デバイスの製造方法に関するものである。
有機EL表示装置(有機ELディスプレイ)の製造においては、有機EL表示装置を構成する有機発光素子(有機EL素子;OLED)を形成する際に、成膜装置の蒸発源から蒸発した蒸着材料を、画素パターンが形成されたマスクを介して、基板に蒸着させることで、有機物層や金属層を形成する。
上向蒸着方式(デポアップ)の成膜装置において、蒸発源は成膜装置の真空容器の下部に設けられる。一方、基板は真空容器の上部に配置され、基板の下面に蒸着材料が蒸着される。このような上向蒸着方式の成膜装置の真空容器内において、基板はその下面の周辺部だけが基板ホルダによって保持されるので、基板がその自重によって撓み、これが蒸着精度を落とす一つの要因となっている。上向蒸着方式以外の方式の成膜装置においても、また、基板の自重による撓みは生じる可能性がある。
基板の自重による撓みを低減するための方法として、静電チャックを使う技術が検討されている。すなわち、基板の上面をその全体にわたって静電チャックで吸着することで、基板の撓みを低減することができる。
特許文献1では、静電チャックで被吸着体としての基板及びマスクを吸着する技術が開示されている。
韓国特許公開公報2007-0010723号
しかし、従来の技術において、静電チャックで基板越しにマスクを吸着する場合、吸着後のマスクにしわが残ってしまう問題があった。
本発明は、第1被吸着体と第2被吸着体の両方を良好に静電チャックに吸着することを目的にする。
本発明の第1態様による静電チャックシステムは、第1被吸着体と、前記第1被吸着体を介して第2被吸着体を吸着するための静電チャックシステムであって、前記第1被吸着体を吸着する吸着面に沿って配置された複数の吸着部を有する静電チャックと、前記複数の吸着部に電圧を印加する電圧印加部と、前記電圧印加部による電圧の印加を制御するための電圧制御部と、を含み、前記電圧制御部は、前記吸着面に前記第1被吸着体が吸着された状態で前記第2被吸着体を前記第1被吸着体を介して吸着するための吸着電圧が前記静電チャックの前記複数の吸着部のうち、前記静電チャックの中央部に位置する吸着部を含むかまたは前記静電チャックの一辺の中央部に位置する第1吸着部から少なくとも一つの方向に順次に印加され、前記複数の吸着部のすべてに前記吸着電圧が印加されるまで、前記複数の吸着部のうちの前記吸着電圧が印加された吸着部に印加される電圧が前記吸着電圧に維持され、前記複数の吸着部のすべてに前記吸着電圧が印加された後に、前記複数の吸着部に前記吸着電圧より小さく、かつ前記第2被吸着体が吸着された状態を維持するための吸着維持電圧が印加されるよう前記電圧印加部を制御することを特徴とする。

本発明の第2態様による成膜装置は、基板にマスクを介して成膜を行うための成膜装置
であって、第1被吸着体である基板及び前記基板越しに第2被吸着体であるマスクを吸着するための本発明の第1態様による静電チャックシステムを含むことを特徴とする。
本発明の第3態様による吸着方法は、吸着面に沿って配置された複数の吸着部を含む静電チャックに第1被吸着体及び第2被吸着体を吸着するための吸着方法であって、前記複数の吸着部に第1吸着電圧を印加し、前記第1被吸着体を前記吸着面に吸着する第1吸着工程と、前記吸着面に前記第1被吸着体が吸着された状態で前記複数の吸着部に第2吸着電圧を印加し、前記第1被吸着体を介して前記第2被吸着体を前記静電チャックに吸着する第2吸着工程とを含み、前記第2吸着工程では、前記複数の吸着部のうち、前記静電チャックの中央部に位置する吸着部を含むかまたは前記静電チャックの一辺の中央部に位置する第1吸着部から少なくとも一つの方向に順次に前記第2吸着電圧を印加し、前記複数の吸着部のすべてに前記第2吸着電圧が印加されるまで、前記複数の吸着部のうちの前記第2吸着電圧が印加された吸着部に印加される電圧を前記第2吸着電圧に維持し、前記第2吸着工程の後に、前記複数の吸着部のすべてに前記第2吸着電圧が印加された後に、前記複数の吸着部に前記第2吸着電圧より小さく、かつ前記第2被吸着体が吸着された状態を維持するための吸着維持電圧を印加する第3吸着工程を含むことを特徴とする。

本発明の第4態様による成膜方法は、基板にマスクを介して蒸着材料を成膜する成膜方法であって、真空容器内にマスクを搬入する工程と、前記真空容器内に基板を搬入する工程と、静電チャックの吸着面に沿って配置された複数の吸着部に第1吸着電圧を印加して、前記基板を前記吸着面に吸着する第1吸着工程と、前記吸着面に前記基板が吸着された状態で前記静電チャックの複数の吸着部に第2吸着電圧を印加して、前記基板を介して前記マスクを前記静電チャックに吸着する第2吸着工程と、前記静電チャックに前記基板及び前記マスクが吸着された状態で、蒸着材料を蒸発させて、前記マスクを介して前記基板に蒸着材料を成膜する工程と、を含み、前記第2吸着工程では、前記複数の吸着部のうち、前記静電チャックの中央部に位置する吸着部を含むかまたは前記静電チャックの一辺の中央部に位置する第1吸着部から少なくとも一つの方向に順次に前記第2吸着電圧を印加し、前記複数の吸着部のすべてに前記第2吸着電圧が印加されるまで、前記複数の吸着部のうちの前記第2吸着電圧が印加された吸着部に印加される電圧を前記第2吸着電圧に維持し、前記第2吸着工程の後に、前記複数の吸着部のすべてに前記第2吸着電圧が印加された後に、前記複数の吸着部に前記第2吸着電圧より小さく、かつ前記マスクが吸着された状態を維持するための吸着維持電圧を印加する第3吸着工程を含むことを特徴とする。
本発明の第5態様による電子デバイスの製造方法は、本発明の第4態様による成膜方法を用いて電子デバイスを製造することを特徴とする。
本発明によれば、静電チャックに第1被吸着体と第2被吸着体の両方を良好に吸着することができる。
図1は、電子デバイスの製造装置の一部の模式図である。 図2は、本発明の一実施形態による成膜装置の模式図である。 図3は、本発明の一実施形態による静電チャックシステムの概念図及び模式図である。 図4は、基板及びマスクの静電チャックへの吸着方法を示す端面模式図である。 図5は、本発明による吸着方法の様々な実施例を示す平面模式図である。 図6は、電子デバイスを示す模式図である。
以下、図面を参照しつつ本発明の好適な実施形態及び実施例について説明する。ただし、以下の実施形態及び実施例は本発明の好ましい構成を例示的に示すものにすぎず、本発明の範囲はそれらの構成に限定されない。また、以下の説明における、装置のハードウェア構成及びソフトウェア構成、処理フロー、製造条件、寸法、材質、形状などは、特に特定的な記載がないかぎりは、本発明の範囲をそれらのみに限定する趣旨のものではない。
本発明は、基板の表面に各種材料を堆積させて成膜を行う装置に適用することができ、真空蒸着によって所望のパターンの薄膜(材料層)を形成する装置に好ましく適用することができる。基板の材料としては、ガラス、高分子材料のフィルム、金属などの任意の材料を選択することができ、基板は、例えば、ガラス基板上にポリイミドなどのフィルムが
積層された基板であってもよい。また、蒸着材料としても、有機材料、金属性材料(金属、金属酸化物など)などの任意の材料を選択してもよい。なお、以下に説明する真空蒸着装置以外にも、スパッタ装置やCVD(Chemical Vapor Deposition)装置を含む成膜装置にも、本発明を適用することができる。本発明の技術は、具体的には、有機電子デバイス(例えば、有機発光素子、薄膜太陽電池)、光学部材などの製造装置に適用可能である。その中でも、蒸着材料を蒸発させてマスクを介して基板に蒸着させることで有機発光素子を形成する有機発光素子の製造装置は、本発明の好ましい適用例の一つである。
<電子デバイスの製造装置>
図1は、電子デバイスの製造装置の一部の構成を模式的に示す平面図である。
図1の製造装置は、例えば、スマートフォン用の有機EL表示装置の表示パネルの製造に用いられる。スマートフォン用の表示パネルの場合、例えば、4.5世代の基板(約700mm×約900mm)や6世代のフルサイズ(約1500mm×約1850mm)又はハーフカットサイズ(約1500mm×約925mm)の基板に、有機EL素子の形成のための成膜を行った後、該基板を切り抜いて複数の小さなサイズのパネルを製作する。
電子デバイスの製造装置は、一般的に、複数のクラスタ装置1と、クラスタ装置の間を繋ぐ中継装置とを含む。
クラスタ装置1は、基板Sに対する処理(例えば、成膜処理)を行う複数の成膜装置11と、使用前後のマスクMを収納する複数のマスクストック装置12と、その中央に配置される搬送室13と、を具備する。搬送室13は、図1に示すように、複数の成膜装置11およびマスクストック装置12のそれぞれと接続されている。
搬送室13内には、基板およびマスクを搬送する搬送ロボット14が配置されている。搬送ロボット14は、上流側に配置された中継装置のパス室15から成膜装置11へと基板Sを搬送する。また、搬送ロボット14は、成膜装置11とマスクストック装置12との間でマスクMを搬送する。搬送ロボット14は、例えば、多関節アームに、基板S又はマスクMを保持するロボットハンドが取り付けられた構造を有するロボットである。
成膜装置11(蒸着装置とも呼ぶ)では、蒸発源に収納された蒸着材料がヒータによって加熱されて蒸発し、マスクを介して基板上に蒸着される。搬送ロボット14との基板Sの受け渡し、基板SとマスクMの相対位置の調整(アライメント)、マスクM上への基板Sの固定、成膜(蒸着)などの一連の成膜プロセスは、成膜装置11によって行われる。
マスクストック装置12には、成膜装置11での成膜工程に使われる新しいマスクと、使用済みのマスクとが、二つのカセットに分けて収納される。搬送ロボット14は、使用済みのマスクを成膜装置11からマスクストック装置12のカセットに搬送し、マスクストック装置12の他のカセットに収納された新しいマスクを成膜装置11に搬送する。
クラスタ装置1には、基板Sの流れ方向において上流側からの基板Sを当該クラスタ装置1に受け渡すパス室15と、当該クラスタ装置1で成膜処理が完了した基板Sを下流側の他のクラスタ装置に受け渡すためのバッファー室16が連結される。搬送室13の搬送ロボット14は、上流側のパス室15から基板Sを受け取って、当該クラスタ装置1内の成膜装置11の一つ(例えば、成膜装置11a)に搬送する。また、搬送ロボット14は、当該クラスタ装置1での成膜処理が完了した基板Sを複数の成膜装置11の一つ(例えば、成膜装置11b)から受け取って、下流側に連結されたバッファー室16に搬送する。
バッファー室16とパス室15との間には、基板の向きを変える旋回室17が設置される。旋回室17には、バッファー室16から基板Sを受け取って基板Sを180°回転させ、パス室15に搬送するための搬送ロボット18が設けられる。これにより、上流側のクラスタ装置と下流側のクラスタ装置で基板Sの向きが同じになり、基板処理が容易になる。
パス室15、バッファー室16、旋回室17は、クラスタ装置間を連結する、いわゆる中継装置であり、クラスタ装置の上流側及び下流側の少なくとも一方に設置される中継装置は、パス室15、バッファー室16、旋回室17のうち少なくとも1つを含む。
成膜装置11、マスクストック装置12、搬送室13、バッファー室16、旋回室17などは、有機発光素子の製造の過程で、高真空状態に維持される。パス室15は、通常低真空状態に維持されるが、必要に応じて高真空状態に維持されてもよい。
本実施例では、図1を参照して、電子デバイスの製造装置の構成について説明したが、本発明はこれに限定されず、他の種類の装置やチャンバーを有してもよく、これらの装置やチャンバー間の配置が変わってもよい。
以下、成膜装置11の具体的な構成について説明する。
<成膜装置>
図2は、成膜装置11の構成を示す模式図である。以下の説明においては、鉛直方向をZ方向とするXYZ直交座標系を用いる。成膜時に基板Sが水平面(XY平面)と平行となるよう固定された場合、基板Sの短手方向(短辺に平行な方向)をX方向、長手方向(長辺に平行な方向)をY方向とする。また、Z軸まわりの回転角をθで表す。
成膜装置11は、真空雰囲気又は窒素ガスなどの不活性ガス雰囲気に維持される真空容器21と、真空容器21の内部に設けられる、基板支持ユニット22と、マスク支持ユニット23と、静電チャック24と、蒸発源25とを含む。
基板支持ユニット22は、搬送室13に設けられた搬送ロボット14が搬送して来る基板Sを受取って保持する手段であり、基板ホルダとも呼ばれる。
基板支持ユニット22の下方には、マスク支持ユニット23が設けられる。マスク支持ユニット23は、搬送室13に設けられた搬送ロボット14が搬送するマスクMを受取って保持する手段であり、マスクホルダとも呼ばれる。
マスクMは、基板S上に形成する薄膜パターンに対応する開口パターンを有し、マスク支持ユニット23の上に載置される。特に、スマートフォン用の有機EL素子を製造するのに使われるマスクは、微細な開口パターンが形成された金属製のマスクであり、FMM(Fine Metal Mask)とも呼ばれる。
基板支持ユニット22の上方には、基板を静電引力によって吸着し固定するための静電チャック24が設けられる。静電チャック24は、誘電体(例えば、セラミック材質)マトリックス内に金属電極などの電気回路が埋設された構造を有する。静電チャック24は、クーロン力タイプの静電チャックであってもよいし、ジョンソン・ラーベック力タイプの静電チャックであってもよい。さらには、グラジエント力タイプの静電チャックであってもよい。しかし、静電チャック24は、グラジエント力タイプの静電チャックであることが好ましい。なぜなら、静電チャック24がグラジエント力タイプの静電チャックであ
ることによって、基板Sが絶縁性基板である場合であっても、静電チャック24によって良好に吸着することができるからである。静電チャック24がクーロン力タイプの静電チャックである場合には、金属電極にプラス(+)及びマイナス(-)の電圧が印加されると、誘電体マトリックスを通じて基板Sなどの被吸着体に金属電極と反対極性の分極電荷が誘導され、これら静電チャック24と基板2との間の静電引力によって、基板Sが静電チャック24の吸着面に吸着固定される。
静電チャック24は、一つのプレートで形成されてもよく、複数のサブプレートを有するように形成されてもよい。また、一つのプレートで形成される場合にも、その内部に複数の電気回路を含み、一つのプレート内で位置によって静電引力が異なるように制御してもよい。
本実施形態では、後述のように、成膜前に静電チャック24で基板S(第1被吸着体)だけでなく、マスクM(第2被吸着体)をも吸着し保持する。
即ち、本実施例では、静電チャック24の鉛直方向の下側に置かれた基板S(第1被吸着体)を静電チャック24で吸着及び保持し、その後、基板S(第1被吸着体)を挟んで静電チャック24と反対側に置かれたマスクM(第2被吸着体)を、基板S(第1被吸着体)越しに静電チャック24で吸着し保持する。特に、静電チャック24でマスクMを基板S越しに吸着する際、マスクMの一部分が静電チャックによるマスクMの吸着の起点となり、この吸着の起点から少なくとも一つの方向に、マスクMの他の部分が順次に吸着されていくようにする。これについては、図3~図5を参照して後述する。
図2には示さなかったが、静電チャック24の基板Sが吸着される吸着面とは反対側に基板Sの温度上昇を抑える冷却機構(例えば、冷却板)を設けることで、基板S上に堆積された有機材料の変質や劣化を抑制する構成としてもよい。
蒸発源25は、基板に成膜される蒸着材料が収納されるるつぼ(不図示)、るつぼを加熱するためのヒータ(不図示)、蒸発源からの蒸発レートが一定になるまで蒸着材料が基板に飛散することを阻むシャッタ(不図示)などを含む。蒸発源25は、点(point)蒸発源や線状(linear)蒸発源など、用途に従って多様な構成を有することができる。
図2に示さなかったが、成膜装置11は、基板に蒸着された膜の厚さを測定するための膜厚モニタ(不図示)及び膜厚算出ユニット(不図示)を含む。
真空容器21の上部外側(大気側)には、基板Zアクチュエータ26、マスクZアクチュエータ27、静電チャックZアクチュエータ28、位置調整機構29などが設けられる。これらのアクチュエータと位置調整機構は、例えば、モータとボールねじ、或いはモータとリニアガイドなどで構成される。基板Zアクチュエータ26は、基板支持ユニット22を昇降(Z方向移動)させるための駆動手段である。マスクZアクチュエータ27は、マスク支持ユニット23を昇降(Z方向移動)させるための駆動手段である。静電チャックZアクチュエータ28は、静電チャック24を昇降(Z方向移動)させるための駆動手段である。
位置調整機構29は、静電チャック24のアライメントのための駆動手段である。位置調整機構29は、静電チャック24全体を基板支持ユニット22及びマスク支持ユニット23に対して、X方向移動、Y方向移動、θ回転させる。なお、本実施形態では、基板Sを吸着した状態で、静電チャック24をX、Y、θ方向に位置調整することで、基板SとマスクMの相対的位置を調整するアライメントを行う。
真空容器21の外側上面には、上述した駆動機構の他に、真空容器21の上面に設けられた透明窓を介して、基板S及びマスクMに形成されたアライメントマークを撮影するためのアライメント用カメラ20を設置してもよい。本実施例においては、アライメント用カメラ20は、矩形の基板S、マスクM及び静電チャック24の対角線に対応する位置または、矩形の4つのコーナー部に対応する位置に設置しても良い。
本実施形態の成膜装置11に設置されるアライメント用カメラ20は、基板SとマスクMとの相対的な位置を高精度で調整するのに使われるファインアライメント用カメラであり、その視野角は狭いが高解像度を持つカメラである。成膜装置11は、ファインアライメント用カメラ20の他に相対的に視野角が広くて低解像度であるラフアライメント用カメラを設置してもよい。
尚、位置調整機構29は、アライメント用カメラ20によって取得した基板S(第1被吸着体)及びマスクM(第2被吸着体)の位置情報に基づいて、基板S(第1被吸着体)とマスクM(第2被吸着体)を相対的に移動させて位置調整するアライメントを行う。
成膜装置11は、制御部(不図示)を具備する。制御部は、基板Sの搬送及びアライメント、蒸発源25の制御、成膜の制御などの機能を有する。制御部は、例えば、プロセッサ、メモリー、ストレージ、I/Oなどを持つコンピューターによって構成可能である。この場合、制御部の機能はメモリーまたはストレージに格納されたプログラムをプロセッサが実行することにより実現される。コンピューターとしては、汎用のパーソナルコンピューターを使用してもよく、組込み型のコンピューターまたはPLC(programmable logic controller)を使用してもよい。または、制御部の機能の一部または全部をASICやFPGAのような回路で構成してもよい。また、成膜装置ごとに制御部が設置されていてもよく、一つの制御部が複数の成膜装置を制御するように構成してもよい。
<静電チャックシステム>
図3を参照して本実施形態による静電チャックシステム30について説明する。図3(a)は、本実施形態の静電チャックシステム30の概念的なブロック図であり、図3(b)は、静電チャック24の模式的な断面図であり、図3(c)は、静電チャック24の模式的な平面図である。
本実施形態の静電チャックシステム30は、図3(a)に示したように、静電チャック24と、電圧印加部31と、電圧制御部32とを含む。
電圧印加部31は、静電チャック24の電極部に静電引力を発生させるための電圧を印加する。
電圧制御部32は、静電チャックシステム30の吸着工程または成膜装置11の成膜工程の進行に応じて、電圧印加部31から電極部に加えられる電圧の大きさ、電圧の印加開始時点、電圧の維持時間、電圧の印加順序などを制御する。電圧制御部32は、例えば、静電チャック24の電極部に含まれる複数のサブ電極部241~249への電圧印加をサブ電極部別に独立的に制御することができる。本実施形態では、電圧制御部32が成膜装置11の制御部とは別途に構成されるが、本発明はこれに限定されず、成膜装置11の制御部に統合されてもよい。
静電チャック24は、吸着面に被吸着体(例えば、基板S、マスクM)を吸着するための静電吸着力を発生させる電極部を含み、電極部は、複数のサブ電極部241~249を
備える構成を採用し得る。例えば、本実施形態の静電チャック24は、図3(c)に示したように、静電チャック24が有する吸着面の長手方向(Y方向)および静電チャック24が有する吸着面の短手方向(X方向)の少なくとも一方の方向に沿って、分割された複数のサブ電極部241~249が配置されている。例えば、本実施例の静電チャック24は、図3(c)に図示したように、9つのサブ電極部241~249を有するが、これに限定されず、基板S及びマスクMの吸着をより精密に制御するため、他の個数のサブ電極部を有してもよい。
また、複数のサブ電極部は、物理的に一つのプレートが複数のサブ電極部を持つように構成されてもよく、物理的に分割された複数のプレートのそれぞれが一つまたはそれ以上のサブ電極部を持つように構成されてもよい。このように、複数のサブ電極部のそれぞれに印加される電圧を、独立して制御できる構成であればよく、その具体的な物理的構造や電気回路的構造は多様な方法で構成することができる。
各々のサブ電極部は、静電吸着力を発生させるためにプラス(第1極性)及びマイナス(第2極性)の電圧が印加される電極対33を含む。例えば、それぞれの電極対33は、プラス電圧が印加される第1電極331と、マイナス電圧が印加される第2電極332とを含む。
第1電極331及び第2電極332は、図3(c)に図示したように、それぞれ櫛歯形状を有する。例えば、第1電極331及び第2電極332は、それぞれ複数の櫛歯部と、複数の櫛歯部に連結される基部とを含む。各電極331、332の基部は櫛歯部に電圧を供給し、複数の櫛歯部は、被吸着体との間で静電吸着力を生じさせる。一つのサブ電極部において、第1電極331の各櫛歯部は、第2電極332の各櫛歯部と対向するように、交互に配置される。このように、各電極331、332の各櫛歯部が対向しかつ互いに入り組んだ構成とすることで、異なる電圧が印加される電極間の間隔を狭くすることができ、大きな不平等電界を形成し、グラジエント力によって被吸着体を吸着することができる。
本実施例においては、静電チャック24のサブ電極部241~249の各電極331,332が櫛歯形状を有すると説明したが、本発明はそれに限定されず、被吸着体との間で静電引力を発生させることができる構成であればよく、多様な形状を持つことができる。
本実施形態の静電チャック24は、複数のサブ電極部に対応する複数の吸着部を有する。
ここで、「吸着部」とは、被吸着体の所定の領域に同時に静電引力を誘発する静電チャック24の領域を指し、複数の吸着部が基板Sを吸着する静電チャック24の吸着面に複数配置されている。一例として、「吸着部」は、サブ電極部241~249の一部の電極部に対して、電圧が同時に印加されるように電圧制御部32が電圧印加を制御することで構成される領域であってもよい。以下、本明細書で「吸着部に電圧を印加する」と記述する場合、該当吸着部を構成する1つ以上のサブ電極部に電圧を印加することを意味する。
一つの「吸着部」を構成するサブ電極部241~249は、必ずしも2つ以上のサブ電極部で構成される必要はなく、一つのサブ電極部で構成されてもよい。例えば、図3(c)に示した実施例において、複数の吸着部それぞれが複数のサブ電極部それぞれに対応するように構成されてもよい。
または、一つの吸着部が複数のサブ電極部を含むように構成されてもよい。例えば、電圧制御部32によるサブ電極部241~249へ印加される電圧を制御することで、後述
するように、基板S及びマスクMの少なくとも一方の吸着進行方向(X方向)と交差する方向(Y方向)に配置された3つのサブ電極部241、244、247が一つの吸着部を成すようにすることができる。すなわち、3つのサブ電極部241、244、247のそれぞれは、独立的に電圧制御が可能であるが、これら3つの電極部241、244、247に同時に電圧が印加されるように制御することで、これら3つの電極部241、244、247が一つの吸着部として機能するようにすることができる。
そして、静電チャック24に含まれる複数の吸着部のそれぞれは、必ずしも同じ数のサブ電極部を有する構成に限定されず、吸着部によって異なる数のサブ電極部を有しても良い。例えば、電圧制御部32によるサブ電極部241~249へ印加される電圧を制御することにより、図5(a)から図5(e)を参照して後述するように、複数の吸着部それぞれは、電圧の印加順序に応じてグループ分けされた複数のサブ電極部群で構成され、1つのサブ電極部群を構成するサブ電極部の数は、電圧印加の制御内容に応じて種々の構成を取り得る。1つのサブ電極部で構成されるサブ電極部群として、例えば、図5(c)の1番目のサブ電極部群は図3のサブ電極部247、図5(c)の5番目のサブ電極部群は図3のサブ電極部243、図5(d)の1番目のサブ電極部群は図3のサブ電極部244、図5(e)の1番目のサブ電極部群は図3のサブ電極部245でそれぞれ構成される。また、2つのサブ電極部で構成されるサブ電極部群として、例えば、図5(c)の2番目のサブ電極部群は図3のサブ電極部244とサブ電極部248で構成される。また、3つのサブ電極部で構成されるサブ電極部群として、例えば、図5(d)の241、245および247)または4つのサブ電極部で構成されるサブ電極部群として、例えば、図5(e)の2番目のサブ電極部群は図3のサブ電極部242、244、246、248で構成されている。
<静電チャックシステムによる吸着及方法及び電圧の制御>
図4(a)~図4(i)は、本発明による吸着方法を示す断面模式図であり、図5(a)~(e)は、本発明に係る吸着方法の様々な実施例を示す平面模式図である。以下、図4(a)~図4(i)及び図5(a)~(e)を参照して、静電チャック24に基板S及びマスクMを吸着する工程、及びその電圧の制御について説明する。
図4(a)~図4(d)に、静電チャック24に基板Sを吸着する工程を図示する。
本実施例においては、図4(a)から図4(d)の順で示したように、静電チャック24の下面に基板Sの全面が同時に吸着されるのではなく、静電チャック24が有する吸着面の第1辺(短辺)に沿って一端から他端に向かって順次に吸着が進行される。ただし、本発明はこれに限定されず、例えば、静電チャック24が有する吸着面の第2辺(長辺)に沿って一端から他端に向かって順次に吸着が進行されてもよく、静電チャック24が有する吸着面の中央部から第1辺又は第2辺に沿って周縁部に向かって順次に基板Sの吸着が行われてもよく、静電チャック24が有する吸着面の対角線上の一つの角からこれと対向する他の角に向かって基板Sの吸着が行われてもよい。
静電チャック24が有する吸着面の第1辺に沿って基板Sが順次に吸着するようにするために、複数のサブ電極部241~249に基板Sを吸着のための第1電圧(ΔV1、第1吸着電圧)を静電チャック24が有する吸着面の第1辺に沿った方向で順次印加するように印加する順番(印加時期)を制御してもよいし、基板Sと静電チャック24との間の距離が、静電チャック24が有する吸着面の第1辺に沿って大きくなるように基板支持ユニット22の構造を変更し、複数のサブ電極部241~249に第1電位差を印加するタイミングは同時となるように制御してもよい。
図4(a)~図4(d)は、静電チャック24の複数のサブ電極部241~249に印
加される電圧の制御によって、基板Sを静電チャック24の吸着面に順次に吸着させる実施形態を示す。図4(a)~(i)に示す電圧制御構成では、静電チャック24の長辺方向(Y方向)に沿って配置される3つのサブ電極部241、244、247が1番目に電圧が印加されるサブ電極部群として第1吸着部を構成し、静電チャック24の中央部の3つのサブ電極部242、245、248が2番目に電圧が印加されるサブ電極部群として第2吸着部を構成する。そして、残り3つのサブ電極部243、246、249が3番目に電圧が印加されるサブ電極部群として第3吸着部を構成することを前提に説明する。
まず、図4(a)~図4(d)に示したように、成膜装置11の真空容器21内に基板Sが搬入され、基板支持ユニット22の支持部によって支持される。
続いて、静電チャック24が下降し、基板支持ユニット22の支持部に支持された基板Sに向かって移動する(図4(a))。
静電チャック24が基板Sに十分に近接または接触すると、電圧制御部32は、静電チャック24が有する吸着面の第1辺(短手)に沿って1番目の第1吸着部から2番目の第2吸着部、3番目の第3吸着部の順序で順次に第1電圧(ΔV1)が印加されるよう制御する。
つまり、図4(b)~図4(d)に示したように、1番目の第1吸着部に先に第1電圧が印加され(図4(b))、次いで、2番目の第2吸着部に第1電圧が印加され(図4(c))、最後に3番目の第3吸着部に第1電圧が加えられる(図4(d))ように制御する。
第1電圧(ΔV1)は、基板Sを静電チャック24の吸着面に確実に吸着させるために十分な大きさの電圧に設定される。
以上、説明したように電圧が印加されることにより、基板Sが静電チャック24へ吸着される順序として、まず基板Sは、1番目の第1吸着部に対応する側から静電チャック24に吸着されていく。次に基板Sの中央部が静電チャック24に吸着される。最後に、3番目の第3吸着部に対応する側に向かって、静電チャック24への吸着が進行していき(すなわち、X方向に基板Sの吸着が進行していき)、基板Sは、基板中央部にしわを残さず、平らに静電チャック24に吸着される。
本実施形態においては、静電チャック24が基板Sに十分に近接或いは接触した状態で第1電圧(ΔV1)を印加すると説明したが、静電チャック24が基板Sに向かって下降を始める前に、或いは、下降の途中で第1電圧(ΔV1)を印加してもよい。
基板Sの静電チャック24への吸着工程が完了した後の所定の時点で、電圧制御部32は、図4(e)に示したように、静電チャック24の電極部に印加される電圧を、第1電圧(ΔV1)から第1電圧(ΔV1)より小さい第2電圧(ΔV2)に下げる。
第2電圧(ΔV2)は、基板Sが静電チャック24の吸着面に吸着された状態を維持するための吸着維持電圧であり、基板Sを静電チャック24の吸着面に吸着させる際に印加した第1電圧(ΔV1)より低い電圧である。静電チャック24に印加される電圧が第2電圧(ΔV2)に下がると、これに対応して基板Sに誘導される分極電荷量も、図4(e)に示したように、第1電圧(ΔV1)が加えられた場合に比べて減少するが、基板Sが一旦第1電圧(ΔV1)によって静電チャック24の吸着面に吸着された後は、第1電圧(ΔV1)より低い第2電圧(ΔV2)を印加しても基板の吸着状態を維持することができる。
このように、静電チャック24の電極部に印加される電圧を第2電圧(ΔV2)に下げることで、基板Sが静電チャック24から分離するのにかかる時間を短縮することができる。
つまり、静電チャック24から基板Sを分離しようとする時、静電チャック24の電極部に加えられる電圧の電圧値をゼロ(0)にしても、直ちに静電チャック24と基板Sとの間の静電引力が消えるのではなく、静電チャック24と基板Sとの界面に誘導された電荷が消えるのに相当な時間(場合によっては、数分程度)がかかる。特に、静電チャック24に基板Sを吸着させる際は、通常、その吸着を確実にするために、静電チャック24に基板を吸着させるのに必要な最小静電引力(Fth)よりも十分に大きい静電引力が作用するように第1電圧(ΔV1)を設定するが、このような第1電圧(ΔV1)を印加してから基板の分離が可能な状態になるまでは相当な時間がかかる。
そこで本実施例では、このような静電チャック24からの基板Sの分離にかかる時間により、全体的な工程時間(Tact)が増加してしまうことを防止するために、基板Sが静電チャック24に吸着した後に、所定の時点で、静電チャック24に印加される電圧を第2電圧(ΔV2)に下げる。
図4(e)に示した実施例では、静電チャック24が有する吸着面の1番目の第1吸着部~3番目の第3吸着部に印加される電圧を同時に第2電圧に下げる様子を示したが、本発明はこれに限定されず、吸着部別に第2電圧に下げる時点や印加される第2電圧(ΔV2)の大きさがそれぞれ異なるようにしてもよい。例えば、1番目の第1吸着部から2番目の第2吸着部、3番目の第3吸着部の順序で順次に第2電圧(ΔV2)に下げてもよい。
このように、静電チャック24の電極部に印加される電圧が第2電圧(ΔV2)に下がった後、静電チャック24に吸着した基板Sとマスク支持ユニット23に支持されたマスクMの相対的位置を調整(アライメント)する。本実施例では、静電チャック24の電極部に印加される電圧が第2電圧(ΔV2)に下がった後に基板SとマスクMと間の相対的な位置調整(アライメント)を行うように説明したが、本発明はこれに限定されず、静電チャック24の電極部に第1電圧(ΔV1)が印加されている状態でアライメント工程を行ってもよい。
続いて、図4(f)~図4(i)に図示したように、静電チャック24の電極部に第3電圧(ΔV3、第2吸着電圧)を印加することで、基板Sを介してマスクMを静電チャック24に吸着させる。つまり、静電チャック24に吸着した基板Sの下面にマスクMを吸着させる。以下、単に静電チャック24にマスクMを吸着させると記述しても、本実施形態においては、静電チャック24に吸着された基板Sを介してマスクMを吸着させることを意味する。
このため、まず、基板Sが吸着した静電チャック24を静電チャックZアクチュエータ28によりマスクMに向かって下降させる(図4(f))。
静電チャック24に吸着した基板Sの下面がマスクMに十分に近接乃至接触した際に、電圧制御部32は、電圧印加部31が静電チャック24の電極部に第3電圧(ΔV3)を印加するように制御する(図4(g)~図4(i))。
第3電圧(ΔV3)は、第2電圧(ΔV2)より大きく、基板S越しにマスクMが静電誘導によって帯電できる程度の大きさであることが好ましい。これによって、マスクMは
基板S越しに静電チャック24に吸着することができる。ただし、本発明はこれに限定されず、第3電圧(ΔV3)は、第2電圧(ΔV2)と同じ大きさを有してもよい。第3電圧(ΔV3)が第2電圧(ΔV2)と同じ大きさを有しても、前述した通り、静電チャック24の下降によって静電チャック24または基板SとマスクMと間の相対的な距離が縮まるので、静電チャック24の電極部に印加される電圧の大きさを第2電圧(ΔV2)より大きくしなくても、基板に静電誘導された分極電荷によってマスクMにも静電誘導を起こさせることができるので、マスクMが基板越しに静電チャック24に吸着できる程度の吸着力が得られる。
第3電圧(ΔV3)は、第1電圧(ΔV1)より小さくしてもよく、工程時間(Tact)の短縮を考慮して第1電圧(ΔV1)と同等な程度の大きさにしてもよい。
このようなマスク吸着工程で、電圧制御部32は、静電チャック24に対して基板S越しにマスクMを吸着させるとき、マスクMにしわを残さず、基板Sの下面に吸着されるように、第3電圧(ΔV3)が印加されるように制御する。もしくは、マスクMにしわが残っても、しわが残る場所が、基板Sのデバイス形成領域に対応しない周縁部やコーナー部になるように、第3電圧(ΔV3)が印加されるのを制御する。より具体的に、電圧制御部32は、第3電圧(ΔV3)を静電チャック24全体に同時に印加するのではなく、まず静電チャック24が有する複数の吸着部のうちの一吸着部に、第3電圧(ΔV3)が印加されるように制御する。次に、この一吸着部から少なくとも一つの方向に順次に残りの吸着部に第3電圧(ΔV3)が印加されるように制御する。
例えば、図4(f)~図4(i)に図示したマスク吸着工程において、電圧制御部32は、第3電圧(ΔV3)を静電チャック24の全体にわたって同時に印加するのではなく、第1辺に沿って1番目の第1吸着部から2番目の第2吸着部、3番目の第3吸着部の順序で順次に第3電圧(ΔV3)を印加する。つまり、電圧制御部32は、図5(a)に示したように、1番目の第1吸着部を構成する、3つのサブ電極部241、244、247に先に第3電圧が印加され、次いで、2番目の第2吸着部を構成する3つのサブ電極部242、245、248に第3電圧が印加され、3番目の第3吸着部を構成する残りの3つのサブ電極部243、246、249に最終的に第3電圧が加えられるように制御する。
これにより、マスクMの静電チャック24への吸着は、マスクMの1番目の第1吸着部に対応する部分を吸着の起点にして、この吸着の起点からマスクMの中央部を経て、3番目の第3吸着部側に向かって、進行していき(すなわち、X方向にマスクMの吸着が進行していき)、マスクMは、マスクMの中央部にしわを残すことなく、平らに静電チャック24に吸着される。
本実施形態においては、静電チャック24がマスクMに近接或いは接触した状態で第3電圧(ΔV3)を印加すると説明したが、静電チャック24がマスクMに向かって下降を始める前に、或いは、下降の途中に第3電圧(V3)を印加してもよい。
図5(a)~図5(e)を参照して、マスクMを静電チャック24に吸着するための様々な実施例について説明する。
図5(a)~図5(e)に示した本発明の実施例によると、電圧制御部32は、複数のサブ電極部241~249の一部のサブ電極部で構成された第1吸着部(電圧印加の順番が1番目の吸着部)を起点として、これから一つ以上の方向に順次に残りの吸着部へ第3電圧が印加されるように制御する。より具体的には、電圧制御部32は、複数のサブ電極部241~249のうち一部で構成された第1吸着部(1番目の吸着部)に最初に第3電圧が印加されるように制御する。そして、電圧制御部32は、第1吸着部(1番目の吸着
部)から一つまたはそれ以上の方向に静電チャック24の残りの吸着部へ順次に、第3電圧が印加されるように制御する。つまり、電圧制御部32は、第1吸着部(1番目の吸着部)、第2吸着部(2番目の吸着部)、第3吸着部(3番目の吸着部)、第4吸着部(4番目の吸着部)、第5の吸着部(5番目の吸着部)の順番でマスク吸着電圧が印加されるように制御する。ここで、それぞれの吸着部である第1吸着部(1番目の吸着部)~第5吸着部(5番目の吸着部)は、1つまたはそれ以上のサブ電極部で構成されても良い。
ただし、図5(a)~(e)に示した実施形態も、静電チャック24が図3(c)に示したように、9つのサブ電極部241~249を有する場合を前提としたものである。しかし、静電チャック24に含まれるサブ電極部の全体数およびそのレイアウトの少なくとも一方に応じて、本発明は、他の実施形態で構成されてもよい。
第1吸着部(1番目の吸着部)は、図5(a)~(e)に示すように、複数のサブ電極部241~249のうち一部で構成される。したがって、第1吸着部(1番目の吸着部)の面積は、全体の静電チャック24の吸着面の面積よりも小さく、具体的には、全体の静電チャック24の吸着面の面積の1/2以下である。これにより、第1吸着部(1番目の吸着部)の領域に対応するマスクMの一部分(吸着の起点)を選択し、最初に静電チャック24に吸着させることができる。その後、残りの吸着部への電圧印加を制御することにより、この吸着の起点から一つ以上の方向に、マスクMの他の部分が順次に静電チャック24に吸着される。これにより、マスクM全体がしわなく吸着されるか、または最も遅く吸着されるマスクMの周縁部やコーナー部の付近のみしわが残ることになる。
より具体的には、1番目の第1吸着部は、マスクMの吸着が進行する第1方向(例えば、静電チャック24の短辺方向、X方向)において、静電チャック24の長さより短くなるように、複数のサブ電極部241~249の一部によって構成されることが好ましい。例えば、マスクMの吸着起点の位置をより精密に制御することができるように、1番目の第1吸着部の第1方向における長さを、第1方向における静電チャック24の長さの1/2以下とすることがより好ましい。なお、ここでいう1番目の第1吸着部の第1方向における長さとは、1番目の第1吸着部の第1方向における長さが最も長い部分の長さを指す。
なお、1番目の第1吸着部は、マスクMが静電チャックに吸着される際の進行方向と平行である第1方向と交差する第2方向(例えば、静電チャック24の長辺方向、Y方向)において、静電チャック24の長さと実質的に同一であるか、それより短くなるよう、複数のサブ電極部241~249の一部によって構成されることが好ましい。つまり、1番目の第1吸着部の第1方向における長さが静電チャック24の第1方向における長さより短い場合には、第2方向における長さは、静電チャック24の第2方向における長さと実質的に同一であるか(図5(a)及び図5(b)を参照)、或いは、それより短くすることができる(図5(c)~図5(d)を参照)。
また、1番目の第1吸着部の第2方向における長さが、静電チャック24の第2方向における長さよりも小さい場合には、第1方向だけでなく、第2方向においても、マスク吸着の起点を制御することができる。
図5(a)~図5(e)に示した本発明の実施例では、1番目の第1吸着部が第1方向において静電チャック24の長さより短い場合の構成を説明したが、本発明はこれに限定されず、第1方向及び第2方向のうちの少なくとも一つの方向においてマスクMの吸着の起点を制御することができればよく、多様なサイズと形状を有するように、複数のサブ電極部241~249の一部が1番目の第1吸着部として選択できればよい。
例えば、1番目の第1吸着部は、静電チャック24の短辺である第1方向においては、静電チャック24の長さと実質的に同じであり、静電チャック24の長辺である第2方向においては、静電チャック24の長さより短くなるように、一部のサブ電極部241、242、243によって構成されても良い。
本発明の実施形態において、第1吸着部(1番目の吸着部)の位置は、静電チャック24にマスクMが良好に吸着されることができる限り、特に制限されない。例えば、図5(a)および図5(d)に示すように、第1吸着部(1番目の吸着部)は、静電チャック24の周縁部に配置されるか、または図5(c)に示すように、第1吸着部(1番目の吸着部)は、静電チャック24のコーナー部に配置されるか、または、図5(b)及び図5(e)に示すように、第1吸着部(1番目の吸着部)は、静電チャック24の中央部に配置されることもできる。
より具体的には、第1吸着部(1番目の吸着部)は、図5(a)に示すように、静電チャック24の一辺(例えば、Y軸に対応する長辺)に沿って周縁部(サブ電極部241、244、および247)に延在することができる。また、第1吸着部(1番目の吸着部)は、図5(b)に示すように静電チャック24の長辺に沿って中央部(サブ電極部242、245、および248)に延在することもできるし、図5(c)に示すように静電チャック24に設けられた4つのコーナーのうちのいずれか一つのコーナー部(サブ電極部247)に位置することもできる。さらには、図5(d)に示すように静電チャック24の一辺の中央(サブ電極部244)に位置することもできるし、又は図5(e)に示すように静電チャック24の中央(サブ電極部245)に位置することができる。ただし、本発明の実施形態は、図5(a)~図5(e)に示した構成に限定されず、第1吸着部(1番目の吸着部)は、静電チャック24の短辺に沿って周縁部(例えば、サブ電極部241、242、および243の領域)に延在することもできるし、または短辺に沿って中央部(サブ電極部244、245、および246)に延在することもできる。さらには、短辺の中央(例えば、サブ電極部242)に位置してもよい。
そして、電圧制御部32は、第1吸着部(1番目の吸着部)の位置に関係なく、第1吸着部(1番目の吸着部)を起点にして、1つまたはそれ以上の方向に順次に残りの吸着部へマスク吸着電圧が印加されるように制御する。より具体的には、図5(a)に示すように、第1吸着部(1番目の吸着部)が延在する一辺に対向する他辺に向かって、第2の吸着部(2番目の吸着部)と第3吸着部(3番目の吸着部)の順番でマスク吸着電圧が印加されるように制御する。または、図5(b)に示すように、第1吸着部(1番目の吸着部)が延在する方向と交差する両方向に設けられた第2吸着部(2番目の吸着部)に、マスク吸着電圧が印加されるように制御する。もしくは、図5(c)に示すように、第1吸着部(1番目の吸着部)が位置する4つのコーナーのうちのいずれか一つのコーナー部から対角線上の他のコーナー部に向かう方向に、第2吸着部(2番目の吸着部)、第3吸着部(3番目の吸着部)、第4吸着部(4番目の吸着部)と第5の吸着部(5番目の吸着部)の順番でマスク吸着電圧が印加されるように制御する。他にも、図5(d)に示すように、第1吸着部(1番目の吸着部)が位置する一辺に沿った両側端部に向かう方向と、この一辺の対向する他辺に向かう方向に、第2吸着部(2番目の吸着部)、第3吸着部(3番目の吸着部)と第4吸着部(4番目の吸着部)の順番でマスク吸着電圧が印加されるように制御するか、又は、図5(e)に示すように、第1吸着部(1番目の吸着部)が位置する静電チャック24の中央部から、静電チャック24の周縁部に向かう方向とコーナー部に向かう方向に、第2吸着部(2番目の吸着部)と第3吸着部(3番目の吸着部)の順番でマスク吸着電圧が印加されるように制御することもできる。その結果、マスク吸着電圧が最後に印加される吸着部は、静電チャック24の周縁部に位置する吸着部か(図5(a)および図5(b)を参照)、または4つのコーナーのうちいずれか一つ以上のコーナー部に位置する吸着部ということになる(図5(c)~図5(e)を参照)。
上記で述べたように、静電チャック24の第1吸着部(1番目の吸着部)に対応するマスクMの一部が吸着の起点となる。そして、この吸着の起点から一つまたは二つ以上の方向にマスクMの隣接した他の部分が順次に静電チャック24に吸着され、吸着の終点は、マスクMの中央部分ではなく、周縁部やコーナー部になる。その結果、マスクM全体がしわなく静電チャック24に吸着されるか、又は、たとえしわが残るとしても、マスクMの中央部ではなく、周縁部やコーナー部のような端部に残ることになる。つまり、基板Sのデバイス形成領域以外の領域にしわが残ることはあり得ても、マスクMの中央部に対応するデバイス形成領域に、しわが残る可能性を低減することができる。特に、図5(c)に示された実施形態のように、第1吸着部(1番目の吸着部)が静電チャック24のコーナー部に位置すれば、これに対応するマスクMのコーナー部から吸着が開始されて、対角線の方向に順次吸着が行われ、向こう側のコーナー部で吸着が終了して、しわが残らないようにマスクMを吸着させることができるか、もしくはコーナー部にだけしわが残るようにして、マスクMを吸着させることができる。そして、図5(d)に図示した実施形態のように、第1吸着部(1番目の吸着部)が静電チャック24の一辺の中央部に位置すれば、これに対応するマスクMの辺の中央から吸着が開始されて、第1吸着部(1番目の吸着部)が位置する一辺に沿った両側端部に向かう方向と、この一辺の対向する他辺に向かう方向に順次吸着が行われ、該辺の両側端部と対向する辺の角で吸着が終了するので、しわが残らないようにマスクMを吸着させることができるか、もしくは周縁部の端部やコーナー部にだけしわが残るようにマスクMを吸着させることができる。また、図5(b)及び図5(e)に示された実施形態のように、第1吸着部(1番目の吸着部)が静電チャック24の中央部に位置すれば、より迅速にマスクMを吸着させることができる。マスクMは、できる限り平らに広げるために対向する両側辺から所定の張力(tension)が加えられた状態でマスク支持ユニット23によって支持されているが、この場合に、マスクMの周縁部より中央部の方が、張力が相対的に弱いので、第1吸着部(1番目の吸着部)に対応するマスクMの部分をより迅速に静電チャック24に吸着させることができる。本発明の実施形態において、第1吸着部(1番目の吸着部)の大きさも、特に制限はない。例えば、第1吸着部(1番目の吸着部)は、図5(a)及び図5(b)に示すように大きさが同一の9つのサブ電極部のうち、3つのサブ電極部を含む領域を第1吸着部(1番目の吸着部)としてもよいし、または図5(c)から図5(e)に示すようにサブ電極部を1つだけ含む領域を第1吸着部(1番目の吸着部)としてもよい。しかし、本実施例はここに限定されず、第1吸着部(1番目の吸着部)は、2つのサブ電極部を含む領域を第1吸着部(1番目の吸着部)とするか、4つまたはそれ以上のサブ電極部を含む領域を第1吸着部(1番目の吸着部)とすることもできる。ただし、マスクMの吸着がマスクMの一部分から開始され、一つ以上の方向に向かって残りの部分が順次的に吸着することができるように、また、最初に静電チャック24に吸着されているマスクMの領域に出来る限りしわが残らないように、第1吸着部(1番目の吸着部)の大きさは、静電チャック24の全体吸着面の1/2以下であることが好ましい。
特に、図5(c)から図5(e)に示すように、第1吸着部(1番目の吸着部)が1つのサブ電極部のみで構成されている場合に、相対的に広さが小さい部分からマスクMの吸着が開始され、これから一つ以上の方向にマスクMの他の部分が順次的に吸着される。その結果、静電チャック24に吸着されているマスクMに残るしわをより少なくすることができる。
上述した本発明の実施形態によると、マスクMを基板S越しに静電チャック24に吸着させるマスク吸着工程では、静電チャック24の一領域に最初にマスク吸着電圧が印加されるようにして吸着の起点を形成し、そこから、静電チャック24の他の領域が延在する一つ以上の方向に順次にマスク吸着電圧が印加されるようにすることで、形成された吸着の起点からマスクが順次に吸着される。これにより、しわが残らないようにマスクMを基板S越しに静電チャック24に吸着させることができる。またはしわが残っても、基板S
のデバイス形成領域以外の領域にだけ残るようにすることができる。
<成膜プロセス>
以下、本実施形態による静電チャックの電圧制御を採用した成膜方法について説明する。
真空容器21内のマスク支持ユニット23にマスクMが支持された状態で、搬送室13の搬送ロボット14によって成膜装置11の真空容器21内に基板が搬入される。
真空容器21内に進入した搬送ロボット14のハンドが下降し、基板Sを基板支持ユニット22の支持部上に載置する。
続いて、静電チャック24が基板Sに向かって下降し、基板Sに十分に近接或いは接触した後に、静電チャック24に第1電圧(ΔV1)を印加し、基板Sを吸着する。
本発明の一実施形態においては、基板を静電チャック24から分離するのに必要な時間を最大限に確保するために、基板の静電チャック24が有する吸着面への吸着が完了した後に、静電チャック24に加えられる電圧を第1電圧(ΔV1)から第2電圧(ΔV2)に下げる。静電チャック24に加えられる電圧を第2電圧(ΔV2)に下げても、第1電圧(ΔV1)によって基板に誘導された分極電荷が放電されるまでに時間がかかるため、以降の工程で静電チャック24による基板への吸着力を維持することができる。
静電チャック24の吸着面に基板Sが吸着された状態で、基板SのマスクMに対する相対的な位置ずれを計測するために、基板SをマスクMに向かって下降させる。本発明の他の実施形態においては、静電チャック24に吸着された基板の下降の過程で基板が静電チャック24から脱落することを確実に防止するために、基板の下降の過程が完了した後(つまり、後述するアライメント工程が開始する直前)に、静電チャック24に加える電圧を第2電圧(ΔV2)に下げる。
基板Sが計測位置まで下降すると、アライメント用カメラ20で基板SとマスクMに形成されたアライメントマークを撮影して、基板SとマスクMの相対的な位置ずれを計測する。本発明の他の実施形態では、基板SとマスクMの相対的位置の計測工程の精度をより高めるために、アライメントのための計測工程が完了した後(アライメント工程中)に、静電チャック24に加えられる電圧を第2電圧(ΔV2)に下げる。つまり、静電チャック24に基板Sを第1電圧(ΔV1)によって強く吸着させた状態(基板をより平らに維持した状態)での基板SとマスクMのアライメントマークを撮影することにより、計測工程の精度を上げることができる。
計測の結果、基板のマスクに対する相対的位置ずれが閾値を超えることが判明すれば、静電チャック24に吸着された状態の基板Sを水平方向(XYθ方向)に移動させて、基板SをマスクMに対して、位置調整(アライメント)する。本発明の他の実施形態においては、このような位置調整の工程が完了した後に、静電チャック24に加えられる電圧を第2電圧(ΔV2)に下げる。これによって、アライメント工程全体(相対的な位置計測や位置調整)にわたって精度をより高めることができる。
アライメント工程の後、マスクMを基板S越しに静電チャック24に吸着させる。このため、複数の吸着部を含む静電チャック24に第2電圧(ΔV2)以上の大きさを有する第3電圧(ΔV3)を印加する。このとき、複数の吸着部の中から選択した一吸着部に最初に第3電圧(ΔV3)を印加し、そこから他の吸着部が設けられた一つ以上の方向に順次に、第3電圧(ΔV3)を印加する。このようなマスクMの吸着工程が完了した後、静
電チャック24の電極部またはサブ電極部に印加される電圧を、静電チャック24に基板とマスクが吸着された状態を維持することができる電圧である、第4電圧(ΔV4)に下げる。これにより、成膜工程の完了後に基板SおよびマスクMを静電チャック24から分離するのにかかる時間を短縮することができる。
続いて、蒸着源25のシャッタを開け、蒸着材料を、マスクMを介して基板Sに蒸着させる。
所望の厚さに蒸着した後、静電チャック24の電極部またはサブ電極部に印加される電圧を第5電圧(ΔV5)に下げてマスクMを分離し、静電チャック24に基板Sのみが吸着した状態で、静電チャックZアクチュエータ28により、基板Sを上昇させる。ここで、第5電圧(ΔV5)は、マスクMが分離され、基板Sのみが静電チャック24に吸着された状態を維持するための大きさであって、第2電圧と実質的に同じ大きさの電圧である。
続いて、搬送ロボット14のハンドが成膜装置11の真空容器21内に進入し、静電チャック24の電極部或いはサブ電極部に印加される電圧値をゼロ(0)にする、または逆極性の電圧が印加される(t6)ことで、基板が静電チャック24から分離される。その後、蒸着が完了した基板を搬送ロボット14によって真空容器21から搬出する。
なお、上述の説明では、成膜装置11は、基板Sの成膜面が鉛直方向下方を向いた状態で成膜が行われる、いわゆる上向蒸着方式(デポアップ)の構成としたが、これに限定はされず、基板Sが真空容器21の側面側に垂直に立てられた状態で配置され、基板Sの成膜面が重力方向と平行な状態で成膜が行われる構成であってもよい。
<電子デバイスの製造方法>
次に、本実施形態の成膜装置を用いた電子デバイスの製造方法の一例を説明する。以下、電子デバイスの例として有機EL表示装置の構成及び製造方法を例示する。
まず、製造する有機EL表示装置について説明する。図6(a)は有機EL表示装置60の全体図、図6(b)は1画素の断面構造を表している。
図6(a)に示すように、有機EL表示装置60の表示領域61には、発光素子を複数備える画素62がマトリクス状に複数配置されている。詳細は後で説明するが、発光素子のそれぞれは、一対の電極に挟まれた有機層を備えた構造を有している。なお、ここでいう画素とは、表示領域61において所望の色の表示を可能とする最小単位を指している。本実施例にかかる有機EL表示装置の場合、互いに異なる発光を示す第1発光素子62R、第2発光素子62G、第3発光素子62Bの組合せにより画素62が構成されている。画素62は、赤色発光素子と緑色発光素子と青色発光素子の組合せで構成されることが多いが、黄色発光素子とシアン発光素子と白色発光素子の組み合わせでもよく、少なくとも1色以上であれば特に制限されるものではない。
図6(b)は、図6(a)のA-B線における部分断面模式図である。画素62は、基板63上に、陽極64と、正孔輸送層65と、発光層66R、66G、66Bのいずれかと、電子輸送層67と、陰極68と、を備える有機EL素子を有している。これらのうち、正孔輸送層65、発光層66R、66G、66B、電子輸送層67が有機層に当たる。また、本実施形態では、発光層66Rは赤色を発する有機EL層、発光層66Gは緑色を発する有機EL層、発光層66Bは青色を発する有機EL層である。発光層66R、66G、66Bは、それぞれ赤色、緑色、青色を発する発光素子(有機EL素子と記述する場合もある)に対応するパターンに形成されている。また、陽極64は、発光素子ごとに分
離して形成されている。正孔輸送層65と電子輸送層67と陰極68は、複数の発光素子62R、62G、62Bと共通で形成されていてもよいし、発光素子毎に形成されていてもよい。なお、陽極64と陰極68とが異物によってショートするのを防ぐために、陽極64間に絶縁層69が設けられている。さらに、有機EL層は水分や酸素によって劣化するため、水分や酸素から有機EL素子を保護するための保護層70が設けられている。
図6(b)では正孔輸送層65や電子輸送層67が一つの層で示されているが、有機EL表示素子の構造によって、正孔ブロック層や電子ブロック層を含む複数の層で形成されてもよい。また、陽極64と正孔輸送層65との間には陽極64から正孔輸送層65への正孔の注入が円滑に行われるようにすることのできるエネルギーバンド構造を有する正孔注入層を形成することもできる。同様に、陰極68と電子輸送層67の間にも電子注入層が形成されることができる。
次に、有機EL表示装置の製造方法の例について具体的に説明する。
まず、有機EL表示装置を駆動するための回路(不図示)および陽極64が形成された基板63を準備する。
陽極64が形成された基板63の上にアクリル樹脂をスピンコートで形成し、アクリル樹脂をリソグラフィ法により、陽極64が形成された部分に開口が形成されるようにパターニングし絶縁層69を形成する。この開口部が、発光素子が実際に発光する発光領域に相当する。
絶縁層69がパターニングされた基板63を第1の有機材料成膜装置に搬入し、静電チャックにて基板を保持し、正孔輸送層65を、表示領域の陽極64の上に共通する層として成膜する。正孔輸送層65は真空蒸着により成膜される。実際には正孔輸送層65は表示領域61よりも大きなサイズに形成されるため、高精細なマスクは不要である。
次に、正孔輸送層65までが形成された基板63を第2の有機材料成膜装置に搬入し、静電チャックにて保持する。基板とマスクとのアライメントを行い、静電チャックにてマスクを基板越しに保持し、基板63の赤色を発する素子を配置する部分に、赤色を発する発光層66Rを成膜する。
発光層66Rの成膜と同様に、第3の有機材料成膜装置により緑色を発する発光層66Gを成膜し、さらに第4の有機材料成膜装置により青色を発する発光層66Bを成膜する。発光層66R、66G、66Bの成膜が完了した後、第5の成膜装置により表示領域61の全体に電子輸送層67を成膜する。電子輸送層67は、3色の発光層66R、66G、66Bに共通の層として形成される。
電子輸送層67まで形成された基板を金属性蒸着材料成膜装置で移動させて陰極68を成膜する。
本発明によると、成膜工程で基板越しにマスクを静電チャック24に吸着するとき、静電チャック24の複数の吸着部の中で一吸着部に最初にマスクを吸着するための電圧を印加し、そこから残りの吸着部が設けられた一つ以上の方向に順次にマスク吸着電圧を印加することにより、吸着されたマスクにしわが生じないようにできる。またはたとえしわが残っても、マスクの周縁部にだけしわが残るようにすることができる。その結果、基板のデバイス形成領域での成膜が良好に行われることができ、成膜工程の歩留まりを向上させることができる。その後プラズマCVD装置に移動して保護層70を成膜して、有機EL表示装置60が完成する。
絶縁層69がパターニングされた基板63を成膜装置に搬入してから保護層70の成膜が完了するまでは、水分や酸素を含む雰囲気にさらしてしまうと、有機EL材料からなる発光層が水分や酸素によって劣化してしまうおそれがある。従って、本例において、成膜装置間の基板の搬入搬出は、真空雰囲気または不活性ガス雰囲気の下で行われる。
上記実施例は本発明の一例を示すものでしかなく、本発明は上記実施例の構成に限定されないし、その技術思想の範囲内で適宜に変形しても良い。
11:成膜装置
21:真空容器
22:基板支持ユニット
23:マスク支持ユニット
24:静電チャック
30:静電チャックシステム
31:電圧印加部
32:電圧制御部

Claims (14)

  1. 第1被吸着体と、前記第1被吸着体を介して第2被吸着体を吸着するための静電チャックシステムであって、
    前記第1被吸着体を吸着する吸着面に沿って配置された複数の吸着部を有する静電チャックと、
    前記複数の吸着部に電圧を印加する電圧印加部と、
    前記電圧印加部による電圧の印加を制御するための電圧制御部と、
    を含み、
    前記電圧制御部は、
    前記吸着面に前記第1被吸着体が吸着された状態で前記第2被吸着体を前記第1被吸着体を介して吸着するための吸着電圧が、前記複数の吸着部のうち、前記静電チャックの中央部に位置する吸着部を含むかまたは前記静電チャックの一辺の中央部に位置する第1吸着部から少なくとも一つの方向に順次に印加され
    前記複数の吸着部のすべてに前記吸着電圧が印加されるまで、前記複数の吸着部のうちの前記吸着電圧が印加された吸着部に印加される電圧が前記吸着電圧に維持され、
    前記複数の吸着部のすべてに前記吸着電圧が印加された後に、前記複数の吸着部に前記吸着電圧より小さく、かつ前記第2被吸着体が吸着された状態を維持するための吸着維持電圧が印加されるよう前記電圧印加部を制御することを特徴とする静電チャックシステム。
  2. 前記第1吸着部の前記少なくとも一つの方向における長さは、前記吸着面の前記少なくとも一つの方向における長さよりも小さいことを特徴とする請求項1に記載の静電チャックシステム。
  3. 前記第1吸着部の前記少なくとも一つの方向における長さは、前記吸着面の前記少なくとも一つの方向における長さの1/2以下であることを特徴とする請求項1または2に記載の静電チャックシステム。
  4. 前記第1吸着部の面積は、前記吸着面の面積の1/2以下であることを特徴とする請求項1~3のいずれか1項に記載の静電チャックシステム。
  5. 前記第1吸着部は、前記静電チャックの中央部において、前記吸着面の一辺に沿って延在し、前記電圧制御部は、前記第1吸着部から前記一辺と交差する両方向に順次に前記吸着電圧が印加されるよう制御することを特徴とする請求項1~4のいずれか1項に記載の静電チャックシステム。
  6. 前記第1吸着部は、前記吸着面の一辺の中央部に位置し、前記電圧制御部は、前記第1吸着部から前記一辺の両側端部に向かう方向と、前記一辺の対向する他辺に向かう方向と、にそれぞれ順次に前記吸着電圧が印加されるように制御することを特徴とする請求項1~4のいずれか1項に記載の静電チャックシステム。
  7. 前記第1吸着部は、前記吸着面の中央部に位置し、前記電圧制御部は、前記第1吸着部から前記吸着面の周縁部とコーナー部に向かう方向に順次に前記吸着電圧が印加されるように制御することを特徴とする請求項1~4のいずれか1項に記載の静電チャックシステム。
  8. 基板にマスクを介して成膜を行うための成膜装置であって、
    第1被吸着体である基板及び前記基板越しに第2被吸着体であるマスクを吸着するための請求項1~のいずれか1項に記載の静電チャックシステムを含むことを特徴とする成膜装置。
  9. 吸着面に沿って配置された複数の吸着部を含む静電チャックに第1被吸着体及び第2被吸着体を吸着するための吸着方法であって、
    前記複数の吸着部に第1吸着電圧を印加し、前記第1被吸着体を前記吸着面に吸着する第1吸着工程と、
    前記吸着面に前記第1被吸着体が吸着された状態で前記複数の吸着部に第2吸着電圧を印加し、前記第1被吸着体を介して前記第2被吸着体を前記静電チャックに吸着する第2吸着工程と、を含み、
    前記第2吸着工程では、
    前記複数の吸着部のうち、前記静電チャックの中央部に位置する吸着部を含むかまたは前記静電チャックの一辺の中央部に位置する第1吸着部から少なくとも一つの方向に順次に前記第2吸着電圧を印加し、
    前記複数の吸着部のすべてに前記第2吸着電圧が印加されるまで、前記複数の吸着部のうちの前記第2吸着電圧が印加された吸着部に印加される電圧を前記第2吸着電圧に維持し、
    前記第2吸着工程の後に、前記複数の吸着部のすべてに前記第2吸着電圧が印加された後に、前記複数の吸着部に前記第2吸着電圧より小さく、かつ前記第2被吸着体が吸着された状態を維持するための吸着維持電圧を印加する第3吸着工程を含むことを特徴とする吸着方法。
  10. 前記第1吸着部は、前記吸着面の中央部において、前記吸着面の一辺に沿って延在し、前記第2吸着工程では、前記第1吸着部から前記一辺と交差する両方向に順次に前記第2吸着電圧を印加することを特徴とする請求項に記載の吸着方法。
  11. 前記第1吸着部は、前記吸着面の一辺の中央部に位置し、
    前記第2吸着工程では、前記第1吸着部から前記一辺に沿って両側端部に向かう方向と、前記一辺の対向する他辺に向かう方向と、にそれぞれ順次に前記第2吸着電圧を印加することを特徴とする請求項に記載の吸着方法。
  12. 前記第1吸着部は、前記吸着面の中央部に位置し、
    前記第2吸着工程では、前記第1吸着部から前記吸着面の周縁部とコーナー部に向かう方向に順次に前記第2吸着電圧を印加することを特徴とする請求項に記載の吸着方法。
  13. 基板にマスクを介して蒸着材料を成膜する成膜方法であって、
    真空容器内にマスクを搬入する工程と、
    前記真空容器内に基板を搬入する工程と、
    静電チャックの吸着面に沿って配置された複数の吸着部に第1吸着電圧を印加して、前記基板を前記吸着面に吸着する第1吸着工程と、
    前記吸着面に前記基板が吸着された状態で前記静電チャックの複数の吸着部に第2吸着電圧を印加して、前記基板を介して前記マスクを前記静電チャックに吸着する第2吸着工程と、
    前記静電チャックに前記基板及び前記マスクが吸着された状態で、蒸着材料を蒸発させて、前記マスクを介して前記基板に蒸着材料を成膜する工程と、
    を含み、
    前記第2吸着工程では、
    前記複数の吸着部のうち、前記静電チャックの中央部に位置する吸着部を含むかまたは前記静電チャックの一辺の中央部に位置する第1吸着部から少なくとも一つの方向に順次に前記第2吸着電圧を印加し、
    前記複数の吸着部のすべてに前記第2吸着電圧が印加されるまで、前記複数の吸着部のうちの前記第2吸着電圧が印加された吸着部に印加される電圧を前記第2吸着電圧に維持し、
    前記第2吸着工程の後に、前記複数の吸着部のすべてに前記第2吸着電圧が印加された後に、前記複数の吸着部に前記第2吸着電圧より小さく、かつ前記マスクが吸着された状態を維持するための吸着維持電圧を印加する第3吸着工程を含むことを特徴とする成膜方法。
  14. 請求項13に記載の成膜方法を用いて、電子デバイスを製造することを特徴とする電子デバイスの製造方法。
JP2018237682A 2018-09-21 2018-12-19 静電チャックシステム、成膜装置、吸着方法、成膜方法及び電子デバイスの製造方法 Active JP7224167B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020180114143A KR102129435B1 (ko) 2018-09-21 2018-09-21 정전척 시스템, 성막장치, 흡착방법, 성막방법 및 전자 디바이스의 제조방법
KR10-2018-0114143 2018-09-21

Publications (2)

Publication Number Publication Date
JP2020053661A JP2020053661A (ja) 2020-04-02
JP7224167B2 true JP7224167B2 (ja) 2023-02-17

Family

ID=69905665

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2018237682A Active JP7224167B2 (ja) 2018-09-21 2018-12-19 静電チャックシステム、成膜装置、吸着方法、成膜方法及び電子デバイスの製造方法

Country Status (3)

Country Link
JP (1) JP7224167B2 (ja)
KR (1) KR102129435B1 (ja)
CN (1) CN110943024B (ja)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003037159A (ja) 2001-07-25 2003-02-07 Toto Ltd 静電チャックユニット
JP2006261489A (ja) 2005-03-18 2006-09-28 Ulvac Japan Ltd 静電吸着装置を用いた吸着方法
JP2006299358A (ja) 2005-04-21 2006-11-02 Sumitomo Heavy Ind Ltd 真空成膜装置及び真空成膜方法
JP2016539489A (ja) 2013-09-20 2016-12-15 アプライド マテリアルズ インコーポレイテッドApplied Materials,Incorporated 集積静電チャックを備えた基板キャリア

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006203122A (ja) 2005-01-24 2006-08-03 Seiko Epson Corp ウェハ吸着装置及び半導体装置の製造方法
KR101289345B1 (ko) 2005-07-19 2013-07-29 주성엔지니어링(주) 섀도우 마스크와 이를 이용한 정렬장치
US8497980B2 (en) 2007-03-19 2013-07-30 Nikon Corporation Holding apparatus, exposure apparatus, exposure method, and device manufacturing method
JP2010087271A (ja) * 2008-09-30 2010-04-15 Canon Anelva Corp キャリヤ、基板処理装置、および画像表示装置の製造方法
JP2011195907A (ja) * 2010-03-19 2011-10-06 Tokyo Electron Ltd マスク保持装置及び薄膜形成装置
JP2014120740A (ja) * 2012-12-19 2014-06-30 Tokyo Electron Ltd 基板処理装置、及び基板の張り付け又は剥離方法
KR20150077998A (ko) * 2013-12-30 2015-07-08 삼성디스플레이 주식회사 증착 장치 및 증착 방법
KR102490641B1 (ko) * 2015-11-25 2023-01-20 삼성디스플레이 주식회사 증착 장치 및 증착 방법
JP6393802B1 (ja) * 2017-05-22 2018-09-19 キヤノントッキ株式会社 基板載置装置、基板載置方法、成膜装置、成膜方法、アライメント装置、アライメント方法、および、電子デバイスの製造方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003037159A (ja) 2001-07-25 2003-02-07 Toto Ltd 静電チャックユニット
JP2006261489A (ja) 2005-03-18 2006-09-28 Ulvac Japan Ltd 静電吸着装置を用いた吸着方法
JP2006299358A (ja) 2005-04-21 2006-11-02 Sumitomo Heavy Ind Ltd 真空成膜装置及び真空成膜方法
JP2016539489A (ja) 2013-09-20 2016-12-15 アプライド マテリアルズ インコーポレイテッドApplied Materials,Incorporated 集積静電チャックを備えた基板キャリア

Also Published As

Publication number Publication date
KR102129435B1 (ko) 2020-07-02
JP2020053661A (ja) 2020-04-02
KR20200035189A (ko) 2020-04-02
CN110943024B (zh) 2023-10-10
CN110943024A (zh) 2020-03-31

Similar Documents

Publication Publication Date Title
JP7278541B2 (ja) 静電チャックシステム、成膜装置、吸着方法、成膜方法及び電子デバイスの製造方法
JP7190997B2 (ja) 吸着及びアライメント方法、吸着システム、成膜方法、成膜装置及び電子デバイスの製造方法
KR102505832B1 (ko) 흡착장치, 위치 조정 방법, 및 성막 방법
JP7336867B2 (ja) 吸着システム、成膜装置、吸着方法、成膜方法、及び電子デバイスの製造方法
JP7024044B2 (ja) 成膜装置、これを用いた成膜方法及び電子デバイスの製造方法
JP7288756B2 (ja) 静電チャックシステム、成膜装置、吸着方法、成膜方法及び電子デバイスの製造方法
JP7069280B2 (ja) 成膜装置、成膜方法及び電子デバイスの製造方法
JP7271242B2 (ja) 静電チャックシステム、成膜装置、吸着方法、成膜方法及び電子デバイスの製造方法
JP7253367B2 (ja) 静電チャックシステム、成膜装置、吸着方法、成膜方法及び電子デバイスの製造方法
JP7262221B2 (ja) 静電チャックシステム、成膜装置、吸着方法、成膜方法及び電子デバイスの製造方法
KR102430370B1 (ko) 정전척 시스템, 성막장치, 흡착방법, 성막방법 및 전자 디바이스의 제조방법
JP7224167B2 (ja) 静電チャックシステム、成膜装置、吸着方法、成膜方法及び電子デバイスの製造方法
JP2020050952A (ja) 静電チャックシステム、成膜装置、被吸着体分離方法、成膜方法及び電子デバイスの製造方法
JP7162845B2 (ja) 静電チャックシステム、成膜装置、吸着及び分離方法、成膜方法及び電子デバイスの製造方法
JP7224172B2 (ja) 静電チャックシステム、成膜装置、被吸着体分離方法、成膜方法及び電子デバイスの製造方法
JP2020070490A (ja) 吸着及びアライメント方法、吸着システム、成膜方法、成膜装置及び電子デバイスの製造方法
CN113005403B (zh) 成膜装置、使用其的成膜方法及电子器件的制造方法
JP7078696B2 (ja) 成膜装置、成膜方法及び電子デバイスの製造方法
JP2020053684A (ja) 静電チャックシステム、成膜装置、被吸着体分離方法、成膜方法及び電子デバイスの製造方法
JP2020053662A (ja) 静電チャックシステム、成膜装置、被吸着体分離方法、成膜方法及び電子デバイスの製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20210913

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20220905

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20220927

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20221122

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20230124

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20230207

R150 Certificate of patent or registration of utility model

Ref document number: 7224167

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150