CN111118466A - 对准系统、成膜装置、对准方法、成膜方法以及电子器件的制造方法 - Google Patents

对准系统、成膜装置、对准方法、成膜方法以及电子器件的制造方法 Download PDF

Info

Publication number
CN111118466A
CN111118466A CN201910478796.4A CN201910478796A CN111118466A CN 111118466 A CN111118466 A CN 111118466A CN 201910478796 A CN201910478796 A CN 201910478796A CN 111118466 A CN111118466 A CN 111118466A
Authority
CN
China
Prior art keywords
mask
substrate
electrostatic chuck
relative position
distance
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201910478796.4A
Other languages
English (en)
Inventor
柏仓一史
石井博
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Canon Tokki Corp
Original Assignee
Canon Tokki Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Canon Tokki Corp filed Critical Canon Tokki Corp
Publication of CN111118466A publication Critical patent/CN111118466A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/22—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the process of coating
    • C23C14/50—Substrate holders
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/68—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for positioning, orientation or alignment
    • H01L21/682—Mask-wafer alignment
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/04—Coating on selected surface areas, e.g. using masks
    • C23C14/042—Coating on selected surface areas, e.g. using masks using masks
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/22—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the process of coating
    • C23C14/24—Vacuum evaporation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02631—Physical deposition at reduced pressure, e.g. MBE, sputtering, evaporation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67242—Apparatus for monitoring, sorting or marking
    • H01L21/67259—Position monitoring, e.g. misposition detection or presence detection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67242—Apparatus for monitoring, sorting or marking
    • H01L21/67276—Production flow monitoring, e.g. for increasing throughput
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6831—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using electrostatic chucks
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H10K71/10—Deposition of organic active material
    • H10K71/16—Deposition of organic active material using physical vapour deposition [PVD], e.g. vacuum deposition or sputtering

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Manufacturing & Machinery (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Materials Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Automation & Control Theory (AREA)
  • Physical Vapour Deposition (AREA)
  • Electroluminescent Light Sources (AREA)

Abstract

本发明提供一种对准系统、成膜装置、对准方法、成膜方法以及电子器件的制造方法。对准系统用于调整基板与掩模的相对位置，其特征在于，包括：静电卡盘，所述静电卡盘用于吸附所述基板；分离状态检测机构，所述分离状态检测机构用于检测所述掩模与由所述静电卡盘吸附的所述基板的分离状态；位置调整机构，所述位置调整机构用于调整所述掩模与由所述静电卡盘吸附的所述基板的相对位置；及控制部，所述控制部用于控制所述静电卡盘、所述分离状态检测机构、所述位置调整机构，所述控制部基于通过所述分离状态检测机构检测到的所述基板与所述掩模的分离状态，来决定是否开始所述位置调整机构进行的所述基板与所述掩模的相对位置的调整。

Description

对准系统、成膜装置、对准方法、成膜方法以及电子器件的制 造方法
技术领域
本发明涉及对准系统、成膜装置、对准方法、成膜方法以及电子器件的制造方法。
背景技术
在有机EL显示装置(有机EL显示器)的制造中，在对构成有机EL显示装置的有机发光元件(有机EL元件；OLED)进行形成时，使从成膜装置的蒸镀源蒸发的蒸镀材料经由形成有像素图案的掩模向基板蒸镀，由此形成有机物层或金属层。
在向上蒸镀方式(向上沉积)的成膜装置中，蒸镀源设置在成膜装置的真空容器的下部，基板配置在真空容器的上部，向基板的下表面蒸镀。在这样的向上蒸镀方式的成膜装置的真空容器内，基板由于仅其下表面的周边部由基板支架保持，因此基板因其自重而挠曲，这成为使蒸镀精度下降的一个主要原因。即使在向上蒸镀方式以外的方式的成膜装置中，也有可能产生由基板的自重引起的挠曲。
作为用于减少由基板的自重引起的挠曲的方法，正在研讨使用静电卡盘的技术。即，利用静电卡盘将基板的上表面遍及其整体地吸附，由此能够减少基板的挠曲。
在专利文献1(韩国专利公开公报2007-0010723号)中，提出了利用静电卡盘来吸附基板及掩模的技术。
【在先技术文献】
【专利文献】
【专利文献1】韩国专利公开公报2007-0010723号
【要解决的课题】
然而，在现有技术中，在利用静电卡盘吸附了基板的状态下，当为了进行基板与掩模之间的对准而使吸附有基板的静电卡盘接近掩模时，掩模从静电卡盘受到静电引力，存在与基板的下表面接触的情况。在该状态下，如果进行基板与掩模的位置调整，则会产生在基板的下表面形成的像素的图案因掩模而损伤的问题。
发明内容
本发明的目的在于提供一种能够减少对基板的成膜面的损伤的对准系统、成膜装置、对准方法、成膜方法以及电子器件的制造方法。
【课题的解决方案】
本发明的第一方案的对准系统用于调整基板与掩模的相对位置，其特征在于，包括：静电卡盘，所述静电卡盘用于吸附所述基板；分离状态检测机构，所述分离状态检测机构用于检测所述掩模与由所述静电卡盘吸附的所述基板的分离状态；位置调整机构，所述位置调整机构用于调整所述掩模与由所述静电卡盘吸附的所述基板的相对位置；及控制部，所述控制部用于控制所述静电卡盘、所述分离状态检测机构、所述位置调整机构，所述控制部基于通过所述分离状态检测机构检测到的所述基板与所述掩模的分离状态，来决定是否开始所述位置调整机构进行的所述基板与所述掩模的相对位置的调整。
本发明的第二方案的对准系统用于调整基板与掩模的相对位置，其特征在于，包括：静电卡盘，所述静电卡盘用于吸附所述基板；距离测定机构，所述距离测定机构用于测定所述掩模与由所述静电卡盘吸附的所述基板的距离；位置调整机构，所述位置调整机构用于调整所述掩模与由所述静电卡盘吸附的所述基板的相对位置；及控制部，所述控制部用于控制所述静电卡盘、所述距离测定机构、所述位置调整机构，所述控制部基于通过所述距离测定机构测定到的所述基板与所述掩模之间的距离，来决定是否开始所述位置调整机构进行的所述基板与所述掩模的相对位置的调整。
本发明的第三方案的成膜装置用于将蒸镀材料经由掩模向基板成膜，其特征在于，包括本发明的第一方案或第二方案的对准系统。
本发明的第四方案的对准方法用于调整基板与掩模的相对位置，其特征在于，包括：使静电卡盘吸附所述基板的步骤；检测所述掩模与由所述静电卡盘吸附的所述基板的分离状态的步骤；基于检测到的所述基板与所述掩模的所述分离状态，来决定是否开始所述基板与所述掩模的相对位置的调整的步骤；及当在决定是否开始所述相对位置的调整的步骤中决定为开始所述基板与所述掩模的相对位置的调整时，调整所述基板与所述掩模的相对位置的步骤。
本发明的第五方案的计算机能够读取的记录介质记录有用于使计算机执行用于调整基板与掩模的相对位置的对准方法的程序，其特征在于，所述对准方法是本发明的第四方案的对准方法。
本发明的第六方案的保存于介质的计算机程序用于使计算机执行用于调整基板与掩模的相对位置的对准方法，其特征在于，所述对准方法是本发明的第四方案的对准方法。
本发明的第七方案的成膜方法用于将蒸镀材料经由掩模向基板成膜，其特征在于，包括本发明的第四方案的对准方法。
本发明的第八方案的电子器件的制造方法的特征在于，使用本发明的第七方案的成膜方法来制造电子器件。
【发明效果】
根据本发明，在调整基板与掩模的相对位置时，能够减少掩模引起的基板的成膜面的损伤。
附图说明
图1是电子器件的制造装置的一部分的示意图。
图2是本发明的一实施方式的成膜装置的示意图。
图3a和图3b是本发明的一实施方式的对准系统的示意图。
图4是用于说明本发明的一实施方式的对准系统的分离状态的检测动作的示意图。
图5a及5b是表示本发明的一实施方式的对准方法的流程图。
图6是表示电子器件的示意图。
【符号说明】
22：基板支承单元
23：掩模支承单元
24：静电卡盘
32：分离状态检测机构
33：控制部
具体实施方式
以下，参照附图，说明本发明的优选的实施方式及实施例。但是，以下的实施方式及实施例只不过例示性地表示本发明的优选结构，本发明的范围没有限定为这些结构。而且，以下的说明中的装置的硬件结构及软件结构、处理流程、制造条件、尺寸、材质、形状等只要没有特别特定的记载，就不旨在将本发明的范围仅限定于此。
本发明能够适用于使各种材料堆积于基板的表面而进行成膜的装置，能够优选适用于通过真空蒸镀形成所希望的图案的薄膜(材料层)的装置。作为基板的材料，可以选择玻璃、高分子材料的膜、金属等任意的材料，基板也可以是例如在玻璃基板上层叠有聚酰亚胺等的膜的基板。而且，作为蒸镀材料，可以选择有机材料、金属性材料(金属、金属氧化物等)等任意的材料。需要说明的是，除了以下说明中说明的真空蒸镀装置以外，在包含溅射装置或CVD(Chemical Vapor Deposition化学气相沉积)装置在内的成膜装置中也可以适用本发明。具体而言，本发明的技术能够适用于有机电子器件(例如，有机EL元件、薄膜太阳能电池)、光学构件等的制造装置。其中，通过使蒸镀材料蒸发而经由掩模向基板蒸镀来形成有机EL元件的有机EL元件的制造装置是本发明的优选适用例之一。
<电子器件的制造装置>
图1是示意性地表示电子器件的制造装置的一部分的结构的俯视图。
图1的制造装置例如在智能手机用的有机EL显示装置的显示面板的制造中使用。在智能手机用的显示面板的情况下，例如，在对第4、5代的基板(约700mm×约900mm)或第6代的全尺寸(约1500mm×约1850mm)或半切断尺寸(约1500mm×约925mm)的基板进行了用于形成有机EL元件的成膜之后，将该基板剪裁而制作成多个小尺寸的面板。
电子器件的制造装置通常包含多个群集装置1和将群集装置之间相连的中继装置。
群集装置1具备对基板S进行处理(例如成膜)的多个成膜装置11、将使用前后的掩模M收纳的多个掩模贮存装置12、以及在其中央配置的传送室13。如图1所示，传送室13与多个成膜装置11及掩模贮存装置12分别连接。
在传送室13内配置有对基板及掩模进行传送的传送机器人14。传送机器人14从配置于上游侧的中继装置的通路室15向成膜装置11传送基板S。而且，传送机器人14在成膜装置11与掩模贮存装置12之间传送掩模M。传送机器人14是例如具有在多关节臂安装有保持基板S或掩模M的机器人手的结构的机器人。
在成膜装置11(也称为蒸镀装置)中，收纳于蒸镀源的蒸镀材料由加热器加热而蒸发，经由掩模被蒸镀到基板上。由成膜装置11进行与传送机器人14的基板S/掩模M的交接、基板S与掩模M的相对位置的调整(对准)、基板S向掩模M上的固定、成膜(蒸镀)等一连串的成膜工艺。
在成膜装置11的成膜工序中使用的新的掩模和使用过的掩模分为两个盒地收纳于掩模贮存装置12。传送机器人14将使用过的掩模从成膜装置11向掩模贮存装置12的盒传送，将掩模贮存装置12的其他盒中收纳的新的掩模向成膜装置11传送。
在群集装置1连结有在基板S的流动方向上将来自上游侧的基板S向该群集装置1传递的通路室15以及将在该群集装置1中成膜处理完成后的基板S向下游侧的其他的群集装置传送用的缓冲室16。传送室13的传送机器人14从上游侧的通路室15接收基板S，向该群集装置1内的一个成膜装置11(例如，成膜装置11a)传送。而且，传送机器人14从多个成膜装置11中的一个(例如，成膜装置11b)接收该群集装置1中的成膜处理完成后的基板S，向在下游侧连结的缓冲室16传送。
在缓冲室16与通路室15之间设置有改变基板的朝向的回旋室17。在回旋室17设有用于从缓冲室16接收基板S并使基板S旋转180°且将其向通路室15传送的传送机器人18。由此，在上游侧的群集装置与下游侧的群集装置中，基板S的朝向相同，基板处理变得容易。
通路室15、缓冲室16、回旋室17是将群集装置间连结的所谓中继装置，在群集装置的上游侧及/或下游侧设置的中继装置包含通路室、缓冲室、回旋室中的至少1个。
成膜装置11、掩模贮存装置12、传送室13、缓冲室16、回旋室17等在有机发光元件的制造过程中，维持为高真空状态。通路室15通常维持为低真空状态，但是根据需要也可以维持为高真空状态。
在本实施例中，参照图1，说明了电子器件的制造装置的结构，但是本发明没有限定于此，可以具有其他种类的装置或腔室，这些装置或腔室间的配置可以改变。例如，本发明也可以适用于将基板S与掩模M不是在成膜装置11中而是在其他的装置或腔室中贴合之后，将其乘载于载体，一边在排成一列的多个成膜装置中通过地传送一边进行成膜工序的一列式的制造装置。
以下，说明成膜装置11的具体的结构。
<成膜装置>
图2是表示成膜装置11的结构的示意图。在以下的说明中，使用以铅垂方向为Z方向(第三方向)的XYZ正交坐标系。在成膜时将基板S固定成与水平面(XY平面)平行的情况下，将基板S的宽度方向(与短边平行的方向)设为X方向(第一方向)，将长度方向(与长边平行的方向)设为Y方向(第二方向)。而且，绕Z轴的旋转角(旋转方向)由θ表示。
成膜装置11包括维持成真空气氛或氮气等非活性气体气氛的真空容器21、以及设置在真空容器21的内部的基板支承单元22、掩模支承单元23、静电卡盘24、蒸镀源25。
基板支承单元22是接收在传送室13设置的传送机器人14传送来的基板S并保持的机构，也称为基板支架。
在基板支承单元22的下方设有掩模支承单元23。掩模支承单元23是接收在传送室13设置的传送机器人14传送来的掩模M并保持的机构，也称为掩模支架。
掩模M具有与形成在基板S上的薄膜图案对应的开口图案，由掩模支承单元23支承。特别是为了制造智能手机用的有机EL元件而使用的掩模是形成有微细的开口图案的金属制的掩模，也称为FMM(Fine Metal Mask，精细金属掩模)。
在基板支承单元22的上方设有将基板通过静电引力进行吸附固定用的静电卡盘24。静电卡盘24具有在电介质(例如，陶瓷材质)基体内埋设有金属电极等电气电路的结构。静电卡盘24可以是库仑力类型的静电卡盘，可以是约翰森-拉别克力类型的静电卡盘，也可以是梯度力类型的静电卡盘。静电卡盘24优选为梯度力类型的静电卡盘。通过静电卡盘24为梯度力类型的静电卡盘，即使在基板S为绝缘性基板的情况下，也能够通过静电卡盘24良好地吸附。例如，在静电卡盘24为库仑力类型的静电卡盘的情况下，当向金属电极施加正(+)及负(-)的电压时，通过电介质基体在基板S等被吸附体感应出极性与金属电极相反的极化电荷，通过它们之间的静电引力将基板S吸附固定于静电卡盘24。静电卡盘24可以通过一个板形成，也可以形成为具有多个副板。而且，在通过一个板形成的情况下，也可以在其内部包含多个电气电路，以便在一个板内控制成根据位置的不同而使静电引力不同。
在本实施方式中，如后所述，在成膜前通过静电卡盘24不仅吸附保持基板S(第一被吸附体)，而且也吸附保持掩模M(第二被吸附体)。
即，在本实施例中，利用静电卡盘吸附及保持在静电卡盘24的铅垂方向的下侧放置的基板S(第一被吸附体)，然后，利用静电卡盘24隔着基板S(第一被吸附体)吸附并保持隔着基板S(第一被吸附体)而放置在静电卡盘24的相反侧的掩模M(第二被吸附体)。
在本发明的一实施方式中，可以通过在静电卡盘24的吸附面的相反侧设置抑制基板S的温度上升的冷却板30，来抑制堆积在基板S上的有机材料的变质或劣化。在包含冷却板30的实施方式中，冷却板30也可以包含磁铁。在隔着基板S而使静电卡盘24吸附掩模M时，磁铁形成掩模M的吸附起点(局部磁铁的情况)，或者吸引掩模M而进一步增大与基板S的紧贴力。
蒸镀源25包括收纳有向基板成膜的蒸镀材料的坩埚(未图示)、对坩埚进行加热用的加热器(未图示)、在从蒸镀源的蒸发率成为恒定之前阻止蒸镀材料向基板的飞散的挡板(未图示)等。蒸镀源25可以具有点(point)蒸镀源或线(linear)蒸镀源等根据用途而多样的结构。
虽然图2未图示，但是成膜装置11包含用于测定在基板上蒸镀的膜的厚度的膜厚监视器(未图示)及膜厚算出单元(未图示)。
在真空容器21的上部外侧(大气侧)设有基板支承单元促动器26、掩模支承单元促动器27、静电卡盘促动器28、以及位置调整机构29等。这些促动器和位置调整机构由例如电动机和滚珠丝杆、或者电动机和线性引导件等构成。基板支承单元促动器26是用于使基板支承单元22升降(Z方向移动)的驱动机构。掩模支承单元促动器27是用于使掩模支承单元23升降(Z方向移动)的驱动机构。静电卡盘促动器28是用于使静电卡盘24升降(Z方向移动)的驱动机构。
位置调整机构29是用于调整基板S与掩模M的相对位置的机构。例如，在图2所示的实施方式中，位置调整机构29使静电卡盘24或静电卡盘促动器28整体相对于基板支承单元22及掩模支承单元23沿XYθ方向(X方向、Y方向、旋转方向中的至少一个方向)移动及/或旋转。需要说明的是，在本实施方式中，在吸附有基板S的状态下，通过将静电卡盘24沿XYθ方向进行位置调整而进行调整基板S与掩模M的相对位置的对准。但是，本发明没有限定为这样的结构，例如，位置调整机构29可以具有不是使静电卡盘24或静电卡盘促动器28沿XYθ方向相对移动，而是能够使基板支承单元22或基板支承单元促动器26及掩模支承单元23或掩模支承单元促动器27相对于静电卡盘24沿XYθ方向相对移动的结构。
在真空容器21的外侧上表面，除了上述的驱动机构及位置调整机构之外，还设置有经由在真空容器21的上表面设置的透明窗而用于拍摄在基板S及掩模M上形成的对准标记的对准用相机31。在本实施例中，对准用相机31可以设置在与矩形的基板S、掩模M及静电卡盘24的相向的两条边的中央对应的位置或者与矩形的4个角部对应的位置。
在本实施方式的成膜装置11设置的对准用相机31是为了高精度地调整基板S与掩模M的相对位置而使用的精对准用相机，是虽然其视场角窄但是具有高析像度的相机。成膜装置11除了精对准用相机31之外，也可以具有视场角相对宽且低析像度的粗对准用相机。
需要说明的是，位置调整机构29基于通过对准用相机31取得的基板S(第一被吸附体)及掩模M(第二被吸附体)的位置信息，进行使基板S(第一被吸附体)与掩模M(第二被吸附体)相对移动而调整位置的对准。
在本发明的一实施方式中，成膜装置11包含分离状态检测机构32，分离状态检测机构32用于在吸附于静电卡盘24的基板S与掩模M的相对位置的调整开始之前检测基板S与掩模M的分离状态。关于分离状态检测机构32，参照图3a和图3b，在后文叙述。
成膜装置11具备控制部33。控制部具有基板S/掩模M的传送及对准、蒸镀源25的控制、成膜的控制等功能。控制部33可以由具有例如处理器、存储器、贮存器(storage)、I/O等的计算机构成。在该情况下，控制部33的功能通过处理器执行在存储器或贮存器中保存的程序来实现。作为计算机，可以使用通用的个人计算机，也可以使用嵌入式的计算机或PLC(programmable logic controller，可编程序逻辑控制器)。或者，可以由ASIC或FPGA那样的电路构成控制部33的功能的一部分或全部。而且，可以按照每个成膜装置来设置控制部，也可以是一个控制部33控制多个成膜装置。
<对准系统>
参照图3a、图3b及图4，说明本发明的一实施方式的对准系统及对准开始时的基板S与掩模M之间的分离状态的检测。
如图3a所示，本实施方式的对准系统包括基板支承单元22、掩模支承单元23、静电卡盘24、位置调整机构29、对准用相机31、分离状态检测机构32、以及控制部33。
本实施方式的分离状态检测机构32是用于检测基板S与掩模M之间的分离状态的机构。即，分离状态检测机构32是用于检测或测定吸附于静电卡盘24的基板S的成膜面与掩模M是相互接触还是沿Z方向分离，在分离的情况下，其距离为多少等的机构(距离测定机构)。
分离状态检测机构32可以包含例如静电电容传感器321或激光位移计322。
静电电容传感器321利用掩模M隔着基板S向静电卡盘24侧接近而静电电容变化的原理，间接地测定静电卡盘24与掩模M的距离。
如图3a所示，静电电容传感器321以埋设于静电卡盘24的板部的方式设置。优选将一个静电电容传感器321设置在与掩模M的中央部对应的位置。这是因为，在设置多个静电电容传感器321的情况下，静电卡盘24的电极部的设置面积减少，静电卡盘24产生的吸附力可能会减弱。而且，通过将静电电容传感器321设置在与掩模M的中央部对应的位置，如后所述，在对准工序的开始前通过静电卡盘24的吸附力使掩模M朝向静电卡盘24成为凸状时，能够更准确地检测掩模M的中央部与基板S的成膜面是否接触。而且，也能够检测在掩模M的吸附完成之后在掩模M的中央部是否产生褶皱。但是，本发明没有限定于此，静电电容传感器321也可以设置在静电卡盘24的中央部及/或4个角部。
激光位移计322通过检测来自激光光源(未图示)的激光束在吸附于静电卡盘24的基板S的下表面及掩模M的上表面被反射而返回激光受光部(未图示)的情况，来测定吸附于静电卡盘24的基板S的下表面与掩模M的上表面的距离。
如图3a所示，激光位移计322优选以与掩模M的中央部对应的方式设置在真空容器21的外侧(大气侧)。在与激光位移计322的设置位置对应的真空容器21的上表面的位置设置能够使激光束透过的窗。而且，在与激光位移计322的设置位置对应的静电卡盘24的位置也形成有孔，以能够使激光束通过。因此，与静电电容传感器321的情况同样，为了防止静电卡盘24的吸附力的降低而优选在与掩模M的中央部对应的位置设置1个激光位移计322，但是本发明没有限定于此，也可以在其他的位置、例如在静电卡盘的4个角部设置多个激光位移计322。图3a和图3b图示出激光位移计322设置于真空容器21的上表面外侧，但是本发明没有限定于此，也可以设置在真空容器21的下表面外侧。
在本实施方式中，控制部33基于通过分离状态检测机构32检测到的基板S与掩模M的分离状态，来控制是否开始由位置调整机构29进行的基板S与掩模M的相对位置的调整(对准)。
在通过静电卡盘24来吸附基板S及/或掩模M的结构中，如图4的(a)所示，控制部33以向静电卡盘24的电极部施加基板吸附用的电压即第一电压(V1)的方式进行控制，使静电卡盘24吸附基板S。接下来，为了进行吸附于静电卡盘24的基板S与掩模M的XYθ方向上的相对位置的调整(对准)，控制部33控制静电卡盘促动器28及/或掩模支承单元促动器27，以使静电卡盘24与掩模M相对接近。此时，将向静电卡盘24施加的电压降低成比第一电压(V1)小的第二电压(V2)。在静电卡盘24完成了对基板S的吸附之后，即使将向静电卡盘24的电极部施加的电压降低成第二电压(V2)，也能够维持基板S的吸附状态。
当静电卡盘24与掩模支承单元23之间的距离(d)成为相对位置计测距离(d＝D1)时，控制部33使静电卡盘24的移动停止。
然而，虽然将向静电卡盘24施加的电压降低为第二电压(V2)，但随着静电卡盘24与掩模M之间的距离缩短，掩模M也能够从静电卡盘24受到静电引力，由此，掩模M如图4的(b)的虚线所示，可能朝向静电卡盘24而成为凸状。
当静电卡盘24与掩模支承单元23之间的距离过近时(d<D1)，掩模M的上表面与基板S的成膜面即下表面接触，如果在该状态下开始对准工序，则形成在基板S的成膜面上的像素图案会因掩模M而受到损伤。
另一方面，当静电卡盘24与掩模支承单元23之间的距离过大时(d>>D1)，在后续的对准工序中无法利用对准用相机将焦点适当地对合于基板S和掩模M的对准标记，对准工序的精度下降。
在本发明中，为了解决这样的问题点，在静电卡盘24与掩模支承单元23之间的距离成为相对位置计测距离(d＝D1)之后，不是立即开始对准工序，而是通过分离状态检测机构32检测或测定吸附于静电卡盘24的基板S和支承于掩模支承单元23的掩模M是相互接触还是分离，在分离的情况下，分离何种程度。即，控制部33基于通过分离状态检测机构32检测到的基板S与掩模M的分离状态，来决定是否开始对准工序。
在本实施方式中，用于计测基板S与掩模M的XYθ方向上的相对位置的相对位置计测距离(D1)优选设定为，即使在掩模M由于来自静电卡盘24的静电引力而成为凸状的情况下也不与基板S的成膜面接触的距离(非接触极限距离)。
然而，随着向基板S的成膜的进行，基板S整体的介电常数或电阻率改变(由此，从静电卡盘24越过基板S波及到掩模M的静电引力的强度有时会变化)，随着掩模M向静电卡盘24反复吸附/分离，掩模M存在变形而伸长的可能性，因此在本发明的对准系统的初始设定时，优选即使将静电卡盘24与掩模支承单元23之间的距离设定为非接触极限距离，也能通过分离状态检测机构32确认基板S与掩模M的分离状态。
因此，在本实施方式中，控制部33更优选为，在静电卡盘24与掩模支承单元23之间的距离成为非接触极限距离的状态下，通过分离状态检测机构32检测基板S与掩模M之间的距离，在基板S与掩模M之间的距离(dSM)大于规定的阈值(dth)的情况下，确定为开始它们之间的相对位置的调整(即，对准)。
本实施方式的对准系统的静电卡盘24包含电极部，该电极部产生用于在吸附面吸附被吸附体(例如，基板S、掩模M)的静电吸附力，如图3b所示，静电卡盘24的电极部可以包含多个副电极部。
静电卡盘24的每个副电极部包含为了产生静电吸附力而被施加正(第一极性)及负(第二极性)的电压的电极对。例如，各个电极对包含被施加正电压的第一电极241和被施加负电压的第二电极242。
如图3b所图示，第一电极241及第二电极242分别具有梳形状。例如，第一电极241及第二电极242分别包含多个梳齿部和与多个梳齿部连结的基部。各电极241、242的基部向梳齿部供给电位，多个梳齿部在与被吸附体之间产生静电吸附力。在一个副电极部中，第一电极241的各梳齿部以与第二电极242的各梳齿部相对的方式交替配置。这样，通过将各电极241、242的各梳齿部设为相对且相互进入的结构，由此能够缩窄被施加不同电位的电极间的间隔，形成大的不均匀电场，能够通过梯度力吸附基板S。
在本实施例中，说明了静电卡盘24的副电极部的各电极241、242具有梳状的情况，但是本发明没有限定于此，只要能够与被吸附体之间产生静电引力，则可以具有各种形状。
本实施方式的控制部33根据静电卡盘24的吸附工序或成膜装置11的成膜工序的进展，来控制向静电卡盘24的电极部施加的电压的大小、电压的施加开始时点、电压的维持时间、电压的施加顺序等。控制部33例如可以按照各副电极部而独立地控制向静电卡盘24的电极部所包含的多个副电极部的电压施加。在本实施方式中，说明了控制部32也控制静电卡盘24的情况，但是本发明没有限定于此，静电卡盘24也可以包含另外的控制部。
<对准方法>
以下，参照图5a及图5b，说明对基板S与掩模M的相对位置进行调整(对准)的方法。
首先，掩模M和基板S被送入对准系统内，分别由掩模支承单元23和基板支承单元22支承(S10、S20)。
接下来，使静电卡盘24朝向由基板支承单元22支承的基板S接近之后(例如，使静电卡盘24朝向基板S下降之后)，向静电卡盘24施加第一电压(V1)，通过静电引力使静电卡盘24吸附基板S(S30)。第一电压(V1)为了使静电卡盘24可靠地吸附基板S而设定为充分的大小的电压。
在使静电卡盘24吸附基板S的情况下，可以使静电卡盘24的吸附面整体同时吸附基板S的整面，也可以使静电卡盘24从多个区域中的一区域朝向另一区域依次地吸附基板S。例如，可以从静电卡盘24的一边朝向相对的另一边依次吸附，也可以从静电卡盘24的对角线上的一个角朝向与之相对的另一个角依次吸附基板。
为了从静电卡盘24的一区域朝向另一区域依次吸附基板S，可以控制向多个副电极部施加基板吸附用的第一电压的顺序，也可以虽然向多个副电极部同时施加第一电压但是使支承基板S的基板支承单元22的支承部的结构或支承力不同。通过使基板S向静电卡盘24的吸附按照各个区域依次进行，基板S在基板中央部不残留褶皱地良好地吸附于静电卡盘24。
在基板S向静电卡盘24的吸附完成之后的规定的时点，将向静电卡盘24的电极部施加的电压从第一电压(V1)降低成比第一电压(V1)小的第二电压(V2)。
第二电压(V2)是用于维持将基板S吸附于静电卡盘24的状态的吸附维持电压。当向静电卡盘24施加的电压下降为第二电压(V2)时，与之对应地，作用于基板S的吸附力也减少，但是基板S一旦通过第一电压(V1)吸附于静电卡盘24以后，即使施加比第一电压(V1)低的第二电压(V2)也能够维持基板的吸附状态。
接下来，控制部33驱动静电卡盘促动器28及/或掩模支承单元促动器27，使静电卡盘24与掩模支承单元23相对接近(S35)。此时，控制部33使静电卡盘24与掩模支承单元23相对接近(例如，使静电卡盘24下降)，直至静电卡盘24与掩模支承单元23之间的距离d成为预先设定的相对位置计测距离D1为止。如前所述，相对位置计测距离D1优选预先设定为向静电卡盘24施加的电压产生的静电引力不作用于掩模M的非接触极限位置。
控制部33优选在静电卡盘24与掩模支承单元23之间的距离(d)成为相对位置计测距离(D1)的时点之前，如前所述，将向静电卡盘24施加的电压降低成第二电压(V2)。在将向静电卡盘24施加的电压维持在第一电压(V1)的情况下，非接触极限距离增大，因此在相对位置的测定及调整工序中精度可能会下降。
在本实施方式中，在静电卡盘24与掩模支承单元23之间的距离成为非接触极限距离的状态下，通过分离状态检测机构32检测吸附于静电卡盘24的基板S与由掩模支承单元23支承的掩模M的分离状态(S40)。
控制部33在通过分离状态检测机构32检测到基板S与掩模M不接触而分离的情况下，决定为开始XYθ方向上的基板S与掩模M的相对位置的计测。更优选的是，控制部33在检测到基板S与掩模M之间的距离为规定的阈值(dth)以上的情况下，决定为开始相对的位置计测(S45)。
控制部33在通过分离状态检测机构32检测到基板S与掩模M接触，或者基板S与掩模M之间的距离比规定的阈值(dth)小的情况下，决定为不开始相对位置的计测(S45)。
在该情况下，控制部33基于分离状态检测机构32对分离状态的检测次数(n)，来控制以后的对准系统的动作(S46)。即，在分离状态检测机构32的检测动作进行了规定的次数(nth，1以上的整数)的情况下，判断为在预先设定的相对位置计测距离(D1)下无法确保基板S与掩模M的分离，为了检修或设定值的修正而向作业者通知错误(S49)。
在分离状态检测机构32的检测动作进行的次数比规定的次数小的情况下，再次进行分离状态检测机构32的检测动作。因此，控制部33驱动静电卡盘促动器28及/或掩模支承单元促动器27，使静电卡盘24与掩模支承单元23之间的距离增加(例如，使静电卡盘24上升)(S47)。此时，为了减少掩模M的变形而可以将向静电卡盘24的电极部施加的电压降低成比第二电压(V2)低的规定的电压。接下来，为了使静电卡盘24与掩模支承单元23之间的距离再次成为预先设定的相对位置计测距离(非接触极限距离)，而使静电卡盘24与掩模支承单元23相对接近(例如，使静电卡盘24下降)，重复进行前述的分离状态检测过程。
在控制部33决定为开始相对位置的计测的情况下，按照图5b所示的流程，进行基板S与掩模M之间的相对位置计测及调整工序、即对准工序。
首先，控制部33通过对准用相机31，拍摄基板S及掩模M的对准标记，测定XYθ方向上的基板S与掩模M的相对位置，基于此，算出它们之间的相对的位置偏离量(S50)。
在算出的位置偏离量为规定的偏离量阈值以上的情况下，基于算出的位置偏离量，调整XYθ方向上的基板S与掩模M的相对位置(S55)。该过程反复进行直至基板S与掩模M的相对的位置偏离量小于规定的偏离量阈值为止。
当基板S与掩模M的相对的位置偏离量小于规定的偏离量阈值时，控制部33使静电卡盘24及/或掩模支承单元23移动(例如，使静电卡盘24下降)到吸附于静电卡盘24的基板S的成膜面与掩模M的上表面接触的蒸镀位置(S60)。
当静电卡盘24到达蒸镀位置时，在该过程中，为了确认是否产生了基板S与掩模M之间的XYθ方向上的位置偏离而进行基板S与掩模M之间的相对位置的计测(S62)，在计测到的相对位置的偏离量为规定的偏离量阈值以上的情况下，使静电卡盘24及/或掩模再次分离(例如，使静电卡盘24上升)至非接触极限距离(D1)之后(S66)，调整基板S与掩模M之间的相对位置(S55)，重复进行同一过程。
在静电卡盘24位于蒸镀位置的状态下，当基板S与掩模M之间的相对位置的偏离量小于规定的偏离量阈值时，控制部33向静电卡盘24的电极部施加用于吸附掩模M的第三电压(S70)。
第三电压(V3)优选为比第二电压(V2)大且能够隔着基板S使掩模M通过静电感应而带电的程度的大小。由此，掩模M隔着基板S吸附于静电卡盘24。
但是，本发明没有限定于此，第三电压(V3)也可以具有与第二电压(V2)相同的大小。即使第三电压(V3)具有与第二电压(V2)相同的大小，如前所述，通过至蒸镀位置为止的静电卡盘24的移动，静电卡盘24或基板S与掩模M之间的相对距离缩短，因此通过在基板S静电感应出的极化电荷也能够使掩模M产生静电感应，能够得到可使掩模M隔着基板吸附于静电卡盘24的程度的吸附力。
第三电压(V3)可以小于第一电压(V1)，考虑工序时间(Tact)的缩短也可以设为与第一电压(V1)同等程度的大小。
在使静电卡盘24隔着基板S吸附掩模M的情况下，在本实施方式中，为了避免在掩模M上残留褶皱，可以向静电卡盘24的多个副电极部依次施加第三电压(V3)。然而，本发明没有限定于此，例如，也可以向静电卡盘24整体同时施加第三电压(V3)。
当掩模M的吸附完成时，在吸附过程中为了确认基板S与掩模M是否偏离而测定基板S与掩模M之间的相对的位置偏离量(S72)。在它们之间的偏离量为规定的偏离量阈值以上的情况下，将向静电卡盘24施加的电压降低为第二电压(V2)，将掩模M从静电卡盘24剥离(S76)，使静电卡盘24与掩模支承单元23分离(例如，使静电卡盘24上升)至非接触极限距离(S66)，调整基板S与掩模M之间的相对位置。
之后，在掩模M隔着基板吸附于静电卡盘24的状态下，反复进行同一过程直至基板S与掩模M之间的位置偏离量小于规定的偏离量阈值为止。
根据本实施方式的对准方法，在基板S与掩模M的相对的位置计测及位置调整开始之前，预先确认基板S与掩模M的分离状态，在基板S与掩模M分离了规定的距离的状态下，开始相对的位置计测和位置调整，由此能够减少基板S的成膜面上形成的像素的图案在对准工序中因掩模M而损伤的情况。
<成膜工艺>
以下，说明采用了本实施方式的对准方法的成膜方法。
在真空容器21内的掩模支承单元23支承有掩模M的状态下，通过传送室13的传送机器人14向成膜装置11的真空容器21内送入基板S。
进入到真空容器21内的传送机器人14的手将基板S载置于基板支承单元22的支承部上。
接下来，静电卡盘24朝向基板S下降，在与基板S充分地接近或接触之后，向静电卡盘24施加第一电压(V1)，吸附基板S。
在基板S吸附于静电卡盘24的状态下，为了计测基板S相对于掩模M的相对的位置偏离而使基板S朝向掩模M下降。此时，将向静电卡盘24施加的电压从第一电压(V1)降低成第二电压(V2)。
当基板S下降至相对位置计测位置时，按照前述的本实施方式的对准方法进行对准工序。即，在基板S下降至相对位置计测位置的状态下，不立即进入对准工序，而是在通过分离状态检测机构32确认了基板S与掩模M之间的分离状态之后，开始对准工序。
通过本实施方式的对准方法，在掩模M隔着基板S吸附于静电卡盘24的状态下，如果基板S与掩模M之间的相对位置的偏离量小于规定的偏离量阈值，则打开蒸镀源25的挡板，使蒸镀材料经由掩模向基板S蒸镀。
在蒸镀成所希望的厚度之后，降低向静电卡盘24的电极部或副电极部施加的电压而将掩模M分离，在静电卡盘24仅吸附有基板的状态下，通过静电卡盘促动器28使基板上升。
接下来，传送机器人14的手进入成膜装置11的真空容器21内，向静电卡盘24的电极部或副电极部施加零(0)或反极性的电压，使基板S从静电卡盘24分离。分离后的基板由传送机器人14从真空容器21送出。
需要说明的是，在上述的说明中，成膜装置11设为以基板S的成膜面朝向铅垂方向下方的状态进行成膜的所谓向上蒸镀方式(向上沉积)的结构，但是没有限定于此，也可以是基板S以垂直竖立的状态配置于真空容器21的侧面侧，在基板S的成膜面与重力方向平行的状态下进行成膜的结构。
<电子器件的制造方法>
接下来，说明使用了本实施方式的成膜装置的电子器件的制造方法的一例。以下，作为电子器件的例子而例示出有机EL显示装置的结构及制造方法。
首先，说明制造的有机EL显示装置。图6的(a)表示有机EL显示装置60的整体图，图6的(b)表示1个像素的剖面结构。
如图6的(a)所示，在有机EL显示装置60的显示区域61，将具备多个发光元件的像素62呈矩阵状地配置多个。发光元件分别具有具备由一对电极夹持的有机层的结构，详情在后文进行说明。需要说明的是，在此所说的像素是指在显示区域61能够进行所希望的颜色显示的最小单位。在本实施例的有机EL显示装置的情况下，通过表现出互不相同的发光的第一发光元件62R、第二发光元件62G、第三发光元件62B的组合来构成像素62。像素62多由红色发光元件、绿色发光元件、蓝色发光元件的组合构成，但也可以是黄色发光元件、青绿色发光元件、白色发光元件的组合，只要为至少1个颜色以上即可，没有特别限制。
图6的(b)是图6的(a)的A-B线处的局部剖视示意图。像素62在基板63上具有有机EL元件，该有机EL元件具备阳极64、空穴传输层65、发光层66R、66G、66B的任一个、电子传输层67、以及阴极68。在它们之中，空穴传输层65、发光层66R、66G、66B、电子传输层67相当于有机层。而且，在本实施方式中，发光层66R是发出红色的有机EL层，发光层66G是发出绿色的有机EL层，发光层66B是发出蓝色的有机EL层。发光层66R、66G、66B分别形成为与发出红色、绿色、蓝色的发光元件(有时也记述为有机EL元件)对应的图案。而且，阳极64按照各发光元件而分离形成。空穴传输层65、电子传输层67以及阴极68可以与多个发光元件62R、62G、62B共用地形成，也可以按照各发光元件形成。需要说明的是，为了防止阳极64与阴极68因杂质发生短路而在阳极64间设置有绝缘层69。此外，由于有机EL层因水分或氧而劣化，因此设置有用于保护有机EL元件免于遭受水分或氧的保护层70。
在图6的(b)中，空穴传输层65或电子传输层67由一个层表示，但是根据有机EL显示元件的结构，也可以由包含空穴阻挡层或电子阻挡层的多个层形成。而且，在阳极64与空穴传输层65之间也可以形成空穴注入层，该空穴注入层具有能够使空穴从阳极64向空穴传输层65的注入顺畅地进行的能带结构。同样，在阴极68与电子传输层67之间也可以形成电子注入层。
接下来，具体说明有机EL显示装置的制造方法的例子。
首先，准备形成有用于驱动有机EL显示装置的电路(未图示)及阳极64的基板63。
在形成有阳极64的基板63上通过旋涂形成丙烯酸树脂，将丙烯酸树脂通过光刻法以在形成有阳极64的部分形成开口的方式进行制图来形成绝缘层69。该开口部相当于发光元件实际发光的发光区域。
将制图有绝缘层69的基板63向第一有机材料成膜装置送入，利用静电卡盘保持基板，将空穴传输层65在显示区域的阳极64上成膜为共用的层。空穴传输层65通过真空蒸镀来成膜。实际上空穴传输层65形成为比显示区域61大的尺寸，因此不需要高精细的掩模。
接下来，将连空穴传输层65都形成了的基板63向第二有机材料成膜装置送入，利用静电卡盘进行保持。进行基板与掩模的对准，将掩模隔着基板吸附于静电卡盘24之后，在基板63的配置发出红色的元件的部分成膜出发出红色的发光层66R。
与发光层66R的成膜同样地，通过第三有机材料成膜装置成膜出发出绿色的发光层66G，而且通过第四有机材料成膜装置成膜出发出蓝色的发光层66B。在发光层66R、66G、66B的成膜完成之后，通过第五成膜装置在显示区域61的整体成膜出电子传输层67。电子传输层67在3色的发光层66R、66G、66B形成为共用的层。
使连电子传输层67都形成了的基板在金属性蒸镀材料成膜装置中移动而成膜出阴极68。
根据本发明，通过静电卡盘24吸附并保持基板及/或掩模，但是在对准工序开始前，确认基板S与掩模M的分离状态。
然后，向等离子体CVD装置移动而成膜出保护层70，有机EL显示装置60完成。
从将制图有绝缘层69的基板63向成膜装置送入至保护层70的成膜完成为止，如果暴露在包含水分或氧的气氛中，则由有机EL材料构成的发光层可能因水分或氧而劣化。因此，在本例中，在真空气氛或非活性气体气氛下进行成膜装置间的基板的送入送出。
上述实施例表现了本发明的一例，本发明没有限定为上述实施例的结构，在其技术思想的范围内可以适当变形。

Claims (28)

1.一种对准系统，所述对准系统用于调整基板与掩模的相对位置，其特征在于，包括：
静电卡盘，所述静电卡盘用于吸附所述基板；
分离状态检测机构，所述分离状态检测机构用于检测所述掩模与由所述静电卡盘吸附的所述基板的分离状态；
位置调整机构，所述位置调整机构用于调整所述掩模与由所述静电卡盘吸附的所述基板的相对位置；及
控制部，所述控制部用于控制所述静电卡盘、所述分离状态检测机构、所述位置调整机构，
所述控制部基于通过所述分离状态检测机构检测到的所述基板与所述掩模的分离状态，来决定是否开始所述位置调整机构进行的所述基板与所述掩模的相对位置的调整。
2.根据权利要求1所述的对准系统，其特征在于，
所述位置调整机构在第一方向、与所述第一方向交叉的第二方向、以与所述第一方向及所述第二方向交叉的第三方向为轴的旋转方向中的至少一个方向上，调整所述基板与所述掩模的相对位置。
3.根据权利要求2所述的对准系统，其特征在于，
所述分离状态检测机构检测所述第三方向上的所述基板与所述掩模的分离状态。
4.根据权利要求1所述的对准系统，其特征在于，
所述对准系统还包括用于支承所述掩模的掩模支承单元，
所述控制部基于在所述静电卡盘与所述掩模支承单元之间的距离分离了规定的距离的状态下通过所述分离状态检测机构检测到的所述基板与所述掩模的分离状态，来决定是否开始所述位置调整机构进行的所述基板与所述掩模的相对位置的调整。
5.根据权利要求4所述的对准系统，其特征在于，
所述控制部在通过所述分离状态检测机构检测到所述基板与所述掩模分离的情况下，决定为开始所述基板与所述掩模的相对位置的调整。
6.根据权利要求4所述的对准系统，其特征在于，
所述控制部在通过所述分离状态检测机构检测到所述基板与所述掩模接触的情况下，决定为不开始所述相对位置的调整，并控制成使所述静电卡盘与所述掩模支承单元分离成比所述规定的距离大的距离。
7.根据权利要求6所述的对准系统，其特征在于，
所述控制部在使所述静电卡盘与所述掩模支承单元分离成比所述规定的距离大的距离之前，将向所述静电卡盘施加的电压降低成规定的电压。
8.根据权利要求7所述的对准系统，其特征在于，
所述控制部在通过所述分离状态检测机构检测到所述基板与所述掩模接触的次数n为规定的次数nth以上的情况下，不进行使所述静电卡盘与所述掩模支承单元分离成比所述规定的距离大的距离的动作，而是以通知警报的方式进行控制，
其中，nth为1以上的整数。
9.根据权利要求4所述的对准系统，其特征在于，
所述分离状态检测机构包括用于测定所述基板与所述掩模之间的距离的距离测定机构。
10.根据权利要求9所述的对准系统，其特征在于，
所述控制部在通过所述距离测定机构测定的所述基板与所述掩模之间的距离为规定的阈值以上的情况下，决定为开始所述基板与所述掩模的相对位置的调整。
11.根据权利要求9所述的对准系统，其特征在于，
所述距离测定机构包括静电电容传感器或激光位移计。
12.根据权利要求11所述的对准系统，其特征在于，
所述距离测定机构形成在与所述静电卡盘的中央部对应的位置。
13.一种对准系统，所述对准系统用于调整基板与掩模的相对位置，其特征在于，包括：
静电卡盘，所述静电卡盘用于吸附所述基板；
距离测定机构，所述距离测定机构用于测定所述掩模与由所述静电卡盘吸附的所述基板的距离；
位置调整机构，所述位置调整机构用于调整所述掩模与由所述静电卡盘吸附的所述基板的相对位置；及
控制部，所述控制部用于控制所述静电卡盘、所述距离测定机构、所述位置调整机构，
所述控制部基于通过所述距离测定机构测定到的所述基板与所述掩模之间的距离，来决定是否开始所述位置调整机构进行的所述基板与所述掩模的相对位置的调整。
14.一种成膜装置，所述成膜装置用于将蒸镀材料经由掩模向基板成膜，其特征在于，包括权利要求1～13中任一项所述的对准系统。
15.一种对准方法，所述对准方法用于调整基板与掩模的相对位置，其特征在于，包括：
使静电卡盘吸附所述基板的步骤；
检测所述掩模与由所述静电卡盘吸附的所述基板的分离状态的步骤；
基于检测到的所述基板与所述掩模的所述分离状态，来决定是否开始所述基板与所述掩模的相对位置的调整的步骤；及
当在决定是否开始所述相对位置的调整的步骤中决定为开始所述基板与所述掩模的相对位置的调整时，调整所述基板与所述掩模的相对位置的步骤。
16.根据权利要求15所述的对准方法，其特征在于，
调整所述相对位置的步骤包括在第一方向、与所述第一方向交叉的第二方向、以与所述第一方向及所述第二方向交叉的第三方向为轴的旋转方向中的至少一个方向上，测定所述基板与所述掩模的相对位置的偏离量的步骤，基于测定到的所述相对位置的偏离量，来调整所述基板与所述掩模的相对位置。
17.根据权利要求16所述的对准方法，其特征在于，
在检测所述分离状态的步骤中，检测所述第三方向上的所述基板与所述掩模的分离状态。
18.根据权利要求15所述的对准方法，其特征在于，
在所述静电卡盘吸附所述基板的步骤之后，
所述对准方法还包括使所述静电卡盘与用于支承所述掩模的掩模支承单元相对接近，以使所述静电卡盘与所述掩模支承单元之间的距离成为规定的距离的步骤，
在检测所述分离状态的步骤中，在所述静电卡盘与所述掩模支承单元之间的距离成为所述规定的距离的状态下，检测所述静电卡盘吸附的基板与所述掩模支承单元支承的所述掩模的分离状态。
19.根据权利要求18所述的对准方法，其特征在于，
当在检测所述分离状态的步骤中检测到所述基板与所述掩模分离时，开始调整所述相对位置的步骤。
20.根据权利要求18所述的对准方法，其特征在于，
当在检测所述分离状态的步骤中检测到所述基板与所述掩模接触时，决定为不开始调整所述基板与所述掩模的相对位置的步骤。
21.根据权利要求20所述的对准方法，其特征在于，
所述对准方法还包括在决定为不开始调整所述基板与所述掩模的相对位置的步骤的情况下，使所述静电卡盘与所述掩模支承单元分离成比所述规定的距离大的距离的步骤。
22.根据权利要求21所述的对准方法，其特征在于，
使静电卡盘吸附所述基板的步骤包括向所述静电卡盘施加第一电压的步骤，
在检测所述分离状态的步骤之前，所述对准方法还包括将向所述静电卡盘施加的电压从所述第一电压降低成比所述第一电压低的第二电压的步骤，
在决定为不开始调整所述基板与所述掩模的相对位置的步骤的情况下，在使所述静电卡盘与所述掩模支承单元分离成比所述规定的距离大的距离的步骤之前，所述对准方法还包括将向所述静电卡盘施加的电压降低成比所述第二电压低的电压的步骤。
23.根据权利要求21所述的对准方法，其特征在于，
当在检测所述分离状态的步骤中检测到所述基板与所述掩模接触的次数n为规定的次数nth以上时，不进行使所述静电卡盘与所述掩模支承单元分离成比所述规定的距离大的距离的步骤，而是通知警报，
其中，nth为1以上的整数。
24.根据权利要求18所述的对准方法，其特征在于，
检测所述分离状态的步骤包括测定所述基板与所述掩模之间的距离的步骤。
25.根据权利要求24所述的对准方法，其特征在于，
在测定的所述基板与所述掩模之间的距离为规定的阈值以上的情况下，开始调整所述相对位置的步骤。
26.一种计算机能够读取的记录介质，所述记录介质记录有用于使计算机执行用于调整基板与掩模的相对位置的对准方法的程序，其特征在于，
所述对准方法是权利要求15～25中任一项所述的对准方法。
27.一种成膜方法，所述成膜方法用于将蒸镀材料经由掩模向基板成膜，其特征在于，包括权利要求15～25中任一项所述的对准方法。
28.一种电子器件的制造方法，其特征在于，使用权利要求28所述的成膜方法来制造电子器件。
CN201910478796.4A 2018-10-31 2019-06-04 对准系统、成膜装置、对准方法、成膜方法以及电子器件的制造方法 Pending CN111118466A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR10-2018-0131821 2018-10-31
KR1020180131821A KR20200049034A (ko) 2018-10-31 2018-10-31 얼라인먼트 시스템, 성막 장치, 얼라인먼트 방법, 성막 방법 및 전자 디바이스의 제조 방법

Publications (1)

Publication Number Publication Date
CN111118466A true CN111118466A (zh) 2020-05-08

Family

ID=70496011

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201910478796.4A Pending CN111118466A (zh) 2018-10-31 2019-06-04 对准系统、成膜装置、对准方法、成膜方法以及电子器件的制造方法

Country Status (3)

Country Link
JP (1) JP7288336B2 (zh)
KR (1) KR20200049034A (zh)
CN (1) CN111118466A (zh)

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113644018A (zh) * 2020-05-11 2021-11-12 佳能特机株式会社 对准装置、成膜装置、对准方法、电子器件的制造方法及存储介质
CN113802091A (zh) * 2020-06-16 2021-12-17 佳能株式会社 对准方法和蒸镀方法
CN114318219A (zh) * 2020-09-30 2022-04-12 佳能特机株式会社 成膜装置、检测装置、检测方法及电子器件的制造方法
CN114318220A (zh) * 2020-09-30 2022-04-12 佳能特机株式会社 成膜装置、基板吸附方法及电子器件的制造方法
CN115142036A (zh) * 2021-03-30 2022-10-04 佳能特机株式会社 控制装置、成膜装置、基板吸附方法、计划设定方法及电子器件的制造方法
CN115369358A (zh) * 2021-09-08 2022-11-22 广东聚华印刷显示技术有限公司 蒸镀装置以及蒸镀基板分离方法
CN115386843A (zh) * 2021-05-24 2022-11-25 广东聚华印刷显示技术有限公司 校正装置、蒸镀装置及校正方法

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7106608B2 (ja) * 2020-08-26 2022-07-26 キヤノントッキ株式会社 マーク検出装置、アライメント装置、成膜装置、マーク検出方法、および、成膜方法
JP7419288B2 (ja) 2021-03-30 2024-01-22 キヤノントッキ株式会社 制御装置、成膜装置、制御方法、及び電子デバイスの製造方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008007857A (ja) * 2006-06-02 2008-01-17 Sony Corp アライメント装置、アライメント方法および表示装置の製造方法
JP2010086809A (ja) * 2008-09-30 2010-04-15 Canon Anelva Corp 保持装置、マスクのアライメント方法、基板処理装置、電子放出素子ディスプレイの生産方法及び有機ｅｌディスプレイの生産方法
JP2015137389A (ja) * 2014-01-22 2015-07-30 株式会社アルバック 成膜装置および成膜方法
WO2018110953A1 (en) * 2016-12-12 2018-06-21 Applied Materials, Inc. Substrate processing apparatus and method using the same

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101289345B1 (ko) 2005-07-19 2013-07-29 주성엔지니어링(주) 섀도우 마스크와 이를 이용한 정렬장치

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008007857A (ja) * 2006-06-02 2008-01-17 Sony Corp アライメント装置、アライメント方法および表示装置の製造方法
JP2010086809A (ja) * 2008-09-30 2010-04-15 Canon Anelva Corp 保持装置、マスクのアライメント方法、基板処理装置、電子放出素子ディスプレイの生産方法及び有機ｅｌディスプレイの生産方法
JP2015137389A (ja) * 2014-01-22 2015-07-30 株式会社アルバック 成膜装置および成膜方法
WO2018110953A1 (en) * 2016-12-12 2018-06-21 Applied Materials, Inc. Substrate processing apparatus and method using the same

Cited By (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113644018A (zh) * 2020-05-11 2021-11-12 佳能特机株式会社 对准装置、成膜装置、对准方法、电子器件的制造方法及存储介质
CN113644018B (zh) * 2020-05-11 2023-08-08 佳能特机株式会社 对准装置、成膜装置、对准方法、电子器件的制造方法及存储介质
CN113802091A (zh) * 2020-06-16 2021-12-17 佳能株式会社 对准方法和蒸镀方法
CN114318219A (zh) * 2020-09-30 2022-04-12 佳能特机株式会社 成膜装置、检测装置、检测方法及电子器件的制造方法
CN114318220A (zh) * 2020-09-30 2022-04-12 佳能特机株式会社 成膜装置、基板吸附方法及电子器件的制造方法
CN114318220B (zh) * 2020-09-30 2023-09-26 佳能特机株式会社 成膜装置、基板吸附方法及电子器件的制造方法
CN115142036A (zh) * 2021-03-30 2022-10-04 佳能特机株式会社 控制装置、成膜装置、基板吸附方法、计划设定方法及电子器件的制造方法
CN115386843A (zh) * 2021-05-24 2022-11-25 广东聚华印刷显示技术有限公司 校正装置、蒸镀装置及校正方法
CN115386843B (zh) * 2021-05-24 2024-03-01 广东聚华印刷显示技术有限公司 蒸镀装置及校正方法
CN115369358A (zh) * 2021-09-08 2022-11-22 广东聚华印刷显示技术有限公司 蒸镀装置以及蒸镀基板分离方法
CN115369358B (zh) * 2021-09-08 2023-12-05 广东聚华印刷显示技术有限公司 蒸镀装置以及蒸镀基板分离方法

Also Published As

Publication number Publication date
JP7288336B2 (ja) 2023-06-07
KR20200049034A (ko) 2020-05-08
JP2020070493A (ja) 2020-05-07

Similar Documents

Publication Publication Date Title
JP7288336B2 (ja) アライメントシステム、成膜装置、アライメント方法、成膜方法及び電子デバイスの製造方法
KR102427823B1 (ko) 정전척 시스템, 성막장치, 흡착방법, 성막방법 및 전자 디바이스의 제조방법
CN111128828B (zh) 吸附及对准方法、吸附系统、成膜方法及装置、电子器件的制造方法
CN111128836B (zh) 吸附系统及方法、成膜装置及方法、电子器件的制造方法
CN110783248B (zh) 静电吸盘系统、成膜装置、吸附及成膜方法、电子器件的制造方法
KR20220112236A (ko) 흡착장치, 위치 조정 방법, 및 성막 방법
KR102430370B1 (ko) 정전척 시스템, 성막장치, 흡착방법, 성막방법 및 전자 디바이스의 제조방법
CN110783247B (zh) 静电吸盘系统、成膜装置、吸附方法及成膜方法
CN110777332B (zh) 静电吸盘系统、成膜装置和方法、吸附方法及电子器件的制造方法
CN112458437A (zh) 吸附装置、成膜装置、吸附方法、成膜方法及电子器件的制造方法
CN110943026A (zh) 静电吸盘系统、成膜装置、被吸附体分离方法、成膜方法及电子器件的制造方法
CN111118447A (zh) 贴紧度确认装置及方法、成膜装置及方法、电子器件的制造方法
CN113088870B (zh) 成膜装置、成膜方法及电子器件的制造方法
CN113005403B (zh) 成膜装置、使用其的成膜方法及电子器件的制造方法
CN110938796B (zh) 静电吸盘系统、成膜装置、被吸附体分离方法、成膜方法及电子设备的制造方法
CN111118444B (zh) 静电卡盘系统、成膜装置、吸附方法、成膜方法及电子设备的制造方法
CN110938805A (zh) 静电吸盘系统、成膜装置、吸附及分离方法、成膜方法及电子器件的制造方法
CN110943024A (zh) 静电吸盘系统、成膜装置和方法、吸附方法及电子器件的制造方法
CN110938806A (zh) 静电吸盘系统、成膜装置、被吸附体分离方法、成膜方法及电子器件的制造方法
CN110938797A (zh) 静电吸盘系统、成膜装置、被吸附体分离方法、成膜方法及电子器件的制造方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination