CN111092613B - 上电重置电路与相关的重置方法 - Google Patents

上电重置电路与相关的重置方法 Download PDF

Info

Publication number
CN111092613B
CN111092613B CN201811235050.2A CN201811235050A CN111092613B CN 111092613 B CN111092613 B CN 111092613B CN 201811235050 A CN201811235050 A CN 201811235050A CN 111092613 B CN111092613 B CN 111092613B
Authority
CN
China
Prior art keywords
reset
circuit
signal
power
power supply
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201811235050.2A
Other languages
English (en)
Other versions
CN111092613A (zh
Inventor
王正香
黄呈俊
林鸿裕
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Yateli Technology Chongqing Co ltd
Original Assignee
Yateli Technology Chongqing Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Yateli Technology Chongqing Co ltd filed Critical Yateli Technology Chongqing Co ltd
Priority to CN201811235050.2A priority Critical patent/CN111092613B/zh
Priority to US16/362,729 priority patent/US10608619B1/en
Publication of CN111092613A publication Critical patent/CN111092613A/zh
Application granted granted Critical
Publication of CN111092613B publication Critical patent/CN111092613B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
    • H03K5/01—Shaping pulses
    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F1/00—Automatic systems in which deviations of an electric quantity from one or more predetermined values are detected at the output of the system and fed back to a device within the system to restore the detected quantity to its predetermined value or values, i.e. retroactive systems
    • G05F1/10—Regulating voltage or current
    • G05F1/46—Regulating voltage or current wherein the variable actually regulated by the final control device is dc
    • G05F1/461—Regulating voltage or current wherein the variable actually regulated by the final control device is dc using an operational amplifier as final control device
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/22—Modifications for ensuring a predetermined initial state when the supply voltage has been applied
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
    • H03K3/02—Generators characterised by the type of circuit or by the means used for producing pulses
    • H03K3/027—Generators characterised by the type of circuit or by the means used for producing pulses by the use of logic circuits, with internal or external positive feedback
    • H03K3/037—Bistable circuits
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
    • H03K3/02—Generators characterised by the type of circuit or by the means used for producing pulses
    • H03K3/027—Generators characterised by the type of circuit or by the means used for producing pulses by the use of logic circuits, with internal or external positive feedback
    • H03K3/037—Bistable circuits
    • H03K3/0375—Bistable circuits provided with means for increasing reliability; for protection; for ensuring a predetermined initial state when the supply voltage has been applied; for storing the actual state when the supply voltage fails
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
    • H03K2005/00013—Delay, i.e. output pulse is delayed after input pulse and pulse length of output pulse is dependent on pulse length of input pulse
    • H03K2005/00078—Fixed delay

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Electromagnetism (AREA)
  • General Physics & Mathematics (AREA)
  • Radar, Positioning & Navigation (AREA)
  • Automation & Control Theory (AREA)
  • Nonlinear Science (AREA)
  • Electronic Switches (AREA)

Abstract

本发明公开一种上电重置电路。该上电重置电路用于根据一电源电压来产生一重置信号，包含：一电源电压侦测电路、一维持电路、一参考电压产生电路以及一重置判断电路。该电源电压侦测电路受控制该重置信号，并用于侦测该电源电压的电平，以输出一侦测信号。该维持电路用以根据该侦测信号，输出一致能信号，其中该维持电路选择性地根据该侦测信号的电平以维持该一致能信号的电平。该参考电压产生电路受控于该致能信号以选择性地输出一参考电压。该重置判断电路根据该电源电压与该参考电压以输出该重置信号。

Description

上电重置电路与相关的重置方法
技术领域
本公开涉及上电重置电路以及上电重置方法。
背景技术
一般来说，集成电路内会设置上电重置(Power-on reset,PoR)电路，用以产生一个重置信号给集成电路内的电路元件，此举的目的在于确保集成电路内的各个电路元件，在运作之初可处于一个已知的状态。
在现有技术中，存在两个不同类型的上电重置电路，一种是以MOS晶体管的临界电压Vt为基础的设计，一种是以能隙参考电压电路(Bandgap voltage reference)为基础的设计。以临界电压Vt为基础的上电重置电路优势在于，简单且稳固，但其劣势为较不精确，因为临界电压Vt常会随着温度与制程等各种变因而漂移，这可能会导致错误的重置。以能隙参考电压电路电路为基础的重置电路则是具有精确度高的优势，但由于其架构相对复杂，内部的元件较容易因交互影响而发生误动作，特别是能隙参考电压电路电路本身可能会受到电源电压的影响而输出不准确的参考电压。因此，这类型的设计都会面临可靠性的问题。由上可知，现有的上电重置电路仍有继续改良的必要。
发明内容
本发明的目的在于提供一种上电重置电路的架构。其中，在本发明的架构中，设置了一个电源电压侦测电路，用来保证电源电压的稳定，从而确保上电重置电路中的参考电压产生电路的可靠性。另外，本发明的架构中也包含了维持电路，用于维持电源电压侦测电路所输出的侦测结果。在一定条件之下，电源电压侦测电路可以被关闭从而达到省电效果，而维持电路则利用所维持的侦测结果，持续地驱动参考电压产生电路，使得本发明的上电重置电路得以在电源电压侦测电路关闭后，继续稳定地运作。
本发明的一个实施例提供一种上电重置电路。该上电重置电路用于根据一电源电压来产生一重置信号。该上电重置电路包含：一电源电压侦测电路、一维持电路、一参考电压产生电路以及一重置判断电路。该电源电压侦测电路受控制该重置信号，并用于侦测该电源电压的电平，以输出一侦测信号。该维持电路耦接该电源电压侦测电路，用以根据该侦测信号，输出一致能维持信号。其中，该维持电路选择性地根据该侦测信号的电平来维持该致能信号的电平。该参考电压产生电路耦接该维持电路，并受控于该致能信号以选择性地输出一参考电压。该重置判断电路耦接于该参考电压产生电路，用以根据该电源电压与该参考电压以输出该重置信号。
本发明的一个实施例提供一种上电重置方法。该上电重置方法用于根据一电源电压来产生一重置信号。该方法包含：侦测该电源电压的电平，以输出一侦测信号。利用一维持电路以根据该侦测信号输出一致能信号，其中，该维持电路选择性地根据该侦测信号的电平来维持该致能信号的电平；根据该维持信号来产生一参考电压；以及根据该电源电压与该参考电压，输出该重置信号。
附图说明
其中，附图标记说明如下：
图1为本发明上电重置电路的实施例的功能方块图。
图2A～2C绘示了本发明的上电重置电路中各个信号如何随电源电压的改变而变化。
图3绘示了本发明上电重置电路的实施例的运作流程。
图4为本发明上电重置电路中的电源电压侦测电路的实施电路图。
图5为本发明上电重置电路中的能隙参考电压产生电路的实施电路图。
图6为本发明上电重置电路中的掉电重置电路的实施电路图。
具体实施方式
图1为本发明上电重置电路的实施例的功能方块图。如图所示，上电重置电路100包含有：电源电压侦测电路110、维持电路120、参考电压产生电路130以及重置判断电路140。上电重置电路100主要应于一个系统10中，并且用于在系统10上电时，根据系统10所使用的电源电压VDD的电平，产生一重置信号nPOR，系统10将根据这个重置信号nPOR，重置系统10中的一个或多个元件(未示出)。
本发明的重置电路100主要通过参考电压产生电路130产生一个稳定的参考电压VBG。在一个实施例中，参考电压产生电路130可能是一个能隙参考电压(Bandgap voltagereference)产生电路。参考电压VBG被提供给重置判断电路140，重置判断电路140根据参考电压VBG判断是否电源电压VDD满足一个特定电平，从而实现对于系统10上电状态的判断，并据此产生重置信号nPOR。在一个实施例中，重置判断电路140可能为掉电重置(brown-outreset,BOR)电路。其中，掉电重置电路140可将电源电压VDD或者是经过分压处理后的电源电压VDD_div与参考电压VBG进行比较，从而确认是否电源电压VDD的电平高于使系统10得以正常运作的一最低电压电平vdd_min_sys。其中，当电源电压VDD大于最低电压电平vdd_min_sys时，掉电重置电路140输出高逻辑电平的重置信号nPOR(代表此时电源电压VDD的电平可让系统10正常运作)，否则掉电重置电路140会输出低逻辑电平的重置信号nPOR(代表此时电源电压VDD的电平无法让系统10正常运作)。
电源电压侦测电路110的作用在于保证能隙参考电压产生电路130的稳定运作。由于上电重置电路100由电源电压VDD所供电，因此电源电压侦测电路110的作用在于系统上电之初，侦测电源电压VDD的电平，并判断是否能让能隙参考电压产生电路130稳定地运作。在电源电压VDD的电平不足时，关闭能隙参考电压产生电路130以及重置判断电路140，避免上电重置电路100输出错误的重置信号nPOR。
电源电压侦测电路110侦测电源电压VDD的电压电平，并产生一侦测信号VDD_RDY_FORBG用于致能能隙参考电压产生电路130。当电源电压VDD的电压电平并不够高(例如，低于能让能隙参考电压产生电路130稳定运作的一临界值vdd_min_bg)时，电源电压侦测电路110会降下侦测信号VDD_RDY_FORBG的电平，从而导致能隙参考电压产生电路130被关闭。同时，能隙参考电压产生电路130的关闭也会造成其所输出的待命信号BG_RDY进入低逻辑电平状态，进而关闭掉电重置电路140，最终让重置信号nPOR进入低逻辑电平状态。另一方面来说，若电源电压侦测电路110侦测出电源电压VDD的电压电平高于临界值vdd_min_bg时，则电源电压侦测电路110会拉起侦测信号VDD_RDY_FORBG，从而启动能隙参考电压产生电路130。同时，能隙参考电压产生电路130等待参考电压VBG发展到一稳定状态时，拉起待命信号BG_RDY，从而启动掉电重置电路140，令掉电重置电路140开始侦测电源电压VDD的电压电平，并判断是否要改变重置信号nPOR的状态，重置系统10。通过电源电压侦测电路110以及待命信号BG_RDY的控制，本发明的上电重置电路100可以更为安全以及可靠。
另外，在一实施例中，电源电压侦测电路110可能会在重置信号nPOR被拉起之后被关闭。理由在于，重置信号nPOR的升高意味着电源电压VDD的电平已经足以使能隙参考电压产生电路130可以稳定地运作，因此，电源电压侦测电路110已经不需要继续监测电源电压VDD的电平，此时电源电压侦测电路110可以被关闭而降低上电重置电路100的整体功耗。另一方面，当电源电压VDD的电平低于使系统10得以正常运作的一最低电压电平vdd_min_sys，掉电重置电路140会输出低逻辑电平的重置信号nPOR，重而让电源电压侦测电路110再次被开启，并监控是否电源电压VDD的电平会进一步低于能让能隙参考电压产生电路130稳定运作的临界值vdd_min_bg(因为vdd_min_bg小于vdd_min_sys)。
再者，为了让上电重置电路100在电源电压侦测电路110被关闭后仍能正常运作，上电重置电路100还包含有一维持电路120。在一个较佳实施例中，维持电路120是以一D型锁存器(D-type latch)来实现。锁存器120的作用在于锁存侦测信号VDD_RDY_FORBG的状态。当重置信号nPOR为高逻辑电平时，锁存器120可以将侦测信号VDD_RDY_FORBG当前的状态锁存，并输出为致能信号EN_BG。换言之，此时即便电源电压侦测电路110被关闭，由于锁存器120输出的致能信号EN_BG已经维持了侦测信号VDD_RDY_FORBG先前的状态，因此可以让能隙参考电压产生电路130与掉电重置电路140继续运作。另一方面，若重置信号nPOR为低逻辑电平时，则代表电源电压VDD的电平低于系统10稳定运作的临界值vdd_min_sys，因此锁存器120不会锁存侦测信号VDD_RDY_FORBG的状态，而是直接将侦测信号VDD_RDY_FORBG输出为致能信号EN_BG。
再者，重置电路100可能还包含一延迟单元160，用以提供一延迟时间，这是为了保证电源电压侦测电路110的稳定。也就是说，尽管重置信号nPOR的切换会让电源电压侦测电路110的运作状态改变，但此时锁存器120并不会立即地锁存侦测信号VDD_RDY_FORBG的状态，而是经过一段延迟时间后，才会锁存侦测信号VDD_RDY_FORBG的状态。这样可以确保侦测信号VDD_RDY_FORBG是在电源电压侦测电路110处在稳定状态下所输出的。
另外，在一实施例中，上电重置电路100可能还包含一反向器150，用于在重置信号nPOR的回授路径上，改变其相位，然而，此反向器150的存在并非本发明的限制，其可根据锁存器120的致能输入端的运作型态(正向触发或反向触发)与电源电压侦测电路110的致能(正向致能或反向致能)与重置信号nPOR之间的相位关系而被省略。
图2A～2C绘示了本发明的重置电路100中各个信号的变化。其中，图2A绘示了信号EN_BG以及信号BG_RDY如何随着电源电压VDD而改变。根据图2A，当系统10上电时，电源电压VDD开始上升，直到时间t0时，电源电压VDD的电平高过临界值vdd_min_bg(此值为能隙参考电压产生电路电路130能稳定工作的最低电压电平)，此时，信号EN_BG与BG_RDY被拉起，逐渐升高到与电源电压VDD的电平相同。另一方面来说，当电源电压VDD开始下降，于时间t3其电平低于临界值vdd_min_bg，此时信号EN_BG与BG_RDY被降下。
图2B绘示了信号nPOR、信号DET_EN’(信号DET_EN的反向版本)以及DQ_EN’(信号DQ_EN的反向版本)如何随着电源电压VDD而改变。其中，当系统10上电时，电源电压VDD开始上升，直到时间t1时，电源电压VDD的电平高过临界值vdd_min_sys，此时，信号nPOR、DET_EN’、DQ_EN’被拉起，且逐渐升高到与电源电压VDD的电平相同。另一方面来说，当电源电压VDD开始下降，于时间t2其电平低于临界值vdd_min_sys，此时信号nPOR、DET_EN’、DQ_EN’被降下。
图2C绘示了信号VDD_RDY_FORBG如何随着电源电压VDD而改变。其中，当系统10电时，电源电压VDD开始上升，直到时间t0时，电源电压VDD的电平高于临界值vdd_min_bg，此时，信号VDD_RDY_FORBG被拉起，同时，电源电压VDD持续升高，于时间t1其电平超过临界值vdd_min_sys，所以电源电压侦测电路110被关闭，信号VDD_RDY_FORBG被降下。另一方面来说，当电源电压VDD开始下降，于时间t2其电平低于临界值vdd_min_sys，此时电源电压侦测电路110将被开启，并且将信号VDD_RDY_FORBG拉起。然而到时间t3时，其由于电源电压VDD的电平已低于临界值vdd_min_bg，此时电源电压侦测电路110会判断电源电压VDD已经不足以让能隙参考电压产生电路130正常运作，所以会降下信号VDD_RDY_FORBG，从而关闭能隙参考电压产生电路130。
图3绘制了本发明实施例的重置电路的运作流程图。首先，在步骤210中，系统上电。在步骤220中，判断是否电源电压VDD大于临界值vdd_min_bg；若否，则回到步骤210，等候电源电压VDD的增加，若是，则进入步骤230。在步骤230中，由于电源电压VDD已高于临界值vdd_min_bg，故将能隙参考电压产生电路130致能。接着，在步骤240中，判断信号BG_RDY是否被拉起(当能隙参考电压产生电路130在稳定状态下会输出且拉起)；若否，则继续停留在步骤240；若是，流程进入步骤250。在步骤250中，由于信号BG_RDY被拉起，所以将进一步将掉电重置电路140致能。在步骤260中，判断是否电源电压VDD大于临界值vdd_min_sys。若否，则停留在步骤260；若是，则进入步骤270。在步骤270中，由于电源电压VDD已经大于临界值vdd_min_sys，因此，整个上电重置电路100处于一个稳定的状态，所以会得到重置信号nPOR为高逻辑电平的结果。此时，亦可关闭电源电压侦测电路110，并且通过锁存器120锁存电源电压侦测电路110最后的输出的信号VDD_RDY_FORBG的状态，使得信号BG_EN能持续地维持状态，并持续致能能隙参考电压产生电路130与掉电重置电路140。
在步骤280中，流程将判断是否电源电压VDD小于vdd_min_sys。若否，则停留在步骤280。若是，则进入步骤290。在步骤290中，由于电源电压VDD已下降且低于vdd_min_sys，因此，重置信号nPOR再次被降至低逻辑电平，并且导致电源电压侦测电路110的致能，此时，锁存器120不再进行锁存而是让输出端的信号BG_EN实时追随输入端信号VDD_RDY_FORBG的变化。
在本发明的各个实施例中，电源电压侦测电路110可能包含有如图4所示的结构，其中，当系统10上电时，会改变端点112的状态，重而让施密特触发器114改变其输出状态，并且通过反相器116输出信号VDD_RDY_BG。能隙参考电压产生电路130则可能包含有如图5所示的结构。再者，掉电重置电路140可能包含有如图6所示的结构。其中，电源电压VDD可能通过一个分压电路142被取样出来，并且通过比较器144与能隙参考电压产生电路130所产生的参考电压VBG进行比较。据此，比较器144将产生重置信号nPOR。然而，应该注意的是，图4～6中所示出的，关于电源电压侦测电路110、能隙参考电压产生电路130以及掉电重置电路140的电路架构，均非本发明的限制。
本发明的一特点在于电源电压侦测电路110。电源电压侦测电路110的存在，可以避免能隙参考电压产生电路130运作在不稳定的状态中，从而避免掉电重置电路140的误动作。举例来说，当电源电压VDD的电平不够高(例如，低于临界值vdd_min_bg)时，电源电压侦测电路110可通过降下侦测信号VDD_RDY_FORBG的电平，关闭能隙参考电压产生电路130以及掉电重置电路140(由能隙参考电压产生电路130降下致能信号BG_RDY来关闭)。通过电源电压侦测电路110以及致能信号BG_RDY来关闭的双重保障，上电重置电路100不容易发生误动作。另一个特色在于维持电路120的运用，维持电路120可以上电重置电路100在电源电压VDD的电平处在一个较高且较稳定的状态下(亦即，高于临界值vdd_min_bg以及vdd_min_sys)关闭电源电压侦测电路110，如此能降低上电重置电路100。因此，本发明提供了一个稳定安全且能耗理想的上电重置电路架构。
以上所述仅为本发明的优选实施例而已，并不用于限制本发明，对于本领域的技术人员来说，本发明可以有各种更改和变化。凡在本发明的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。

Claims (10)

1.一种上电重置电路，用于根据一电源电压来产生一重置信号，包含：
一电源电压侦测电路，受控于所述重置信号，用于侦测所述电源电压的电平，以输出一侦测信号；
一维持电路，耦接所述电源电压侦测电路，用于根据所述侦测信号，输出一致能信号，其中所述维持电路选择性地根据所述侦测信号的电平来维持所述致能信号的电平；
一参考电压产生电路，耦接所述维持电路，受控于所述致能信号以选择性地输出一参考电压，并且根据所述参考电压的当前状态输出一待命信号；以及
一重置判断电路，耦接于所述参考电压产生电路，用于根据所述电源电压与所述参考电压以输出所述重置信号，其中，所述重置判断电路只有在所述参考电压产生电路产生的所述待命信号被拉起至一特定逻辑电平时才被致能；
其中，当所述电源电压的电平未达一预定电平时，所述参考电压产生电路将被关闭，停止产生所述参考电压，并且所述重置判断电路被关闭，停止输出所述重置信号。
2.如权利要求1所述的上电重置电路，其中当所述重置信号处于一第一逻辑电平时，所述电源电压侦测电路被关闭。
3.如权利要求1所述的上电重置电路，其中所述维持电路包含有一锁存器，所述锁存器根据所述重置信号以及所述侦测信号产生所述致能信号。
4.如权利要求3所述的上电重置电路，还包含有一延迟单元，所述延迟单元用于延迟所述重置信号，且所述锁存器根据延迟后的所述重置信号以及所述侦测信号产生所述致能信号。
5.如权利要求3所述的上电重置电路，其中当所述重置信号处于一第一逻辑电平时，所述锁存器锁存所述侦测信号的状态以作为所述致能信号；以及当所述重置信号处于一第二逻辑电平时，所述锁存器将所述侦测信号输出为所述致能信号。
6.一种上电重置方法，用于根据一电源电压来产生一重置信号，包含：
侦测所述电源电压的电平，以输出一侦测信号；
利用一维持电路以根据所述侦测信号输出一致能信号；
根据所述致能信号选择性地产生一参考电压；
根据所述参考电压的当前状态输出一待命信号；
基于所述待命信号是否被拉起至一特定逻辑电平，决定是否根据所述电源电压与所述参考电压，输出所述重置信号；以及
当所述电源电压的电平未达一预定电平时，停止产生所述参考电压，并且停止输出所述重置信号。
7.如权利要求6所述的上电重置方法，其中侦测所述电源电压的电平的步骤包含：
当所述重置信号处于一第一逻辑电平时，停止侦测所述电源电压的电平。
8.如权利要求6所述的上电重置方法，其中所述维持电路包含有一锁存器，以及根据所述侦测信号输出所述致能信号的步骤包含：
利用所述锁存器以根据所述重置信号与所述侦测信号产生所述致能信号。
9.如权利要求8所述的上电重置方法，还包含：
延迟所述重置信号；以及
利用所述锁存器以根据延迟后的所述重置信号以及所述侦测信号，产生所述致能信号。
10.如权利要求8所述的上电重置方法，其中
当所述重置信号处于一第一逻辑电平时，利用所述锁存器锁存所述侦测信号的状态以作为所述致能信号；以及
当所述重置信号处于一第二逻辑电平时，利用所述锁存器将所述侦测信号输出为所述致能信号。
CN201811235050.2A 2018-10-23 2018-10-23 上电重置电路与相关的重置方法 Active CN111092613B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CN201811235050.2A CN111092613B (zh) 2018-10-23 2018-10-23 上电重置电路与相关的重置方法
US16/362,729 US10608619B1 (en) 2018-10-23 2019-03-25 Power-on reset circuit and related reset method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201811235050.2A CN111092613B (zh) 2018-10-23 2018-10-23 上电重置电路与相关的重置方法

Publications (2)

Publication Number Publication Date
CN111092613A CN111092613A (zh) 2020-05-01
CN111092613B true CN111092613B (zh) 2023-12-05

Family

ID=69951616

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201811235050.2A Active CN111092613B (zh) 2018-10-23 2018-10-23 上电重置电路与相关的重置方法

Country Status (2)

Country Link
US (1) US10608619B1 (zh)
CN (1) CN111092613B (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113890519A (zh) * 2020-07-03 2022-01-04 圣邦微电子（北京）股份有限公司 上电掉电复位电路
KR20220103236A (ko) * 2021-01-14 2022-07-22 삼성전자주식회사 저전압 어택 감지기

Citations (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6415391B1 (en) * 1994-09-22 2002-07-02 Nec Corporation Control method and system for resetting backup data
KR20050115106A (ko) * 2004-06-03 2005-12-07 삼성전자주식회사 파워-온 리셋회로
CN1996025A (zh) * 2006-09-01 2007-07-11 威盛电子股份有限公司 电源电平检测器
JP2007226348A (ja) * 2006-02-21 2007-09-06 Denso Corp 電圧監視システム、及び電子制御装置
CN101394171A (zh) * 2008-10-24 2009-03-25 华中科技大学 一种静态零功耗上电复位电路
TW201008121A (en) * 2008-08-01 2010-02-16 Novatek Microelectronics Corp Reset signal filter
TW201039326A (en) * 2009-04-27 2010-11-01 Himax Tech Ltd Power detecting device, power supply device using the same and reference voltage generator
JP2012003692A (ja) * 2010-06-21 2012-01-05 Renesas Electronics Corp 電圧検出システム及びその制御方法
CN102377416A (zh) * 2010-08-06 2012-03-14 盛群半导体股份有限公司 电源重置电路
CN102594137A (zh) * 2011-01-14 2012-07-18 英飞凌科技奥地利有限公司 用于控制开关式电源的系统和方法
CN102891670A (zh) * 2012-10-24 2013-01-23 广州润芯信息技术有限公司 一种上电复位电路
CN102983847A (zh) * 2012-12-18 2013-03-20 中国科学院微电子研究所 一种宽电源电压低功耗定时器电路
CN107664711A (zh) * 2017-09-01 2018-02-06 新茂国际科技股份有限公司 掉电侦测器
CN108347244A (zh) * 2017-12-06 2018-07-31 西安智多晶微电子有限公司 用于fpga的多模式por电路

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7952402B2 (en) * 2009-02-06 2011-05-31 Standard Microsystems Corporation Power-up control for very low-power systems
CN102291110B (zh) * 2011-06-21 2013-01-02 东南大学 一种具有零静态电流消耗和稳定起拉电压的上电复位电路

Patent Citations (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6415391B1 (en) * 1994-09-22 2002-07-02 Nec Corporation Control method and system for resetting backup data
KR20050115106A (ko) * 2004-06-03 2005-12-07 삼성전자주식회사 파워-온 리셋회로
JP2007226348A (ja) * 2006-02-21 2007-09-06 Denso Corp 電圧監視システム、及び電子制御装置
CN1996025A (zh) * 2006-09-01 2007-07-11 威盛电子股份有限公司 电源电平检测器
TW201008121A (en) * 2008-08-01 2010-02-16 Novatek Microelectronics Corp Reset signal filter
CN101394171A (zh) * 2008-10-24 2009-03-25 华中科技大学 一种静态零功耗上电复位电路
TW201039326A (en) * 2009-04-27 2010-11-01 Himax Tech Ltd Power detecting device, power supply device using the same and reference voltage generator
JP2012003692A (ja) * 2010-06-21 2012-01-05 Renesas Electronics Corp 電圧検出システム及びその制御方法
CN102377416A (zh) * 2010-08-06 2012-03-14 盛群半导体股份有限公司 电源重置电路
CN102594137A (zh) * 2011-01-14 2012-07-18 英飞凌科技奥地利有限公司 用于控制开关式电源的系统和方法
CN102891670A (zh) * 2012-10-24 2013-01-23 广州润芯信息技术有限公司 一种上电复位电路
CN102983847A (zh) * 2012-12-18 2013-03-20 中国科学院微电子研究所 一种宽电源电压低功耗定时器电路
CN107664711A (zh) * 2017-09-01 2018-02-06 新茂国际科技股份有限公司 掉电侦测器
CN108347244A (zh) * 2017-12-06 2018-07-31 西安智多晶微电子有限公司 用于fpga的多模式por电路

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
CMOS掉电保护电路;沙 ，齐家月;微电子学(第01期);20-23 *
基于施密特比较器的高可靠上电复位电路;方明;姚若河;;微电子学(第05期);709-712 *

Also Published As

Publication number Publication date
US10608619B1 (en) 2020-03-31
CN111092613A (zh) 2020-05-01
US20200127650A1 (en) 2020-04-23

Similar Documents

Publication Publication Date Title
KR101364795B1 (ko) 저전력 슬립 모드 동작을 갖는 파워 업 회로
US8803580B2 (en) Power-on-reset (POR) circuit with zero steady-state current consumption and stable pull-up voltage
US7908500B2 (en) Low power retention flip-flops
JP4820571B2 (ja) 半導体装置
US7852061B2 (en) Band gap generator with temperature invariant current correction circuit
US9515552B2 (en) Voltage regulator and voltage regulating method and chip using the same
US20150002197A1 (en) System and method for variable frequency clock generation
CN111092613B (zh) 上电重置电路与相关的重置方法
KR20120095901A (ko) 전력 관리를 위한 클럭 턴온 기법
US20110004813A1 (en) Low overhead circuit and method for predicting timing errors
JP2002228690A (ja) 電源検出回路
US7830188B2 (en) Semiconductor integrated circuit and method of controlling the same
CN111371451B (zh) 锁相环的锁定检测方法、锁相环及其频率锁定检测控制器
US7038508B2 (en) Methods and apparatuses for detecting clock loss in a phase-locked loop
CN109669524B (zh) 芯片的上电复位电路
US7944769B1 (en) System for power-on detection
KR20130041238A (ko) 아날로그 바이어스들의 고속 웨이크-업을 위한 방법 및 장치
JP2012143030A (ja) 電子回路
KR102548611B1 (ko) 전압 검출 시스템
US11171659B1 (en) Techniques for reliable clock speed change and associated circuits and methods
JP5145436B2 (ja) 半導体装置
KR20110037384A (ko) 전압 안정화 감지회로 및 감지방법
CN212033758U (zh) 一种带上电复位功能的掉电保护电路
US20240106438A1 (en) Droop detection and control of digital frequency-locked loop
KR100524909B1 (ko) 자동 모드 변환 신호 발생기와 이를 구비하는동기식 반도체 메모리 장치

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant