CN111010152B - 一种信号整形电路 - Google Patents
一种信号整形电路 Download PDFInfo
- Publication number
- CN111010152B CN111010152B CN201911368045.3A CN201911368045A CN111010152B CN 111010152 B CN111010152 B CN 111010152B CN 201911368045 A CN201911368045 A CN 201911368045A CN 111010152 B CN111010152 B CN 111010152B
- Authority
- CN
- China
- Prior art keywords
- signal
- field effect
- effect transistor
- switch
- schmitt trigger
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
- H03K5/01—Shaping pulses
- H03K5/12—Shaping pulses by steepening leading or trailing edges
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
- H03K5/01—Shaping pulses
- H03K5/04—Shaping pulses by increasing duration; by decreasing duration
Landscapes
- Physics & Mathematics (AREA)
- Nonlinear Science (AREA)
- Manipulation Of Pulses (AREA)
Abstract
本发明提供了一种信号整形电路,包括:施密特触发器、窄脉冲产生模块、开关模块;施密特触发器对输入信号进行整形处理,得到输出信号;窄脉冲产生模块,用于根据所述输出信号得到开关控制信号;其中,当检测到所述输出信号的电平发生预设变化时,控制所述开关控制信号产生一脉冲;在脉冲期间,所述开关控制信号通过控制所述开关模块断开使所述施密特触发器的输出保持不变。本发明通过将高振幅、窄脉宽的脉冲整形成预设固定宽度的脉冲信号输出,从而阻止高振幅、窄脉宽的信号输入给后级电路,和后级电路一起滤除混在输入信号中的各种噪声,同时不影响正常信号的传输,不增加延时。
Description
技术领域
本发明涉及信号传输领域,尤指一种信号整形电路。
背景技术
在一些应用环境比较恶劣的场合,数字信号传输也容易受到噪声信号干扰。通常在数字信号传输中会使用数字隔离器,以消除噪声和两个系统不同地对数字隔离器之后电路的影响。
噪声信号有多种,振幅小的和振幅大的、脉冲宽度窄的和宽的。通常振幅小的噪声单独的施密特触发器就能滤除,但是振幅大的噪声易被施密特触发器输出给后级。振幅大的、脉冲宽度宽的噪声信号,后级电路可以识别、并自行滤除。但是一些振幅大的、脉冲宽度窄的噪声信号,后级电路无法识别,如果让这些噪声信号输入数字隔离器,会造成后级电路工作异常,数字隔离器输出出错。
发明内容
本发明的目的是提供一种信号整形电路,用于阻止振幅大的、脉冲宽度窄的噪声信号输出,导致后级电路工作异常的问题。
本发明提供的技术方案如下:
一种信号整形电路,包括:施密特触发器、窄脉冲产生模块、开关模块;所述窄脉冲产生模块,与所述施密特触发器相连;所述开关模块分别与所述窄脉冲产生模块和所述施密特触发器相连;所述施密特触发器对输入信号进行整形处理,得到输出信号;所述窄脉冲产生模块,用于根据所述输出信号得到开关控制信号;其中,当检测到所述输出信号的电平发生预设变化时,控制所述开关控制信号产生一脉冲;在脉冲期间,所述开关控制信号通过控制所述开关模块断开使所述施密特触发器的输出保持不变。
进一步地,当检测到所述输出信号从高电平下降到第一负向阈值电压时,所述窄脉冲产生模块控制所述开关控制信号产生一正向脉冲;将携带所述正向脉冲的开关控制信号记为第一开关信号。
进一步地,所述窄脉冲产生模块包括:延时反相器、或非门;所述延时反相器,用于对所述输出信号按预设时间长度延时反相,得到延时反相信号;所述或非门,与所述延时反相器相连,用于对所述延时反相信号和所述输出信号进行或非处理,得到所述第一开关信号。
进一步地,所述开关模块包括第一开关;所述第一开关包括第一场效应管,所述第一场效应管的漏极连接电源,栅极连接所述或非门,源极连接所述施密特触发器。
进一步地,当检测到所述输出信号从低电平上升到第一正向阈值电压时,所述窄脉冲产生模块控制所述开关控制信号产生一负向脉冲;将携带所述负向脉冲的开关控制信号记为第二开关信号。
进一步地,所述窄脉冲产生模块包括延时反相器、与非门;所述延时反相器,用于对所述输出信号按预设时间长度延时反相,得到延时反相信号;所述与非门,与所述延时反相器相连,用于对所述延时反相信号和所述输出信号进行与非处理,得到所述第二开关信号。
进一步地,所述开关模块包括第二开关;所述第二开关包括第八场效应管,所述第八场效应管的漏极连接地,栅极连接所述与非门,源极连接所述施密特触发器。
进一步地,所述窄脉冲产生模块还包括与非门;所述与非门,与所述延时反相器相连,用于对所述延时反相信号和所述输出信号进行与非处理,得到所述第二开关信号。
进一步地,所述开关模块还包括第二开关;所述第二开关包括第八场效应管,所述第八场效应管的漏极连接地,栅极连接所述与非门,源极连接所述施密特触发器。
进一步地,还包括边沿整形模块;所述边沿整形模块,分别与所述窄脉冲产生模块的输出端和所述施密特触发器的输出端相连,用于当所述第一开关信号无效时,将所述输出信号加速拉到地;当所述第二开关信号无效时,将所述输出信号加速拉到电源。
进一步地,所述边沿整形模块包括第九场效应管、第十场效应管、第十一场效应管;所述第九场效应管的漏级连接电源,源极连接所述施密特触发器的输出端,栅极连接所述与非门的输出端;所述第十场效应管的漏级连接所述第十一场效应管的源极,源极连接所述施密特触发器的输出端,栅极连接所述与非门的输出端;所述第十一场效应管的漏级连接地,栅极连接所述或非门的输出端。
进一步地,所述延时反相器包括第十二场效应管、第十三场效应管、电阻、电容;所述第十二场效应管的栅极与所述第十三场效应管的栅极相连;所述第十二场效应管的源极和所述第十三场效应管的源极共同连接到所述电阻的一端;所述电阻的另一端与所述电容的一端相连;所述电容的另一端接地。
通过本发明提供的一种信号整形电路,能够带来以下有益效果:本发明提供的信号整形电路应用于数字隔离器中,可以和后级电路一起滤除混在输入信号中的各种噪声(包括振幅小的和振幅大的,正向脉冲和负向脉冲),其中有的噪声可直接滤除,有的噪声被整形为能被后级电路识别滤除的噪声,同时不影响正常信号的传输,不增加数字隔离器的延时。
附图说明
下面将以明确易懂的方式,结合附图说明优选实施方式,对一种信号整形电路的上述特性、技术特征、优点及其实现方式予以进一步说明。
图1是本发明的一种信号整形电路的一个实施例的结构图;
图2是本发明的一种信号整形电路的另一个实施例的结构图;
图3是本发明的一种信号整形电路的另一个实施例的结构图;
图4是本发明的一种信号整形电路的另一个实施例的电路图;
图5是图4中与非门的电路图;
图6是图4中或非门的电路图;
图7是图4中延时反相器的电路图;
图8是图4中输入信号为宽脉冲的主要信号波形图;
图9是图4中输入信号为窄脉冲的主要信号波形图;
附图标号说明:
10.施密特触发器,20.窄脉冲产生模块,22.或非门,21.延时反相器,23.与非门,30.开关模块,31.第一开关,32.第二开关,40.边沿整形模块。
具体实施方式
为了更清楚地说明本发明实施例或现有技术中的技术方案,下面将对照附图说明本发明的具体实施方式。显而易见地,下面描述中的附图仅仅是本发明的一些实施例,对于本领域普通技术人员来讲,在不付出创造性劳动的前提下,还可以根据这些附图获得其他的附图,并获得其他的实施方式。
为使图面简洁,各图中只示意性地表示出了与本发明相关的部分,它们并不代表其作为产品的实际结构。另外,以使图面简洁便于理解,在有些图中具有相同结构或功能的部件,仅示意性地绘示了其中的一个,或仅标出了其中的一个。在本文中,“一个”不仅表示“仅此一个”,也可以表示“多于一个”的情形。
在本发明的一个实施例中,如图1所示,一种信号整形电路,包括:
施密特触发器10、窄脉冲产生模块20、开关模块30;
窄脉冲产生模块20,与施密特触发器10相连;
开关模块30与窄脉冲产生模块20和施密特触发器10相连;
施密特触发器10对输入信号VIN进行整形处理,得到输出信号datab;
窄脉冲产生模块20,用于根据输出信号datab得到开关控制信号ctrl;其中,当检测到输出信号datab的电平发生预设变化时,控制开关控制信号ctrl产生一脉冲宽度达到预设时间的脉冲;
在脉冲宽度期间,开关控制信号控制开关模块断开,使施密特触发器的输出保持不变。
具体地,施密特触发器10采用普通的施密特触发器电路,具有迟滞的功能,能抑制幅度较小的各种噪声,但并不能滤除幅度较大的噪声。
对于振幅大的脉冲信号,从脉宽角度可分为三种:
1、超级窄脉冲。其信号变化太快,施密特触发器来不及响应,即其脉冲宽度小于施密特触发器的响应时间,比如小于0.5ns;
2、窄脉冲。其脉冲宽度不小于施密特触发器的响应时间,也小于预设时间t,比如,假设t=2ns,脉宽介于0.5ns与2ns之间。
3、宽脉冲。其脉冲宽度大于预设时间t,比如,假设t=2ns,脉宽大于2ns的。
其中,预设时间t可以根据后级电路所能容忍的最小脉冲宽度来确定。后级电路是指本申请的信号整形电路之后的电路,尤指数字隔离器中本申请的信号整形电路之后的电路。
施密特触发器可以直接滤除上述超级窄脉冲,但不能滤除后面两种。
对于后面两种,本实施例的做法是将窄脉冲扩展成脉冲宽度达到预设时间t的脉冲,对于宽脉冲直接输出。经过这样处理的信号,如果是正常信号(正常信号都是脉宽大于预设时间t的信号),则没有影响;如果里面包含了噪声,由于已将窄脉冲的噪声扩展成宽度为t的脉冲,所以也不会对后级电路造成严重影响,后级电路可以进一步识别噪声,再滤除。其实现原理是:
引入了窄脉冲产生模块和开关模块,对施密特触发器的工作进行了控制。
窄脉冲产生模块用于产生开关控制信号,控制开关模块的导通与断开。通常开关控制信号一直处于使开关模块导通的有效状态。在开关模块导通时,施密特触发器处于正常工作状态。在开关模块断开时,施密特触发器忽略输入信号的变化,使输出信号保持不变;换而言之,即在开关模块断开期间,即使输入信号发生了使在施密特触发器正常工作时施密特触发器的输出发生翻转的电平变化,施密特触发器也不触发输出信号发生翻转。
当施密特触发器处于正常工作状态,且输入信号VIN发生较大变化时,施密特触发器的输出也发生相应变化。当窄脉冲产生模块检测到输出信号datab的电平发生预设变化时,迅速产生一个脉冲宽度达到预设时间t的脉冲,该脉冲使开关控制信号ctrl从有效状态迅速变成无效状态,延续时间t后再回落到有效状态。当开关控制信号处于无效状态时,开关模块断开;在开关模块断开期间,施密特触发器不会触发输出信号发生改变。当开关控制信号处于有效状态时,开关模块导通;在开关模块导通期间,施密特触发器正常工作。
如此,当输入信号是一个窄脉冲(脉冲宽度小于t)时,开关控制信号控制开关模块断开t时间,在t时间施密特触发器的输出维持不变,所以得到一个脉冲宽度达到预设时间t的输出信号。
当输入信号是一个宽脉冲(脉冲宽度大于t)时,由于只控制开关模块断开t时间,之后施密特触发器输出信号又开始正常工作,所以输出信号不受影响,仍然是一个宽脉冲。
可选地,当检测到输出信号从高电平下降到第一负向阈值电压时,窄脉冲产生模块控制开关控制信号产生一脉冲宽度达到预设时间的正向脉冲。这样,经本实施例的信号整形电路处理,输入信号的正向窄脉冲被整形为脉冲宽度达到预设时间的负向脉冲。得到负向脉冲的原因是施密特触发器的反相导致,可通过增加反向器得到对应的正向脉冲。
可选地,当检测到输出信号从低电平上升到第一正向阈值电压时,窄脉冲产生模块控制开关控制信号产生一脉冲宽度达到预设时间的负向脉冲。这样,经本实施例的信号整形电路处理,输入信号的负向窄脉冲被整形为脉冲宽度达到预设时间的正向脉冲。
本实施例,通过检测到施密特触发器的输出有预设变化时,关闭施密特触发器的正常工作一小段时间,之后恢复其正常工作,将输入信号的窄脉冲整形为固定宽度的脉冲,对于宽脉冲的输出宽度则没有影响(即将输入信号的宽脉冲整形为等宽度的脉冲);另外,本信号整形电路的延时极小,只有施密特触发器带来的延时,没有引入其他延时。
在本发明的另一个实施例中,如图2所示,一种信号整形电路,包括:
在前一实施例基础上,窄脉冲产生模块20包括或非门22和延时反相器21。
延时反相器21,用于对输出信号datab按预设时间t延时反相,得到延时反相信号;
或非门22,与延时反相器21相连,用于对延时反相信号和输出信号进行或非处理,得到开关控制信号。
具体地,当检测到输出信号datab从高电平下降到第一负向阈值电压时,窄脉冲产生模块20控制开关控制信号产生一脉冲宽度达到预设时间t的正向脉冲。可选地,开关模块采用PMOS管M1,M1的漏极连接电源,栅极连接或非门22,源极连接施密特触发器10。
这样,当开关控制信号为高电平时,M1关闭(相当于开关断开),使施密特触发器的输出保持不变。当开关控制信号为低电平时,M1导通(相当于开关导通),使施密特触发器正常工作。
经本实施例的信号整形电路处理,输入信号的正向窄脉冲被整形为脉冲宽度达到预设时间t的负向脉冲;对于宽脉冲的输出宽度则没有影响。
对本实施例进行变形,将或非门22换成与非门23,开关模块采用NMOS管M8,M8的漏极连接地,栅极连接与非门23,源极连接施密特触发器10。
如此得到的信号整形电路,能够将输入信号的负向窄脉冲被整形为脉冲宽度达到预设时间t的正向脉冲;对于宽脉冲的输出宽度则没有影响。
在本发明的另一个实施例中,如图3所示,一种信号整形电路,包括:
在前一实施例基础上,窄脉冲产生模块20还包括与非门23,开关模块30被第一开关31和第二开关32代替,还包括边沿整形模块40。
第一开关31,分别与或非门22和施密特触发器10相连;
第二开关32,分别与与非门23和施密特触发器10相连;
边沿整形模块40,分别与或非门22、与非门23和施密特触发器10相连。
延时反相器21,用于对输出信号datab按预设时间t延时反相,得到延时反相信号;
或非门22,与延时反相器21相连,用于对延时反相信号和输出信号进行或非处理,得到第一开关信号ctrl-p;
与非门23,与延时反相器21相连,用于对延时反相信号和输出信号进行与非处理,得到第二开关信号ctrl-n;
在脉冲宽度期间,第一开关信号ctrl-p通过控制第一开关31断开,使施密特触发器的输出保持不变;
在脉冲宽度期间,第二开关信号ctrl-n通过控制第一开关32断开,使施密特触发器的输出保持不变。
当第一开关信号ctrl-p无效时,边沿整形模块40将输出信号datab加速拉到地;当第二开关信号ctrl-n无效时,边沿整形模块40将输出信号datab加速拉到电源。
具体地,通过或非门22和延时反相器21的联合处理,可以使窄脉冲产生模块20产生第一开关信号ctrl-p;当检测到输出信号datab从高电平下降到第一负向阈值电压时,使第一开关信号ctrl-p产生一脉冲宽度达到预设时间t的正向脉冲。
在正向脉冲宽度期间,第一开关信号ctrl-p处于无效状态,使第一开关31断开,从而使输出信号datab处于低电平;同时在边沿整形模块40的作用下,使输出信号datab加速拉到地,从而使输出信号datab的下降沿更陡峭。
通过与非门23和延时反相器21的联合处理,可以使窄脉冲产生模块20产生第二开关信号ctrl-n;当检测到输出信号datab从低电平上升到第一正向阈值电压时,使第二开关信号ctrl-n产生一脉冲宽度达到预设时间t的负向脉冲。
在负向脉冲宽度期间,第二开关信号ctrl-n处于无效状态,使第二开关32断开,使输出信号datab处于高电平,在边沿整形模块40的作用下,使输出信号datab加速拉到电源,从而使输出信号datab的上升沿更陡峭。
本实施例,可以使输入信号的正向窄脉冲被整形为脉冲宽度达到预设时间t的负向脉冲、负向窄脉冲被整形为脉冲宽度达到预设时间t的正向脉冲;对于宽脉冲的输出宽度则没有影响(这里的没有影响是指:对应宽脉冲的输出信号的脉冲宽度没有变化,仍然等于输入信号的脉冲宽度;但是输入正向宽脉冲的信号,输出变成了等宽的负向宽脉冲信号;输入负向宽脉冲的信号,输出变成了等宽的正向脉冲信号;只要后面加一个反相器,可使输入和输出特性一致。);另外,还能使输出信号的下降沿和上升沿更陡峭,减少传输延迟。
将本实施例的信号整形电路应用于数字隔离器,可以和后级电路(比如,后级电路为滤除脉冲宽度为预设时间t的滤波电路)一起滤除混在输入信号中的噪声,其中有的噪声可直接滤除,有的噪声可被整形为能被后级电路滤除的噪声,同时不影响正常信号的传输,不增加数字隔离器的延时。
在本发明的一个实施例中,如图4所示,一种信号整形电路,包括:
M2~M7构成施密特触发器10,I0(与非门23)、I1(或非门22)、I2(延时反相器21)构成窄脉冲产生模块20,M1(第一开关31)、M8(第二开关32)构成开关模块30,M9~M11构成边沿整形模块40。
施密特触发器10包括:M2的栅极、M3的栅极、M6的栅极和M7的栅极相连;M2的源极与M3的漏级相连,M3的源极与M6的源级相连,M6的漏极与M7的源级相连;M4的漏级与M2的源极相连,M4的栅极与M3的源级相连,M4的源极接地;M5的漏级与M7的源极相连,M5的栅极与M6的源级相连,M5的源极接电源。其中,M3的源级为施密特触发器10的输出端,M3的栅极为施密特触发器10的输入端。
开关模块30包括:M1构成第一开关31,M8构成第二开关32;M1的源极与M2的漏级相连,M1的栅极与或非门22的输出端相连,M1的漏级接电源;M8的源极与M7的漏级相连,M8的栅极与与非门23的输出端相连,M8的漏级接地。
边沿整形模块40包括M9~M11场效应管;M9的漏级连接电源,源极连接施密特触发器10的输出端,栅极连接与非门23的输出端;M10的漏级连接M11的源极,源极连接施密特触发器10的输出端,栅极连接与非门23的输出端;M11的漏级连接地,栅极连接或非门22的输出端。
如图5所示,与非门23包括M21~M24场效应管;M24的栅极与M21的栅极相连,M23的栅极与M22的栅极相连,M22的漏极与M21的源极相连,M24的源极与M23的源极共同连接到M22的源极,M24的漏极、M23的漏极分别连接电源,M21的漏极接地。
如图6所示,或非门22包括M31~M34场效应管;M34的栅极与M31的栅极相连;M33的栅极与M32的栅极相连;M34的源极与M33的漏极相连;M31的源极与M32的源极共同连接到M33的源极;M34的漏极连接电源,M31的的漏极和M32的漏极接地。
如图7所示,延时反相器21包括M12~M13场效应管、电阻R、电容C;M12的栅极与M13的栅极相连;M12的源极和M13的源极共同连接到电阻R的一端;M13的漏极接地;电阻R的另一端与电容C的一端相连;电容C的另一端接地。
具体地,信号整形电路的工作原理如下:
VIH、VIL分别为施密特触发器10的正向阈值电压和负向阈值电压,VA1、VB1分别为或非门22的输入A1端导致输出翻转的电压和输入B1端导致输出翻转的电压,VA2、VB2分别为与非门23的输入A端导致输出翻转的电压和输入B端导致输出翻转的电压,V2为M1管的关断电压,VN2为M8管的关断电压。
第一负向阈值电压是指窄脉冲产生模块20的负向阈值电压,在本实施例中为VA1。第一正向阈值电压是指窄脉冲产生模块20的正向阈值电压,在本实施例中为VA2。
①、当输入信号VIN等于0时,这时输出信号datab=VDD,延时反相信号data_delay=0;第一开关信号ctrl_pmos=0,M1管导通(即第一开关导通);第二开关信号ctrl_nmos=VDD,M8管导通(即第二开关导通);这时施密特触发器10处于正常工作状态。
②、当VIN开始从0变化到VIH时,施密特触发器开始翻转,这时datab开始从VDD往0变化;当datab变化到VA1时,这时ctrl_pmos开始从0往VDD变化;当ctrl_pmos到达V2时,关闭M1管子(即第一开关断开),datab通过M10和M11将datab加速拉到0;并屏蔽输入信号;经过时间间隔t1之后,data_delay从0V变化到VB1,这时ctrl_pmos又开始从VDD开始变化到0,如此得到一个t1宽度的正向脉冲;之后施密特触发器正常工作。其中,在ctrl_pmos处于正向脉冲期间,M1管子一直处于关闭状态,控制施密特触发器屏蔽输入信号VIN的变化,即使VIN又快速从高电平变到0,施密特触发器也不会触发输出信号datab发生翻转,而是一直保持原有状态。
③、当VIN等于VDD时,这时datab=0,data_delay=VDD;ctrl_pmos=0,M1管导通(即第一开关导通);ctrl_nmos=VDD,M8管导通(即第二开关导通);这时施密特触发器处于正常工作状态。
④、当VIN从VDD变化到VIL时,施密特触发器输出开始向下翻转,这时datab开始从0往VDD变化;当datab变化到VA2时,这时ctrl_nmos开始从VDD往0变化;当ctrl_nmos到达VN2时,这时关闭M8管子(即第二开关断开),这时datab通过M9将datab加速拉到VDD;并屏蔽输入信号;经过时间间隔t1之后,data_delay从VDD变化到VB2,这时ctrl_nmos又开始从0往VDD变化,如此得到一个t1宽度的负向脉冲;之后施密特触发器处于正常工作状态。其中,在ctrl_nmos处于负向脉冲期间,M8管子一直处于关闭状态,控制施密特触发器屏蔽输入信号VIN的变化,即使VIN又快速从0升到高电平,施密特触发器也不会触发输出信号datab发生翻转,而是一直保持原有状态。
开始①的循环运行。
其中,VA1=0.65*VDD,VB1=0.6*VDD,VA2=0.35*VDD,VB2=0.4*VDD;VIL=0.32VDD,VIH=0.68VDD,VDD表示电路的电源。
M9~M11作为正反馈加速输出信号的建立,防止输出信号处于亚稳态,增加后级电路的功耗。
如图8所示,当输入信号为一宽脉冲信号时,由于第一开关信号ctrl_pmos的正向脉冲宽度(=t1)很小,其只控制第一开关(M1管)关闭一小段时间,使施密特触发器屏蔽输入信号VIN一小段时间,之后施密特触发器又开始正常工作。故当输入信号VIN的正向脉冲宽度较大(>t1)时,施密特触发器的输出不受影响。
由于第二开关信号ctrl_nmos的负向脉冲宽度(=t1)很小,其只控制第二开关(M8管)关闭一小段时间,使施密特触发器屏蔽输入信号VIN一小段时间,之后施密特触发器又开始正常工作。故当输入信号VIN的负向脉冲宽度较大(>t1)时,施密特触发器的输出不受影响。
第一开关信号ctrl_pmos是输出信号datab与延时反相信号data_delay的或非结果,第二开关信号ctrl_nmos是输出信号datab与延时反相信号data_delay的与非结果,逻辑运算上决定了第一开关信号的正向脉冲与第二开关信号的负向脉冲不会同时发生。所以,当输入信号上升沿来的时候,产生ctrl_pmos的正向脉冲,M1管关闭,M8管正常工作;当输入信号下升沿来的时候,产生ctrl_nmos的负向脉冲,M8管关闭,M1管正常工作。
综上,当输入信号为一宽脉冲信号时,本实施例的输出信号不受影响。
如图9所示输入信号为窄脉冲的情况。当输入信号为一个正向窄脉冲时,第一开关信号ctrl_pmos迅速产生一个正向窄脉冲,控制第一开关(M1管)关闭,使得施密特触发器的输出保持不变,在这个正向窄脉冲时间内,即使输入发生变化,输出信号datab仍保持不变。如此,实现了当输入为正向窄脉冲信号(脉冲宽度小于t1)时,则本实施例的输出信号datab是一个固定宽度的负向窄脉冲(脉冲宽度为t1)。
当输入信号为一个负向窄脉冲时,第二开关信号ctrl_nmos迅速产生一个负向窄脉冲,控制第二开关(M8管)关闭,使得施密特触发器的输出保持不变,在这个负向窄脉冲时间内,即使输入发生变化,输出信号datab仍保持不变。如此,实现了当输入为负向窄脉冲信号(脉冲宽度小于t1)时,则本实施例的输出信号datab是一个固定宽度的正向窄脉冲(脉冲宽度为t1)。
所以本实施例可将脉冲宽度小于t1的正向或负向窄脉冲信号,整形成脉冲宽度为t1的脉冲信号。
时间间隔t1决定了第一开关信号ctrl_pmos的正向脉冲宽度、第二开关信号ctrl_nmos的负向脉冲宽度。根据后级电路所能容忍的最小脉冲宽度tmin来确定时间间隔t1,只有时间间隔t1不小于最小脉冲宽度tmin时,才能保证信号整形电路输出的输出信号datab的脉宽满足后级电路要求。
本实施例,通过检测施密特触发器的输出,当输出有变化时迅速关闭施密特触发器一段时间,之后再打开施密特触发器,从而实现:对于超窄脉冲直接滤除,对于次窄的脉冲信号,将其扩展成固定的脉冲宽度,当脉冲宽度大于某个值时,直接输出。
应当说明的是,上述实施例均可根据需要自由组合。以上所述仅是本发明的优选实施方式,应当指出,对于本技术领域的普通技术人员来说,在不脱离本发明原理的前提下,还可以做出若干改进和润饰,这些改进和润饰也应视为本发明的保护范围。
Claims (12)
1.一种信号整形电路,其特征在于,包括:施密特触发器、窄脉冲产生模块、开关模块;
所述窄脉冲产生模块,与所述施密特触发器相连;
所述开关模块的控制端与所述窄脉冲产生模块相连,其输入/输出端和所述施密特触发器相连;
所述施密特触发器对输入信号进行整形处理,得到输出信号;
所述窄脉冲产生模块,用于根据所述输出信号得到开关控制信号;其中,当检测到所述输出信号的电平发生预设变化时,控制所述开关控制信号产生一固定脉宽的脉冲;
在脉冲期间,所述开关控制信号通过控制所述开关模块断开使所述施密特触发器的输出保持不变。
2.根据权利要求1所述的信号整形电路,其特征在于:
当检测到所述输出信号从高电平下降到第一负向阈值电压时,所述窄脉冲产生模块控制所述开关控制信号产生一固定脉宽的正向脉冲;将携带所述正向脉冲的开关控制信号记为第一开关信号。
3.根据权利要求2所述的信号整形电路,其特征在于,所述窄脉冲产生模块包括:延时反相器、或非门;
所述延时反相器,用于对所述输出信号按预设时间长度延时反相,得到延时反相信号;
所述或非门,与所述延时反相器相连,用于对所述延时反相信号和所述输出信号进行或非处理,得到所述第一开关信号。
4.根据权利要求3所述的信号整形电路,其特征在于:
所述开关模块包括第一开关;
所述第一开关包括第一场效应管,所述第一场效应管的漏极连接电源,栅极连接所述或非门,源极连接所述施密特触发器。
5.根据权利要求1所述的信号整形电路,其特征在于:
当检测到所述输出信号从低电平上升到第一正向阈值电压时,所述窄脉冲产生模块控制所述开关控制信号产生一固定脉宽的负向脉冲;将携带所述负向脉冲的开关控制信号记为第二开关信号。
6.根据权利要求5所述的信号整形电路,其特征在于,所述窄脉冲产生模块包括延时反相器、与非门;
所述延时反相器,用于对所述输出信号按预设时间长度延时反相,得到延时反相信号;
所述与非门,与所述延时反相器相连,用于对所述延时反相信号和所述输出信号进行与非处理,得到所述第二开关信号。
7.根据权利要求6所述的信号整形电路,其特征在于:
所述开关模块包括第二开关;
所述第二开关包括第八场效应管,所述第八场效应管的漏极连接地,栅极连接所述与非门,源极连接所述施密特触发器。
8.根据权利要求4所述的信号整形电路,其特征在于,所述窄脉冲产生模块还包括与非门;
所述与非门,与所述延时反相器相连,用于对所述延时反相信号和所述输出信号进行与非处理,得到第二开关信号。
9.根据权利要求8所述的信号整形电路,其特征在于,所述开关模块还包括第二开关;
所述第二开关包括第八场效应管,所述第八场效应管的漏极连接地,栅极连接所述与非门,源极连接所述施密特触发器。
10.根据权利要求9所述的信号整形电路,其特征在于,还包括边沿整形模块;
所述边沿整形模块,分别与所述窄脉冲产生模块的输出端和所述施密特触发器的输出端相连,用于当所述第一开关信号无效时,将所述输出信号加速拉到地;当所述第二开关信号无效时,将所述输出信号加速拉到电源。
11.根据权利要求10所述的信号整形电路,其特征在于,所述边沿整形模块包括第九场效应管、第十场效应管、第十一场效应管;
所述第九场效应管的漏级连接电源,源极连接所述施密特触发器的输出端,栅极连接所述与非门的输出端;
所述第十场效应管的漏级连接所述第十一场效应管的源极,源极连接所述施密特触发器的输出端,栅极连接所述与非门的输出端;
所述第十一场效应管的漏级连接地,栅极连接所述或非门的输出端。
12.根据权利要求3、6任意一项所述的信号整形电路,其特征在于,所述延时反相器包括第十二场效应管、第十三场效应管、电阻、电容;
所述第十二场效应管的栅极与所述第十三场效应管的栅极相连;
所述第十二场效应管的源极和所述第十三场效应管的源极共同连接到所述电阻的一端;
所述电阻的另一端与所述电容的一端相连;
所述电容的另一端接地。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201911368045.3A CN111010152B (zh) | 2019-12-26 | 2019-12-26 | 一种信号整形电路 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201911368045.3A CN111010152B (zh) | 2019-12-26 | 2019-12-26 | 一种信号整形电路 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN111010152A CN111010152A (zh) | 2020-04-14 |
CN111010152B true CN111010152B (zh) | 2020-08-04 |
Family
ID=70118456
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201911368045.3A Active CN111010152B (zh) | 2019-12-26 | 2019-12-26 | 一种信号整形电路 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN111010152B (zh) |
Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN101533099A (zh) * | 2009-03-22 | 2009-09-16 | 中国科学院近代物理研究所 | 电荷频率转换器 |
CN102075167A (zh) * | 2010-11-22 | 2011-05-25 | 西安电子科技大学 | 时钟调整电路和时钟电路的调整方法 |
CN103281068A (zh) * | 2013-05-07 | 2013-09-04 | 日银Imp微电子有限公司 | 一种脉冲开关输入的接口电路 |
CN103297001A (zh) * | 2013-05-17 | 2013-09-11 | 中科院微电子研究所昆山分所 | 一种脉冲整形电路及脉冲整形方法 |
US8896347B2 (en) * | 2013-03-29 | 2014-11-25 | Hamilton Sundstrand Corporation | Synchronous input signal capture system |
CN105187036A (zh) * | 2015-08-05 | 2015-12-23 | 英特格灵芯片(天津)有限公司 | 一种脉冲滤波电路及其方法 |
-
2019
- 2019-12-26 CN CN201911368045.3A patent/CN111010152B/zh active Active
Patent Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN101533099A (zh) * | 2009-03-22 | 2009-09-16 | 中国科学院近代物理研究所 | 电荷频率转换器 |
CN102075167A (zh) * | 2010-11-22 | 2011-05-25 | 西安电子科技大学 | 时钟调整电路和时钟电路的调整方法 |
US8896347B2 (en) * | 2013-03-29 | 2014-11-25 | Hamilton Sundstrand Corporation | Synchronous input signal capture system |
CN103281068A (zh) * | 2013-05-07 | 2013-09-04 | 日银Imp微电子有限公司 | 一种脉冲开关输入的接口电路 |
CN103297001A (zh) * | 2013-05-17 | 2013-09-11 | 中科院微电子研究所昆山分所 | 一种脉冲整形电路及脉冲整形方法 |
CN105187036A (zh) * | 2015-08-05 | 2015-12-23 | 英特格灵芯片(天津)有限公司 | 一种脉冲滤波电路及其方法 |
Also Published As
Publication number | Publication date |
---|---|
CN111010152A (zh) | 2020-04-14 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN108322211B (zh) | 一种i/o接口电路输出状态的检测电路和电子系统 | |
CN111010152B (zh) | 一种信号整形电路 | |
US5541527A (en) | PECL buffer | |
JP2005167804A (ja) | ノイズ除去回路 | |
WO1997023045A1 (en) | Asynchronous self-adjusting input circuit | |
US6975158B2 (en) | Noise canceling circuit | |
KR100673699B1 (ko) | 센스 증폭기 출력 제어 회로 | |
CN111682873A (zh) | 一种低功耗输出缓冲器电路 | |
KR960008137B1 (ko) | 반도체 소자의 노이즈 특성 강화회로 | |
KR20010044892A (ko) | 파워 온 리셋 회로 | |
CN111162758B (zh) | 一种低抖动滤波器 | |
US20230170885A1 (en) | Voltage conversion circuit and memory | |
KR100290892B1 (ko) | 씨모스전압레벨쉬프트회로 | |
KR100482767B1 (ko) | 어드레스 버퍼 | |
US7571202B2 (en) | Method and apparatus for digital noise mask filtering | |
KR100331263B1 (ko) | 반도체장치의 오실레이터 | |
KR0131431Y1 (ko) | 신호 디바운스회로 | |
KR100308130B1 (ko) | 데이터 트랜스퍼 회로 | |
KR100190301B1 (ko) | 파이프라인 출력 기능을 갖는 동기식 기억소자의 출력 회로 | |
KR100452642B1 (ko) | 클럭 발생 장치 | |
JPH04217116A (ja) | 出力回路 | |
KR100471144B1 (ko) | 펄스 발생 회로 | |
KR100422815B1 (ko) | 출력 버퍼 장치 | |
KR100369343B1 (ko) | 일정하이레벨출력을갖는고속출력버퍼 | |
KR100356796B1 (ko) | 반도체 소자의 출력버퍼회로 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant |