CN110957274B - 制造半导体结构的方法 - Google Patents

制造半导体结构的方法 Download PDF

Info

Publication number
CN110957274B
CN110957274B CN201910898439.3A CN201910898439A CN110957274B CN 110957274 B CN110957274 B CN 110957274B CN 201910898439 A CN201910898439 A CN 201910898439A CN 110957274 B CN110957274 B CN 110957274B
Authority
CN
China
Prior art keywords
conductive region
transistor
conductive
density
amorphous
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201910898439.3A
Other languages
English (en)
Other versions
CN110957274A (zh
Inventor
蔡俊雄
彭成毅
李京桦
吴忠政
幸仁·万
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Original Assignee
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Taiwan Semiconductor Manufacturing Co TSMC Ltd filed Critical Taiwan Semiconductor Manufacturing Co TSMC Ltd
Publication of CN110957274A publication Critical patent/CN110957274A/zh
Application granted granted Critical
Publication of CN110957274B publication Critical patent/CN110957274B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/8238—Complementary field-effect transistors, e.g. CMOS
    • H01L21/823814—Complementary field-effect transistors, e.g. CMOS with a particular manufacturing method of the source or drain structures, e.g. specific source or drain implants or silicided source or drain structures or raised source or drain structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/8238—Complementary field-effect transistors, e.g. CMOS
    • H01L21/823821—Complementary field-effect transistors, e.g. CMOS with a particular manufacturing method of transistors with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/8238—Complementary field-effect transistors, e.g. CMOS
    • H01L21/823828—Complementary field-effect transistors, e.g. CMOS with a particular manufacturing method of the gate conductors, e.g. particular materials, shapes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/8238—Complementary field-effect transistors, e.g. CMOS
    • H01L21/823871—Complementary field-effect transistors, e.g. CMOS interconnection or wiring or contact manufacturing related aspects
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
    • H01L27/088—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate
    • H01L27/092—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate complementary MIS field-effect transistors
    • H01L27/0924—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate complementary MIS field-effect transistors including transistors with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66787—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel
    • H01L29/66795—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/785—Field effect transistors with field effect produced by an insulated gate having a channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/26506—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/268—Bombardment with radiation with high-energy radiation using electromagnetic radiation, e.g. laser radiation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table
    • H01L21/28518—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table the conductive layers comprising silicides

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Ceramic Engineering (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

本发明实施例提供制造半导体结构的方法。所述方法的一者包括：接收包括第一晶体管的第一导电区域及第二晶体管的第二导电区域的衬底，其中所述第一晶体管及所述第二晶体管具有不同导电类型；对所述第一导电区域及所述第二导电区域执行非晶化；在所述第一晶体管的所述第一导电区域上执行植入；使接触材料层形成于所述第一导电区域及所述第二导电区域上；对所述第一导电区域及所述第二导电区域执行热退火；及对所述第一导电区域及所述第二导电区域执行激光退火。

Description

制造半导体结构的方法
技术领域
本发明实施例涉及制造半导体结构的方法。
背景技术
半导体集成电路(IC)工业已经历快速成长。设计及IC材料的技术进步已产生连续IC世代，各代具有比前一代更小及更复杂的电路。复杂及减小的IC结构易受缺陷或物理损坏影响，且IC结构中的电性质及电组件的小变化可导致IC结构的低性能。例如，IC结构中的源极及漏极的电阻可显著影响IC结构的性能。然而，归因于半导体工艺的高复杂性及影响半导体结构的不同元件及层的相互依存因数，即使工艺的微小变化也很困难。
发明内容
本发明的实施例涉及一种用于制造半导体结构的方法，其包含：接收包括第一晶体管的第一导电区域及第二晶体管的第二导电区域的衬底，其中所述第一晶体管及所述第二晶体管具有不同导电类型；对所述第一导电区域及所述第二导电区域执行非晶化；在所述第一晶体管的所述第一导电区域上执行植入；使接触材料层形成于所述第一导电区域及所述第二导电区域上；对所述第一导电区域及所述第二导电区域执行热退火；及对所述第一导电区域及所述第二导电区域执行激光退火。
本发明的实施例涉及一种用于制造半导体结构的方法，其包含：接收包括第一晶体管的第一导电区域及第二晶体管的第二导电区域的衬底，其中所述第一晶体管及所述第二晶体管具有不同导电类型；使第一物质冲击所述第一导电区域及所述第二导电区域；将第二物质植入到所述第一导电区域中；将第三物质沉积于所述第一导电区域及所述第二导电区域上；及通过激光退火来增大所述第一导电区域及所述第二导电区域的结晶密度。
本发明的实施例涉及一种用于制造半导体结构的方法，其包含：接收包括第一晶体管的第一导电区域及第二晶体管的第二导电区域的衬底，其中所述第一晶体管及所述第二晶体管具有不同导电类型；暴露所述第一导电区域及所述第二导电区域；增大所述第一导电区域及所述第二导电区域的非晶密度；将物质引入到所述第一导电区域的非晶结构中；将接触材料层沉积于所述第一导电区域及所述第二导电区域上；及执行激光退火以减小所述第一导电区域及所述第二导电区域的所述非晶密度。
附图说明
从结合附图来解读的以下详细描述最佳理解本揭露的实施例的方面。应注意，根据行业标准做法，各种结构未按比例绘制。事实上，为使讨论清楚，可任意增大或减小各种结构的尺寸。
图1是根据本揭露的一些实施例的用于制造半导体结构的方法的流程图。
图2到8为根据本揭露的一些实施例的各种制造阶段期间的半导体结构的剖面图。
图9为根据本揭露的一些实施例的用于制造半导体结构的方法的流程图。
图10为根据本揭露的一些实施例的用于制造半导体结构的方法的流程图。
图11为根据本揭露的一些实施例的一或多个晶体管的三维图。
具体实施方式
以下揭露提供用于实施所提供的标的的不同特征的诸多不同实施例或实例。下文将描述元件及配置的特定实例以简化本揭露。当然，此等仅为实例且不意在限制。例如，在以下描述中，“使第一构件形成于第二构件上方或第二构件上”可包括其中形成直接接触的所述第一构件及所述第二构件的实施例，且也可包括其中可形成介于所述第一构件与所述第二构件之间的额外构件使得所述第一构件及所述第二构件可不直接接触的实施例。另外，本揭露可在各种实例中重复元件符号及/或字母。此重复是为了简化及清楚且其本身不指示所讨论的各种实施例及/或配置之间的关系。
此外，为便于描述，例如“下面”、“下方”、“下”、“上方”、“上面”、“上”、“在……上”及其类似者的空间相对术语可在本文中用于描述一元件或构件与另外(若干)元件或(若干)构件的关系，如图中所绘示。空间相对术语除涵盖图中所描绘的定向之外，还意在涵盖装置在使用或操作中的不同定向。设备可以其它方式定向(旋转90度或依其它定向)且也可因此解译本文所使用的空间相对描述词。
如本文所使用，尽管例如“第一”、“第二”及“第三”的术语描述各种元件、组件、区域、层及/或区段，但此等元件、组件、区域、层及/或区段不应受限于此等术语。此等术语可仅用于使元件、组件、区域、层或区段彼此区分。除非内文明确指示，否则本文所使用的例如“第一”、“第二”及“第三”的术语不隐含序列或顺序。
如本文所使用，术语“近似”、“大体上”、“大体”及“约”用于描述及解释小变动。当与事件或状况一起使用时，所述术语可涉及其中所述事件或状况精确发生的例项及其中所述事件或状况非常近似发生的例项。例如，当与数值一起使用时，所述术语可涉及小于或等于所述数值的±10％的变动范围，例如小于或等于±5％、小于或等于±4％、小于或等于±3％、小于或等于±2％、小于或等于±1％、小于或等于±0.5％、小于或等于±0.1％或小于或等于±0.05％。例如，如果两个数值之间的差小于或等于所述值的平均值的±10％(例如小于或等于±5％、小于或等于±4％、小于或等于±3％、小于或等于±2％、小于或等于±1％、小于或等于±0.5％、小于或等于±0.1％或小于或等于±0.05％)，那么所述值可被视为“大体上”相同或相等。例如，“大体上”平行可涉及小于或等于±10°的相对于0°的角变动范围，例如小于或等于±5°、小于或等于±4°、小于或等于±3°、小于或等于±2°、小于或等于±1°、小于或等于±0.5°、小于或等于±0.1°或小于或等于±0.05°。例如，“大体上”垂直可涉及小于或等于±10°的相对于90°的角变动范围，例如小于或等于±5°、小于或等于±4°、小于或等于±3°、小于或等于±2°、小于或等于±1°、小于或等于±0.5°、小于或等于±0.1°或小于或等于±0.05°。
图1绘示根据本揭露的一些实施例的用于制造半导体结构的方法M10。方法M10包括：(O11)接收包括第一晶体管的第一导电区域及第二晶体管的第二导电区域的衬底，其中所述第一晶体管及所述第二晶体管具有不同导电类型；(O12)对所述第一导电区域及所述第二导电区域执行非晶化；(O13)在所述第一晶体管的所述第一导电区域上执行植入；(O14)使接触材料层形成于所述第一导电区域及所述第二导电区域上；(O15)对所述第一导电区域及所述第二导电区域执行热退火；及(O16)对所述第一导电区域及所述第二导电区域执行激光退火。应注意，图1中所展示的操作(O11到O16)的序列仅绘示本揭露的精神且不意在限制操作(O11至O16)的制造序列。
为进一步绘示本揭露的概念，下文将提供各种实施例。然而，不意在使本揭露受限于特定实施例。另外，不同实施例中所绘示的条件或参数可经组合或修改以具有实施例的不同组合，只要所使用的参数或条件不冲突。
参考图2，根据操作O11及本揭露的一些实施例，接收或提供衬底10。衬底10包括晶体管TS1及第二晶体管TS2，其中第一晶体管TS1及第二晶体管TS2具有不同导电类型。第一晶体管TS1及第二晶体管TS2可个别表示具有相同导电类型的晶体管群组；然而，为易于说明，图2到8中仅展示第一晶体管TS1及第二晶体管TS2的部分。以下描述中使用单一第一晶体管TS1及单一第二晶体管TS2。
在一些实施例中，第一晶体管TS1为PMOS(P型金属氧化物半导体)晶体管，且第二晶体管TS2为NMOS(N型金属氧化物半导体)晶体管。在一些实施例中，第一晶体管TS1为NMOS且第二晶体管TS2为PMOS。为易于理解及说明，以下描述中使用包括第一晶体管TS1作为PMOS及第二晶体管TS2作为NMOS的实施例。第一晶体管TS1包括形成于衬底10中的第一导电区域11，且第二晶体管TS2包括形成于衬底10中的第二导电区域12。在一些实施例中，第一晶体管TS1及第二晶体管TS2为鳍式场效晶体管(FinFET)，第一导电区域11及第二导电区域12形成于衬底10的鳍式结构101中，如图11中所展示，其中为易于说明，图11仅展示第一晶体管TS1的一部分。沿图11中所展示的线A-A'的第一晶体管TS1的剖面透视图类似于图2中所展示的第一晶体管TS1的剖面图。第二晶体管TS2的三维图可类似于图2中所展示的第一晶体管TS1，且省略重复图。在一些实施例中，导电区域11及12形成于衬底10的鳍式结构中。在一些实施例中，通过外延生长来形成第一导电区域11及第二导电区域12，且此阶段中的第一导电区域11及第二导电区域12完全结晶。第一导电区域11及/或第二导电区域12的配置取决于不同外延技术，且其在本文中不受限制。在一些实施例中，第一导电区域11及第二导电区域12可包括锗(Ge)、硅锗(SiGe)、碳化硅(SiC)、硅磷(SiP)、硅锗碳(SiGeC)、硅碳磷(SiCP)或其它适合材料。
多个栅极结构14形成于衬底10上邻近于第一导电区域11及第二导电区域12，且形成于衬底10的顶面S101上。在一些实施例中，多个栅极结构14形成于衬底10的鳍式结构上且横跨衬底10的鳍式结构。在一些实施例中，在形成鳍式结构之后且在形成第一导电区域11及第二导电区域12之前形成栅极结构14。在一些实施例中，如图11中所展示，栅极结构14横跨及垂直于鳍式结构101延伸(例如在实施例中，衬底10的鳍式结构101沿X方向延伸，且栅极结构沿Z方向延伸)。在一些实施例中，栅极结构14为多晶硅栅极结构。在一些实施例中，栅极结构14为金属栅极结构。栅极结构14的类型在本文中不受限制。在一些实施例中，各栅极结构14包括栅极电极141、栅极介电质142、硬掩模143、一对间隔物144及介电材料145。栅极介电质142包围栅极电极141且安置于栅极电极141与间隔物144之间，且栅极介电质142也安置于栅极电极141与鳍式结构101之间。硬掩模143安置于栅极电极141的顶部上且介于间隔物对144之间。间隔物对144安置于栅极电极141及硬掩模143的堆叠的两个横向侧壁上。介电材料145安置于栅极电极141、硬掩模143及间隔物对144的堆叠的两个横向侧壁上。栅极结构14的详细配置在本文中不受限制。
参考图3，根据本揭露的一些实施例，方法M10进一步包括使线性层15保形形成于衬底10及栅极结构14上。在一些实施例中，在工艺期间消耗栅极结构14的间隔物(例如图11中所展示的介电材料145及/或间隔物144)，且减小间隔物的厚度。在一些实施例中，执行沉积操作以使线性层15形成于栅极结构14上以补偿栅极结构14的消耗间隔物。在一些实施例中，线性层15由相同于栅极结构14的间隔物的(若干)材料制成。在一些实施例中，线性层15的材料为介电质，且线性层15也形成于第一导电区域11及第二导电区域12上。线性层15具有与衬底10及栅极结构14的轮廓一致的轮廓。在一些实施例中，线性层15包括氧化硅(SiOx)、氮化硅(SixNy)、氮化硼(BN)、氮化锗(GeN)、碳氮化硅(SiCN)、氧碳氮化硅(SiOCN)、氧氮化硅(SiON)、氧碳化硅(SiOC)或其等的组合，其中X及Y为整数。在一些实施例中，通过保形沉积来形成线性层15。
参考图4，根据本揭露的一些实施例，方法M10进一步包括执行蚀刻操作ET1以移除线性层15的部分以使侧壁15'形成于各栅极结构14的两个横向侧上。如上图3中所绘示，在一些实施例中，第一导电区域11及第二导电区域12由线性层15覆盖，且蚀刻操作ET1的目的为暴露第一导电区域11及第二导电区域12以利之后硅化物的形成。在一些实施例中，蚀刻操作ET1为施加于衬底10及栅极结构14上的定向干式蚀刻。在一些实施例中，定向干式蚀刻包括用于移除线性层15的水平部分(平行于衬底10的顶面S101延伸的部分)的垂直(垂直于衬底10的顶面S101)各向异性反应性离子蚀刻(RIE)(例如沿Y方向朝向衬底10执行，其正交于X-Z平面)。移除第一导电区域11及第二导电区域12上的线性层15的部分，且还移除栅极结构14的顶部上的线性层15的部分。暴露第一导电区域11及第二导电区域12。在一些实施例中，栅极结构14的转角A14的部分由蚀刻操作ET1移除，如图4中所展示。在一些实施例中，如图4中所展示，转角A14在蚀刻操作ET1之后变成斜角。在一些实施例中，转角A14在蚀刻操作ET1之后变成圆角(图中未展示)。
在一些实施例中，线性层15的形成是为了补偿先前操作中所消耗的栅极结构14的间隔物。例如，先前操作包括用于移除使用栅极结构14作为掩模的鳍式结构的一部分来生长导电区域11及12的蚀刻操作。在一些实施例中，移除线性层15的部分是为了暴露第一导电区域11及第二导电区域12用于对第一导电区域11及第二导电区域12所执行的后续操作。
参考图5，根据操作O12及本揭露的一些实施例，对第一导电区域11及第二导电区域12执行非晶化IP1。非晶化IP1引起第一导电区域11及第二导电区域12的晶格受损。第一导电区域11及第二导电区域12的晶体缺陷及错位密度增加，且第一导电区域11及第二导电区域12的部分尤其受非晶化IP1的第一物质PA1冲击。通过将第一导电区域11的结晶结构的一部分转化为非晶形式来使第一非晶结构111形成于第一导电区域11中。通过将第二导电区域12的结晶结构的一部分转化为非晶形式来使第二非晶结构121形成于第二导电区域12中。
在一些实施例中，非晶化IP1包括将非掺杂离子物种作为第一物质PA1植入到暴露第一导电区域11及第二导电区域12。第一物质PA1选自不更改第一导电区域11及第二导电区域12的化学或导电性质的元素或离子。在一些实施例中，第一物质PA1选自包括于第一导电区域11及第二导电区域12中的元素或惰性原子。在一些实施例中，第一物质PA1选自周期表中IVA及VIIIA族的一或多个元素。在一些实施例中，第一物质PA1选自锗及硅的群组中的一或多个元素。在一些实施例中，第一物质PA1包括一或多种惰性气体，例如氩气、氦气及/或其类似者。为了较佳非晶化结果，氩气归因于氩的较大原子大小而优于氦气。
在非晶化IP1期间，调整工艺参数(例如操作能量及离子/原子浓度)及离子束电流以实现充分损坏第一导电区域11及第二导电区域12的晶格。非晶化IP1用于建立邻近于第一晶体管TS1及第二晶体管TS2的通道区域的所要垂直掺杂物分布。第一导电区域11及第二导电区域12的晶格损坏可减少后续离子植入期间的通道效应且还促进硅化物形成为后续操作中所形成的硅化物层的所要相变。在一些实施例中，非晶化IP1包括执行锗植入(即，锗为第一物质PA1)。在一些实施例中，植入的离子能是在3keV到10keV的范围内，且锗浓度是在4E14个原子/cm2到5E13个原子/cm2的范围内。在一些实施例中，第一导电区域11的深度D11是在40纳米到60纳米的范围内，且通过非晶化IP1所形成的第一非晶结构111的深度D111是在5纳米到10纳米的范围内。在一些实施例中，第二导电区域12的深度D12是在40纳米到60纳米的范围内，且通过相同非晶化IP1所形成的第二非晶结构121的深度D121也在5纳米到10纳米的范围内。第一非晶结构111及第二非晶结构121的深度D111及D121可分别由植入的离子能及离子浓度控制。
如上文所绘示，操作O12用于使第一物质PA1冲击第一导电区域11及第二导电区域12，如图5中所展示。通过操作O12来减小第一导电区域11及第二导电区域12的结晶密度且尤其是导电区域11及12的表面部分(即，图5中的第一非晶结构111及第二非晶结构121)的结晶密度。本文所提及的表面部分是相对于接近导电区域11及12的表面且邻近于栅极结构14的部分。第一导电区域11及第二导电区域12的所得结晶密度类似或大体上相同，且在以下描述中指示为第一减小结晶密度。第一减小结晶密度小于操作O12之前的导电区域11及12的结晶密度(其在以下描述中指示为导电区域11及12的原始结晶密度)。应注意，非晶化IP1前后的结晶密度变化主要发生于导电区域11及12的各自第一非晶结构111及第二非晶结构121中。
其中，操作O12用于增大第一导电区域11及第二导电区域12(尤其是导电区域11及12的表面部分)的非晶密度。本文所提及的表面部分是相对于接近导电区域11及12的表面且邻近于栅极结构14的部分。导电区域11及12的表面分别由栅极结构14暴露，且视情况由侧壁15'暴露。在衬底10中，第一非晶结构111的深度D111及第二非晶结构121的深度D121从由栅极结构14暴露的表面测量且分别向下延伸到导电区域11及12的底部。应注意，第一导电区域11的非晶密度增大主要集中于第一非晶结构111中。类似地，第二导电区域12的非晶密度增大主要集中于第二非晶结构121中。
参考图6，根据操作O13及本揭露的一些实施例，在第一晶体管TS1的第一导电区域11上执行植入IP2。在一些实施例中，如图6中所展示，使光致抗蚀剂PR形成于第二晶体管TS2上以覆盖及保护第二导电区域12免于植入IP2。在一些实施例中，归因于结晶晶格与第一非晶结构111之间的晶界障壁，将第二物质PA2植入或引入到第一导电区域11中，尤其是植入或引入到第一导电区域11的第一非晶结构111中。在一些实施例中，第二物质PA2包括硼。在植入IP2之后移除光致抗蚀剂PR。
在实施例中，第一晶体管TS1为PMOS晶体管，且植入IP2是为了将离子掺入到第一晶体管TS1的源极/漏极区域中。在实施例中，通过外延生长第一导电区域11的硅锗(SiGe)且进行植入IP2以将掺杂物引入到第一导电区域11中来形成第一晶体管TS1的源极/漏极区域。在实施例中，第二晶体管TS2为NMOS晶体管，且通过外延生长第二导电区域12的硅磷(SiP)来形成第二晶体管TS2的源极/漏极区域，且无需额外植入或掺杂操作。然而，其不意在限制本揭露。在其它应用中，可执行另一植入以掺杂第二晶体管TS2，同时第一晶体管TS1由掩模保护。
在一些实施例中，通过植入IP2来进一步减小第一导电区域11的第一非晶结构111的结晶密度。通过植入IP2来使第一导电区域11的结晶密度从第一减小结晶密度减小到第二减小结晶密度。第二减小结晶密度小于第一减小结晶密度。在实施例中，在植入IP2之后，第二导电区域12的结晶密度保持相同于第一减小结晶密度。
参考图7，根据操作O14及本揭露的一些实施例，使接触材料层16形成于第一导电区域11及第二导电区域12上。在一些实施例中，接触材料层16保形形成于衬底10上且物理接触第一导电区域11的第一非晶结构111及第二导电区域12的第二非晶结构121。接触材料层16具有与导电区域11及12及栅极结构14的轮廓一致的轮廓。在一些实施例中，接触材料层16包括钛(Ti)、钽(Ta)、铒(Er)、钇(Y)、镱(Yb)、铕(Eu)、铽(Tb)、镥(Lu)、钍(Th)、钪(Sc)、铪(Hf)、锆(Zr)、铬(Cr)、铌(Nb)、钌(Ru)、钴(Co)、镍(Ni)、铂(Pt)、钨(W)、其它适合金属、含有以上金属的化合物(例如含有所列金属的氮化物化合物)或其等的组合。在一些实施例中，接触材料层16是多层结构。在一些实施例中，接触材料层16包括钛(Ti)子层及形成于其上的氮化碳(TiN)子层(图中未展示)。在一些实施例中，通过保形沉积、化学气相沉积(CVD)、物理气相沉积(PVD)或任何其它适合操作来形成接触材料层16。在一些实施例中，在植入IP2之后实时执行操作O14。
参考图8，根据操作O15及O16及本揭露的一些实施例，为形成半导体结构W10，对第一导电区域11及第二导电区域12执行热退火及激光退火以借此在第一导电区域11及第二导电区域12上形成硅化物层17且使第一非晶结构111及第二非晶结构121再结晶。在一些实施例中，在半导体结构W10上执行操作O15及O16(热退火及激光退火)。在一些实施例中，半导体结构W10为裸片、晶片、装置或封装的部分。在一些实施例中，硅化物层17含有接触材料层16的金属元素。在一些实施例中，硅化物层17包括硅化钛(TiSi)。在一些实施例中，激光退火与热退火之间的温差大于或等于摄氏150度(℃)。在一些实施例中，热退火的温度低于激光退火的温度。在一些实施例中，热退火的持续时间大于激光退火的持续时间。
在一些实施例中，栅极结构14安置于其上的半导体结构W10的第一侧W10a指称“前侧”，且与半导体结构W10的第一侧W10a对置的半导体结构W10的第二侧W10b指称“后侧”。在一些实施例中，接近或面向半导体结构W10的第一侧W10a的衬底10的第一表面10a指称“前表面”。在一些实施例中，暴露衬底10的第一表面10a处的接触材料层16。在一些实施例中，与衬底10的第一表面10a对置的衬底10的第二表面10b指称“后表面”。
本揭露中的热退火是以广效(而非离散线)的方式提供热。在一些实施例中，热退火的类型包括基于炉的退火及基于灯的退火。在一些实施例中，热退火加热整个衬底10或整个半导体结构W10。在一些实施例中，热退火仅加热衬底10的第一表面10a或半导体结构W10的第一侧W10a。在一些实施例中，热退火对半导体结构W10的第一侧W10a及第二侧W10b两者提供热。在一些实施例中，热退火仅对半导体结构W10的第二侧W10b提供热，且通过热传导来加热衬底10的第一表面10a或半导体结构W10的第一侧W10a。在一些实施例中，热退火对衬底10的第一表面10a及第二表面10b两者提供热。在一些实施例中，热退火仅对衬底10的第二表面10b提供热。
本揭露中的激光退火是将能量直接提供到衬底10或半导体结构W10上。在一些实施例中，激光退火是将能量提供到衬底10的一部分或半导体结构W10的一部分上。在一些实施例中，激光退火是将能量提供到衬底10的第一表面10a或半导体结构W10的第一侧W10a上。在一些实施例中，以离散线(而非广效)的方式将激光退火的激光束直接投射到衬底10的第一表面10a或半导体结构W10的第一侧W10a上。在一些实施例中，激光退火是将能量提供到衬底10的第一表面10a的一部分或半导体结构W10的第一侧W10a的一部分上。在一些实施例中，激光退火是由激光投射器以点扫描或线扫描的方式投射激光束。
退火操作提供能量来促进层之间或材料内的反应。驱动第一导电区域11与其上的接触材料层16的一部分之间及第二导电区域12与其上的接触材料层16的一部分之间的扩散以使硅化物层17形成于导电区域11及12上。硅化物层17分别由接触导电区域11及12的接触材料层16的部分形成。还通过退火操作来促进第一导电区域11的第一非晶结构111及第二导电区域12的第二非晶结构121的晶格的修复。使第一非晶结构111及第二非晶结构121再结晶成晶体。
在一些实施例中，控制热退火的温度及持续时间在特定范围内以控制硅化物层17的设计相变的热预算。在热退火期间使硅化物层17的晶格的相产生移位。硅化物层17的设计相变在本文中不受限制。硅化物层17的设计相变的平面定向与应用有关。设计相变经设计以提供半导体装置的源极/漏极接点的所要电阻。在一些实施例中，热退火的温度是在摄氏500度(℃)到650℃的范围内。在一些实施例中，热退火的持续时间是以秒标度。在一些实施例中，热退火的持续时间是在10秒到30秒的范围内。在一些实施例中，热退火用于在处理室中从衬底10的前侧及后侧加热衬底10。在一些实施例中，热退火为快速热退火。
在一些实施例中，归因于促使晶格缺陷修复及恢复所需的较高温度，第一非晶结构111及第二非晶结构121的再结晶由激光退火主导。在一些实施例中，为修复晶体，控制激光退火的温度及持续时间在特定范围内。也控制激光退火的热预算以避免硅化物层17的设计相变更改。激光退火包括激光尖波退火(LSA)、动态表面退火(DSA)、熔化激光退火(MLA)、超亚秒退火(uSSA)或其它适合激光退火技术。在一些实施例中，激光退火的温度是在摄氏800度(℃)到950℃的范围内。在一些实施例中，激光退火用于在处理室中由激光束从衬底10的前侧加热衬底10。在一些实施例中，激光退火的持续时间是以微秒标度。在一些实施例中，激光退火的持续时间是在200微秒到400微秒的范围内。在一些实施例中，激光退火的热预算小于热退火的热预算。在一些实施例中，还通过操作O16的激光退火来达成掺杂物活化。
在一些实施例中，在热退火之前执行激光退火。在其它实施例中，在激光退火之前执行热退火。如上文所绘示，归因于较高温度，第一非晶结构111及第二非晶结构121的再结晶由激光退火主导。另一方面，硅化物层17的形成可由激光退火或热退火主导，其取决于先执行哪一个。在两种情形中，通过热退火来移位或调整相变。然而，我们观察到，热优先实施例的跨晶片的硅化物层17的电阻均匀性趋向于优于激光优先实施例的电阻均匀性。在热优先实施例中，硅化物层17的形成由热退火主导。归因于热退火的较长持续时间及还归因于激光退火的散射效应，热退火提供优于激光退火的跨晶片的热均匀性。
执行操作O16以通过激光退火来增大第一导电区域11及第二导电区域12的结晶密度。在操作O16中，分别从第二减小结晶密度及/或第一减小结晶密度增大第一导电区域11及第二导电区域12的结晶密度。换句话说，执行操作O16中的激光退火以通过使第一非晶结构111的至少一部分及第二非晶结构121的至少一部分再结晶来减小第一导电区域11的非晶密度及第二导电区域12的非晶密度。应注意，导电区域11及12的各自第一非晶结构111及第二非晶结构121的晶体结构无法修复或恢复到相同于非晶化IP1之前的导电区域11及12的晶体结构。图8仅供说明，且不意在限制本揭露。然而，方法M10的操作O16可显著增大导电区域11及12的结晶密度。
在相同概念下，且除上文所绘示的方法M10之外，本揭露还提供用于制造半导体结构的方法M20，如图9中所展示。方法M20包括：(O21)接收包括第一晶体管的第一导电区域及第二晶体管的第二导电区域的衬底，其中所述第一晶体管及所述第二晶体管具有不同导电类型；(O22)使第一物质冲击所述第一导电区域及所述第二导电区域；(O23)将第二物质植入到所述第一导电区域中；(O24)将第三物质沉积于所述第一导电区域及所述第二导电区域上；及(O25)通过激光退火来增大所述第一导电区域及所述第二导电区域的结晶密度。本揭露还提供用于制造半导体结构的方法M30，如图10中所展示。方法M30包括：(O31)接收包括第一晶体管的第一导电区域及第二晶体管的第二导电区域的衬底，其中所述第一晶体管及所述第二晶体管具有不同导电类型；(O32)暴露所述第一导电区域及所述第二导电区域；(O33)增大所述第一导电区域及所述第二导电区域的非晶密度；(O34)将物质引入到所述第一导电区域的非晶结构中；(O35)将接触材料层沉积于所述第一导电区域及所述第二导电区域上；及(O36)执行激光退火以减小所述第一导电区域及所述第二导电区域的所述非晶密度。
可在上文所绘示的本揭露的方法之后执行源极/漏极接触通路、栅极接点、互连结构等等的形成。由于热预算高度受限，因此由非晶化所致的导电区域的晶格缺陷使掺杂物活化较困难。本揭露提供用于制造半导体结构的方法，其中方法包括用于在形成源极/漏极接触通路之前修复晶格缺陷的操作及其它后续操作。硅化物层、源极及漏极的所要性质由热退火及激光退火确保。本揭露的激光退火可通过修复非晶结构来改良晶体管的掺杂物活化及接触电阻，其中由源极/漏极区域及硅化物层的形成期间所执行的非晶化及植入引起晶格错位。再者，掺杂物植入及硅化物相变两者仅需要一次非晶化。仅需要单一操作来招致跨晶片的晶体管的源极/漏极区域的晶体结构损坏。因此，本揭露的方法导致晶体结构较少损坏、较容易由激光退火恢复晶体结构及硅化物层的较小相变可能性。因此，归因于低接触电阻，可由所揭露的方法提供半导体结构的较佳性能。
本揭露的一些实施例提供一种用于制造半导体结构的方法。所述方法包括：接收包括第一晶体管的第一导电区域及第二晶体管的第二导电区域的衬底，其中所述第一晶体管及所述第二晶体管具有不同导电类型；对所述第一导电区域及所述第二导电区域执行非晶化；在所述第一晶体管的所述第一导电区域上执行植入；使接触材料层形成于所述第一导电区域及所述第二导电区域上；对所述第一导电区域及所述第二导电区域执行热退火；及对所述第一导电区域及所述第二导电区域执行激光退火。
本揭露的一些实施例提供一种用于制造半导体结构的方法。所述方法包括：接收包括第一晶体管的第一导电区域及第二晶体管的第二导电区域的衬底，其中所述第一晶体管及所述第二晶体管具有不同导电类型；使第一物质冲击所述第一导电区域及所述第二导电区域；将第二物质植入到所述第一导电区域中；将第三物质沉积于所述第一导电区域及所述第二导电区域上；及通过激光退火来增大所述第一导电区域及所述第二导电区域的结晶密度。
本揭露的一些实施例提供一种用于制造半导体结构的方法。所述方法包括：接收包括第一晶体管的第一导电区域及第二晶体管的第二导电区域的衬底，其中所述第一晶体管及所述第二晶体管具有不同导电类型；暴露所述第一导电区域及所述第二导电区域；增大所述第一导电区域及所述第二导电区域的非晶密度；将物质引入到所述第一导电区域的非晶结构中；将接触材料层沉积于所述第一导电区域及所述第二导电区域上；及执行激光退火以减小所述第一导电区域及所述第二导电区域的所述非晶密度。
上文已概述若干实施例的结构，使得所属领域的一般技术人员可较佳理解本揭露的方面。所属领域的一般技术人员应了解，其可容易地使用本揭露作为设计或修改用于实施相同目的及/或达成本文所引入的实施例的相同优点的其它过程及结构的基础。所属领域的一般技术人员还应认识到，此等等效构造不应背离本揭露的精神及范围，且其可在不背离本揭露的精神及范围的情况下对本文作出各种改变、取代及更改。
符号说明
10 衬底
10a 第一表面
10b 第二表面
11 第一导电区域
12 第二导电区域
14 栅极结构
15 线性层
15' 侧壁
16 接触材料层
17 硅化物层
101 鳍式结构
111 第一非晶结构
121 第二非晶结构
141 栅极电极
142 栅极介电质
143 硬掩模
144 间隔物
145 介电材料
A14 转角
D11 深度
D12 深度
D111 深度
D121 深度
ET1 蚀刻操作
IP1 非晶化
IP2 植入
M10 方法
M20 方法
M30 方法
O11 操作
O12 操作
O13 操作
O14 操作
O15 操作
O16 操作
O21 操作
O22 操作
O23 操作
O24 操作
O25 操作
O31 操作
O32 操作
O33 操作
O34 操作
O35 操作
O36 操作
PA1 第一物质
PA2 第二物质
PR 光致抗蚀剂
S101 顶面
TS1 第一晶体管
TS2 第二晶体管
W10 半导体结构
W10a 第一侧
W10b 第二侧

Claims (20)

1.一种用于制造半导体结构的方法，其包含：
接收衬底，包括鳍式结构；
外延生长以形成第一晶体管的第一导电区域及第二晶体管的第二导电区域于所述衬底的所述鳍式结构中，其中所述第一晶体管及所述第二晶体管具有不同导电类型，所述第一导电区域包括硅锗，且所述第二导电区域包括硅磷；
对所述第一导电区域及所述第二导电区域执行非晶化；
于所述非晶化后，形成光致抗蚀剂于所述第二晶体管上以覆盖所述第二导电区域且暴露所述第一导电区域；
在所述第一晶体管的所述第一导电区域上执行植入，其中所述第二导电区被所述光致抗蚀剂保护以免于被植入；
于所述植入后，移除所述光致抗蚀剂；
于所述光致抗蚀剂移除后，无需对所述第二导电区進行额外植入或掺杂操作，使接触材料层形成于所述第一导电区域及所述第二导电区域上，其中所述接触材料层接触所述第一导电区域的第一暴露部分以及所述第二导电区域的第二暴露部分，且所述第一暴露部分具有与所述第二暴露部分不同的结晶密度；
对所述第一导电区域及所述第二导电区域执行热退火；及
对所述第一导电区域及所述第二导电区域执行激光退火。
2.根据权利要求1所述的方法，其中所述热退火的温度低于所述激光退火的温度。
3.根据权利要求2所述的方法，其中所述热退火的所述温度是在500℃到650℃的范围内。
4.根据权利要求2所述的方法，其中所述激光退火的所述温度是在800℃到950℃的范围内。
5.根据权利要求1所述的方法，其中所述热退火的持续时间大于所述激光退火的持续时间。
6.根据权利要求5所述的方法，其中所述激光退火的所述持续时间是在数微秒内。
7.根据权利要求1所述的方法，其中在所述激光退火之前执行所述热退火。
8.根据权利要求7所述的方法，其中通过所述热退火来使硅化物层由所述接触材料层形成。
9.根据权利要求8所述的方法，其中通过所述激光退火来使所述第一导电区域及所述第二导电区域的非晶结构分别转化为结晶结构。
10.根据权利要求1所述的方法，其中所述非晶化于所述第一导电区域形成第一晶界障壁，且所述第一导电区域中的所述植入的物质分布受限于所述第一晶界障壁。
11.一种用于制造半导体结构的方法，其包含：
外延生长以形成第一晶体管的第一导电区域及第二晶体管的第二导电区域于衬底的鳍式结构中，其中所述第一晶体管及所述第二晶体管具有不同导电类型，所述第一导电区域包括硅锗，所述第二导电区域包括硅磷，且所述第一导电区域及所述第二导电区域完全结晶；
使第一物质冲击所述第一导电区域及所述第二导电区域；
于所述使第一物质冲击所述第一导电区域及所述第二导电区域后，形成光致抗蚀剂于所述第二晶体管上以覆盖所述第二导电区域且暴露所述第一导电区域；
将第二物质植入到所述第一导电区域中，其中所述第二导电区被所述光致抗蚀剂保护以免于植入所述第二物质；
于所述第二物质植入后，移除所述光致抗蚀剂；
于所述光致抗蚀剂移除后，无需对所述第二导电区進行额外植入或掺杂操作，将第三物质沉积于所述第一导电区域及所述第二导电区域上，其中所述第三物质接触所述第一导电区域的第一暴露部分以及所述第二导电区域的第二暴露部分，且所述第一暴露部分具有与所述第二暴露部分不同的结晶密度；及
通过激光退火来增大所述第一导电区域的所述第一暴露部分及所述第二导电区域的所述第二暴露部分的所述结晶密度。
12.根据权利要求11所述的方法，其中所述第一物质冲击所述第一导电区域及所述第二导电区域导致所述第一导电区域及所述第二导电区域的结晶密度减少至第一结晶密度。
13.根据权利要求12所述的方法，其中将所述第二物质植入到所述第一导电区域中导致从所述第一导电区域的所述第一结晶密度减小至第二结晶密度。
14.根据权利要求13所述的方法，其中所述第二结晶密度小于所述第一结晶密度。
15.根据权利要求11所述的方法，其中所述第一物质选自硅、锗及氩。
16.根据权利要求11所述的方法，其中所述第一物质选自周期表上IVA及VIIIA族中的一或多个元素。
17.一种用于制造半导体结构的方法，其包含：
外延生长以形成第一晶体管的第一导电区域及第二晶体管的第二导电区域于衬底的鳍式结构中，其中所述第一晶体管及所述第二晶体管具有不同导电类型，所述第一导电区域包括硅锗，所述第二导电区域包括硅磷，且所述第一导电区域及所述第二导电区域完全结晶；
暴露所述第一导电区域及所述第二导电区域；
增大所述第一导电区域及所述第二导电区域的非晶密度；
于所述增大所述第一导电区域及所述第二导电区域的非晶密度后，形成光致抗蚀剂于所述第二晶体管上以覆盖所述第二导电区域且暴露所述第一导电区域；
将物质引入到所述第一导电区域的第一非晶结构中，其中所述第二导电区被所述光致抗蚀剂保护以免于所述物质引入；
于所述引入后，移除所述光致抗蚀剂；
于所述光致抗蚀剂移除后，无需对所述第二导电区進行额外植入或掺杂操作，将接触材料层沉积于所述第一导电区域及所述第二导电区域上，其中所述接触材料层接触所述第一导电区域的所述第一非晶结构以及所述第二导电区域的第二非晶结构，且所述第一非晶结构具有与所述第二非晶结构不同的非晶密度；及
执行激光退火以减小所述第一导电区域的所述第一非晶结构及所述第二导电区域的所述第二非晶结构的所述非晶密度。
18.根据权利要求17所述的方法，其中通过所述激光退火来使硅化物层由所述接触材料层形成。
19.根据权利要求18所述的方法，其进一步包含：
执行快速热退火以使所述硅化物层的晶格的相移位。
20.根据权利要求17所述的方法，其中暴露所述第一导电区域及所述第二导电区域包含：
执行定向蚀刻以从线性层暴露所述第一导电区域及所述第二导电区域。
CN201910898439.3A 2018-09-27 2019-09-23 制造半导体结构的方法 Active CN110957274B (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US201862737384P 2018-09-27 2018-09-27
US62/737,384 2018-09-27
US16/404,540 US11450571B2 (en) 2018-09-27 2019-05-06 Method for manufacturing semiconductor structure
US16/404,540 2019-05-06

Publications (2)

Publication Number Publication Date
CN110957274A CN110957274A (zh) 2020-04-03
CN110957274B true CN110957274B (zh) 2023-06-27

Family

ID=69946435

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201910898439.3A Active CN110957274B (zh) 2018-09-27 2019-09-23 制造半导体结构的方法

Country Status (3)

Country Link
US (2) US11450571B2 (zh)
CN (1) CN110957274B (zh)
TW (1) TWI840408B (zh)

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9978750B1 (en) * 2017-03-10 2018-05-22 International Business Machines Corporation Low resistance source/drain contacts for complementary metal oxide semiconductor (CMOS) devices

Family Cites Families (55)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW264575B (zh) * 1993-10-29 1995-12-01 Handotai Energy Kenkyusho Kk
KR100199064B1 (ko) * 1995-10-17 1999-07-01 구자홍 박막 트랜지스터 제조방법
US6030863A (en) * 1998-09-11 2000-02-29 Taiwan Semiconductor Manufacturing Company Germanium and arsenic double implanted pre-amorphization process for salicide technology
JP3904936B2 (ja) * 2001-03-02 2007-04-11 富士通株式会社 半導体装置の製造方法
US7491586B2 (en) * 2001-03-22 2009-02-17 T-Ram Semiconductor, Inc. Semiconductor device with leakage implant and method of fabrication
US6555880B2 (en) * 2001-06-07 2003-04-29 International Business Machines Corporation Self-aligned silicide process utilizing ion implants for reduced silicon consumption and control of the silicide formation temperature and structure formed thereby
US6548361B1 (en) * 2002-05-15 2003-04-15 Advanced Micro Devices, Inc. SOI MOSFET and method of fabrication
US6987061B2 (en) * 2003-08-19 2006-01-17 Texas Instruments Incorporated Dual salicide process for optimum performance
US7381619B2 (en) * 2004-04-27 2008-06-03 Taiwan Semiconductor Manufacturing Company, Ltd. Dual work-function metal gates
US7118980B2 (en) 2004-10-25 2006-10-10 Texas Instruments Incorporated Solid phase epitaxy recrystallization by laser annealing
US20070082494A1 (en) * 2005-10-03 2007-04-12 United Microelectronics Corp. Method for forming silicide layer
US20070099044A1 (en) 2005-11-02 2007-05-03 Chun-Chin Tung Fuel cartridge monitoring device for fuel cells
US7709317B2 (en) * 2005-11-14 2010-05-04 International Business Machines Corporation Method to increase strain enhancement with spacerless FET and dual liner process
US7341902B2 (en) * 2006-04-21 2008-03-11 International Business Machines Corporation Finfet/trigate stress-memorization method
DE102006025408B4 (de) * 2006-05-31 2011-05-05 Globalfoundries Inc. Verfahren zur Steigerung des Transistorsleitungsvermögens durch Dotierstoffaktivierung nach der Silizidierung
US7795124B2 (en) * 2006-06-23 2010-09-14 Applied Materials, Inc. Methods for contact resistance reduction of advanced CMOS devices
DE102006035666B3 (de) * 2006-07-31 2008-04-17 Advanced Micro Devices, Inc., Sunnyvale Verfahren zum Ausbilden einer Halbleiterstruktur
US7598147B2 (en) 2007-09-24 2009-10-06 International Business Machines Corporation Method of forming CMOS with Si:C source/drain by laser melting and recrystallization
US20090146223A1 (en) 2007-12-05 2009-06-11 International Business Machines Corporation Process and method to lower contact resistance
US8440514B2 (en) * 2008-04-11 2013-05-14 United Microelectronics Corp. Semiconductor device and method for manufacturing the same
US8507337B2 (en) * 2008-07-06 2013-08-13 Imec Method for doping semiconductor structures and the semiconductor device thereof
US8039349B2 (en) * 2009-07-30 2011-10-18 Globalfoundries Inc. Methods for fabricating non-planar semiconductor devices having stress memory
US8815712B2 (en) 2011-12-28 2014-08-26 Taiwan Semiconductor Manufacturing Company, Ltd. Method for epitaxial re-growth of semiconductor region
US9236267B2 (en) 2012-02-09 2016-01-12 Taiwan Semiconductor Manufacturing Company, Ltd. Cut-mask patterning process for fin-like field effect transistor (FinFET) device
US20130237026A1 (en) * 2012-03-09 2013-09-12 Taiwan Semiconductor Manufacturing Company, Ltd., ("Tsmc") Finfet device having a strained region
US9171929B2 (en) 2012-04-25 2015-10-27 Taiwan Semiconductor Manufacturing Company, Ltd. Strained structure of semiconductor device and method of making the strained structure
JP2014063897A (ja) * 2012-09-21 2014-04-10 Toshiba Corp 半導体装置の製造方法、アニール装置及びアニール方法
US9093530B2 (en) 2012-12-28 2015-07-28 Taiwan Semiconductor Manufacturing Company, Ltd. Fin structure of FinFET
US9214555B2 (en) 2013-03-12 2015-12-15 Taiwan Semiconductor Manufacturing Co., Ltd. Barrier layer for FinFET channels
US8963258B2 (en) 2013-03-13 2015-02-24 Taiwan Semiconductor Manufacturing Company FinFET with bottom SiGe layer in source/drain
US8796666B1 (en) 2013-04-26 2014-08-05 Taiwan Semiconductor Manufacturing Company, Ltd. MOS devices with strain buffer layer and methods of forming the same
US8748253B1 (en) * 2013-05-24 2014-06-10 Texas Instruments Incorporated Memory and logic with shared cryogenic implants
US9293534B2 (en) * 2014-03-21 2016-03-22 Taiwan Semiconductor Manufacturing Company, Ltd. Formation of dislocations in source and drain regions of FinFET devices
US9023697B2 (en) * 2013-08-08 2015-05-05 International Business Machines Corporation 3D transistor channel mobility enhancement
US9093561B2 (en) * 2013-11-21 2015-07-28 GlobalFoundries, Inc. Modified, etch-resistant gate structure(s) facilitating circuit fabrication
US9136106B2 (en) 2013-12-19 2015-09-15 Taiwan Semiconductor Manufacturing Company, Ltd. Method for integrated circuit patterning
US9698249B2 (en) * 2014-01-17 2017-07-04 Taiwan Semiconductor Manufacturing Company Ltd. Epitaxy in semiconductor structure and manufacturing method of the same
US9548303B2 (en) 2014-03-13 2017-01-17 Taiwan Semiconductor Manufacturing Company, Ltd. FinFET devices with unique fin shape and the fabrication thereof
US9324867B2 (en) * 2014-05-19 2016-04-26 International Business Machines Corporation Method to controllably etch silicon recess for ultra shallow junctions
US9379207B2 (en) * 2014-06-12 2016-06-28 GlobalFoundries, Inc. Stable nickel silicide formation with fluorine incorporation and related IC structure
US9406568B2 (en) * 2014-11-21 2016-08-02 International Business Machines Corporation Semiconductor structure containing low-resistance source and drain contacts
KR102274765B1 (ko) * 2014-12-17 2021-07-09 에스케이하이닉스 주식회사 전자 장치 및 그 제조 방법
US9991384B2 (en) * 2015-01-15 2018-06-05 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor device including fin structures and manufacturing method thereof
US9520482B1 (en) 2015-11-13 2016-12-13 Taiwan Semiconductor Manufacturing Company, Ltd. Method of cutting metal gate
US9431399B1 (en) * 2015-12-15 2016-08-30 International Business Machines Corporation Method for forming merged contact for semiconductor device
US10249502B2 (en) * 2016-01-22 2019-04-02 International Business Machines Corporation Low resistance source drain contact formation with trench metastable alloys and laser annealing
US9875939B1 (en) * 2016-12-08 2018-01-23 Globalfoundries Inc. Methods of forming uniform and pitch independent fin recess
CN113410293A (zh) * 2017-01-10 2021-09-17 中国科学院微电子研究所 半导体器件及其制造方法
CN108573869B (zh) * 2017-03-07 2021-08-06 中芯国际集成电路制造(上海)有限公司 鳍式场效应管及其形成方法
US10453935B2 (en) * 2017-04-20 2019-10-22 International Business Machines Corporation Thermally stable salicide formation for salicide first contacts
US10714598B2 (en) * 2017-06-30 2020-07-14 Taiwan Semiconductor Manufacturing Co., Ltd. Method of manufacturing semiconductor device
CN109427681B (zh) * 2017-08-31 2020-12-22 中芯国际集成电路制造(上海)有限公司 半导体结构及其形成方法
US10510617B2 (en) * 2018-03-12 2019-12-17 International Business Machines Corporation CMOS VFET contacts with trench solid and liquid phase epitaxy
US10658510B2 (en) * 2018-06-27 2020-05-19 Taiwan Semiconductor Manufacturing Company, Ltd. Source/drain structure
US11502197B2 (en) * 2019-10-18 2022-11-15 Taiwan Semiconductor Manufacturing Co., Ltd. Source and drain epitaxial layers

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9978750B1 (en) * 2017-03-10 2018-05-22 International Business Machines Corporation Low resistance source/drain contacts for complementary metal oxide semiconductor (CMOS) devices

Also Published As

Publication number Publication date
TWI840408B (zh) 2024-05-01
US11942376B2 (en) 2024-03-26
US20220384275A1 (en) 2022-12-01
US20200105618A1 (en) 2020-04-02
US11450571B2 (en) 2022-09-20
CN110957274A (zh) 2020-04-03
TW202013517A (zh) 2020-04-01

Similar Documents

Publication Publication Date Title
US6797602B1 (en) Method of manufacturing a semiconductor device with supersaturated source/drain extensions and metal silicide contacts
TWI396228B (zh) 含有矽及碳之磊晶層的形成與處理
Yang et al. Advanced in situ pre-Ni silicide (Siconi) cleaning at 65nm to resolve defects in NiSix modules
US10763338B2 (en) Silicide implants
TW201125043A (en) FinFET LDD and source drain implant technique
KR19990071451A (ko) 얕은 소스/드레인 접합을 형성하기 위한 국소적 실리사이드화방법
JP2011151318A (ja) 半導体装置およびその製造方法
US20150214339A1 (en) Techniques for ion implantation of narrow semiconductor structures
US11676867B2 (en) Method for manufacturing semiconductor structure
JP2012146716A (ja) 半導体装置の製造方法
US20230074496A1 (en) Source and drain epitaxial layers
US8546259B2 (en) Nickel silicide formation for semiconductor components
JP5010589B2 (ja) 半導体デバイス製造方法及びその方法により製造した半導体デバイスを備えた半導体集積回路チップ
CN110957274B (zh) 制造半导体结构的方法
US20100112788A1 (en) Method to reduce surface damage and defects
JP2009111214A (ja) 半導体装置及びその製造方法
JP2009152391A (ja) 半導体装置の製造方法及び半導体装置
US20240249945A1 (en) Creation of a transistor with close silicide source and drain from the canal
TWI853496B (zh) 積體退火系統及其製造積體電路與場效電晶體的方法
JP2009277994A (ja) コンタクト形成方法、半導体装置の製造方法および半導体装置
JP2006295181A (ja) 半導体素子を形成する方法
van Meer et al. Recent Advances in Contact Resistance Improvement in Advanced Logic
TW202347509A (zh) 積體退火系統及其製造積體電路與場效電晶體的方法
TW439226B (en) Method for manufacturing MOS transistor
KR20040054139A (ko) 반도체 소자의 제조 방법

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant