CN110931553A - 半导体装置 - Google Patents

半导体装置 Download PDF

Info

Publication number
CN110931553A
CN110931553A CN201910011106.4A CN201910011106A CN110931553A CN 110931553 A CN110931553 A CN 110931553A CN 201910011106 A CN201910011106 A CN 201910011106A CN 110931553 A CN110931553 A CN 110931553A
Authority
CN
China
Prior art keywords
region
collector
gate electrode
electrode
semiconductor layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201910011106.4A
Other languages
English (en)
Other versions
CN110931553B (zh
Inventor
岩鍜治阳子
末代知子
诹访刚史
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Toshiba Electronic Devices and Storage Corp
Original Assignee
Toshiba Corp
Toshiba Electronic Devices and Storage Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp, Toshiba Electronic Devices and Storage Corp filed Critical Toshiba Corp
Publication of CN110931553A publication Critical patent/CN110931553A/zh
Application granted granted Critical
Publication of CN110931553B publication Critical patent/CN110931553B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H01L29/7395—Vertical transistors, e.g. vertical IGBT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H01L29/0688—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions characterised by the particular shape of a junction between semiconductor regions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H01L29/0692—Surface layout
    • H01L29/0696—Surface layout of cellular field-effect devices, e.g. multicellular DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/0804—Emitter regions of bipolar transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/0821—Collector regions of bipolar transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/083—Anode or cathode regions of thyristors or gated bipolar-mode devices
    • H01L29/0834—Anode regions of thyristors or gated bipolar-mode devices, e.g. supplementary regions surrounding anode regions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1095—Body region, i.e. base region, of DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41708—Emitter or collector electrodes for bipolar transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42356—Disposition, e.g. buried gate electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42372—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42372—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out
    • H01L29/4238—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out characterised by the surface lay-out
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66234—Bipolar junction transistors [BJT]
    • H01L29/66325—Bipolar junction transistors [BJT] controlled by field-effect, e.g. insulated gate bipolar transistors [IGBT]
    • H01L29/66333—Vertical insulated gate bipolar transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/74—Thyristor-type devices, e.g. having four-zone regenerative action
    • H01L29/747—Bidirectional devices, e.g. triacs

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Abstract

实施方式的半导体装置具备：半导体层，具有第1面及与第1面对置的第2面；发射极电极，设置在第1面侧；集电极电极，设置在第2面侧；第1栅极电极，设置在第1面侧；第2栅极电极，设置在第2面侧；第1导电型的漂移区域；第2导电型的集电极区域，设置在漂移区域与第2面之间，一部分与第2栅极电极对置，一部分与集电极电极接触；以及第1导电型的区域，设置在集电极区域与第2面之间，一部分与第2栅极电极对置，一部分与集电极电极接触；集电极电极具有第1有效栅极距离及与第1有效栅极距离不同的第2有效栅极距离。

Description

半导体装置
本申请基于日本特许申请2018－175439号(申请日：2018年9月19日)主张优先权。本申请通过参照该基础申请而包括其全部内容。
技术领域
本发明涉及半导体装置。
背景技术
作为电力用的半导体装置的一例，有IGBT(绝缘栅双极型晶体管，Insulated GateBipolar Transistor)。IGBT例如在集电极电极上设置p型的集电极区域、n型的漂移区域、p型的基极区域。并且，在p型的基极区域上，中间夹着栅极绝缘膜而设置栅极电极。进而，在p型的基极区域的表面，设置与发射极电极连接的n型的发射极区域。
在上述IGBT中，通过对栅极电极施加比阈值电压高的正电压，在p型的基极区域中形成沟道。然后，电子从n型的发射极区域向n型漂移区域注入，空穴从p型的集电极区域向n型漂移区域注入。由此，在集电极电极与发射极电极之间流过以电子和空穴为载流子的电流。
为了通态电阻的减小、关断损失的减小、浪涌电压的减小等改善IGBT的特性，进行了各种各样的尝试。例如，为了减小IGBT的关断损失，提出了在集电极电极侧也设置栅极电极。在IGBT的关断时向该栅极电极施加比阈值电压高的电压，抑制从集电极电极的空穴的注入，通过缩短关断时间，关断损失减小。
发明内容
本发明的目的是提供一种减小通态电阻的半导体装置。
一技术方案的的半导体装置具备：半导体层，具有第1面及与第1面对置的第2面；发射极电极，设置在半导体层的第1面侧；集电极电极，设置在半导体层的第2面侧；第1栅极电极，设置在半导体层的第1面侧；第2栅极电极，设置在半导体层的第2面侧；第1导电型的漂移区域，设置在半导体层中；第2导电型的集电极区域，在半导体层中设置在漂移区域与第2面之间的一部分处，一部分与第2栅极电极对置，一部分与集电极电极接触；以及第1导电型的区域，在半导体层中设置在集电极区域与第2面之间的一部分处，一部分与第2栅极电极对置，一部分与集电极电极接触；在将集电极电极与集电极区域接触的部分定义为接触面，将存在于接触面中的线段上、且距第2栅极电极最远的点定义为第2点，该线段在位于接触面的第1点与最近的第2栅极电极的连线上，将第2点与距第2点最近的第2栅极电极之间的距离定义为有效栅极距离的情况下，具有第1有效栅极距离及与第1有效栅极距离不同的第2有效栅极距离。
附图说明
图1是第1实施方式的半导体装置的一部分的示意剖视图。
图2是第1实施方式的半导体装置的第2面的侧的一部分的示意平面图。
图3是第1实施方式的半导体装置的集电极电极的有效栅极距离的说明图。
图4是第2实施方式的半导体装置的一部分的示意剖视图。
图5是第3实施方式的半导体装置的一部分的示意剖视图。
图6是第3实施方式的半导体装置的第2面的侧的一部分的示意平面图。
图7是第3实施方式的半导体装置的集电极电极的有效栅极距离的说明图。
图8是第4实施方式的半导体装置的第2面侧的一部分的示意平面图。
图9是第4实施方式的半导体装置的集电极电极的有效栅极距离的说明图。
图10是第5实施方式的半导体装置的一部分的示意剖视图。
图11是第6实施方式的半导体装置的一部分的示意剖视图。
图12是第7实施方式的半导体装置的一部分的示意剖视图。
图13是第8实施方式的半导体装置的集电极电极的有效宽度的说明图。
具体实施方式
以下，参照附图对本发明的实施方式进行说明。另外，在以下的说明中，对相同及类似的部件等赋予相同的标号，关于说明了一次的部件等适当省略其说明。
在本说明书中，在有n+型、n型、n－型的表述的情况下，意味着以n+型、n型、n－型的顺序，n型的杂质浓度变低。此外，在有p+型、p型、p－型的表述的情况下，意味着以p+型、p型、p－型的顺序，p型的杂质浓度变低。
(第1实施方式)
图1是第1实施方式的半导体装置的一部分的示意剖视图。图2是第1实施方式的半导体装置的第2面侧的一部分的示意平面图。图1是图2的AA’剖视图。AA’截面是与第2面垂直的截面。以下，以第1导电型是n型、第2导电型是p型的情况为例进行说明。
第1实施方式的半导体装置是在半导体层的表面具备主栅极电极的平面栅极型的IGBT100。此外，IGBT100在半导体层的背面具备控制栅极电极。
第1实施方式的IGBT100具备半导体层10、发射极电极12、集电极电极14a、集电极电极14b、集电极电极14c、集电极电极14d、主栅极电极16(第1栅极电极)、控制栅极电极18a(第2栅极电极)、控制栅极电极18b(第2栅极电极)、控制栅极电极18c(第2栅极电极)、第1栅极绝缘膜20、第2栅极绝缘膜22。
在半导体层10之中，设置有n型的背面漏极区域26(区域)、p型的集电极区域28a、p型的集电极区域28b、p型的集电极区域28c、p型的集电极区域28d、n型的缓冲区域30、n－型的漂移区域32、p型的基极区域34、n+型的发射极区域36、p+型的接触区域38。
以下，有将IGBT100具备的多个集电极电极统称而记载为集电极电极14的情况。以下，有将IGBT100具备的多个控制栅极电极统称而记载为控制栅极电极18的情况。以下，有将IGBT100具备的多个集电极区域统称而记载为集电极区域28的情况。
半导体层10具有第1面P1及与第1面P1对置的第2面P2。第1面P1是半导体层10的表面，第2面P2是半导体层10的背面。半导体层10例如是单晶硅。半导体层10的膜厚例如是40μm以上700μm以下。
发射极电极12设置在半导体层10的第1面P1侧。发射极电极12的至少一部分与半导体层10的第1面P1接触。发射极电极12例如是金属。对于发射极电极12施加发射极电压(Ve)。发射极电压例如是0V。
集电极电极14a、集电极电极14b、集电极电极14c、集电极电极14d设置在半导体层10的第2面P2侧。集电极电极14的至少一部分与半导体层10的第2面P2接触。集电极电极14例如是金属。
集电极电极14被电气地连接。对于集电极电极14施加集电极电压(Vc)。集电极电压例如是200V以上6500V以下。
主栅极电极16设置在半导体层10的第1面P1侧。主栅极电极16例如是含有n型杂质或p型杂质的多晶硅。对于主栅极电极16施加第1栅极电压(Vg1)。
第1栅极绝缘膜20设置在主栅极电极16与半导体层10之间。第1栅极绝缘膜20例如是氧化硅膜。
控制栅极电极18a、控制栅极电极18b、控制栅极电极18c设置在半导体层10的第2面P2侧。控制栅极电极18例如是含有n型杂质或p型杂质的多晶硅。
控制栅极电极18被电气地连接。对于控制栅极电极18施加第2栅极电压(Vg2)。
第2栅极绝缘膜22设置在控制栅极电极18与半导体层10之间。第2栅极绝缘膜22例如是氧化硅膜。
p型的集电极区域28a、p型的集电极区域28b、p型的集电极区域28c、p型的集电极区域28d设置在漂移区域32与第2面P2之间的一部分处。集电极区域28的一部分与第2面P2接触。
集电极区域28的一部分中间夹着第2栅极绝缘膜22而与控制栅极电极18对置。在与控制栅极电极18对置的集电极区域28中，形成由控制栅极电极18控制的背面晶体管的沟道。
集电极区域28与集电极电极14电气地连接。集电极区域28的一部分与集电极电极14接触。
n型的背面漏极区域26设置在集电极区域28与第2面P2之间的一部分。背面漏极区域26的一部分中间夹着第2栅极绝缘膜22而与控制栅极电极18对置。
n型的背面漏极区域26的一部分与集电极电极14接触。背面漏极区域26作为背面晶体管的漏极发挥功能。
n型的缓冲区域30设置在第1面P1与集电极区域28之间。缓冲区域30设置在漂移区域32与第2面P2之间。缓冲区域30的一部分中间夹着第2栅极绝缘膜22而与控制栅极电极18对置。
缓冲区域30的n型杂质浓度比漂移区域32的n型杂质浓度高。
缓冲区域30具有在IGBT100的断开状态时抑制耗尽层的延伸的功能。缓冲区域30的与控制栅极电极18对置的部分作为背面晶体管的源极发挥功能。另外，也可以做成不设置缓冲区域30的结构。
n－型的漂移区域32设置在缓冲区域30与第1面P1之间。漂移区域32的n型杂质浓度比缓冲区域30的n型杂质浓度低。
漂移区域32在IGBT100的接通状态时成为接通电流的路径。漂移区域32具有在IGBT100的断开状态时耗尽，维持IGBT100的耐压的功能。
p型的基极区域34设置在第1面P1与漂移区域32之间。基极区域34的一部分中间夹着第1栅极绝缘膜20而与主栅极电极16对置。在与主栅极电极16对置的基极区域34中，形成由主栅极电极16控制的主晶体管的沟道。
n型的发射极区域36设置在第1面P1与基极区域34之间。发射极区域36与发射极电极12电气地连接。发射极区域36的一部分与发射极电极12接触。发射极区域36在IGBT100的接通状态时成为电子的供给源。
p+型的接触区域38设置在第1面P1与基极区域34之间。接触区域38与发射极电极12电气地连接。
图2是IGBT100的第2面P2侧的平面图。如图2所示，集电极电极14及控制栅极电极18在第1方向上延伸。集电极电极14及控制栅极电极18在第2方向上交替地配置。
例如，集电极电极14a被夹在控制栅极电极18a与控制栅极电极18b之间。集电极电极14a在第2方向的两端与背面漏极区域26接触。在集电极电极14a的两侧设置有背面晶体管。
此外，例如集电极电极14b夹在控制栅极电极18b与控制栅极电极18c之间。集电极电极14b在第2方向的两端与背面漏极区域26接触。在集电极电极14b的两侧设置有背面晶体管。
在IGBT100具备的集电极电极14之中，有具有2种以上的不同宽度的集电极电极14。例如，集电极电极14a的第2方向的宽度W1比集电极电极14b的第2方向的宽度W2小。集电极电极14a和集电极电极14b在与第2面P2垂直的AA’截面中具有不同的宽度。
IGBT100具有2种以上不同的有效栅极距离。换言之，IGBT100具有第1有效栅极距离、与第1有效栅极距离不同的第2有效栅极距离。有效栅极距离如以下这样定义。
将集电极电极14与集电极区域28接触的部分定义为接触面。并且，将存在于接触面中的线段上、且距控制栅极电极18最远的点定义为第2点，该线段在位于接触面中的第1点与最近的控制栅极电极18(第2栅极电极)的连线上。并且，将第2点与距第2点最近的控制栅极电极18之间的距离定义为有效栅极距离。
换言之，在存在于上述线段上的点之中，将到全部的控制栅极电极18的最短距离中最短的最短距离取最大值的点定义为第2点。并且，将上述最大值定义为有效栅极距离。
另外，在定义第2点时，考虑与第2点的距离的控制栅极电极18仅为具有与第1点所存在的集电极区域28对置的部分的控制栅极电极18。
图3是第1实施方式的半导体装置的有效栅极距离的说明图。图3是第1实施方式的半导体装置的第2面侧的一部分的示意平面图。图3是从图2中去除了集电极电极14的平面图。
IGBT100具有接触面40a、接触面40b、接触面40c、接触面40d。例如，集电极电极14a与集电极区域28a接触的部分是接触面40a，集电极电极14b与集电极区域28b接触的部分是接触面40b。
例如，有效栅极距离ED1如以下这样设定。将存在于接触面40a中的线段L上、且距控制栅极电极18a及控制栅极电极18b都最远的点定义为第2点X2，该线段L在位于接触面40a上的第1点X1与最近的控制栅极电极18b的连线上。并且，将第2点X2与最近的控制栅极电极18b之间的距离ED1设为有效栅极距离ED1。另外，在此情况下，第2点X2与控制栅极电极18a的距离也等于距离ED1。
此外，例如有效栅极距离ED2如以下这样设定。将存在于接触面40b中的线段L’上、且距控制栅极电极18b及控制栅极电极18c都最远的点定义为第2点Y2，该线段L’在位于接触面40b上的第1点Y1与最近的控制栅极电极18c的连线上。并且，将第2点Y2与最近的控制栅极电极18c之间的距离ED2设为有效栅极距离ED2。另外，在此情况下，第2点Y2与控制栅极电极18b的距离也等于距离ED2。
有效栅极距离ED1与有效栅极距离ED2不同。有效栅极距离ED1比有效栅极距离ED2小。
接着，对IGBT100的动作进行说明。
在IGBT100的断开状态下，对于发射极电极12施加发射极电压(Ve)。发射极电压例如是0V。对于集电极电极14施加集电极电压(Vc)。集电极电压例如是200V以上6500V以下。
当使IGBT100进行接通动作而变为接通状态时，向主栅极电极16作为第1栅极电压(Vg1)而施加接通电压。接通电压是超过将主栅极电极16作为栅极电极的主晶体管的阈值电压的正的电压。接通电压例如是15V。
通过对主栅极电极16施加接通电压，在p型的基极区域34与第1栅极绝缘膜20的界面附近形成n型反转层，电子从n+型的发射极区域36经过n型反转层向n－型的漂移区域32注入。注入到n－型的漂移区域32中的电子将由n型的缓冲区域30和p型的集电极区域28形成的pn结正向偏置。随着电子到达集电极电极14而从p型的集电极区域28引起空穴的注入。IGBT100成为接通状态。
在IGBT100为接通状态时，向控制栅极电极18作为第2栅极电压(Vg2)而施加集电极电压(Vc)。以控制栅极电极18为栅极电极的背面晶体管成为断开状态。
接着，当使IGBT100进行关断动作而成为断开状态时，向主栅极电极16作为第1栅极电压(Vg1)而施加关断电压。这里，所谓关断电压，是主晶体管不成为接通状态的阈值电压以下的电压，例如是0V。
通过向主栅极电极16施加关断电压，在p型的基极区域34的与第1栅极绝缘膜20的界面附近形成的n型反转层消失，电子的从n+型的发射极区域36向n－型的漂移区域32的注入停止。IGBT100转移到断开状态。
在对主栅极电极16施加关断电压的同时或设置时间差，对控制栅极电极18作为第2栅极电压(Vg2)而施加背面晶体管成为接通状态的电压。换言之，对于控制栅极电极18施加在p型的集电极区域28的与第2栅极绝缘膜22的界面附近形成n型反转层的阈值电压以上的正电压。
通过在p型的集电极区域28与第2栅极绝缘膜22的界面附近形成n型反转层，形成电子从n型的缓冲区域30经过n型反转层、n型的背面漏极区域26向集电极电极14排出的路径。即，发生n型的缓冲区域30与集电极电极14短路的状态，即所谓的阳极短路。
通过发生阳极短路，妨碍电子从n型的缓冲区域30经过p型的集电极区域28到达集电极电极14，抑制从p型的集电极区域28向漂移区域32的空穴的注入。在IGBT100的关断动作时，通过抑制空穴的注入，能够减小关断动作时的尾电流。因而，IGBT100的关断时间变短。由此，IGBT100的关断损失减小。
接着，对第1实施方式的半导体装置的作用及效果进行说明。
如上述那样，第1实施方式的IGBT100通过设置背面晶体管，在关断动作时抑制空穴向n－型的漂移区域32的注入。通过抑制空穴的注入，关断损失减小。但是，如果将空穴的注入完全切断，则有可能导致n－型的漂移区域32的耗尽从第2面P2侧急剧地发展。在此情况下，由于从第1面P1侧延伸的耗尽层与从第2面P2侧延伸的耗尽层穿通，有可能导致发生较大的浪涌电压。
第1实施方式的IGBT100其集电极电极14具有2种以上的不同的有效栅极距离。例如，在有效栅极距离较短的部位，将电子从n型的缓冲区域30经过p型的集电极区域28到达集电极电极14的路径完全切断，不发生空穴向n－型的漂移区域32的注入。
另一方面，在有效栅极距离较长的部位，在p型的集电极区域28的距控制栅极电极18较远的区域中，电子从n型的缓冲区域30经过p型的集电极区域28到达集电极电极14的路径没有被完全切断。因而，在该区域，空穴向n－型的漂移区域32的注入没有停止。
通过保留一部分向n－型的漂移区域32注入空穴的区域，抑制了n－型的漂移区域32的耗尽，抑制了浪涌电压的发生。因而，根据第1实施方式的IGBT100，能够兼顾实现关断损失的减小和抑制浪涌电压的发生。通过调整两种以上的有效栅极距离，容易兼顾实现关断损失的减小和抑制浪涌电压的发生。
进而，在第1实施方式的IGBT100中，集电极电极14没有设置在第2面P2的整面上，而是部分地设置。因而，在IGBT100的接通状态下，抑制了电子向集电极电极14漏出，IGBT100的通态电阻减小。
在IGBT100中，优选的是在对主栅极电极16施加关断电压后，设置时间差而对控制栅极电极18施加背面晶体管成为接通状态的电压。通过设置时间差，相对于从第1面P1侧的n－型的漂移区域的耗尽，能够使从第2面P2侧的耗尽延迟。因而，进一步抑制了浪涌电压的发生。从抑制浪涌电压的发生的观点，上述时间差优选的是100nsec以上。
在IGBT100中，为了兼顾实现关断损失的减小和抑制浪涌电压的发生，第2有效栅极距离优选的是第1有效栅极距离的1.1倍以上10倍以下，更优选的是1.5倍以上5倍以下。
以上，根据第1实施方式的IGBT，能够兼顾实现IGBT的关断损失的减小和抑制浪涌电压的发生。进而，能够实现IGBT的通态电阻的减小。
(第2实施方式)
第2实施方式的半导体装置在物理地连接着集电极电极这一点上与第1实施方式不同。以下，对于与第1实施方式重复的内容省略一部分记述。
图4是第2实施方式的半导体装置的一部分的示意剖视图。
第2实施方式的半导体装置是在半导体层的表面具备主栅极电极的平面栅极型的IGBT200。此外，IGBT200在半导体层的背面具备控制栅极电极。
第2实施方式的IGBT200具备半导体层10、发射极电极12、集电极电极14a、集电极电极14b、集电极电极14c、集电极电极14d、主栅极电极16(第1栅极电极)、控制栅极电极18a(第2栅极电极)、控制栅极电极18b(第2栅极电极)、控制栅极电极18c(第2栅极电极)、第1栅极绝缘膜20、第2栅极绝缘膜22、分离绝缘膜42。
在半导体层10中，设置有n型的背面漏极区域26(区域)、p型的集电极区域28a、p型的集电极区域28b、p型的集电极区域28c、p型的集电极区域28d、n型的缓冲区域30、n－型的漂移区域32、p型的基极区域34、n+型的发射极区域36、p+型的接触区域38。
以下，有将IGBT200具备的多个集电极电极统称而记载为集电极电极14的情况下。以下，有将IGBT200具备的多个控制栅极电极统称而记载为控制栅极电极18的情况。以下，有将IGBT200具备的多个集电极区域统称而记载为集电极区域28的情况。
分离绝缘膜42设置在控制栅极电极18与集电极电极14之间。集电极电极14a、集电极电极14b、集电极电极14c及集电极电极14d被物理地连接。分离绝缘膜42例如是氧化硅。
例如，形成具有露出第2面P2的开口部的分离绝缘膜42。并且，通过在开口部中及分离绝缘膜42之上堆积集电极电极14，形成在物理上连接的集电极电极14。
根据第2实施方式的IGBT，与第1实施方式的IGBT同样，能够兼顾实现IGBT的关断损失的减小和抑制浪涌电压的发生。此外，能够实现IGBT的通态电阻的减小。
(第3实施方式)
第3实施方式的半导体装置在仅在集电极电极的单侧设置第2栅极电极这一点上与第1实施方式不同。以下，关于与第1实施方式重复的内容省略了一部分记述。
图5是第3实施方式的半导体装置的一部分的示意剖视图。图6是第3实施方式的半导体装置的第2面侧的一部分的示意平面图。图5是图6的BB’剖视图。BB’截面是与第2面垂直的截面。以下，以第1导电型是n型、第2导电型是p型的情况为例进行说明。
第3实施方式的半导体装置是在半导体层的表面具备主栅极电极的平面栅极型的IGBT300。此外，IGBT300在半导体层的背面具备控制栅极电极。
第3实施方式的IGBT300具备半导体层10、发射极电极12、集电极电极14a、集电极电极14b、集电极电极14c、集电极电极14d、主栅极电极16(第1栅极电极)、控制栅极电极18(第2栅极电极)、第1栅极绝缘膜20、第2栅极绝缘膜22。
在半导体层10之中，设置有n型的背面漏极区域26(区域)、p型的集电极区域28a、p型的集电极区域28b、p型的集电极区域28c、p型的集电极区域28d、n型的缓冲区域30、n－型的漂移区域32、p型的基极区域34、n+型的发射极区域36、p+型的接触区域38。
以下，有将IGBT300具备的多个集电极电极统称而记载为集电极电极14的情况。以下，有将IGBT300具备的多个集电极区域统称而记载为集电极区域28的情况。
在IGBT300中，仅在集电极电极14的第2方向的单侧设置有控制栅极电极18。例如，集电极电极14a仅在第2方向的一方的端部与背面漏极区域26接触。仅在集电极电极14a的单侧设置有背面晶体管。例如，集电极电极14b仅在第2方向的一方的端部与背面漏极区域26接触。仅在集电极电极14b的单侧设置有背面晶体管。
另外，p型的集电极区域28a和p型的集电极区域28c也可以相互接触。此外，p型的集电极区域28b和p型的集电极区域28d也可以相互接触。
在IGBT300具备的集电极电极14中，例如有具有2种以上的不同的宽度的集电极电极14。例如，集电极电极14a的第2方向的宽度W1比集电极电极14b的第2方向的宽度W2小。集电极电极14a和集电极电极14b在与第2面P2垂直的BB’截面中具有不同的宽度。
IGBT300例如具有2种以上的不同的有效栅极距离。换言之，IGBT300具有第1有效栅极距离及与第1有效栅极距离不同的第2有效栅极距离。
图7是第3实施方式的半导体装置的有效栅极距离的说明图。图7是第3实施方式的半导体装置的第2面侧的一部分的示意平面图。图7是从图6去除了集电极电极14的平面图。
IGBT300具有接触面40a、接触面40b、接触面40c、接触面40d。例如，集电极电极14a与集电极区域28a接触的部分是接触面40a，集电极电极14b与集电极区域28b接触的部分是接触面40b。
例如，有效栅极距离ED1如以下这样设定。将存在于接触面40a中的线段L上、且距控制栅极电极18最远的点定义为第2点X2，该线段L在位于接触面40a的第1点X1与最近的控制栅极电极18的连线上。并且，设第2点X2与最近的控制栅极电极18之间的距离ED1为有效栅极距离ED1。另外，在此情况下，第2点X2成为接触面40a的与控制栅极电极18相反侧的端部。
此外，例如有效栅极距离ED2如以下这样设定。将存在于接触面40b中的线段L’上、且距控制栅极电极18最远的点定义为第2点Y2，该线段L’在位于接触面40b的第1点Y1与最近的控制栅极电极18的连线上。并且，将第2点Y2与最近的控制栅极电极18之间的距离ED2设为有效栅极距离ED2。另外，在此情况下，第2点Y2为接触面40b的与控制栅极电极18相反侧的端部。
有效栅极距离ED1与有效栅极距离ED2不同。有效栅极距离ED1比有效栅极距离ED2小。
根据第3实施方式的IGBT，与第1实施方式的IGBT同样，能够兼顾实现IGBT的关断损失的减小和抑制浪涌电压的发生。此外，能够实现IGBT的通态电阻的减小。
(第4实施方式)
第4实施方式的半导体装置在第2栅极电极的形状是圆形这一点上与第1实施方式不同。以下，对于与第1实施方式重复的内容一部分省略记述。
图8是第4实施方式的半导体装置的第2面侧的一部分的示意平面图。
第4实施方式的半导体装置是在半导体层的表面具备主栅极电极的平面栅极型的IGBT400。此外，IGBT400在半导体层的背面具备控制栅极电极。
第4实施方式的IGBT400具备集电极电极14、控制栅极电极18a(第2栅极电极)、控制栅极电极18b(第2栅极电极)、控制栅极电极18c(第2栅极电极)、控制栅极电极18d(第2栅极电极)、控制栅极电极18e(第2栅极电极)、控制栅极电极18f(第2栅极电极)。
在半导体层10中设置有n型的背面漏极区域26(区域)、集电极区域28。
以下，有将IGBT400具备的多个控制栅极电极统称而记载为控制栅极电极18的情况。
在IGBT400中，控制栅极电极18a、控制栅极电极18b、控制栅极电极18c、控制栅极电极18d、控制栅极电极18e、控制栅极电极18f是圆形。具有集电极电极14将圆型的控制栅极电极18包围的构造。背面晶体管是具有环状的沟道的晶体管。
IGBT400例如具有2种以上的不同的有效栅极距离。换言之，IGBT400具有第1有效栅极距离及与第1有效栅极距离不同的第2有效栅极距离。
图9是第4实施方式的半导体装置的有效栅极距离的说明图。图9是第4实施方式的半导体装置的第2面侧的一部分的示意平面图。图9是从图8去除了集电极电极14的平面图。
IGBT400具有接触面40。例如，集电极电极14与集电极区域28接触的部分是接触面40。
例如，第1有效栅极距离ED1如以下这样设定。将存在于接触面40中的线段L上、且距控制栅极电极18b及控制栅极电极18e都最远的点定义为第2点X2，该线段L在位于接触面40的第1点X1与最近的控制栅极电极18b的连线上。并且，将第2点X2与最近的控制栅极电极18b之间的距离ED1设为第1有效栅极距离ED1。另外，在此情况下，第2点X2与控制栅极电极18e的距离也等于距离ED1。
例如，第2有效栅极距离ED2如以下这样设定。将存在于接触面40中的线段L’上、且距控制栅极电极18a、控制栅极电极18b、控制栅极电极18d及控制栅极电极18e都最远的点定义为第2点Y2，该线段L’在位于接触面40的第1点Y1与最近的控制栅极电极18b的连线上。并且，将第2点Y2与最近的控制栅极电极18b之间的距离ED2设为第2有效栅极距离ED2。另外，在此情况下，第2点Y2与控制栅极电极18a、第2点Y2与控制栅极电极18d以及第2点Y2与控制栅极电极18e的距离也等于距离ED2。
第1有效栅极距离ED1与第2有效栅极距离ED2不同。第1有效栅极距离ED1比第2有效栅极距离ED2小。
根据第4实施方式的IGBT，与第1实施方式的IGBT同样，能够兼顾实现IGBT的关断损失的减小和抑制浪涌电压的发生。此外，能够实现IGBT的通态电阻的减小。
(第5实施方式)
第5实施方式的半导体装置在以下这点上与第1实施方式不同：缓冲区域具有位于第2栅极电极与漂移区域之间的第1区域、以及位于集电极电极与漂移区域之间的第2区域；第1区域的第1导电型杂质浓度比第2区域的第1导电型杂质浓度高。以下，关于与第1实施方式重复的内容省略一部分记述。
图10是第5实施方式的半导体装置的一部分的示意剖视图。以下，以第1导电型是n型、第2导电型是p型的情况为例进行说明。
第5实施方式的半导体装置是在半导体层的表面具备主栅极电极的平面栅极型的IGBT500。此外，IGBT500在半导体层的背面具备控制栅极电极。
第5实施方式的IGBT500具备半导体层10、发射极电极12、集电极电极14a、集电极电极14b、集电极电极14c、集电极电极14d、主栅极电极16(第1栅极电极)、控制栅极电极18a(第2栅极电极)、控制栅极电极18b(第2栅极电极)、控制栅极电极18c(第2栅极电极)、第1栅极绝缘膜20、第2栅极绝缘膜22。
在半导体层10中，设置有n型的背面漏极区域26(区域)、p型的集电极区域28a、p型的集电极区域28b、p型的集电极区域28c、p型的集电极区域28d、n型的缓冲区域30、n－型的漂移区域32、p型的基极区域34、n+型的发射极区域36、p+型的接触区域38。缓冲区域30具有高杂质浓度区域30a(第1区域)和低杂质浓度区域30b(第2区域)。
以下，有将IGBT500具备的多个集电极电极统称而记载为集电极电极14的情况。以下，有将IGBT500具备的多个控制栅极电极统称而记载为控制栅极电极18的情况。以下，有将IGBT500具备的多个集电极区域统称而记载为集电极区域28的情况。
n型的缓冲区域30具有高杂质浓度区域30a和低杂质浓度区域30b。高杂质浓度区域30a设置在控制栅极电极18与漂移区域32之间。低杂质浓度区域30b设置在集电极电极14与漂移区域32之间。低杂质浓度区域30b与控制栅极电极18的距离比高杂质浓度区域30a与控制栅极电极18的距离大。
高杂质浓度区域30a的n型杂质浓度比低杂质浓度区域30b的n型杂质浓度高。
在低杂质浓度区域30b中，维持电子从n型的缓冲区域30经过p型的集电极区域28到达集电极电极14的路径。因而，在低杂质浓度区域30b中，不停止向n－型的漂移区域32的空穴的注入。由此，在IGBT500中，浪涌电压的发生被进一步抑制。
根据第5实施方式的IGBT，与第1实施方式的IGBT同样，能够兼顾实现IGBT的关断损失的减小和抑制浪涌电压的发生。此外，能够实现IGBT的通态电阻的减小。并且，与第1实施方式的IGBT相比进一步抑制了浪涌电压的发生。
(第6实施方式)
第6实施方式的半导体装置具备：半导体层，具有第1面及与第1面对置的第2面；发射极电极，设置在半导体层的第1面侧；第1集电极电极，设置在半导体层的第2面侧；第2集电极电极，设置在半导体层的第2面侧；第1栅极电极，设置在半导体层的第1面侧；第1栅极绝缘膜，设置在半导体层与第1栅极电极之间；第2栅极电极，设置在半导体层的第2面侧；第2栅极绝缘膜，设置在半导体层与第2栅极电极之间；第1导电型的漂移区域，设置在半导体层之中；第2导电型的第1集电极区域，在半导体层中设置在漂移区域与第2面之间的一部分处，一部分与第2栅极电极中间夹着第2栅极绝缘膜而对置，一部分与第1集电极电极接触；第1导电型的区域，在半导体层中设置在第1集电极区域与第2面之间的一部分处，一部分与第2栅极电极中间夹着第2栅极绝缘膜而对置，一部分与第1集电极电极接触；以及第2导电型的第2集电极区域，在半导体层中设置在漂移区域与第2面之间的一部分处，一部分与第2集电极电极接触；第2集电极电极的与第2面接触的部分全部与第2集电极区域接触。
图11是第6实施方式的半导体装置的一部分的示意剖视图。以下，以第1导电型是n型、第2导电型是p型的情况为例进行说明。
第6实施方式的半导体装置是在半导体层的表面具备主栅极电极的平面栅极型的IGBT600。此外，IGBT600在半导体层的背面具备控制栅极电极。
第6实施方式的IGBT600具备半导体层10、发射极电极12、第1集电极电极13a、第1集电极电极13b、第1集电极电极13c、第1集电极电极13d、第2集电极电极15、主栅极电极16(第1栅极电极)、控制栅极电极18a(第2栅极电极)、控制栅极电极18b(第2栅极电极)、第1栅极绝缘膜20、第2栅极绝缘膜22。
在半导体层10中，设置有n型的背面漏极区域26(区域)、p型的第1集电极区域27a、p型的第1集电极区域27b、p型的第1集电极区域27c、p型的第1集电极区域27d、p型的第2集电极区域29、n型的缓冲区域30、n－型的漂移区域32、p型的基极区域34、n+型的发射极区域36、p+型的接触区域38。
以下，有将IGBT600具备的多个第1集电极电极统称而记载为第1集电极电极13的情况。以下，有将IGBT600具备的多个控制栅极电极统称而记载为控制栅极电极18的情况。以下，有将IGBT600具备的多个第1集电极区域统称而记载为第1集电极区域27的情况。
半导体层10具有第1面P1及与第1面P1对置的第2面P2。第1面P1是半导体层10的表面，第2面P2是半导体层10的背面。半导体层10例如是单晶硅。半导体层10的膜厚例如是40μm以上700μm以下。
发射极电极12设置在半导体层10的第1面P1侧。发射极电极12的至少一部分与半导体层10的第1面P1接触。发射极电极12例如是金属。对于发射极电极12施加发射极电压(Ve)。发射极电压例如是0V。
第1集电极电极13a、第1集电极电极13b、第1集电极电极13c、第1集电极电极13d设置在半导体层10的第2面P2侧。第1集电极电极13的至少一部分与半导体层10的第2面P2接触。第1集电极电极13例如是金属。
第1集电极电极13被电气地连接。对于第1集电极电极13施加集电极电压(Vc)。集电极电压例如是200V以上6500V以下。
第2集电极电极15设置在半导体层10的第2面P2侧。第2集电极电极15与半导体层10的第2面P2接触。第2集电极电极15例如是金属。
第2集电极电极15的与第2面P2接触的部分全部与第2集电极区域29接触。
第2集电极电极15与第1集电极电极13电气地连接。对于第2集电极电极15施加集电极电压(Vc)。集电极电压例如是200V以上6500V以下。
主栅极电极16设置在半导体层10的第1面P1侧。主栅极电极16例如是包含n型杂质或p型杂质的多晶硅。对于主栅极电极16施加第1栅极电压(Vg1)。
第1栅极绝缘膜20设置在主栅极电极16与半导体层10之间。第1栅极绝缘膜20例如是氧化硅膜。
控制栅极电极18a、控制栅极电极18b设置在半导体层10的第2面P2侧。控制栅极电极18a、18b例如是包含n型杂质或p型杂质的多晶硅。
控制栅极电极18a、18b被电气地连接。对于控制栅极电极18a、18b施加第2栅极电压(Vg2)。
第2栅极绝缘膜22设置在控制栅极电极18与半导体层10之间。第2栅极绝缘膜22例如是氧化硅膜。
p型的第1集电极区域27a、p型的第1集电极区域27b、p型的第1集电极区域27c、p型的第1集电极区域27d设置在漂移区域32与第2面P2之间的一部分处。第1集电极区域27的一部分与第2面P2接触。
第1集电极区域27的一部分中间夹着第2栅极绝缘膜22而与控制栅极电极18对置。在与控制栅极电极18对置的第1集电极区域27中，形成由控制栅极电极18控制的背面晶体管的沟道。
第1集电极区域27与集电极电极13电气地连接。第1集电极区域27的一部分与集电极电极13接触。
p型的第2集电极区域29设置在漂移区域32与第2面P2之间的一部分处。第2集电极区域29与第2面P2接触。
第2集电极区域29与第2集电极电极15电气地连接。第2集电极区域29的一部分与第2集电极电极15接触。
第2集电极区域29例如也可以与第1集电极区域27a或第1集电极区域27b接触。
n型的背面漏极区域26设置在第1集电极区域27与第2面P2之间的一部分处。背面漏极区域26的一部分中间夹着第2栅极绝缘膜22而与控制栅极电极18对置。
n型的背面漏极区域26的一部分与第1集电极电极13接触。背面漏极区域26作为背面晶体管的漏极发挥功能。
n型的缓冲区域30设置在第1面P1与第1集电极区域27、第1面P1与第2集电极区域29之间。n型的缓冲区域30设置在漂移区域32与第2面P2之间。n型的缓冲区域30的一部分中间夹着第2栅极绝缘膜22而与控制栅极电极18对置。
缓冲区域30具有在IGBT600的断开状态时抑制耗尽层的延伸的功能。缓冲区域30的与控制栅极电极18对置的部分作为背面晶体管的源极发挥功能。另外，也可以做成不设置n型缓冲区域30的结构。
缓冲区域30的n型杂质浓度比漂移区域32的n型杂质浓度高。
n－型的漂移区域32设置在缓冲区域30与第1面P1之间。漂移区域32的n型杂质浓度比缓冲区域30的n型杂质浓度低。
漂移区域32在IGBT600的接通状态时成为接通电流的路径。漂移区域32具有在IGBT600的断开状态时耗尽，维持IGBT600的耐压的功能。
p型的基极区域34设置在第1面P1与漂移区域32之间。基极区域34的一部分中间夹着第1栅极绝缘膜20而与主栅极电极16对置。在与主栅极电极16对置的基极区域34中，形成受主栅极电极16控制的主晶体管的沟道。
n型的发射极区域36设置在第1面P1与基极区域34之间。发射极区域36与发射极电极12电气地连接。发射极区域36的一部分与发射极电极12接触。发射极区域36在IGBT600的接通状态时成为电子的供给源。
p+型的接触区域38设置在第1面P1与基极区域34之间。接触区域38与发射极电极12电气地连接。
接着，对IGBT600的动作进行说明。
在IGBT600的断开状态下，对于发射极电极12施加发射极电压(Ve)。发射极电压例如是0V。对第1集电极电极13及第2集电极电极15施加集电极电压(Vc)。集电极电压例如是200V以上6500V以下。
在使IGBT600进行接通动作而成为接通状态时，对主栅极电极16作为第1栅极电压(Vg1)施加接通电压。接通电压是超过主晶体管的阈值电压的正电压。接通电压例如是15V。
通过对主栅极电极16施加接通电压，在p型的基极区域34的与第1栅极绝缘膜20的界面附近形成n型反转层，电子从n+型的发射极区域36经过n型反转层向n－型的漂移区域32注入。被注入到n－型的漂移区域32中的电子将由n型的缓冲区域30与p型的第1集电极区域27及第2集电极区域29形成的pn结正向偏置。随着电子到达第1集电极电极13及第2集电极电极15而从p型的第1集电极区域27引起空穴的注入。IGBT600成为接通状态。
在IGBT600为接通状态时，向控制栅极电极18作为第2栅极电压(Vg2)而施加集电极电压(Vc)。背面晶体管成为断开状态。
接着，在使IGBT600进行关断动作而成为断开状态时，向主栅极电极16作为第1栅极电压(Vg1)而施加关断电压。这里，所谓关断电压，是主晶体管不为接通状态的阈值电压以下的电压，例如是0V。
通过向主栅极电极16施加关断电压，形成在p型的基极区域34的与第1栅极绝缘膜20的界面附近的n型反转层消失，电子从n+型的发射极区域36向n－型的漂移区域32的注入停止。主晶体管成为断开状态，IGBT600转移到断开状态。
与向主栅极电极16施加关断电压同时或设置时间差，向控制栅极电极18作为第2栅极电压(Vg2)而施加背面晶体管成为接通状态的电压。换言之，对于控制栅极电极18，施加在p型的第1集电极区域27的与第2栅极绝缘膜22的界面附近形成n型反转层的阈值电压以上的正电压。
通过在p型的第1集电极区域27的与第2栅极绝缘膜22的界面附近形成n型反转层，形成电子从n型的缓冲区域30经过n型反转层、n型的背面漏极区域26向第1集电极电极13排出的路径。即，发生n型的缓冲区域30与第1集电极电极13短路的状态，所谓的阳极短路。
通过发生阳极短路，妨碍电子从n型的缓冲区域30经过p型的第1集电极区域27到达第1集电极电极13，抑制从p型的第1集电极区域27向漂移区域32的空穴的注入。在IGBT600的关断动作时，通过抑制空穴的注入，能够减小关断动作时的尾电流。因而，IGBT600的关断时间变短。由此，IGBT600的关断损失减小。
接着，对第6实施方式的半导体装置的作用及效果进行说明。
如上述那样，第6实施方式的IGBT600通过设置背面晶体管，在关断动作时，抑制空穴向n－型的漂移区域32的注入。通过抑制空穴的注入，关断损失减小。但是，如果将空穴的注入完全切断，则有可能导致n－型的漂移区域32的耗尽从第2面P2侧急剧地发展。在此情况下，有可能由于从第1面P1侧延伸的耗尽层和从第2面P2侧延伸的耗尽层穿通而导致发生较大的浪涌电压。
第6实施方式的IGBT600其第2集电极电极15的与第2面P2接触的部分全部与第2集电极区域29接触。第2集电极电极15不与背面漏极区域26接触。在第2集电极电极15没有设置邻接的控制栅极电极18。
在第2集电极电极15存在的区域中，电子从n型的缓冲区域30经过p型的第2集电极区域29到达第2集电极电极15的路径没有被切断。因而，在该区域中，空穴向n－型的漂移区域32的注入没有停止。
通过保留一部分向n－型的漂移区域32注入空穴的区域，抑制了n－型的漂移区域32的耗尽，抑制了浪涌电压的发生。因而，根据第6实施方式的IGBT600，能够兼顾实现关断损失的减小和抑制浪涌电压的发生。例如，通过调整第2集电极电极15的宽度，变得容易兼顾关断损失的减小和抑制浪涌电压的发生。
进而，在第6实施方式的IGBT600中，第1集电极电极13及第2集电极电极15没有设置在第2面P2的整面中，而是部分地设置。因而，在IGBT600的接通状态下，抑制了电子向第1集电极电极13及第2集电极电极15漏出，IGBT600的通态电阻减小。
在IGBT600中，优选的是，在对主栅极电极16施加关断电压后，设置时间差而向控制栅极电极18施加背面晶体管成为接通状态的电压。通过设置时间差，相对于n－型的漂移区域从第1面P1侧的耗尽，能够使从第2面P2侧的耗尽延迟。因而，进一步抑制了浪涌电压的发生。从抑制浪涌电压的发生的观点，上述时间差优选的是100nsec以上。
以上，根据第6实施方式的IGBT，能够兼顾实现IGBT的关断损失的减小和抑制浪涌电压的发生。进而，能够实现IGBT的通态电阻的减小。
(第7实施方式)
第7实施方式的半导体装置具备：半导体层，具有第1面及与第1面对置的第2面；发射极电极，设置在半导体层的第1面侧；集电极电极，设置在半导体层的第2面侧；栅极电极，设置在半导体层的第1面侧；栅极绝缘膜，设置在半导体层与第1栅极电极之间；以及绝缘层，设置在第2面与集电极电极之间的一部分处。
图12是第7实施方式的半导体装置的一部分的示意剖视图。以下，以第1导电型是n型、第2导电型是p型的情况为例进行说明。
第7实施方式的半导体装置是在半导体层的表面具备栅极电极的平面栅极型的IGBT700。
第7实施方式的IGBT700具备半导体层10、发射极电极12、集电极电极14、栅极电极19、栅极绝缘膜23、绝缘层45。
在半导体层10中，设置有n型的背面漏极区域26(区域)、p型的集电极区域28、n型的缓冲区域30、n－型的漂移区域32、p型的基极区域34、n+型的发射极区域36、p+型的接触区域38。
半导体层10具有第1面P1及与第1面P1对置的第2面P2。第1面P1是半导体层10的表面，第2面P2是半导体层10的背面。半导体层10例如是单晶硅。半导体层10的膜厚例如是40μm以上700μm以下。
发射极电极12设置在半导体层10的第1面P1侧。发射极电极12的至少一部分与半导体层10的第1面P1接触。发射极电极12例如是金属。对于发射极电极12施加发射极电压(Ve)。发射极电压例如是0V。
集电极电极14设置在半导体层10的第2面P2侧。集电极电极14的一部分也与半导体层10的第2面P2接触。集电极电极14例如是金属。
对集电极电极14施加集电极电压(Vc)。集电极电压例如是200V以上6500V以下。
绝缘层45设置在第2面P2与集电极电极14之间的一部分处。绝缘层45例如是氧化硅。绝缘层45在与第2面P2平行的假想面中夹在集电极电极14的一部分与集电极电极14的别的一部分之间。
栅极电极19设置在半导体层10的第1面P1侧。栅极电极19例如是含有n型杂质或p型杂质的多晶硅。对于栅极电极19施加第1栅极电压(Vg1)。
栅极绝缘膜23设置在栅极电极19与半导体层10之间。栅极绝缘膜23例如是氧化硅。
p型的集电极区域28设置在漂移区域32与第2面P2之间的一部分处。集电极区域28与第2面P2接触。
集电极区域28与集电极电极14电气地连接。集电极区域28的一部分与集电极电极14接触。
n型的缓冲区域30设置在第1面P1与集电极区域28之间。n型的缓冲区域30设置在漂移区域32与第2面P2之间。
缓冲区域30的n型杂质浓度比漂移区域32的n型杂质浓度高。
缓冲区域30具有在IGBT700的断开状态时抑制耗尽层的延伸的功能。另外，也可以做成不设置n型缓冲区域30的结构。
n－型的漂移区域32设置在缓冲区域30与第1面P1之间。漂移区域32的n型杂质浓度比缓冲区域30的n型杂质浓度低。
漂移区域32在IGBT700的接通状态时成为接通电流的路径。漂移区域32具有在IGBT700的断开状态时耗尽而维持IGBT700的耐压的功能。
p型的基极区域34设置在第1面P1与漂移区域32之间。基极区域34的一部分中间夹着栅极绝缘膜23而与栅极电极19对置。在与栅极电极19对置的基极区域34中，形成由栅极电极19控制的主晶体管的沟道。
n型的发射极区域36设置在第1面P1与基极区域34之间。发射极区域36与发射极电极12电气地连接。发射极区域36的一部分与发射极电极12接触。发射极区域36在IGBT700的接通状态时成为电子的供给源。
p+型的接触区域38设置在第1面P1与基极区域34之间。接触区域38与发射极电极12电气地连接。
接着，对IGBT700的动作进行说明。
在IGBT700的断开状态下，对于发射极电极12施加发射极电压(Ve)。发射极电压例如是0V。对于集电极电极14施加集电极电压(Vc)。集电极电压例如是200V以上6500V以下。
在使IGBT700进行接通动作而成为接通状态时，向栅极电极19作为第1栅极电压(Vg)而施加接通电压。接通电压是超过主晶体管的阈值电压的电压。接通电压例如是15V。
通过向栅极电极19施加接通电压，在p型的基极区域34的与栅极绝缘膜23的界面附近形成n型反转层，电子从n+型的发射极区域36经过n型反转层被向n－型的漂移区域32注入。注入到n－型的漂移区域32中的电子将由n型的缓冲区域30和p型的集电极区域28形成的pn结正向偏置。随着电子到达集电极电极14而从p型的集电极区域28引起空穴的注入，IGBT700成为接通状态。
接着，当使IGBT700关断动作而成为断开状态时，向栅极电极19作为第1栅极电压(Vg)而施加关断电压。这里，所述的关断电压，是主晶体管不成为接通状态的阈值电压以下的电压，例如是0V。
通过向栅极电极19施加关断电压，在p型的基极区域34的与栅极绝缘膜23的界面附近形成的n型反转层消失，电子从n+型的发射极区域36向n－型的漂移区域32的注入停止。IGBT700转移至断开状态。
接着，对第7实施方式的半导体装置的作用及效果进行说明。
在第7实施方式的IGBT700中，集电极电极14没有设置在第2面P2的整面中，而是部分地设置。因而，在IGBT700的接通状态下，抑制了电子向集电极电极14漏出，IGBT700的通态电阻减小。
以上，根据第7实施方式的IGBT，能够实现IGBT的通态电阻的减小。
(第8实施方式)
第8实施方式的半导体装置具备：半导体层，具有第1面及与上述第1面对置的第2面；发射极电极，设置在半导体层的上述第1面侧；集电极电极，设置在半导体层的第2面侧；第1栅极电极，设置在半导体层的第1面侧；第2栅极电极，设置在半导体层的第2面侧；第1导电型的漂移区域，设置在半导体层中；第2导电型的集电极区域，在半导体层中设置在漂移区域与第2面之间的一部分处，一部分与第2栅极电极对置，一部分与集电极电极接触；以及第1导电型的区域，在半导体层中设置在集电极区域与第2面之间的一部分处，一部分与第2栅极电极对置，一部分与集电极电极接触；在将集电极电极与集电极区域接触的部分定义为接触面，将存在于接触面中的线段上、且距第2栅极电极最远的点定义为第2点，该线段在位于接触面的第1点与最近的第2栅极电极的连线上，将第2点与距第2点最近的接触面的端部之间的距离定义为有效宽度的情况下，具有第1有效宽度及与第1有效宽度不同的第2有效宽度。
第8实施方式的半导体装置在除了有效栅极距离以外还定义有效宽度这一点上与第1实施方式不同。以下，关于与第1实施方式重复的内容省略一部分记述。
第8实施方式的半导体装置是在半导体层的表面具备主栅极电极的平面栅极型的IGBT800。此外，IGBT800在半导体层的背面具备控制栅极电极。IGBT800具有与第1实施方式的IGBT100相同的构造。
IGBT800具有2种以上的不同的有效宽度。换言之，IGBT800具有第1有效宽度及与第1有效宽度不同的第2有效宽度。有效宽度如以下这样定义。
将集电极电极14与集电极区域28接触的部分定义为接触面。并且，将存在于接触面中的线段上、且距控制栅极电极18最远的点定义为第2点，该线段在位于接触面的第1点与最近的控制栅极电极18(第2栅极电极)的连线上。并且，将第2点及与第2点最近的接触面的端部之间的距离定义为有效宽度。
换言之，在存在于上述线段上的点之中，将到全部的接触面的端部的最短距离中最短的最短距离取最大值的点定义为第2点。并且，将上述最大值定义为有效宽度。
另外，在定义第2点时，考虑与第2点的距离的控制栅极电极18仅为具有与第1点所存在的集电极区域28对置的部分的控制栅极电极18。
图13是第8实施方式的半导体装置的有效宽度的说明图。图13与第1实施方式的半导体装置的第2面侧的一部分的示意平面图是同样的。图13与从图2将集电极电极14去除的平面图是同样的。
IGBT800具有接触面40a、接触面40b、接触面40c、接触面40d。例如，集电极电极14a与集电极区域28a接触的部分是接触面40a，集电极电极14a(14b)与集电极区域28(28b)接触的部分是接触面40b。
例如，有效宽度EW1如以下这样设定。将存在于接触面40a中的线段L上、且距控制栅极电极18a及控制栅极电极18b的都最远的点定义为第2点X2，该线段L在位于接触面40a的第1点X1与最近的控制栅极电极18b的连线上。并且，将第2点X2与最近的接触面的端部之间的距离EW1设为有效宽度EW1。另外，在此情况下，第2点X2与控制栅极电极18a侧的接触面的端部的距离也等于距离EW1。
此外，例如，有效宽度EW2如以下这样设定。将存在于接触面40b中的线段L’上、且距控制栅极电极18b及控制栅极电极18c最远的点定义为第2点Y2，该线段L’在位于接触面40b的第1点Y1与最近的控制栅极电极18c的连线上。并且，将与距第2点Y2最近的接触面的端部之间的距离EW2设为有效宽度EW2。另外，在此情况下，第2点Y2与控制栅极电极18b侧的接触面的端部的距离也等于距离EW2。
有效宽度EW1与有效宽度EW2不同。有效宽度EW1比有效宽度EW2小。
根据第8实施方式的IGBT，与第1实施方式的IGBT同样，能够兼顾实现关断损失的减小和抑制浪涌电压的发生。进而，能够实现IGBT的通态电阻的减小。
在第1至第8实施方式中，以半导体层是单晶硅的情况为例进行了说明，但半导体层并不限于单晶硅。例如，也可以是单结晶碳化硅等其他的单结晶半导体。
在第1至第8实施方式中，以主晶体管及背面晶体管是平面栅极型的情况为例进行了说明，但主晶体管及背面晶体管也可以是在沟槽内设置栅极电极的沟槽栅极型。
在第1至第8实施方式中，以第1导电型是n型、第2导电型是p型的情况为例进行了说明，但也可以使第1导电型为p型，使第2导电型为n型。
说明了本发明的一些实施方式，但这些实施方式是作为例子提示的，不是要限定发明的范围。这些新的实施方式能够以其他各种各样的形态实施，在不脱离发明的主旨的范围内能够进行各种各样的省略、替换、变更。这些实施方式及其变形包含在发明的范围及主旨中，并且包含在权利要求书所记载的发明和其等价的范围中。

Claims (18)

1.一种半导体装置，其特征在于，
具备：
半导体层，具有第1面及与上述第1面对置的第2面；
发射极电极，设置在上述半导体层的上述第1面侧；
集电极电极，设置在上述半导体层的上述第2面侧；
第1栅极电极，设置在上述半导体层的上述第1面侧；
第2栅极电极，设置在上述半导体层的上述第2面侧；
第1导电型的漂移区域，设置在上述半导体层中；
第2导电型的集电极区域，在上述半导体层中设置在上述漂移区域与上述第2面之间的一部分处，一部分与上述第2栅极电极对置，一部分与上述集电极电极接触；以及
第1导电型的区域，在上述半导体层中设置在上述集电极区域与上述第2面之间的一部分处，一部分与上述第2栅极电极对置，一部分与上述集电极电极接触；
在将上述集电极电极与上述集电极区域接触的部分定义为接触面，
将存在于上述接触面中的线段上、且距上述第2栅极电极最远的点定义为第2点，上述线段在位于上述接触面的第1点与最近的上述第2栅极电极的连线上，
将上述第2点与距上述第2点最近的上述第2栅极电极之间的距离定义为有效栅极距离的情况下，
具有第1有效栅极距离及与上述第1有效栅极距离不同的第2有效栅极距离。
2.如权利要求1所述的半导体装置，其特征在于，
上述接触面存在多个。
3.如权利要求1所述的半导体装置，其特征在于，
还具备设置在上述漂移区域与上述第2面之间、第1导电型杂质浓度比上述漂移区域高的第1导电型的缓冲区域。
4.如权利要求3所述的半导体装置，其特征在于，
上述缓冲区域具有位于上述第2栅极电极与上述漂移区域之间的第1区域、和位于上述集电极电极与上述漂移区域之间的第2区域，上述第1区域的第1导电型杂质浓度比上述第2区域的第1导电型杂质浓度高。
5.如权利要求1所述的半导体装置，其特征在于，
在与上述第2面垂直的截面中，上述集电极电极和上述第2栅极电极交替地配置，上述集电极电极在上述截面中具有不同的宽度。
6.如权利要求1所述的半导体装置，其特征在于，
当从接通状态对上述第1栅极电极施加不到阈值电压的电压而向断开状态转移时，在对上述第1栅极电极施加不到阈值电压的电压之后，设置时间差，而向上述第2栅极电极施加阈值电压以上的电压，上述接通状态中对上述第1栅极电极施加了阈值电压以上的电压。
7.一种半导体装置，其特征在于，
具备：
半导体层，具有第1面及与上述第1面对置的第2面；
发射极电极，设置在上述半导体层的上述第1面侧；
第1集电极电极，设置在上述半导体层的上述第2面侧；
第2集电极电极，设置在上述半导体层的上述第2面侧；
第1栅极电极，设置在上述半导体层的上述第1面侧；
第2栅极电极，设置在上述半导体层的上述第2面侧；
第1导电型的漂移区域，设置在上述半导体层中；
第2导电型的第1集电极区域，在上述半导体层中设置在上述漂移区域与上述第2面之间的一部分处，一部分与上述第2栅极电极对置，一部分与上述第1集电极电极接触；
第1导电型的区域，在上述半导体层中设置在上述第1集电极区域与上述第2面之间的一部分处，一部分与上述第2栅极电极对置，一部分与上述第1集电极电极接触；以及
第2导电型的第2集电极区域，在上述半导体层中设置在上述漂移区域与上述第2面之间的一部分处，一部分与上述第2集电极电极接触；
上述第2集电极电极的与上述第2面接触的部分全部与上述第2集电极区域接触。
8.如权利要求7所述的半导体装置，其特征在于，
上述第1集电极区域与上述第2集电极区域接触。
9.如权利要求7所述的半导体装置，其特征在于，
还具备设置在上述漂移区域与上述第2面之间、第1导电型杂质浓度比上述漂移区域高的第1导电型的缓冲区域。
10.一种半导体装置，其特征在于，
具备：
半导体层，具有第1面及与上述第1面对置的第2面；
发射极电极，设置在上述半导体层的上述第1面侧；
集电极电极，设置在上述半导体层的上述第2面侧，一部分与第2面接触；
栅极电极，设置在上述半导体层的上述第1面侧；以及
绝缘层，设置在上述第2面与上述集电极电极之间。
11.如权利要求10所述的半导体装置，其特征在于，
还具备：
第1导电型的漂移区域，设置在上述半导体层中；以及
第2导电型的集电极区域，在上述半导体层中设置在上述漂移区域与上述第2面之间，一部分与上述集电极电极接触。
12.如权利要求10所述的半导体装置，其特征在于，
上述绝缘层在与上述第2面平行的假想面中被夹在上述集电极电极的一部分与上述集电极电极的另一部分之间。
13.一种半导体装置，其特征在于，
具备：
半导体层，具有第1面及与上述第1面对置的第2面；
发射极电极，设置在上述半导体层的上述第1面侧；
集电极电极，设置在上述半导体层的上述第2面侧；
第1栅极电极，设置在上述半导体层的上述第1面侧；
第2栅极电极，设置在上述半导体层的上述第2面侧；
第1导电型的漂移区域，设置在上述半导体层中；
第2导电型的集电极区域，在上述半导体层中设置在上述漂移区域与上述第2面之间的一部分处，一部分与上述第2栅极电极对置，一部分与上述集电极电极接触；以及
第1导电型的区域，在上述半导体层中设置在上述集电极区域与上述第2面之间的一部分处，一部分与上述第2栅极电极对置，一部分与上述集电极电极接触；
在将上述集电极电极与上述集电极区域接触的部分定义为接触面，
将存在于上述接触面中的线段上、且距上述第2栅极电极最远的点定义为第2点，上述线段在位于上述接触面的第1点与最近的上述第2栅极电极的连线上，
将上述第2点与距上述第2点最近的上述接触面的端部之间的距离定义为有效宽度的情况下，
具有第1有效宽度及与上述第1有效宽度不同的第2有效宽度。
14.如权利要求13所述的半导体装置，其特征在于，
存在多个上述接触面。
15.如权利要求13所述的半导体装置，其特征在于，
还具备设置在上述漂移区域与上述第2面之间、第1导电型杂质浓度比上述漂移区域高的第1导电型的缓冲区域。
16.如权利要求15所述的半导体装置，其特征在于，
上述缓冲区域具有位于上述第2栅极电极与上述漂移区域之间的第1区域和位于上述集电极电极与上述漂移区域之间的第2区域，上述第1区域的第1导电型杂质浓度比上述第2区域的第1导电型杂质浓度高。
17.如权利要求13所述的半导体装置，其特征在于，
在与上述第2面垂直的截面中，上述集电极电极和上述第2栅极电极交替地配置，上述集电极电极在上述截面中具有不同的宽度。
18.如权利要求13所述的半导体装置，其特征在于，
当从接通状态对上述第1栅极电极施加不到阈值电压的电压而向断开状态转移时，在对上述第1栅极电极施加不到阈值电压的电压之后，设置时间差，向上述第2栅极电极施加阈值电压以上的电压，上述接通状态中对上述第1栅极电极施加了阈值电压以上的电压。
CN201910011106.4A 2018-09-19 2019-01-07 半导体装置 Active CN110931553B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2018175439A JP7027287B2 (ja) 2018-09-19 2018-09-19 半導体装置
JP2018-175439 2018-09-19

Publications (2)

Publication Number Publication Date
CN110931553A true CN110931553A (zh) 2020-03-27
CN110931553B CN110931553B (zh) 2024-01-02

Family

ID=69774486

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201910011106.4A Active CN110931553B (zh) 2018-09-19 2019-01-07 半导体装置

Country Status (3)

Country Link
US (1) US20200091323A1 (zh)
JP (1) JP7027287B2 (zh)
CN (1) CN110931553B (zh)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11101375B2 (en) 2019-03-19 2021-08-24 Kabushiki Kaisha Toshiba Semiconductor device and method of controlling same
JP7346170B2 (ja) 2019-08-30 2023-09-19 株式会社東芝 半導体装置及び半導体モジュール
JP7297709B2 (ja) 2020-03-19 2023-06-26 株式会社東芝 半導体装置及び半導体回路
JP7387562B2 (ja) 2020-09-10 2023-11-28 株式会社東芝 半導体素子および半導体装置
JP7330154B2 (ja) 2020-09-16 2023-08-21 株式会社東芝 半導体装置及び半導体回路
JP7330155B2 (ja) 2020-09-16 2023-08-21 株式会社東芝 半導体装置及び半導体回路
JP2022073525A (ja) 2020-11-02 2022-05-17 株式会社東芝 半導体装置及び半導体モジュール
JP2022089710A (ja) 2020-12-04 2022-06-16 国立大学法人 東京大学 半導体装置
JP7407757B2 (ja) 2021-03-17 2024-01-04 株式会社東芝 半導体装置
CN115207112A (zh) 2021-04-09 2022-10-18 株式会社东芝 半导体装置及半导体装置的控制方法

Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6457674A (en) * 1987-02-26 1989-03-03 Toshiba Corp Conductivity-modulation mosfet
US5124773A (en) * 1987-02-26 1992-06-23 Kabushiki Kaisha Toshiba Conductivity-modulation metal oxide semiconductor field effect transistor
US5144401A (en) * 1987-02-26 1992-09-01 Kabushiki Kaisha Toshiba Turn-on/off driving technique for insulated gate thyristor
JPH05190835A (ja) * 1992-01-16 1993-07-30 Toyo Electric Mfg Co Ltd Ｍｏｓアノードショート補助ゲート構造を有する半導体素子
US5483087A (en) * 1994-07-08 1996-01-09 International Rectifier Corporation Bidirectional thyristor with MOS turn-off capability with a single gate
JP2008053610A (ja) * 2006-08-28 2008-03-06 Fuji Electric Device Technology Co Ltd 絶縁ゲート型バイポーラトランジスタ
US20160064484A1 (en) * 2014-09-03 2016-03-03 Globalfoundries Inc. Lateral bipolar junction transistors on a silicon-on-insulator substrate with a thin device layer thickness
US20170047922A1 (en) * 2013-06-24 2017-02-16 Ideal Power Inc. Bidirectional Semiconductor Switch with Passive Turnoff
JP2017509141A (ja) * 2014-01-16 2017-03-30 アイディール パワー インコーポレイテッド 表面電荷に対して低減された感度を有する構造及び方法
US20180083129A1 (en) * 2016-09-16 2018-03-22 Kabushiki Kaisha Toshiba Semiconductor device

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CA1200322A (en) * 1982-12-13 1986-02-04 General Electric Company Bidirectional insulated-gate rectifier structures and method of operation
JP4167313B2 (ja) * 1997-03-18 2008-10-15 株式会社東芝 高耐圧電力用半導体装置
JP4703138B2 (ja) * 2004-06-18 2011-06-15 株式会社東芝 絶縁ゲート型半導体装置
JP6158058B2 (ja) * 2013-12-04 2017-07-05 株式会社東芝 半導体装置

Patent Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6457674A (en) * 1987-02-26 1989-03-03 Toshiba Corp Conductivity-modulation mosfet
US5124773A (en) * 1987-02-26 1992-06-23 Kabushiki Kaisha Toshiba Conductivity-modulation metal oxide semiconductor field effect transistor
US5144401A (en) * 1987-02-26 1992-09-01 Kabushiki Kaisha Toshiba Turn-on/off driving technique for insulated gate thyristor
JPH05190835A (ja) * 1992-01-16 1993-07-30 Toyo Electric Mfg Co Ltd Ｍｏｓアノードショート補助ゲート構造を有する半導体素子
US5483087A (en) * 1994-07-08 1996-01-09 International Rectifier Corporation Bidirectional thyristor with MOS turn-off capability with a single gate
JP2008053610A (ja) * 2006-08-28 2008-03-06 Fuji Electric Device Technology Co Ltd 絶縁ゲート型バイポーラトランジスタ
US20170047922A1 (en) * 2013-06-24 2017-02-16 Ideal Power Inc. Bidirectional Semiconductor Switch with Passive Turnoff
JP2017509141A (ja) * 2014-01-16 2017-03-30 アイディール パワー インコーポレイテッド 表面電荷に対して低減された感度を有する構造及び方法
US20160064484A1 (en) * 2014-09-03 2016-03-03 Globalfoundries Inc. Lateral bipolar junction transistors on a silicon-on-insulator substrate with a thin device layer thickness
US20180083129A1 (en) * 2016-09-16 2018-03-22 Kabushiki Kaisha Toshiba Semiconductor device

Also Published As

Publication number Publication date
CN110931553B (zh) 2024-01-02
US20200091323A1 (en) 2020-03-19
JP7027287B2 (ja) 2022-03-01
JP2020047789A (ja) 2020-03-26

Similar Documents

Publication Publication Date Title
CN110931553B (zh) 半导体装置
US11081481B2 (en) Semiconductor device with an IGBT region and a non-switchable diode region
US9159722B2 (en) Semiconductor device
CN106688083B (zh) 半导体装置
US10903346B2 (en) Trench-gate semiconductor device having first and second gate pads and gate electrodes connected thereto
CN110931551A (zh) 半导体电路以及控制电路
JP2019169597A (ja) 半導体装置
CN109509789B (zh) 半导体装置
US11164965B2 (en) Semiconductor device
US11715776B2 (en) Semiconductor device and semiconductor circuit
TW201537750A (zh) 半導體裝置
JP2024015431A (ja) 半導体装置
JP2023138654A (ja) 半導体装置及び半導体回路
JP2021150544A (ja) 半導体装置及び半導体回路
JP6739659B2 (ja) 半導体装置
US11335787B2 (en) Semiconductor device
KR102100857B1 (ko) 전력 반도체 소자
US20210242336A1 (en) Semiconductor device
JP2016174041A (ja) 半導体装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant