CN110931544B - 半导体装置 - Google Patents
半导体装置 Download PDFInfo
- Publication number
- CN110931544B CN110931544B CN201910143420.8A CN201910143420A CN110931544B CN 110931544 B CN110931544 B CN 110931544B CN 201910143420 A CN201910143420 A CN 201910143420A CN 110931544 B CN110931544 B CN 110931544B
- Authority
- CN
- China
- Prior art keywords
- region
- material film
- film
- substrate
- metal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 104
- 239000000463 material Substances 0.000 claims abstract description 94
- 239000000758 substrate Substances 0.000 claims abstract description 53
- 229910052751 metal Inorganic materials 0.000 claims abstract description 44
- 239000002184 metal Substances 0.000 claims abstract description 44
- 238000000926 separation method Methods 0.000 claims description 31
- 239000010410 layer Substances 0.000 claims description 23
- 150000002736 metal compounds Chemical class 0.000 claims description 21
- 239000011347 resin Substances 0.000 claims description 10
- 229920005989 resin Polymers 0.000 claims description 10
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 6
- 229910052814 silicon oxide Inorganic materials 0.000 claims description 6
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 4
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 4
- 239000002356 single layer Substances 0.000 claims description 3
- IVHJCRXBQPGLOV-UHFFFAOYSA-N azanylidynetungsten Chemical compound [W]#N IVHJCRXBQPGLOV-UHFFFAOYSA-N 0.000 claims description 2
- WNUPENMBHHEARK-UHFFFAOYSA-N silicon tungsten Chemical group [Si].[W] WNUPENMBHHEARK-UHFFFAOYSA-N 0.000 claims description 2
- 239000004020 conductor Substances 0.000 claims 3
- 230000002250 progressing effect Effects 0.000 abstract description 4
- 230000002401 inhibitory effect Effects 0.000 abstract description 2
- 238000000034 method Methods 0.000 description 22
- 238000005520 cutting process Methods 0.000 description 18
- 238000010586 diagram Methods 0.000 description 10
- 238000002955 isolation Methods 0.000 description 8
- 230000006870 function Effects 0.000 description 5
- 238000002161 passivation Methods 0.000 description 5
- UAJUXJSXCLUTNU-UHFFFAOYSA-N pranlukast Chemical compound C=1C=C(OCCCCC=2C=CC=CC=2)C=CC=1C(=O)NC(C=1)=CC=C(C(C=2)=O)C=1OC=2C=1N=NNN=1 UAJUXJSXCLUTNU-UHFFFAOYSA-N 0.000 description 5
- 229960004583 pranlukast Drugs 0.000 description 5
- 238000005498 polishing Methods 0.000 description 4
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 4
- 229910052721 tungsten Inorganic materials 0.000 description 4
- 239000010937 tungsten Substances 0.000 description 4
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 3
- BOTDANWDWHJENH-UHFFFAOYSA-N Tetraethyl orthosilicate Chemical compound CCO[Si](OCC)(OCC)OCC BOTDANWDWHJENH-UHFFFAOYSA-N 0.000 description 3
- 238000003698 laser cutting Methods 0.000 description 3
- 238000004519 manufacturing process Methods 0.000 description 3
- 230000001681 protective effect Effects 0.000 description 3
- 229910052710 silicon Inorganic materials 0.000 description 3
- 239000010703 silicon Substances 0.000 description 3
- 229910004298 SiO 2 Inorganic materials 0.000 description 2
- 238000003491 array Methods 0.000 description 2
- 238000003776 cleavage reaction Methods 0.000 description 2
- 238000005530 etching Methods 0.000 description 2
- 230000001939 inductive effect Effects 0.000 description 2
- 230000007017 scission Effects 0.000 description 2
- 239000004642 Polyimide Substances 0.000 description 1
- 230000001133 acceleration Effects 0.000 description 1
- 239000012790 adhesive layer Substances 0.000 description 1
- 230000005540 biological transmission Effects 0.000 description 1
- 230000000295 complement effect Effects 0.000 description 1
- 238000005336 cracking Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 239000011229 interlayer Substances 0.000 description 1
- 230000001678 irradiating effect Effects 0.000 description 1
- 238000010030 laminating Methods 0.000 description 1
- 229910044991 metal oxide Inorganic materials 0.000 description 1
- 150000004706 metal oxides Chemical class 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
- 229920001721 polyimide Polymers 0.000 description 1
- 229920005591 polysilicon Polymers 0.000 description 1
- 238000007789 sealing Methods 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
- H01L23/585—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries comprising conductive layers or plates or strips or rods or rings
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
- H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
- H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
- H01L21/6836—Wafer tapes, e.g. grinding or dicing support tapes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
- B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
- B23K26/00—Working by laser beam, e.g. welding, cutting or boring
- B23K26/36—Removing material
- B23K26/38—Removing material by boring or cutting
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
- H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
- H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
- H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
- H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
- H01L23/3157—Partial encapsulation or coating
- H01L23/3171—Partial encapsulation or coating the coating being directly applied to the semiconductor body, e.g. passivation layer
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
- H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
- H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
- H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
- H01L2221/68327—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used during dicing or grinding
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Manufacturing & Machinery (AREA)
- Optics & Photonics (AREA)
- Plasma & Fusion (AREA)
- Mechanical Engineering (AREA)
- Ceramic Engineering (AREA)
- Dicing (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Semiconductor Integrated Circuits (AREA)
Abstract
实施方式提供一种能够抑制材料膜的剥离朝器件区域进展的半导体装置。本实施方式的半导体装置具备衬底，所述衬底具有设置有半导体元件的第1区域以及从第1区域设置到端部的第2区域。材料膜设置在第1及第2区域的上方。第1金属膜设置在第2区域的材料膜上或第1区域与第2区域之间的材料膜上。从第1区域中的材料膜的表面及第1金属膜之下的材料膜的表面朝向衬底凹陷的槽部设置在第1金属膜与第1区域之间的材料膜中。
Description
[相关申请]
本申请享有以日本专利申请2018-160575号(申请日：2018年8月29日)、以及日本专利申请2018-218600号(申请日：2018年11月21日)为基础申请的优先权。本申请通过参照该等基础申请而包含基础申请的全部内容。
技术领域
实施方式涉及一种半导体装置。
背景技术
在将半导体晶片切割而单片化成半导体芯片时或单片化后，有在半导体芯片端部的切割区域中材料膜从衬底剥离的情况。这种材料膜的剥离如果从切割区域朝向器件区域进展，那么会导致半导体芯片不良。
发明内容
实施方式提供一种能够抑制材料膜的剥离朝向器件区域进展的半导体装置。
实施方式的半导体装置具备：衬底，具有设置有半导体元件的第1区域及从所述第1区域设置到端部的第2区域；材料膜，设置在第1及第2区域的上方；以及第1金属膜，设置在第2区域的第1材料膜上、或第1区域与第2区域之间的第1材料膜上。从第1区域中的第1材料膜的表面及第1金属膜之下的第1材料膜的表面朝向衬底凹陷的槽部设置在第1金属膜与第1区域之间的第1材料膜中。
附图说明
图1是表示依照第1实施方式的半导体晶片的一例的概略俯视图。
图2是表示第1实施方式的切割方法的一例的图。
图3是表示继图2后的切割方法的一例的图。
图4是表示继图2后的切割方法的一例的图。
图5是表示继图2后的切割方法的一例的图。
图6是表示继图3后的切割方法的一例的图。
图7是表示继图3后的切割方法的一例的图。
图8是表示继图6后的切割方法的一例的图。
图9是表示切割后的1个半导体芯片的构成例的概略俯视图。
图10是沿着图9的10-10线的剖视图。
图11是表示龟裂到达至槽部的情况的图。
图12是表示半导体装置的封装后的状态的剖视图。
具体实施方式
以下，参照附图对本发明的实施方式进行说明。本实施方式并不限定本发明。在以下的实施方式中，半导体衬底的上下方向表示将设置有半导体元件的一面设为上时的相对方向，有时与依照重力加速度的上下方向不同。附图为示意图或概念图，各部分的比率等未必与实物相同。在说明书及附图中，对与关于已出现过的附图在上文叙述过的要素相同的要素标注相同的符号，并适当省略详细的说明。
(第1实施方式)
图1是表示依照第1实施方式的半导体晶片的一例的概略俯视图。半导体晶片W具备多个器件区域Rdev及多个切割区域Rdic。器件区域Rdev及切割区域Rdic是半导体晶片W的表面上的区域。
在作为第1区域的器件区域Rdev中，设置有晶体管、存储单元阵列等半导体元件(未图示)。半导体元件经由半导体制造工序而形成在半导体晶片W上。半导体元件例如也可为NAND(Not And，与非)型闪存的存储单元阵列或其控制电路。存储单元阵列例如也可为三维配置有存储单元的立体型存储单元阵列。当然，本实施方式也可应用于半导体存储器以外的LSI(Large Scale Integration，大型集成电路)。
作为第2区域的切割区域Rdic是邻接的器件区域Rdev间的线状区域，并且是通过切割被切断的区域。切割区域Rdic也被称作切割线。根据本实施方式，通过对衬底10照射激光，在切割区域Rdic的衬底10内部形成改质部LM(参照图4)，以该改质部LM为起点将半导体晶片W劈开。由此，半导体晶片W被单片化成各器件区域Rdev，成为半导体芯片。此外，例示了硅作为半导体，但也可使用硅以外的半导体。
接着，对半导体晶片W的切割方法进行说明。在本实施方式中，半导体晶片W是通过使用激光的激光切割法被切断。激光例如使用红外区域的透过激光。此外，也可代替激光切割法而使用刀刃切割法等其它切割方法。
图2～图8是表示第1实施方式的切割方法的一例的图。此处，省略了形成在半导体晶片W上的半导体元件的图示。衬底10及设置在半导体元件的上方的材料膜20被简化图示。关于材料膜20的构成，参照图10在下文进行说明。
首先，如图2所示，在半导体晶片W的正面贴附切割用保护带110。保护带110在激光切割时保护半导体元件或材料膜20等。
接着，使半导体晶片W及保护带110上下反转，如图3及图4所示，使用激光振荡器120，从半导体晶片W的背面对与切割区域Rdic对应的部分照射激光121。由此，如图4所示，在半导体晶片W的内部形成改质部(非晶层或多晶硅层)LM。改质部LM形成在切割区域Rdic内的衬底10内。
图5是表示照射有激光121时的情况的立体图。激光振荡器120一边如箭头A所示那样朝Y方向移动，一边脉冲照射激光121。由此，改质部LM在Y方向上断续地形成，并且沿切割区域Rdic大致平行地形成。这种改质部LM虽断续地形成，但在Y方向上相连而形成大致层状。改质部LM可为单层，但也可形成为形成在Z方向上不同的位置(高度)的多层。
接着，如图6所示，通过CMP(Chemical Mechanical Polishing，化学机械抛光)法对半导体晶片W的背面进行研磨。通过利用磨石130进行研磨，半导体晶片W不仅被薄化，还如图7所示那样，因研磨的振动而劈开131从改质部LM在Z方向扩展。半导体晶片W被研磨至去除改质部LM为止。
接着，在具有粘接层的切割带136上粘接半导体晶片W的背面，利用环135将切割带136固定。接着，如图8所示，通过利用上推构件140将切割带136从下方上推，而将切割带136拉张(使其扩张)。由此，半导体晶片W与切割带136一起被向外方向拉张。此时，以改质部LM为起点，半导体晶片W沿着改质部LM(也就是沿着切割线)进一步被劈开，从而被单片化成多个半导体芯片。
此外，在所述例子中，在照射激光之后，对半导体晶片W的背面进行研磨。但是，也可在对半导体晶片W的背面进行研磨之后，进行激光照射。另外，在本实施方式中，对激光切割法进行了说明，但也可使用刀刃切割法等其它切割方法。刀刃切割法相比于激光切割法来看，使半导体晶片W剧烈振动，并且直接利用刀刃切削材料膜20或衬底10，因此，容易产生图10所示的龟裂CR。因此，本实施方式的效果通过应用到刀刃切割法中而更有效地发挥功能。
然后，半导体芯片分别被拾取并安装到树脂衬底(未图示)上。半导体芯片与树脂衬底由金属线接合，并利用树脂密封。由此，半导体封装完成。
图9是表示切割后的1个半导体芯片1的构成例的概略俯视图。半导体芯片1的表面具有器件区域Rdev及切割区域Rdic。作为第1区域的器件区域Rdev是衬底10(参照图10)的表面上设置有半导体元件的区域。切割区域Rdic是衬底10的表面上从器件区域Rdev到衬底10的端部的区域，并且是用于利用切割步骤进行切断的区域。在切割区域Rdic设置有第1金属膜40e以及突出部70。第1金属膜40e以及突出部70是在与器件区域Rdev相隔的位置，以包围器件区域Rdev的周围的方式配置。针对第1金属膜40e以及突出部70，参照图10，并于后文详细说明。切割区域Rdic、第1金属膜40e以及突出部70也可通过切割步骤被完全去除，但通常如图9所示那样局部保留在器件区域Rdev的外周。
图10是沿着图9的10-10线的剖视图。作为半导体装置的半导体芯片1具备衬底10、元件分离部12、金属化合物层15、半导体元件17、材料膜20、裂痕挡止部30、金属膜40及钝化膜50。
如上所述，衬底10例如是硅衬底等半导体衬底。设置在衬底10的器件区域Rdev的半导体元件17例如可为存储单元阵列或CMOS(Complementary Metal OxideSemiconductor，互补金属氧化物半导体)电路等。
金属化合物层15设置在衬底10上，用于器件区域Rdev的晶体管的栅极电极(未图示)。金属化合物层15例如使用钨硅化物(WSi)或钨氮化物(WN)等导电性金属化合物。切割区域Rdic中，金属化合物层15虽残留，但未作为半导体元件17的要素而设置。切割区域Rdic中，金属化合物层15是为了维持衬底10的表面的平坦性，使光刻步骤中的位置对准变得容易而设置。
元件分离部12在器件区域Rdev中规定主动区，并且是为了将主动区之间电分离而设置。元件分离部12也被称作STI(Shallow Trench Isolation，浅沟槽隔离)。元件分离部12还设置在器件区域Rdev与切割区域Rdic之间。例如，元件分离部12中最靠近半导体芯片1的外缘的元件分离部12e设置在器件区域Rdev与切割区域Rdic之间，以将金属化合物层15分断的方式设置。元件分离部12e设置在器件区域Rdev与切割区域Rdic之间，但也可设置在切割区域Rdic内。另外，在平面布局中，元件分离部12e以沿着图9的半导体芯片1的外缘(沿着切割区域Rdic)包围器件区域Rdev的外周整体的方式设置。元件分离部12e具有在龟裂CR进入到金属化合物层15与材料膜20之间时抑制该龟裂CR的进展或使龟裂CR的方向变化的功能。元件分离部12e也可兼具将位于切割区域Rdic的测试图案分离的功能。
材料膜20设置在器件区域Rdev及切割区域Rdic上。在半导体元件17为存储单元阵列的情况下，切割区域Rdic的材料膜20成为例如将多层氧化硅膜(SiO2)与多层氮化硅膜(SiN)交替积层的积层膜(以下，也称作ONON膜)、或将多层氧化硅膜(SiO2)与多层第2金属膜(例如钨膜(W))交替积层的积层膜(以下，也称作OWOW膜)。ONON膜是在存储单元阵列的形成步骤中使用的积层膜。在存储单元阵列的形成步骤中，ONON膜的氮化硅膜被置换成第2金属膜(例如钨膜)而成为OWOW膜。OWOW膜被用作存储单元阵列的构成要素。此时，第2金属膜作为存储单元阵列的字线发挥功能。材料膜20也可为ONON膜或OWOW膜中的任一种。
在半导体元件17为LSI的CMOS晶体管的情况下，切割区域Rdic的材料膜20可为被覆CMOS晶体管的层间绝缘膜。例如，切割区域Rdic的材料膜20可为TEOS(TetraethylOrthosilicate，四乙氧基硅烷)膜等包含氧化硅膜的单层膜。
裂痕挡止部30设置在器件区域Rdev的外缘的材料膜20中，从该材料膜20的表面朝向衬底10在Z方向上延伸。裂痕挡止部30中例如嵌埋有钨等金属。裂痕挡止部30以包围器件区域Rdev的外周整体的方式设置。由此，裂痕挡止部30抑制龟裂CR进展到器件区域Rdev的内部。裂痕挡止部30也被称作保护环。
金属膜40例如被用作接合垫的形成材料。金属膜40例如使用钨等导电性金属。金属膜40中最靠近半导体芯片1的外缘的第1金属膜40e设置在切割区域Rdic的材料膜20上、或器件区域Rdev与切割区域Rdic之间的材料膜20上，并且配置在与器件区域Rdev相隔的位置。第1金属膜40e在使接合垫露出时的蚀刻步骤中作为掩模发挥功能，并且是为了形成槽部TR而设置。通过此蚀刻步骤，在第1金属膜40e之下，形成包含材料膜20的突出部70。与第1金属膜40e相同地，突出部70亦在与器件区域Rdev相隔的位置，以包围器件区域Rdev的周围的方式配置。藉此，在器件区域Rdev与突出部70之间形成槽部TR。
钝化膜50被覆器件区域Rdev的材料膜20，保护半导体元件17及材料膜20等。钝化膜50例如为聚酰亚胺。
槽部TR设置在器件区域Rdev与切割区域Rdic之间，且设置得比元件分离部12更靠器件区域Rdev。槽部TR从器件区域Rdev中的材料膜20的表面及第1金属膜40e之下的材料膜20的表面朝向衬底10凹陷。也就是说，槽部TR朝向比其周围的材料膜20的表面更低的位置凹陷。此外，在比第1金属膜40e靠外侧的切割区域Rdic，材料膜20与槽部TR同样地被蚀刻。但是，在比第1金属膜40e靠外侧的切割区域Rdic，材料膜20也可不被蚀刻。
另外，槽部TR优选以包围器件区域Rdev的外周整体的方式设置。但是，槽部TR也可局部设置在材料膜20易被剥离而易产生龟裂CR的部位。进而，槽部TR的底部可为平面、曲面，也可尖突。
此处，在于切割区域Rdic，如果金属化合物层15设置在衬底10与材料膜20之间，那么因切割步骤中的冲击或TCT(Thermal Cycle Test，热循环试验)中的应力等，材料膜20容易在半导体芯片1的端部从金属化合物层15剥离。如果材料膜20从金属化合物层15剥离，那么龟裂CR在材料膜20与金属化合物层15之间朝向元件分离部12e进展。也就是说，龟裂CR从半导体芯片1的端部朝向器件区域Rdev进展。由于元件分离部12e将金属化合物层15分断，所以也会存在龟裂CR的进展到达至元件分离部12e后停止的情况。但是，由于材料膜20的厚度比衬底10的厚度薄，不耐受机械应力，因此，如果龟裂CR进一步进展，那么龟裂CR在材料膜20内进展。也就是说，龟裂CR想要朝向元件分离部12e的上表面(朝向离开衬底10的Z方向)进展。因此，对材料膜20施加从半导体芯片1的端部朝向器件区域Rdev的力以及从元件分离部12e朝向上方(Z方向)的力。由此，龟裂CR从元件分离部12e朝向器件区域Rdev向斜上方在材料膜20内进展。
槽部TR设置在器件区域Rdev与切割区域Rdic之间的材料膜20的表面，并且设置得比元件分离部12e更靠器件区域Rdev。因此，槽部TR位于元件分离部12e的斜上方，所以，龟裂CR易朝向槽部TR进展，如果到达至槽部TR，那么进展结束。也就是说，槽部TR具有诱导龟裂CR，使龟裂CR不朝器件区域Rdev侧进展而终止的功能。
为了使槽部TR有效地诱导龟裂CR，槽部TR优选不由其它材料嵌埋而成为空腔。也就是说，形成槽部TR后到安装半导体芯片1为止(例如，进行切割步骤及TCT步骤时)，槽部TR优选成为空腔。此外，在槽部TR的内表面附着薄膜并无问题。另外，在TCT步骤中，槽部TR也有被密封树脂填埋的情况。在此情况下，槽部TR的龟裂诱导效果稍降低，但依然有效。
图11是表示龟裂CR到达至槽部TR的情况的图。龟裂CR如果从半导体芯片1的端部扩展并到达至元件分离部12e，那么朝向槽部TR向斜上方进展。如果龟裂CR到达至槽部TR，那么龟裂CR不会进一步进展。此外，半导体芯片1的端部的材料膜20也存在未残留而被飞散去除的情况。但是，由于在切割区域Rdic无需材料膜20，所以，即便不存在该材料膜20也无问题。当然，即便材料膜20直接保留在半导体芯片1的端部也无问题。
容易诱导龟裂CR的槽部TR的位置根据材料膜20的膜厚等条件而不同，不可一概而论。但是，例如在材料膜20为ONON膜且膜厚为约5μm～15μm的情况下，在从衬底10的表面上方观察时的平面布局中，槽部TR优选设置在从元件分离部12e向器件区域Rdev侧靠近约5μm的位置。
为了将槽部TR配置得比元件分离部12e更靠器件区域Rdev，第1金属膜40e也可配置在元件分离部12e的正上方。也就是说，在从衬底10的表面上方观察时的平面布局中，第1金属膜40e只要配置在与元件分离部12e大致相同的位置即可。由此，槽部TR自对准地配置得比元件分离部12e更靠器件区域Rdev。
图12是表示半导体装置的封装后的状态的剖视图。切割后，半导体芯片1安装在安装衬底(未图示)，并由作为树脂部的树脂60密封。树脂60设置在切割区域Rdic以及器件区域Rdev的两个的上方。另外，如图12所示，第1金属膜40e以及突出部70还存在的情况下，树脂60覆盖材料膜20、第1金属膜40e、突出部70以及钝化膜50，并与所述元件接触。槽部TR由树脂60所填充。
如上所述，根据本实施方式，槽部TR设置在器件区域Rdev与切割区域Rdic之间的材料膜20的表面，且设置得比元件分离部12e更靠器件区域Rdev。由此，槽部TR可诱导产生在材料膜20与金属化合物层15之间的龟裂CR，使龟裂CR的进展终止。也就是说，槽部TR可抑制材料膜20的剥离朝器件区域Rdev进展。
已对本发明的若干实施方式进行了说明，但这些实施方式是作为示例提出，并不限定发明的范围。这些实施方式能以其它各种方式加以实施，且可在不脱离发明的主旨的范围内进行各种省略、替换、变更。这些实施方式或其变化包含在发明的范围或主旨内，并且包含在权利要求书所记载的发明及其均等的范围内。
[符号的说明]
W 半导体晶片
Rdev 器件区域
Rdic 切割区域
10 衬底
1 半导体芯片
10 衬底
12 元件分离部
15 金属化合物层
17 半导体元件
20 材料膜
30 裂痕挡止部
40 金属膜
50 钝化膜
70 突出部
CR 龟裂
Claims (11)
1.一种半导体装置，其特征在于具备：
衬底，具有设置半导体元件的第1区域、及从所述第1区域到所述衬底的端部而设置的第2区域；
第1材料膜，设置在所述第1及第2区域的上方；
第1金属膜，设置在所述第2区域的所述第1材料膜上、及所述第1区域与所述第2区域之间的所述第1材料膜上的一个；以及
元件分离部，设置在所述第1区域与所述第2区域之间的所述衬底的表面；且
从所述第1区域中的所述第1材料膜的表面及所述第1金属膜之下的所述第1材料膜的表面朝向所述衬底凹陷的槽部设置在所述第1金属膜与所述第1区域之间的所述第1材料膜中；
所述槽部设置得比所述元件分离部更靠近所述第1区域；
所述第1材料膜具有从所述元件分离部朝向所述槽部方向的龟裂。
2.根据权利要求1所述的半导体装置，其特征在于进而具备第2材料膜，所述第2材料膜设置在所述第1区域的外缘的所述第1材料膜中，且从所述第1材料膜的表面朝向所述衬底延伸。
3.根据权利要求1所述的半导体装置，其特征在于所述槽部以包围所述第1区域的外周整体的方式设置。
4.一种半导体装置，其特征在于具备：
衬底，具有设置半导体元件的第1区域、及比所述第1区域更靠端部侧而设置的第2区域；
材料膜，设置在所述衬底上；
第1金属膜，设置在所述材料膜上；
槽部，设置在所述第1区域和所述第2区域之间比所述第1金属膜更接近所述第1区域侧，形成为从所述材料膜的表面朝向所述衬底凹陷；
元件分离部，以垂直于所述衬底的表面的方向作为第1方向，且以平行于所述衬底的表面的方向作为第2方向时，从所述第1方向观察时，以和所述槽部至少一部分重叠之方式设置在所述衬底的表面；
第1导电体，从所述第2方向观察时，设置在比所述槽部更接近所述第1区域的部分，且从所述衬底沿着所述第1方向延伸；以及
第1树脂，填埋所述槽部；
所述槽部的最靠近所述衬底的底部是：沿着所述第1方向，位于所述第1导电体的上端部与所述第1导电体的下端部之间。
5.根据权利要求4所述的半导体装置，其特征在于：在所述材料膜，具有从所述元件分离部朝所述槽部延伸的龟裂。
6.根据权利要求4所述的半导体装置，其特征在于进而具备设置在所述衬底与所述材料膜之间的金属化合物层；且
从所述材料膜的端部到所述元件分离部在所述材料膜与所述金属化合物层之间具有龟裂，所述龟裂从所述元件分离部朝所述槽部延伸。
7.根据权利要求6所述的半导体装置，其特征在于所述材料膜是将多层氧化硅膜与多层氮化硅膜或多层第2金属膜交替积层的积层膜、或由绝缘膜组成的单层膜；
所述金属化合物层是钨硅化物(WSi)或钨氮化物(WN)。
8.根据权利要求6所述的半导体装置，其特征在于所述元件分离部将所述金属化合物层分断。
9.根据权利要求4所述的半导体装置，其特征在于从所述第2方向观察时，位于比所述第1金属膜更靠所述端部侧的所述材料膜的表面位于比从所述第1方向观察与所述第1金属膜重叠的部分的所述材料膜的表面更接近所述衬底的位置。
10.根据权利要求4至9中任一项所述的半导体装置，其特征在于所述材料膜是将多层氧化硅膜与多层氮化硅膜交替积层的积层膜；且
所述半导体元件是存储单元阵列，所述存储单元阵列包含：将多层氧化硅膜与多层金属膜交替积层的积层膜。
11.一种半导体装置，其特征在于具备：
衬底，具有设置半导体元件的第1区域、及从所述第1区域到所述衬底的端部而设置的第2区域；
第1材料膜，设置在所述第1及第2区域的上方；
第1金属膜，设置在所述第2区域的所述第1材料膜上、及所述第1区域与所述第2区域之间的所述第1材料膜上的一个；
元件分离部，设置在所述第1区域与所述第2区域之间的所述衬底的表面；以及
金属化合物层，设置在所述衬底与所述第1材料膜之间；且
从所述第1区域中的所述第1材料膜的表面及所述第1金属膜之下的所述第1材料膜的表面朝向所述衬底凹陷的槽部设置在所述第1金属膜与所述第1区域之间的所述第1材料膜中；
所述槽部设置得比所述元件分离部更靠近所述第1区域；
在从所述第1材料膜的端部到所述元件分离部的所述第1材料膜与所述金属化合物层之间，具有从所述元件分离部朝向所述槽部方向的龟裂。
Applications Claiming Priority (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2018160575 | 2018-08-29 | ||
| JP2018-160575 | 2018-08-29 | ||
| JP2018218600A JP7240149B2 (ja) | 2018-08-29 | 2018-11-21 | 半導体装置 |
| JP2018-218600 | 2018-11-21 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN110931544A CN110931544A (zh) | 2020-03-27 |
| CN110931544B true CN110931544B (zh) | 2023-10-20 |
Family
ID=69738223
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201910143420.8A Active CN110931544B (zh) | 2018-08-29 | 2019-02-26 | 半导体装置 |
Country Status (4)
| Country | Link |
|---|---|
| US (2) | US11610852B2 (zh) |
| JP (1) | JP7240149B2 (zh) |
| CN (1) | CN110931544B (zh) |
| TW (1) | TWI699889B (zh) |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102194773A (zh) * | 2010-03-15 | 2011-09-21 | 精工电子有限公司 | 半导体装置及其制造方法 |
| CN106415794A (zh) * | 2014-05-19 | 2017-02-15 | 夏普株式会社 | 半导体晶片、由半导体晶片单片化而得的半导体器件和半导体器件的制造方法 |
Family Cites Families (20)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5789302A (en) | 1997-03-24 | 1998-08-04 | Siemens Aktiengesellschaft | Crack stops |
| US6492247B1 (en) | 2000-11-21 | 2002-12-10 | International Business Machines Corporation | Method for eliminating crack damage induced by delaminating gate conductor interfaces in integrated circuits |
| JP4489345B2 (ja) * | 2002-12-13 | 2010-06-23 | 株式会社ルネサステクノロジ | 半導体装置の製造方法 |
| US20050026397A1 (en) * | 2003-07-28 | 2005-02-03 | International Business Machines Corporation | Crack stop for low k dielectrics |
| JP4813778B2 (ja) * | 2004-06-30 | 2011-11-09 | 富士通セミコンダクター株式会社 | 半導体装置 |
| US7777338B2 (en) * | 2004-09-13 | 2010-08-17 | Taiwan Semiconductor Manufacturing Co., Ltd. | Seal ring structure for integrated circuit chips |
| JP4869664B2 (ja) * | 2005-08-26 | 2012-02-08 | 本田技研工業株式会社 | 半導体装置の製造方法 |
| US7741196B2 (en) * | 2007-01-29 | 2010-06-22 | Freescale Semiconductor, Inc. | Semiconductor wafer with improved crack protection |
| JP5446107B2 (ja) * | 2008-03-17 | 2014-03-19 | 三菱電機株式会社 | 素子ウェハおよび素子ウェハの製造方法 |
| JP5173525B2 (ja) * | 2008-03-28 | 2013-04-03 | ルネサスエレクトロニクス株式会社 | 半導体ウエハ、半導体チップ、半導体装置、及び半導体装置の製造方法 |
| US8847400B2 (en) * | 2010-09-15 | 2014-09-30 | Ps4 Luxco S.A.R.L. | Semiconductor device, method for manufacturing the same, and data processing device |
| JP5879774B2 (ja) * | 2011-06-30 | 2016-03-08 | 富士通セミコンダクター株式会社 | 半導体装置とその製造方法 |
| JP5874249B2 (ja) * | 2011-09-02 | 2016-03-02 | 富士通セミコンダクター株式会社 | 半導体装置及びその製造方法 |
| JP5834934B2 (ja) * | 2012-01-17 | 2015-12-24 | 富士通セミコンダクター株式会社 | 半導体装置及び半導体装置の製造方法 |
| JP5945180B2 (ja) * | 2012-07-19 | 2016-07-05 | ルネサスエレクトロニクス株式会社 | 半導体装置及びその製造方法 |
| US8970008B2 (en) | 2013-03-14 | 2015-03-03 | Infineon Technologies Ag | Wafer and integrated circuit chip having a crack stop structure |
| JP5613290B2 (ja) * | 2013-05-24 | 2014-10-22 | ルネサスエレクトロニクス株式会社 | 半導体装置 |
| JP6292049B2 (ja) * | 2013-09-02 | 2018-03-14 | ソニー株式会社 | 半導体装置およびその製造方法 |
| US9412662B2 (en) * | 2014-01-28 | 2016-08-09 | Taiwan Semiconductor Manufacturing Company, Ltd. | Structure and approach to prevent thin wafer crack |
| US10811334B2 (en) * | 2016-11-26 | 2020-10-20 | Texas Instruments Incorporated | Integrated circuit nanoparticle thermal routing structure in interconnect region |
-
2018
- 2018-11-21 JP JP2018218600A patent/JP7240149B2/ja active Active
-
2019
- 2019-02-26 CN CN201910143420.8A patent/CN110931544B/zh active Active
- 2019-02-27 TW TW108106852A patent/TWI699889B/zh active
-
2021
- 2021-10-28 US US17/513,212 patent/US11610852B2/en active Active
-
2023
- 2023-02-21 US US18/171,954 patent/US20230197641A1/en active Pending
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102194773A (zh) * | 2010-03-15 | 2011-09-21 | 精工电子有限公司 | 半导体装置及其制造方法 |
| CN106415794A (zh) * | 2014-05-19 | 2017-02-15 | 夏普株式会社 | 半导体晶片、由半导体晶片单片化而得的半导体器件和半导体器件的制造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| TWI699889B (zh) | 2020-07-21 |
| US11610852B2 (en) | 2023-03-21 |
| TW202010128A (zh) | 2020-03-01 |
| JP7240149B2 (ja) | 2023-03-15 |
| CN110931544A (zh) | 2020-03-27 |
| US20230197641A1 (en) | 2023-06-22 |
| US20220051995A1 (en) | 2022-02-17 |
| JP2020038952A (ja) | 2020-03-12 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| TWI635544B (zh) | 半導體裝置之製造方法及半導體裝置 | |
| US8338917B2 (en) | Multiple seal ring structure | |
| CN108074797B (zh) | 制作衬底结构的方法 | |
| US7786534B2 (en) | Semiconductor device having SOI structure | |
| JP2022045192A (ja) | 半導体装置およびその製造方法 | |
| US10930602B2 (en) | Semiconductor device and method for fabricating the same | |
| TWI770794B (zh) | 半導體記憶裝置及其製造方法 | |
| US12040190B2 (en) | Semiconductor manufacturing method and manufacturing device of edge laser removal of combined substrate | |
| CN109524358B (zh) | 半导体装置及其制造方法 | |
| CN110931544B (zh) | 半导体装置 | |
| US10964681B2 (en) | Semiconductor device and method for manufacturing the same | |
| US11183469B2 (en) | Semiconductor device | |
| TWI707454B (zh) | 半導體裝置 | |
| TWI689001B (zh) | 半導體裝置 | |
| CN111725190A (zh) | 半导体存储装置及其制造方法 | |
| WO2016009645A1 (ja) | 半導体装置およびその製造方法 | |
| JP2010225600A (ja) | 半導体装置の製造方法 | |
| JP2014220375A (ja) | 半導体装置およびその製造方法 | |
| TW202310198A (zh) | 半導體裝置 | |
| KR20240023259A (ko) | 반도체 장치의 제조방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| CB02 | Change of applicant information | ||
| CB02 | Change of applicant information |
Address after: Tokyo Applicant after: Kaixia Co.,Ltd. Address before: Tokyo Applicant before: TOSHIBA MEMORY Corp. |
|
| GR01 | Patent grant | ||
| GR01 | Patent grant |