CN110931367B - 芯片贴装装置及半导体器件的制造方法 - Google Patents

芯片贴装装置及半导体器件的制造方法 Download PDF

Info

Publication number
CN110931367B
CN110931367B CN201910880902.1A CN201910880902A CN110931367B CN 110931367 B CN110931367 B CN 110931367B CN 201910880902 A CN201910880902 A CN 201910880902A CN 110931367 B CN110931367 B CN 110931367B
Authority
CN
China
Prior art keywords
jig
pushing
bare chip
chip
mounting
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201910880902.1A
Other languages
English (en)
Other versions
CN110931367A (zh
Inventor
名久井勇辉
冈本直树
五十岚维月
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fasford Technology Co Ltd
Original Assignee
Fasford Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fasford Technology Co Ltd filed Critical Fasford Technology Co Ltd
Publication of CN110931367A publication Critical patent/CN110931367A/zh
Application granted granted Critical
Publication of CN110931367B publication Critical patent/CN110931367B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/52—Mounting semiconductor bodies in containers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67132—Apparatus for placing on an insulating substrate, e.g. tape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67092—Apparatus for mechanical treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67121—Apparatus for making assemblies not otherwise provided for, e.g. package constructions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67242—Apparatus for monitoring, sorting or marking
    • H01L21/67259—Position monitoring, e.g. misposition detection or presence detection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/677—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for conveying, e.g. between different workstations
    • H01L21/67703—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for conveying, e.g. between different workstations between different workstations
    • H01L21/67712—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for conveying, e.g. between different workstations between different workstations the substrate being handled substantially vertically
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L21/6836—Wafer tapes, e.g. grinding or dicing support tapes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/687—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches
    • H01L21/68714—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support
    • H01L21/68721—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support characterised by edge clamping, e.g. clamping ring
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/687—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches
    • H01L21/68714—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support
    • H01L21/68742—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support characterised by a lifting arrangement, e.g. lift pins
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/50—Tape automated bonding [TAB] connectors, i.e. film carriers; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/86—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using tape automated bonding [TAB]

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)
  • Die Bonding (AREA)

Abstract

提供一种自动地进行拾取性的确认和筒夹倾斜的确认的芯片贴装装置及半导体器件的制造方法。芯片贴装装置具备：从下方顶推裸芯片并使其从切割带剥离的顶推单元；吸附剥离出的上述裸芯片并将其贴装到基板上的芯片贴装部。上述顶推单元具备顶推治具和安装上述顶推治具的壳体。能够代替上述顶推治具而将测定治具安装到上述壳体以及将测定治具从上述壳体拆下。上述顶推治具在圆顶罩中具有顶推上述切割带的块。上述测定治具在圆顶罩中收纳测定设备。

Description

芯片贴装装置及半导体器件的制造方法
技术领域
本发明涉及芯片贴装装置，能够适用于例如可更换顶推治具的芯片贴装机。
背景技术
在半导体器件的制造工序的一部分中具有将半导体芯片(以下简称为裸芯片)搭载到布线基板或引线框架等(以下简称为基板)并组成封装的工序，在组成封装的工序的一部分中具有从半导体晶片(以下简称为晶片)分割裸芯片的工序(切割工序)、和将分割出的裸芯片搭载到基板上的贴装工序。贴装工序中使用的半导体制造装置为芯片贴装机等芯片贴装装置。
在贴装工序中具有剥离从晶片分割出的裸芯片的剥离工序。在剥离工序中，将这些裸芯片从保持在晶片保持件上的切割带一个一个地剥离，使用被称为筒夹的吸附治具来拾取剥离出的裸芯片并将其搬送到基板上。
芯片贴装机在切割带的下方(背面)设置有顶推单元，该顶推单元上升而推起切割带上的裸芯片从而从切割带剥离裸芯片。在推起裸芯片的顶推单元的前端安装有顶推治具。在该顶推治具上安装有顶推裸芯片中央的内侧块和设在该内侧块的四角的四根剥离起点形成销等。
现有技术文献
专利文献
专利文献1：日本特开2013-172122号公报
发明内容
在剥离工序中需要确认、调整裸芯片的拾取性及确认、调整筒夹安装状态(筒夹安装位置、高度、倾斜(斜度)和筒夹吸附面的磨损等)，这些通过人力等进行。
本发明的课题在于提供一种能够容易进行拾取性的确认和筒夹状态的确认的芯片贴装装置。
其他课题和新特征将根据本说明书的记述及附图而得以明确。
若简单地说明本发明中的具有代表性的结构的概要则如下。
即，芯片贴装装置具备：从下方顶推裸芯片而使其从切割带剥离的顶推单元；和吸附剥离后的所述裸芯片并将其贴装到基板上的芯片贴装部。上述顶推单元具备顶推治具、和安装上述顶推治具的壳体。能够代替上述顶推治具而将测定治具安装到上述壳体上以及将该测定治具从上述壳体拆下。上述顶推治具在圆顶罩中具有顶推上述切割带的块。上述测定治具在圆顶罩中收纳测定设备。
发明效果
根据上述芯片贴装装置，能够容易进行拾取性的确认和筒夹安装状态的确认。
附图说明
图1是说明实施方式的顶推治具及测定治具的更换的概念图。
图2是说明图1的顶推治具及测定治具的更换的俯视概念图。
图3是说明图1的测定治具80A的图。
图4是说明图1的测定治具80B的图。
图5是说明图1的测定治具80C的图。
图6是表示实施例的芯片贴装机的概略的俯视图。
图7是说明在图6中从箭头A方向观察时拾取头及贴装头的动作的图。
图8是表示图6的晶片工作台的外观立体图的图。
图9是表示图6的晶片工作台的主要部分的概略剖视图。
图10是表示从图8的晶片工作台拆下晶片保持件后的状态的俯视图。
图11是图9的顶推治具的立体图。
图12是图11的(C)的剖视图。
图13是图9的壳体的立体图。
图14是表示图11的接合器和图13的壳体合为一体后的状态的剖视图。
图15是表示图11的顶推治具和图13的壳体合为一体后的状态的立体图。
图16是图10的更换臂的立体图。
图17是图10的顶推治具的圆顶罩部的剖视图。
图18是表示使用了图6的芯片贴装机的半导体器件的制造方法的流程图。
附图标记说明
10…芯片贴装机
1…裸芯片供给部
12…晶片工作台
13…顶推单元
131…壳体
14…晶片环
15…扩展环
16…切割带
17…支承环
18…芯片粘结膜
19…X基座
20…Y基座
2…拾取部
21…拾取头
22…筒夹
3…中间载台部
31…中间载台
4…贴装部
41…贴装头
42…筒夹
5…搬送部
51…基板搬送爪
7…控制部
80…顶推治具
80A、80B、80C…测定治具
81…圆顶罩
88…顶推轴
91…接合器
92…对准销
94…更换臂
95…治具储存器
D…裸芯片
S…基板
P…封装区域
具体实施方式
裸芯片的拾取性的确认通过下述某一个手段来进行，但具有下述那样的问题。
(1)安装内置有负载传感器(load cell)的顶推治具状的测定器，测定晶片剥离荷载来进行。在测定后，更换成普通的顶推治具。由于这是基于人力进行的，所以调整会花费较长的作业时间。
(2)对于载置到装置之前的晶片事前通过千分表等测定剥离力。保证不了设定结果为最佳。
(3)根据基于作业者的经验不断进行的试验而确定拾取条件等的参数。在根据晶片的特性变化而拾取性变化时，难以继续生产。
另外，筒夹安装状态确认、调整如下述那样进行，但具有下述那样的问题。
停止生产，在圆顶罩上放置感压纸，将专用治具、工具安装到筒夹部且从上方按压到感压纸上来进行安装状态的确认、调整。在调整后更换成普通的筒夹。无法确认装置运转中的状态。由于是通过人力进行的调整作业，所以会根据作业者而在调整结果中产生偏差。
以下，使用附图来说明实施方式及实施例。不过，在以下的说明中，存在对相同结构要素标注相同的附图标记并省略重复说明的情况。此外，关于附图，为了使说明更加明确，而存在与实际样态相比示意地示出各部分的宽度、厚度、形状等的情况，但原则上是一个例子，并不限定对本发明的解释。
在实施方式的半导体制造装置中，将测定设备组入到形状与普通的顶推治具相同的圆顶罩内来构成测定治具，并自动地更换普通的顶推治具和测定治具。使用图1～5来说明实施方式的半导体制造装置。
图1是说明实施方式的顶推治具及测定治具的更换的概念图。图2是说明图1的顶推治具及测定治具的更换的俯视概念图。
顶推治具80是安装在顶推单元13的前端的壳体131上的普通的顶推治具，用于顶推单元13上升而推起切割带上的裸芯片来使裸芯片从切割带剥离。在顶推治具80的内部设有顶推裸芯片中央的块等。
测定治具80A安装在顶推单元13的前端的壳体131上，用于拾取性的确认。在测定治具80A的内部设有负载传感器等。
测定治具80B安装在顶推单元13的前端的壳体131上，用于拾取性的确认及筒夹的安装状态的确认等。在测定治具80B的内部设有摄像头等拍摄装置。
测定治具80C安装在顶推单元13的前端的壳体131上，用于筒夹的倾斜确认。在测定治具80C的内部设有位移仪等。
如图2所示，顶推治具80及测定治具80A～80C被保持在治具储存器95上，治具储存器95旋转，未图示的更换臂抓持顶推治具80或测定治具80A～80C，在治具储存器95与顶推单元13之间移动而自动地更换。
接下来，使用图3～5来说明测定治具的构造及动作。图3是说明图1的测定治具80A的图，图3的(A)是测定治具80A的圆顶罩部的剖视图，图3的(B)是测定时的剖视图。图4是说明图1的测定治具80B的图，图4的(A)是测定治具80B的圆顶罩部的剖视图，图4的(B)是通过顶推治具进行顶推时的剖视图，图4的(C)是基于测定治具80B进行测定时的剖视图，图4的(D)是筒夹的吸附面的拍摄时的剖视图。图5是说明图1的测定治具80C的图，图5的(A)是测定治具80C的圆顶罩部的剖视图，图5的(B)是基于测定治具80C进行测定时的剖视图。
测定治具80A的圆顶罩81A的外形及大小为与顶推治具80的圆顶罩相同的、或者能够由更换臂操纵并安装的大小。测定治具80B的圆顶罩81B的大小为与顶推治具80的圆顶罩相同的、或者能够由更换臂操纵并安装的大小，圆顶罩81B的外形除去上表面以外为与顶推治具80的圆顶罩相同的或者能够由更换臂操纵并安装的外形。测定治具80C的圆顶罩81C的大小为与顶推治具80的圆顶罩相同的、或者能够由更换臂操纵并安装的大小，圆顶罩81C的外形为与顶推治具80的圆顶罩相同的、或者能够由更换臂操纵的外形。
如图3的(A)所示，在圆顶罩81A的中心部中组入有将切割带16向上方顶推的一个块84A。块84A经由负载传感器85A而与基块86A连结，与通过未图示的驱动机构而上下动作的顶推轴88A连动地进行上下动作。此外，在基块86A与基部89A之间设有压缩螺旋弹簧87A。负载传感器85A所需的配线沿着基块86A及顶推轴88A或者配置在其内部，通过基于后述的接合器(adapter)内的发送器实现的无线传送或有线连接而与设在顶推单元13的主体的接收器或配线连接。
如图3的(B)所示，使测定治具80A上升而使其上表面与切割带16的背面接触，在停止测定治具80A的上升后，将顶推轴88A向上方驱动而顶推块84A，将从切割带16剥离裸芯片D的力测定为负载传感器85A的压缩力。
如图4的(A)所示，在圆顶罩81B的中心部中组入有具有透镜及图像传感器的摄像头(拍摄装置)85B，圆顶罩81B的上表面与摄像头85B的宽度同等地开口。摄像头85B所需的配线延伸至后述的接合器，通过基于接合器内的发送器实现的无线传送或有线连接而与设在顶推单元13的主体的接收器或配线连接。
如图4的(B)所示，使顶推治具80上升而使其上表面与切割带16的背面接触，在停止顶推治具80的上升后，将顶推轴88向上方驱动而顶推块84。在降下块84后，将顶推治具80更换成测定治具80B。在测定治具80B安装有摄像头85B，如图4的(C)所示，从下表面透过切割带16地拍摄通过顶推治具80剥离的裸芯片的剥离状态。
另外，如图4的(D)所示，测定治具80B从下方直接拍摄筒夹22的裸芯片吸附面。由此，能够确认更换后的筒夹的安装状态，确认使用中的筒夹的磨损、异物附着。
如图5的(A)所示，测定治具80C以多个测头84C从圆顶罩表面凸出的方式配置，圆顶罩81C的上表面在测头84C的位置处具有开口。此外，测头84C其自身具有回弹机构。在测头84C的基端存在位移仪85C，能够测定测头84C的压入量。位移仪85C所需的配线延伸至后述的接合器，通过基于接合器内的发送器实现的无线传送或有线连接而与设在顶推单元13的主体的接收器或配线连接。
如图5的(B)所示，通过将筒夹22从上方按压到测定治具80C上，而根据测头84C的压入量的不同测定筒夹22相对于圆顶罩81C的倾斜状态。
根据实施方式，通过将组入有测定器的测定治具设置到装置内，而能够不长时间停止生产地自动地进行计测。另外，容易进行生产开始前的倾斜调整和拾取条件的设定，而能够缩短时间。另外，通过在生产中在线测定生产中的晶片特性的变化和筒夹倾斜的失常，并进行再校正，而能够减少对生产的影响。另外，虽然若顶推治具、筒夹、晶片的条件变化则会产生拾取失败、裂纹等故障，但能够事前(自动地)进行检查，因此能够将故障防患于未然。
【实施例】
图6是表示实施例的芯片贴装机的概略的俯视图。图7是说明在图6中从箭头A方向观察时拾取头及贴装头的动作的图。
芯片贴装机10大体具有裸芯片供给部1、拾取部2、中间载台部3、贴装部4、搬送部5、基板供给部6K、基板搬出部6H和控制部7，裸芯片供给部1供给要安装到基板S上的裸芯片D，其中该基板S印刷有一个或多个最终成为单个封装的产品区域(以下称为封装区域P)，该控制部7监视并控制各部分的动作。Y轴方向为芯片贴装机10的前后方向，X轴方向为左右方向。裸芯片供给部1配置在芯片贴装机10的近前侧，贴装部4配置在内侧。
首先，裸芯片供给部1供给要安装到基板S的封装区域P上的裸芯片D。裸芯片供给部1具有保持晶片11的晶片工作台12、和从晶片11顶推裸芯片D的以虚线示出的顶推单元13。裸芯片供给部1通过未图示的驱动机构而沿XY方向移动，使拾取的裸芯片D移动到顶推单元13的位置。
拾取部2具有：拾取裸芯片D的拾取头21；使拾取头21沿Y方向移动的拾取头的Y驱动部23；和使筒夹22升降、旋转及沿X方向移动的未图示的各驱动部。拾取头21具有在前端吸附保持被顶推的裸芯片D的筒夹22(同时参照图7)，从裸芯片供给部1拾取裸芯片D，并将其载置到中间载台31上。拾取头21具有使筒夹22升降、旋转及沿X方向移动的未图示的各驱动部。
中间载台部3具有暂时载置裸芯片D的中间载台31、和用于识别中间载台31上的裸芯片D的载台识别摄像头32。
贴装部4以从中间载台31拾取裸芯片D、并贴装于搬送到贴装载台BS上的基板S的封装区域P或层叠到已贴装于基板S的封装区域P的裸芯片上的形式进行贴装。贴装部4具有：与拾取头21同样地具备在前端吸附保持裸芯片D的筒夹42(同时参照图7)的贴装头41；使贴装头41沿Y方向移动的Y驱动部43；和对基板S的封装区域P的位置识别标记(未图示)进行拍摄来识别贴装位置的基板识别摄像头44。
通过这样的结构，贴装头41基于载台识别摄像头32的拍摄数据对拾取位置、姿势进行修正，从中间载台31拾取裸芯片D，基于基板识别摄像头44的拍摄数据而将裸芯片D贴装到基板S上。
搬送部5具有：抓持搬送基板S的基板搬送爪51；和供基板S移动的搬送通道52。基板S通过由沿着搬送通道52设置的未图示的滚珠丝杠驱动设在搬送通道52上的基板搬送爪51的未图示的螺母，而沿X方向移动。
通过这样的结构，基板S从基板供给部6K沿着搬送通道52移动至贴装位置，在贴装后，移动至基板搬出部6H，将基板S交付到基板搬出部6H。
控制部7具备：保存对芯片贴装机10的各部分的动作进行监视、控制的程序(软件)的存储器；和执行保存在存储器中的程序的中央处理装置(CPU)。
芯片贴装机10具有：识别晶片11上的裸芯片D的姿势的晶片识别摄像头24；识别载置在中间载台31上的裸芯片D的姿势的载台识别摄像头32；和识别贴装载台BS上的安装位置的基板识别摄像头44。必须进行识别摄像头之间的姿势偏移修正的是参与基于贴装头41进行的拾取的载台识别摄像头32、和参与基于贴装头41进行的向安装位置的贴装的基板识别摄像头44。
接下来，使用图8、9来说明晶片工作台12的结构。图8是表示图6的晶片工作台的外观立体图的图。图9是表示图8的晶片工作台的主要部分的概略剖视图。
在图8、9中，晶片工作台12具有：保持晶片环14的扩展环15；将保持于晶片环14且粘结有多个裸芯片D的切割带16水平地定位的支承环17(图9所示)；和配置在支承环17的内侧且用于将裸芯片D向上方顶推的顶推单元13(图9所示)。
详细情况将在后叙述，顶推单元13由顶推单元主体(未图示)、壳体131和顶推治具构成，通过未图示的驱动机构，沿上下方向移动，晶片工作台12沿水平方向移动。
晶片工作台12搭载在X基座19上，晶片工作台12通过该X基座19沿X轴方向移动。在X基座19的下方安装有Y基座20，通过该Y基座20使晶片工作台12与X基座19一起沿Y轴方向移动。
晶片工作台12在裸芯片D被顶推时，使保持着晶片环14的扩展环15下降。其结果为，保持在晶片环14上的切割带16被拉伸，裸芯片D的间隔扩大，通过顶推单元13从裸芯片D的下方顶推裸芯片D，提高了裸芯片D的拾取性。
此外，在晶片11与切割带16之间贴附着被称为芯片粘结膜18的膜状粘结材料。在具有芯片粘结膜18的晶片中，对晶片11和芯片粘结膜18进行切割。因此，在剥离工序中，将晶片11和芯片粘结膜18从切割带16剥离。
图10是表示从图8的晶片工作台拆下晶片保持件后的状态的俯视图。
在图10中，在Y基座20上安装有顶推单元13。在该顶推单元13附近，在X基座19上安装有更换臂94。该更换臂94抓持顶推治具80等。在Y基座20上安装有治具储存器95，在治具储存器95安置顶推治具80及实施方式的测定治具80A、80B、80C。在图10中示出了更换臂94抓持着安置于治具储存器95的顶推治具80的状态。
根据本实施例，治具储存器95旋转，使所需的顶推治具80等移动至更换臂94容易抓持的位置。更换臂94通过X基座19使作为目标的顶推治具80等移动至顶推单元13的正上方。
相对于在已经拆下顶推治具80等而仅成为壳体131的顶推单元13的正上方停止的顶推治具80等，壳体131上升而合为一体。此外，壳体131的详细情况将在后叙述。
图11是图9的顶推治具的立体图，图11的(A)示出顶推治具的圆顶罩的部分，图11的(B)示出接合器的部分。图11的(C)是图11的(A)的圆顶罩和图11的(B)的接合器合为一体后的状态的立体图。图12是图11的(C)的剖视图。在图12中在圆顶罩上表面上形成有开口及吸引口等，在开口中配置有顶推块等，但省略。另外，在图12中在圆顶罩内设有顶推块等，但省略。
在图11的(A)中，在圆顶罩81的内部收纳有顶推块等。螺母93在将接合器91和圆顶罩81连结时使用。
在图11的(B)中，在接合器91上安装有三根对准销92。该对准销92是在搬送顶推治具80时使用的。如图8所示，由于顶推块的朝向相对于整齐地排列的裸芯片D的朝向确定，所以对准销92用于在更换臂94抓持顶推治具80时，使顶推治具80的朝向不会打乱。在接合器91的上部露出顶推轴88。
在图11的(C)、图12中，在圆顶罩81的下方连结接合器91，成为与后述的壳体连结的部分。该接合器91和圆顶罩81通过螺母93而连结。该接合器91和圆顶罩81被连结的状态成为顶推治具80。这样的顶推治具80等被安置在图10所示的治具储存器95。
图13是图9的壳体的立体图。图14是表示图11的接合器和图13的壳体合为一体后的状态的剖视图。图15是表示图11的顶推治具和图13的壳体合为一体后的状态的立体图。在图14中省略了接合器91内的结构。
在图13中，顶推单元13的壳体131安装在顶推单元主体(未图示)上，为了插入图11中说明的接合器91而成为碗状的承托件。如图13、14所示，在该壳体131的外周还设有环状部件131a，该环状部件131a在内侧设置有用于卡定接合器91的球状突起131c。球状突起131c贯穿设在壳体131上的贯穿孔131b，进入在接合器91的外周设有多个的凹部91a中。环状部件131a由弹簧131d支承，球状突起131c的位置灵活地变动直至进入壳体131的贯穿孔131b和接合器91的凹部91a中。
也就是说，根据本实施例，如图14所示，当接合器91被插入到壳体131的内部后，接合器91的侧壁推开环状部件131a的球状突起131c。而且当压入接合器91后，球状突起131c进入接合器91的凹部91a中而锁定。
说明接合器91和壳体131的对接动作，由于圆顶罩81内的真空端口(未图示)被封堵，所以真空压上升，接合器91被吸入到壳体131内而对接。另一方面，关于接合器91的拆下，当真空端口被封堵时对壳体131内加压，由此接合器91被从壳体131内弹出。
像这样，根据本实施例，接合器91和壳体131被可靠地锁定而能够维持密接性。其结果为，如图15所示，顶推治具80的圆顶罩81和壳体131经由接合器91而合为一体。
图16是图10的更换臂的立体图。
在图16中，在更换臂94上，在与安装于顶推治具80的对准销92相对的位置处设有切缺部94a。对准销92作为定位用而设置，使得在更换臂94为了从横向进行抓持而移动时顶推治具80的朝向不会发生变化。
此外，也可以通过弹簧(未图示)支承对准销92，使得对准销92可靠地进入切缺部94a内，即使倒下也会在切缺部94a内返回到原来的位置。
此外，为了能够代替顶推治具而替换成测定治具80A、80B、80C，至少测定治具80A、80B、80C的接合器与壳体131连结的部分以及与更换臂94连结的部分的形状、构造、大小要与接合器91相同。测定治具80A、80B、80C的接合器整体的形状、构造、大小可以与接合器91相同。优选的是测定治具80A、80B、80C的圆顶罩81A、81B、81C与测定治具80A、80B、80C的接合器连结的部分的形状、构造、大小与顶推治具80相同。
接下来，使用图17来说明顶推治具的构造。图17是图10的顶推治具的圆顶罩部的剖视图。
在顶推治具80的圆顶罩81的上表面的周边部设有多个吸引口82及形成为同心圆状的多个槽83。吸引口82及槽83各自的内部在使顶推治具80上升而使其上表面与切割带16的背面接触时，通过未图示的吸引机构而被减压，从而切割带16的背面与圆顶罩81的上表面密接。
在圆顶罩81的中心部组入有将切割带16向上方顶推的三个块84～86。三个块84～86在尺寸最大的外侧的块84的内侧配置尺寸比其小的中间的块85，并且在块85的内侧配置尺寸最小的内侧的块86。
在圆顶罩81的上表面的周边部与外侧的块84之间、以及三个块84～86之间设有间隙。这些间隙的内部通过未图示的吸引机构而被减压，当切割带16的背面与圆顶罩81的上表面接触时，切割带16被向下方吸引，而与块84～86的上表面密接。
三个块84～86与夹设在外侧的块84与中间的块85之间的第一压缩螺旋弹簧87a、夹设在中间的块85与内侧的块86之间且弹簧常数比第一压缩螺旋弹簧87a大的第二压缩螺旋弹簧87b、以及与内侧块86连结且通过未图示的驱动机构而上下动作的顶推轴88连动地进行上下动作。
在测定治具80A、80B、80C的接合器内收纳发送器的情况下，使用例如电池驱动的无线微机模块(商品名：TWELITE-twelite(mono-wireless株式会社))等。另外，在将测定治具80A、80B、80C的配线和壳体131的配线连接的情况下例如经由顶推轴88而进行。
接下来，使用图18来说明使用了实施例的芯片贴装机的半导体器件的制造方法。图18是表示使用了图6的芯片贴装机的半导体器件的制造方法的流程图。
首先，在生产开始前通过测定治具80A测定从切割带剥离裸芯片的力，和/或通过测定治具80B测定裸芯片的剥离状态而设定拾取条件。另外，通过测定治具80C测定并调整筒夹的倾斜。
步骤S11：将保持着贴附有从晶片11分割出的裸芯片D的切割带16的晶片环14保存到晶片盒(未图示)，并将其搬入到芯片贴装机10。控制部7从填充有晶片环14的晶片盒将晶片环14供给到裸芯片供给部1。另外，准备基板S，并将其搬入到芯片贴装机10。控制部7通过基板供给部6K将基板S载置到搬送通道52。
步骤S12：控制部7从保持于晶片环14的切割带16拾取裸芯片D。
步骤S13：控制部7将拾取的裸芯片D搭载到基板S的封装区域P上或层叠到已贴装好的裸芯片上。更具体地说，控制部7将从切割带16拾取的裸芯片D载置到中间载台31上，通过贴装头41再次从中间载台31拾取裸芯片D，并贴装到搬送来的基板S的封装区域P。
步骤S14：控制部7通过基板搬送爪51将基板S移动至基板搬出部6H并将基板S交付到基板搬出部6H而从芯片贴装机10搬出基板S(基板卸载)。
在重复规定次数的上述步骤后或者在检测出异常的情况下，通过测定治具80A测定从切割带剥离裸芯片的力，和/或通过测定治具80B测定裸芯片的剥离状态而设定拾取条件。另外，通过测定治具80C测定并调整筒夹的安装状态。
以上，基于实施方式及实施例具体地说明了由本发明人做出的发明，但本发明并不限定于上述实施方式及实施例，当然能够进行各种变更。
例如，在实施例中，说明了治具储存器能够收纳四个治具的例子，但并不限定于此，例如，可以为两个以上、三个以下，也可以为四个以上。另外，说明了在治具储存器中收纳一个顶推治具的例子，但并不限定于此，例如也可以收纳两个以上的顶推治具。在该情况下，顶推治具与不同的品种相对应。
另外，在实施方式中作为测定冶具，使用了具有透镜及图像传感器的摄像头(拍摄装置)和位移仪，但例如也可以使用光学方式指纹传感器或静电容式指纹传感器等指纹传感器，甚至检测出接触的部分的细微凹凸，高精度地检测筒夹安装状态和筒夹的形状(磨损、异物附着)。另外，也可以对自动地更换了筒夹时的、筒夹的品种登记和确认使用指纹传感器。另外，也可以内置真空传感器而测定筒夹的裸芯片吸附压力。
另外，在实施方式中说明了筒夹安装状态等的确认，但也可以基于测定结果来自动地调整筒夹的位置、高度、角度。
另外，对于测定治具和传感器的电源供给，也可以使用无线供电方式。
另外，可以为具备多组包含拾取部、对准部和贴装部的安装部及搬送通道的芯片贴装机，也可以为具备多组包含拾取部、对准部和贴装部的安装部、且具备一个搬送通道。
另外，在实施例中，说明了使用芯片粘结膜的例子，但也可以在基板上设置涂布粘结剂的预制部而不使用芯片粘结膜。
另外，在实施例中，说明了通过拾取头从裸芯片供给部拾取裸芯片并载置到中间载台上、且通过贴装头将载置在中间载台上的裸芯片贴装到基板上的芯片贴装机，但并不限定于此，能够适用于从裸芯片供给部拾取裸芯片的半导体制造装置。
例如，也能够适用于没有中间载台和拾取头、且通过贴装头将裸芯片供给部的裸芯片贴装到基板上的芯片贴装机。
另外，能够适用于没有中间载台、从裸芯片供给部拾取裸芯片并将裸芯片拾取头向上方旋转而将裸芯片交付到贴装头而通过贴装头贴装到基板上的倒装片贴片机。
另外，能够适用于没有中间载台和贴装头、将通过拾取头从裸芯片供给部拾取的裸芯片载置到托盘等上的芯片分选机。

Claims (15)

1.一种芯片贴装装置，其特征在于，具备：
从下方顶推裸芯片并使其从切割带剥离的顶推单元；和
吸附剥离出的所述裸芯片并将其贴装到基板上的芯片贴装部，
所述顶推单元具备：
顶推治具；和
安装所述顶推治具的壳体；
能够代替所述顶推治具而将测定治具安装到所述壳体以及将该测定治具从所述壳体拆下，
所述顶推治具在圆顶罩中具有顶推所述切割带的块，
所述测定治具在圆顶罩中收纳测定设备。
2.如权利要求1所述的芯片贴装装置，其特征在于，
所述测定设备为负载传感器或拍摄装置或位移仪。
3.如权利要求2所述的芯片贴装装置，其特征在于，
收纳有所述负载传感器的所述测定治具还具有顶推所述切割带的块，将使所述块顶推而从所述切割带剥离所述裸芯片的力测定为所述负载传感器的压缩力。
4.如权利要求2所述的芯片贴装装置，其特征在于，
收纳有所述拍摄装置的所述测定治具透过所述切割带对通过所述顶推治具剥离的所述裸芯片的剥离状态进行拍摄。
5.如权利要求2所述的芯片贴装装置，其特征在于，
收纳有所述位移仪的所述测定治具还具有多个测头，所述位移仪测定因吸附所述裸芯片的吸附治具按压所述测头产生的压入量。
6.如权利要求2所述的芯片贴装装置，其特征在于，
所述测定治具还具有发送器，能够无线传送由所述测定设备测定出的数据。
7.如权利要求1所述的芯片贴装装置，其特征在于，
所述顶推治具还具备接合器，该接合器与所述圆顶罩连结，且具有使所述块上下动作的顶推轴，
所述顶推治具通过所述接合器而与所述壳体连结。
8.如权利要求1所述的芯片贴装装置，其特征在于，
所述测定治具还具备与所述圆顶罩连结的接合器，
所述测定治具通过所述接合器而与所述壳体连结。
9.如权利要求1所述的芯片贴装装置，其特征在于，还具备：
收纳所述顶推治具及所述测定治具的治具储存器；和
从所述治具储存器抓持所述顶推治具及所述测定治具的更换臂，
所述更换臂使所述顶推治具及所述测定治具移动至所述顶推单元的所述壳体的上部而进行更换。
10.如权利要求9所述的芯片贴装装置，其特征在于，
还具备使搭载着的晶片环沿X方向和Y方向移动的晶片工作台，
所述更换臂通过所述晶片工作台使所述顶推治具及所述测定治具移动至所述顶推单元的上部。
11.如权利要求9所述的芯片贴装装置，其特征在于，
所述治具储存器旋转。
12.如权利要求1所述的芯片贴装装置，其特征在于，还具备：
拾取贴附在所述切割带上的裸芯片的拾取头；
载置通过所述拾取头拾取的裸芯片的中间载台；和
将从所述中间载台拾取的裸芯片贴装到基板上或已贴装好的裸芯片上的贴装头。
13.一种半导体器件的制造方法，其特征在于，具备：
(a)工序，准备权利要求1至11中任一项所述的芯片贴装装置；
(b)工序，搬入对所述切割带进行保持的晶片环；
(c)工序，准备基板并搬入基板；
(d)工序，拾取裸芯片；和
(e)工序，将拾取的所述裸芯片贴装到所述基板上或已贴装好的裸芯片上。
14.如权利要求13所述的半导体器件的制造方法，其特征在于，
所述(d)工序通过贴装头拾取贴附于所述切割带的裸芯片，
所述(e)工序将通过所述贴装头拾取的裸芯片贴装到所述基板上或已贴装好的裸芯片上。
15.如权利要求13所述的半导体器件的制造方法，其特征在于，
所述(d)工序具有：
(d1)工序，通过拾取头拾取贴附于所述切割带的裸芯片；和
(d2)工序，将通过所述拾取头拾取的裸芯片载置到中间载台上，
所述(e)工序具有：
(e1)工序，通过贴装头拾取载置在所述中间载台上的裸芯片；和
(e2)工序，将通过所述贴装头拾取的裸芯片载置到所述基板上。
CN201910880902.1A 2018-09-19 2019-09-18 芯片贴装装置及半导体器件的制造方法 Active CN110931367B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2018-174832 2018-09-19
JP2018174832A JP7102305B2 (ja) 2018-09-19 2018-09-19 ダイボンディング装置および半導体装置の製造方法

Publications (2)

Publication Number Publication Date
CN110931367A CN110931367A (zh) 2020-03-27
CN110931367B true CN110931367B (zh) 2023-03-31

Family

ID=69848730

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201910880902.1A Active CN110931367B (zh) 2018-09-19 2019-09-18 芯片贴装装置及半导体器件的制造方法

Country Status (4)

Country Link
JP (1) JP7102305B2 (zh)
KR (1) KR102297846B1 (zh)
CN (1) CN110931367B (zh)
TW (1) TWI714217B (zh)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102405424B1 (ko) * 2020-06-25 2022-06-07 한화정밀기계 주식회사 웨이퍼 스테이지 장치
JP2022071993A (ja) * 2020-10-29 2022-05-17 アスリートＦａ株式会社 電子部品接合装置
KR102488826B1 (ko) * 2021-04-09 2023-01-17 양해춘 하이브리드 이젝터를 구비한 픽 앤 플레이스 시스템
JP2023147018A (ja) * 2022-03-29 2023-10-12 東レエンジニアリング株式会社 突き上げヘッド及び突き上げ装置

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101335191A (zh) * 2007-06-19 2008-12-31 株式会社瑞萨科技 半导体集成电路装置的制造方法
CN102637623A (zh) * 2012-04-18 2012-08-15 吴晓 Led芯片载体定位吸附装置
JP2013172122A (ja) * 2012-02-23 2013-09-02 Hitachi High-Tech Instruments Co Ltd ダイボンダ
JP2014060363A (ja) * 2012-09-19 2014-04-03 Yamaha Motor Co Ltd 電子部品装着装置

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06140497A (ja) * 1992-10-27 1994-05-20 Hitachi Ltd ピックアップ装置
JPH098101A (ja) * 1995-06-19 1997-01-10 Matsushita Electric Ind Co Ltd ダイエジェクタ装置
JP3933118B2 (ja) * 2003-10-02 2007-06-20 ソニー株式会社 半導体装置の製造方法および半導体装置の製造装置
KR20090113510A (ko) * 2008-04-28 2009-11-02 세크론 주식회사 다이본더의 본딩영역 수평 보정장치 및 이를 이용한보정방법
JP2012069733A (ja) 2010-09-24 2012-04-05 Hitachi High-Tech Instruments Co Ltd ダイボンダの治工具管理方法、および、ダイボンダ
JP5936847B2 (ja) 2011-11-18 2016-06-22 富士機械製造株式会社 ウエハ関連データ管理方法及びウエハ関連データ作成装置
KR20130066234A (ko) * 2011-12-12 2013-06-20 삼성전자주식회사 반도체 장치의 제조 방법 및 이에 사용되는 반도체 장치의 픽업 장치
JP5717910B1 (ja) * 2014-02-26 2015-05-13 株式会社新川 半導体ダイのピックアップ装置及びピックアップ方法
KR102247033B1 (ko) 2014-04-16 2021-05-03 삼성전자주식회사 다이 본딩 장치
JP6400938B2 (ja) * 2014-04-30 2018-10-03 ファスフォードテクノロジ株式会社 ダイボンダ及びボンディング方法
JP6538358B2 (ja) * 2015-01-26 2019-07-03 ファスフォードテクノロジ株式会社 ボンディング装置およびボンディング装置のコレット傾き検査方法
JP5888455B1 (ja) * 2015-04-01 2016-03-22 富士ゼロックス株式会社 半導体製造装置および半導体片の製造方法
JP5888463B1 (ja) * 2015-11-30 2016-03-22 富士ゼロックス株式会社 半導体製造装置および半導体片の製造方法
JP6634149B2 (ja) * 2016-03-28 2020-01-22 株式会社Ｆｕｊｉ 部品供給装置、実装装置及び部品供給方法
JP6797569B2 (ja) 2016-06-13 2020-12-09 ファスフォードテクノロジ株式会社 半導体製造装置および半導体装置の製造方法
JP6637397B2 (ja) 2016-09-12 2020-01-29 ファスフォードテクノロジ株式会社 半導体製造装置および半導体装置の製造方法
JP6138332B1 (ja) 2016-12-22 2017-05-31 ハイソル株式会社 吸着搬送方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101335191A (zh) * 2007-06-19 2008-12-31 株式会社瑞萨科技 半导体集成电路装置的制造方法
JP2013172122A (ja) * 2012-02-23 2013-09-02 Hitachi High-Tech Instruments Co Ltd ダイボンダ
CN102637623A (zh) * 2012-04-18 2012-08-15 吴晓 Led芯片载体定位吸附装置
JP2014060363A (ja) * 2012-09-19 2014-04-03 Yamaha Motor Co Ltd 電子部品装着装置

Also Published As

Publication number Publication date
JP7102305B2 (ja) 2022-07-19
KR20200033177A (ko) 2020-03-27
TWI714217B (zh) 2020-12-21
JP2020047759A (ja) 2020-03-26
CN110931367A (zh) 2020-03-27
KR102297846B1 (ko) 2021-09-06
TW202015170A (zh) 2020-04-16

Similar Documents

Publication Publication Date Title
CN110931367B (zh) 芯片贴装装置及半导体器件的制造方法
KR101448076B1 (ko) 부품들을 정렬하기 위한 방법 및 장치
US5894218A (en) Method and apparatus for automatically positioning electronic dice within component packages
KR102196105B1 (ko) 전자 부품의 실장 장치와 실장 방법, 및 패키지 부품의 제조 방법
KR101548557B1 (ko) 전자부품 장착 장치
CN107180772B (zh) 芯片贴装装置以及半导体器件的制造方法
CN108364880B (zh) 半导体制造装置及半导体器件的制造方法
CN106981444B (zh) 热压键合装置
CN109671646B (zh) 半导体制造装置及半导体器件的制造方法
JPWO2008114457A1 (ja) 位置補正機能を有するハンドラーおよび未検デバイスの測定ソケットに対する装填方法
US7598729B2 (en) Semiconductor chip flipping assembly and apparatus for bonding semiconductor chip using the same
CN108666238B (zh) 芯片贴装装置及半导体器件的制造方法
JP5511790B2 (ja) 位置補正機能を有するハンドラ
WO2007083360A1 (ja) 半導体製造装置及び製造方法
EP2059112B1 (en) Electronic component taking out apparatus, surface mounting apparatus and method for taking out electronic component
KR101617806B1 (ko) 반도체 패키지 제조장치용 픽커 헤드의 위치 설정 방법
TW201430360A (zh) 電子元件作業裝置及其應用之檢測設備
JP7284328B2 (ja) ダイボンディング装置および半導体装置の製造方法
KR20130011903A (ko) 반도체 제조 장치 및 반도체 제조 방법
CN112331582A (zh) 芯片贴装装置以及半导体器件的制造方法
JP5342535B2 (ja) 半導体チップテスト装置
WO2022158076A1 (ja) 部品搭載装置および部品搭載方法
KR102552469B1 (ko) 전자 부품의 실장 장치
JP3757900B2 (ja) 電子部品実装装置の電子部品実装方法
WO2023209953A1 (ja) 部品突上げ装置及び部品実装装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant