CN110912553A - 半导体器件及其控制方法 - Google Patents

半导体器件及其控制方法 Download PDF

Info

Publication number
CN110912553A
CN110912553A CN201910765994.9A CN201910765994A CN110912553A CN 110912553 A CN110912553 A CN 110912553A CN 201910765994 A CN201910765994 A CN 201910765994A CN 110912553 A CN110912553 A CN 110912553A
Authority
CN
China
Prior art keywords
clock
mode
circuit
signal
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201910765994.9A
Other languages
English (en)
Inventor
窪田靖则
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Renesas Electronics Corp
Original Assignee
Renesas Electronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Renesas Electronics Corp filed Critical Renesas Electronics Corp
Publication of CN110912553A publication Critical patent/CN110912553A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K21/00—Details of pulse counters or frequency dividers
    • H03K21/08—Output circuits
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
    • H03K3/02—Generators characterised by the type of circuit or by the means used for producing pulses
    • H03K3/027—Generators characterised by the type of circuit or by the means used for producing pulses by the use of logic circuits, with internal or external positive feedback
    • H03K3/03—Astable circuits
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/04—Generating or distributing clock signals or signals derived directly therefrom
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K21/00—Details of pulse counters or frequency dividers
    • H03K21/02—Input circuits
    • H03K21/026—Input circuits comprising logic circuits
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K21/00—Details of pulse counters or frequency dividers
    • H03K21/38—Starting, stopping or resetting the counter
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K21/00—Details of pulse counters or frequency dividers
    • H03K21/40—Monitoring; Error detection; Preventing or correcting improper counter operation
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
    • H03K5/19—Monitoring patterns of pulse trains
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
    • H03K5/22—Circuits having more than one input and one output for comparing pulses or pulse trains with each other according to input signal characteristics, e.g. slope, integral
    • H03K5/26—Circuits having more than one input and one output for comparing pulses or pulse trains with each other according to input signal characteristics, e.g. slope, integral the characteristic being duration, interval, position, frequency, or sequence

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Tests Of Electronic Circuits (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Manipulation Of Pulses (AREA)

Abstract

本申请涉及半导体器件及其控制方法。提供了一种能够在不增加电路尺寸的情况下自诊断时钟监视电路的半导体器件。根据一个实施例，半导体器件包括第一振荡器电路、时钟监视电路和定时信号生成电路，用于将时钟监视电路的操作模式周期性地切换为第一模式至第三模式中的一种模式，时钟监视电路包括：时钟计数器，被配置用于在第一模式中对时钟信号的振荡次数进行计数，并且被配置用于在第三模式下将输入信号的脉冲移位到在正常时的输出信号；比较电路，用于比较时钟计数器每预定时段的计数值是否在第二模式中的期望值内；以及边沿检测电路，用于检测在第三模式中输入信号的脉冲是否被移位到时钟计数器的输出信号。

Description

半导体器件及其控制方法
相关申请的交叉引用
2018年9月14日提交的日本专利申请No.2018-172617的公开内容，包括说明书、附图和摘要，通过引用整体并入本文。
技术领域
本发明涉及半导体器件和控制半导体器件的方法，并且涉及适用于例如进行时钟监视电路的自诊断而无需增加电路规模的半导体器件和控制半导体器件的方法。
背景技术
例如，安装在车辆上的半导体器件需要正常操作以确保安全性，并且在专利文献1中公开了相关技术。
在专利文献1中公开的半导体器件包括振荡器和振荡异常检测器。振荡异常检测器基于通过测量从振荡器输出的时钟的频率而获得的计数值来指定时钟的频率。当频率超出预定频率范围时，振荡异常检测器输出异常振荡信号。这允许半导体器件确定振荡器是否正常工作。
然而，专利文献1中公开的配置不具有确定振荡异常检测器是否异常的功能。因此，如果振荡异常检测器异常，则无法确定振荡器是否正常工作。
在专利文献2中公开了这种问题的解决方案。专利文献2中公开的脉冲周期测量器件至少包括内部时钟生成电路、自由运行计数器、替代时钟生成电路、存储器、验证自由运行计数器和运算单元。
首先，在测量开始之前，脉冲周期测量器件将替代时钟产生电路产生的替代时钟而不是内部时钟提供给自由运行计数器。脉冲周期测量器件通过将自由运行计数器的替代时钟的计数值与顺序存储在存储器中的替代时钟的积分值进行比较来检测自由运行计数器的故障。
在测量时段期间，脉冲周期测量器件将由内部时钟生成电路生成的内部时钟提供给自由运行计数器和验证自由运行计数器中的每个计数器。脉冲周期测量器件通过将由自由运行计数器对内部时钟的计数值与由验证自由运行计数器对内部时钟的计数值进行比较来检测自由运行计数器的故障。
发明内容
然而，在专利文献2的配置中，除了用于测量在测量时段期间由内部时钟生成电路(振荡器)生成的内部时钟的自由运行计数器之外，需要进一步提供与自由运行计数器并联的用于测量内部时钟的验证自由运行计数器，因此，电路尺寸增加。根据本说明书的描述和附图，其他目的和新颖特征将变得显而易见。
根据一个实施例，半导体器件包括：第一振荡电路，用于产生内部时钟信号；第一时钟监视电路；和模式切换电路，用于将第一时钟监视电路的操作模式周期性地切换为第一模式至第三模式中的任何一种模式，所述第一时钟监视电路包括：第一时钟计数器，被配置用于在第一模式中对内部时钟信号的振荡次数进行计数，并且被配置为在第三模式中将输入信号的脉冲移位到正常时的输出信号；第一比较电路，用于比较第一时钟计数器每预定时段的计数值是否在第二模式的期望值范围内；以及第一检测电路，用于检测在第三模式中输入信号的脉冲是否被移位到第一时钟计数器的输出信号。
根据另一实施例，半导体器件的控制方法是如下半导体器件的控制方法，所述半导体器件包括用于产生内部时钟信号的第一振荡器电路、第一时钟监视电路和用于周期性地切换第一时钟监视电路的操作模式到第一模式至第三模式中的任何一种模式的模式切换电路，其中在第一模式中，计数器由第一时钟监视电路中提供的逻辑电路配置，计数器用于对内部时钟信号的振荡次数进行计数，在第二模式中，确定计数器每预定时段的计数值是否在期望值内，以及在第三模式中，移位寄存器由第一时钟监视电路中提供的逻辑电路配置以检测输入信号的脉冲是否被移位到移位寄存器的输出信号。
根据上述实施例，可以提供一种能够在不增加电路规模的情况下执行时钟监视电路的自诊断的半导体器件及其控制方法。
附图说明
图1是示出根据第一实施例的半导体器件的示例性配置的框图。
图2是示出图1所示的半导体器件中提供的振荡异常检测器的具体配置示例的框图。
图3是示出图2所示的振荡异常检测器中提供的定时信号生成电路的具体配置示例的框图。
图4是示出在图2所示的振荡异常检测器中提供的时钟监视电路的具体配置的图。
图5是示出图2所示的振荡异常检测器中提供的异常检测电路的示例性配置的图。
图6是示出图1中所示的半导体器件的操作的定时图。
图7是示出根据第二实施例的半导体器件的配置示例的框图。
图8是示出图7所示的半导体器件中提供的振荡异常检测器的配置示例的框图。
图9是示出图8所示的振荡异常检测器中提供的异常检测电路的示例性配置的图。
图10是示出图7中所示的半导体器件的操作的定时图。
图11是示出在根据第三实施例的半导体器件中提供的异常检测电路的配置示例的图。
具体实施方式
为了清楚地解释，适当地省略和简化以下描述和附图。另外，附图中描述的用于执行各种处理的功能块的各个元件在硬件方面可以由CPU(中央处理单元)、存储器和其他电路来配置，并且在软件方面由加载在存储器中的程序实现。因此，本领域技术人员可以理解，这些功能块可以通过单独的硬件、单独的软件或软件和硬件的组合以各种形式实现，并且本发明不限于它们中的任何一种。在附图中，相同的元件由相同的附图标记表示，并且根据需要省略其重复描述。
而且，可以使用各种类型的非暂时性计算机可读介质来存储上述程序并将其提供给计算机。非暂时性计算机可读介质包括各种类型的有形存储介质。非暂时性计算机可读介质的示例包括磁记录介质(例如，软盘、磁带、硬盘驱动器)、磁光记录介质(例如，磁光盘)、CD-ROM(只读存储器、CD-R、CD-R/W、固态存储器(例如，掩模ROM、PROM(可编程ROM)、EPROM(可擦除PROM、闪存ROM、RAM(随机存取存储器))。该程序还可以通过各种类型的暂时性计算机可读介质提供给计算机。暂时性计算机可读介质的示例包括电信号、光信号和电磁波。暂时性计算机可读介质可以经由有线或无线通信路径(例如电线和光纤)将程序提供给计算机。
第一实施例
图1是示出根据第一实施例的半导体器件1的示例性配置的框图。在根据本实施例的半导体器件1中，相应的时钟监视电路131至133配置用于根据操作模式对由振荡电路产生的时钟信号的振荡次数进行计数的计数器，并配置用于检测输入信号的脉冲是否移位到输出信号的移位寄存器。换句话说，在根据本实施例的半导体器件1中，时钟监视电路131至133不仅监视时钟信号，而且还通过使用未监视时钟信号的时段来自诊断时钟信号。因此，与现有技术不同，根据本实施例的半导体器件1不需要另外提供验证时钟监视电路，因此，可以在不增加电路尺寸的情况下执行时钟监视电路131至133的自诊断。在下文中，将给出具体描述。
如图1所示，半导体器件1包括第一振荡器电路11、第二振荡器电路12、振荡异常检测器13、复位控制电路14和外围电路15_1至15_n，其中n是1或者更大的任意整数。
第一振荡器电路11产生时钟信号CLK1。外围电路15_1至15_n与时钟信号CLK1同步操作。第二振荡器电路12产生时钟信号CLK2。
振荡异常检测器13检测由第一振荡器电路11产生的时钟信号CLK1中的异常。例如，当检测到时钟信号CLK1的异常状态时，振荡异常检测器13激活检测信号D1。
复位控制电路14输出与从半导体器件1的外部提供的复位信号RST和从振荡异常检测器13提供的检测信号D1对应的内部复位信号iRST。内部复位信号iRST被输入到内部复位信号外围电路15_1到15_n。
例如，复位控制电路14响应于复位信号RST变为有效(L电平)而将内部复位信号iRST设置为有效(L电平)。此外，当检测信号D1变为有效时(即，当振荡异常检测器13检测到时钟信号CLK1的异常状态时)，复位控制电路14使内部复位信号iRST有效(L电平)，而不管复位信号RST。结果，外围电路15_1至15_n被初始化。
图2是示出振荡异常检测器13的具体配置示例的框图。如图2所示，振荡异常检测器13包括时钟监视电路131至133、定时信号生成电路134和异常检测电路135。
时钟监视电路131至133中的每一个电路监视由第一振荡器电路11产生的时钟信号CLK1。
定时信号生成电路134周期性地切换时钟监视电路131至133的操作模式。
例如，定时信号生成电路134周期性地将时钟监视电路131的操作模式切换到以下模式中的一种模式：用于对时钟信号CLK1的振荡次数进行计数的计数模式(第一模式)、用于比较计数信号和期望值的比较模式(第二模式)以及用于自诊断时钟监视电路131的自诊断模式(第三模式)。定时信号生成电路134周期性地将时钟监视电路132的操作模式切换到以下模式中的一种模式：用于对时钟信号CLK1的振荡次数进行计数的计数模式、用于将计数信号与期望值进行比较的比较模式以及用于自诊断时钟监视电路132的自诊断模式。此外，定时信号生成电路134周期性地将时钟监视电路133的操作模式切换到以下模式中的一种模式：对时钟信号CLK1进行计数的计数模式、将计数信号与期望信号进行比较的比较模式以及执行时钟监视电路133的自诊断的自诊断模式。
在本实施例中，定时信号生成电路134周期性地切换时钟监视电路131至133的操作模式，使得时钟监视电路131至133的操作模式彼此不同。因此，时钟监视电路131-133可以始终使用它们中的任何一个来监视时钟信号CLK1。另一方面，在没有监视时钟信号CLK1的另一个时钟监视电路中，将时钟信号自诊断与计数值和期望值进行比较，以及进行自诊断。
具体地，定时信号生成电路134与时钟信号CLK2的上升沿同步地输出采样信号S1至S3和比较器信号C1至C3。
图3是示出定时信号生成电路134的具体配置示例的图。如图3所示，定时信号生成电路134包括向下计数器DC1、逻辑电路CT1、选择器SL11、SL12和触发器FF11、FF12。
向下计数器DC1例如是6位计数器，并且与时钟信号CLK2的上升沿同步地对计数值进行向下计数。在本实施例中，向下计数器DC1从最大值“2Fh”(十六进制表示法；十进制表示法中的47)到最小值“00h”逐一向下对计数值进行计数。当计数值达到最小值“00h”时，计数值返回到最大值“2Fh”。
向下计数器DC1输出构成计数值的6位值中的最高有效位的值作为采样信号S1。
逻辑电路CT1基于向下计数器DC1的计数值输出选择信号A1至A3和比较信号C1至C3。具体地，当向下计数器DC1的计数值为“00h”时，逻辑电路CT1将选择信号A1暂时设置为H电平，当计数值为“10h”时，暂时将选择信号A2设置为H电平，并且当计数值为“20h”时，暂时将选择信号A3设置为H电平。当向下计数器DC1的计数值为“08h”时，逻辑电路CT1暂时将比较信号C2设置为H电平，当计数值为“18h”时，暂时将比较信号C1设置为H电平，并且当计数值为“28h”时，暂时将比较信号C3设置至H电平。
选择器SL11基于选择信号A2和A3选择并输出选择器SL11的H电平信号、L电平信号和输出信号中的一个。具体地，当选择信号A2和A3都指示L电平时，选择器SL11选择并输出选择器SL11的输出信号，即保持输出信号。当选择信号A2处于L电平并且选择信号A3处于H电平时，选择器SL11选择并输出H电平的信号。此外，当选择信号A2指示H电平时，选择器SL11选择并输出L电平信号，而不管选择信号A3如何。
触发器FF11与时钟信号CLK2的上升沿同步地获取选择器SL11的输出信号，并将获取的输出信号作为采样信号S2输出。
选择器SL12基于选择信号A1和A2选择并输出选择器SL12的H电平信号、L电平信号和输出信号中的一个。具体地，当选择信号A1和A2都指示L电平时，选择器SL12选择并输出选择器SL11的输出信号，即保持输出信号。当选择信号A1指示L电平并且选择信号A2指示H电平时，选择器SL11选择并输出H电平的信号。此外，当选择信号A1指示H电平时，选择器SL11选择并输出L电平的信号，而不管选择信号A2如何。
触发器FF12与时钟信号CLK2的上升沿同步地获取选择器SL12的输出信号，并将获取的输出信号作为采样信号S3输出。
利用这样的配置，定时信号生成电路134在预定时段内将采样信号S1至S3顺序地设置为H电平，并且在经过其中采样信号S1至S3分别指示H电平的时段之后将比较器信号C1至C3暂时设置为H电平。
注意，定时信号生成电路134可以适当地改变为具有与上述配置等效的功能的另一配置。
图4是示出时钟监视电路131的具体配置示例的图。如图4所示，时钟监视电路131包括边沿检测电路ED11、逻辑电路(时钟计数器)LC1、边沿检测电路ED12、期望值存储寄存器RG11、测量值存储寄存器RG12和比较电路CP1。
边沿检测电路ED11检测采样信号S3的上升沿并输出脉冲信号。
逻辑电路LC1包括级联连接的m个触发器(m是等于或大于2的整数)、m个选择器和组合电路。m个选择器中的每个选择器被设置在m个触发器的前一级，并且根据操作模式(具体地，采样信号S1和自诊断成功信号K1的逻辑乘积)选择性地输出被输入到m个触发器的信号。
例如，当采样信号S1指示L电平时或者当自诊断成功信号K1指示L电平时，第一级选择器向第一级触发器选择并输出从边沿检测电路ED11输出的脉冲信号。在第二级和后续级中的第k级的选择器(k是2到m的任意整数)关于第k级的触发器来选择并输出前一级(第k-1级)中的触发器的输出信号。也就是说，当采样信号S1指示L电平时或者当自诊断成功信号K1指示L电平时，逻辑电路LC1配置移位寄存器。当正常输出脉冲信号时，移位寄存器将从边沿检测电路ED11输出的脉冲信号移位(传播)到输出信号。
例如，当采样信号S1指示H电平并且自诊断成功信号K1指示H电平时，第一级选择器向第一级触发器选择并输出通过使第一级触发器的输出信号反相而获得的信号。第二级之后的第k级的选择器向第k级触发器选择并输出第k级触发器的输出信号与第一级至第k-1级的触发器的输出信号的与运算(AND)的异或。也就是说，当采样信号S1指示H电平并且自诊断成功信号K1指示H电平时，逻辑电路LC1配置二进制计数器。二进制计数器输出多个触发器的相应输出信号作为二进制计数器的计数值(测量值)。
边沿检测电路ED12检测输入信号的脉冲(从边沿检测电路ED11输出的脉冲信号)是否被正常移位到由逻辑电路LC1形成的移位寄存器的输出信号。
例如，边沿检测电路ED12在检测到输入信号的脉冲正在移位到移位寄存器的输出信号时，将自诊断成功信号K1设置为H电平。这意味着逻辑电路LC1没有发生故障。另外，当输入信号的脉冲没有移位到移位寄存器的输出信号时，边沿检测电路ED12将自诊断成功信号K1设置为L电平。这意味着逻辑电路LC1已经发生故障。
测量值存储寄存器RG12存储由逻辑电路LC1构成的二进制计数器的每预定时段的计数值(测量值)F1。期望值存储寄存器RG11预先存储最大期望值和最小期望值。
比较电路CP1例如与比较信号C1的上升同步地比较存储在测量值存储寄存器RG12中的计数值是否在存储在期望值存储寄存器RG11中的期望值内，并且输出比较结果作为时钟信号CLK1的监视结果M1。例如，当计数值在期望值的范围内时，比较电路CP1输出L电平的监视结果M1，并且当计数值在期望值范围之外时，输出H电平的监视结果M1。
注意，时钟监视电路131的配置可以适当地改变为具有与上述配置等效的功能的另一配置。
由于时钟监视电路132的具体配置与时钟监视电路131的具体配置相同，因此省略其说明。然而，在时钟监视电路132中，输入采样信号S1而不是采样信号S3，输入采样信号S2而不是采样信号S1，与比较信号C2同步输出监视结果M2而不是与比较信号C1同步输出监视结果M1，输出计数值F2来代替计数值F1，并且生成自诊断成功信号K2来代替自诊断成功信号K1。时钟监视电路132被设置有对应于逻辑电路LC1的逻辑电路LC2。
由于时钟监视电路133的具体配置与时钟监视电路131的具体配置相同，因此省略其说明。然而，在时钟监视电路132中，输入采样信号S2而不是采样信号S3，输入采样信号S3而不是采样信号S1，与比较信号C3同步输出监视结果M3而不是与比较信号C1同步输出监视结果M1，输出计数值F3来代替计数值F1，并且生成自诊断成功信号K3来代替自诊断成功信号K1。时钟监视电路133被设置有与逻辑电路LC1对应的逻辑电路LC3。
异常检测电路135基于从时钟监视电路131至133输出的测量值信号F1至F3和监视结果M1至M3，检测由第一振荡器电路11产生的时钟信号CLK1中的异常。例如，当未检测到由第一振荡器电路11产生的时钟信号CLK1的异常时，输出L电平的检测信号D1，并且当检测到异常时，输出H电平的检测信号D1。此外，异常检测电路135基于监视结果M1-M3和测量值F1-F3检测时钟监视电路131-133的故障。
图5是示出异常检测电路135的具体配置示例的图。如图5所示，异常检测电路235包括比较电路CMP1至CMP3、OR电路OR1-OR3、选择器SL13和触发器FF13。
比较电路CMP1与比较信号C1的上升同步地将由时钟监视电路131的时钟计数器计数的每预定时段的计数值(测量值)F1与由时钟监视电路133的时钟计数器计数的每预定时段的计数值(测量值)F3进行比较。
比较电路CMP2与比较信号C2的上升同步地将由时钟监视电路131的时钟计数器计数的每预定时段的计数值(测量值)F1与由时钟监视电路132的时钟计数器计数的每预定时段的计数值(测量值)F2进行比较。
比较电路CMP3与比较信号C3的上升同步地将由时钟监视电路132的时钟计数器计数的每预定时段的计数值(测量值)F2与由时钟监视电路133的时钟计数器计数的每预定时段的计数值(测量值)F3进行比较。
OR电路OR1分别通过时钟监视电路131至133输出监视结果M1至M3的逻辑OR。OR电路OR2输出分别通过比较电路CMP1至CMP3的比较的结果的逻辑和。OR电路OR3输出OR电路OR1、OR2的输出的OR。选择器SL13根据OR电路OR3的输出信号选择并输出触发器FF13的输出信号或H电平信号。触发器FF13与时钟信号CLK2的上升沿同步地获取选择器SL13的输出信号，并输出获取的输出信号作为检测信号D1。
注意，异常检测电路135的配置可以适当地改变为具有与上述配置等效的功能的另一配置。
接下来，将参考图6描述半导体器件1的操作。图6是示出半导体器件1的操作的定时图。
如图6所示，控制时钟监视电路131至133，使得它们的操作模式彼此不同。
具体地，在从时间t11到时间t12的时段中，时钟监视电路131对时钟信号CLK1的振荡次数(采样)进行计数，时钟监视电路132执行自诊断，并且时钟监视电路133将在紧接的前一时段中计数的时钟信号CLK1的每预定时段的计数值与期望值进行比较。
此后，在从时间t12到时间t13的时段中，时钟监视电路131将在紧接的前一时段中计数的时钟信号CLK1的每预定时段的计数值与期望值进行比较，时钟监视电路132对时钟信号CLK1的振荡次数(采样)进行计数，并且时钟监视电路133执行自诊断。
此后，在从时间t13到时间t14的时段中，时钟监视电路131执行自诊断，时钟监视电路132将在紧接的前一时段中计数的时钟信号CLK1的每预定时段的计数值与期望值进行比较，时钟监视电路133对时钟信号CLK1的振荡次数(采样)进行计数。
这里，时钟监视电路131-133使用它们中的任何一个持续监视时钟信号CLK1。另一方面，在没有监视时钟信号CLK1的另一个时钟监视电路中，将时钟信号自诊断与计数值和期望值进行比较，并执行自诊断。
在下文中，将更详细地描述半导体器件1的操作。尽管下面将主要描述时钟监视电路131至133中的时钟监视电路131的操作，但是时钟监视电路132和133的操作基本上与时钟监视电路131的操作相同，除了操作定时不同之外。
首先，当向下计数器DC1的计数值从“00h”初始化为“2Fh”时(即，当计数值的最高有效位的值从“0”变为“1”时)，采样信号S1从L电平切换到H电平(时间t11)。结果，时钟监视电路131在时刻t11开始计数时钟信号CLK1的振荡次数。
此时，在时钟监视电路131中，由于采样信号S1指示H电平并且自诊断成功信号K1指示H电平，因此二进制计数器由逻辑电路LC1配置。
此后，当向下计数器DC1的计数值变为“1Fh”时(即，当计数值的最高有效位的值从“1”变为“0”时)，采样信号S1从H电平切换到L电平(时间t12)。由此，由逻辑电路LC1配置的二进制计数器对时钟信号CLK1的测量结束，并且时钟信号的测量值存储在测量值存储寄存器RG12中。
此后，当向下计数器DC1的计数值向下计数到“18h”时，比较器信号C1暂时变为H电平(时间t12a)。
结果，设置在时钟监视电路131中的比较电路CP1例如与比较信号C1的上升沿(时间t12a)同步地将存储在测量值存储寄存器RG12中的测量值F1与存储在期望值存储寄存器RG11中的期望值进行比较。在图6的情况下，比较电路CP1输出指示测量值F1在期望范围内的L电平监视结果M1。
此时，设置在异常检测电路135中的比较电路CMP1与比较信号C1的上升同步地将从时钟监视电路131输出的测量值F1与从时钟监视电路133输出的测量值F3进行比较。例如，当测量值F1和测量值F3彼此一致时，比较电路CMP1输出L电平比较结果。在图6的情况下，不仅监视结果M1而且监视结果M2和M3指示L电平，并且比较电路CMP1至CMP3的各个比较结果指示L电平，从而异常检测电路135输出L电平检测信号D1，指示时钟信号CLK1中没有异常(并且时钟监视电路131至133中没有故障)。
此后，与比较信号C1的下降沿同步，由逻辑电路LC1构成的二进制计数器的计数值初始化为“0”，并且自诊断成功信号K1从H电平切换到L电平(时间t12b)。
当测量值F1在时钟监视电路131中超出期望范围时，比较电路CP1例如与比较信号C1的上升同步地输出H电平的监视结果M1。此时，异常检测电路135输出指示时钟信号CLK1异常的H电平检测信号D1。
当在异常检测电路135中测量值F1和测量值F3彼此不一致时，比较电路CMP1与比较信号C1的上升同步地输出H电平比较结果。此时，异常检测电路135输出指示时钟信号CLK1异常的H电平检测信号D1。
此后，当向下计数器DC1的计数值向下计数到“10h”时，选择信号A2暂时设置为H电平，从而采样信号S3从L电平切换到H电平(时间t13)。结果，时钟监视电路131在时间t13开始自诊断操作。
此时，在时钟监视电路131中，由于采样信号S1指示L电平，所以由逻辑电路信号LC1配置移位寄存器。通过检测采样信号S3的上升沿，移位寄存器将从边沿检测电路ED11输出的脉冲信号移位到从时间t13到t13a的输出信号。
在图6中，由于输入信号的脉冲被正常移位到由逻辑电路LC1形成的移位寄存器的输出信号，边沿检测电路ED12将自诊断成功信号K1从L电平切换到H电平(时间t13a)。
此后，当向下计数器DC1的计数值向下计数到“08h”时，比较器信号C2暂时设置为H电平。例如，自诊断成功信号K1与比较信号C2的上升沿同步地输出到外部(时间t13b)。此后，与比较信号C2的下降沿同步，由逻辑电路LC1构成的移位寄存器的输出信号的值被初始化为“0”(时间t13c)。
此后，当向下计数器DC1的计数值达到“00h”时，计数值被初始化为“2Fh”(时间t14)。此后，重复从时间t11到t14的操作。
当输入信号的脉冲没有正常地移位到由时钟监视电路131中的逻辑电路LC1形成的移位寄存器的输出信号时，边沿检测电路ED12将自诊断成功信号K1保持在L电平。在随后的计数模式中，即使采样信号S1从L电平切换到H电平，逻辑电路信号LC1也保持移位寄存器的配置而不切换到二进制计数器的配置。也就是说，时钟监视电路131在计数模式中不对时钟信号CLK1的振荡次数进行计数。结果，在随后的比较模式中，由于测量值F1超出期望范围，所以时钟监视电路131从比较电路CP1输出H电平的监视结果M1。此时，异常检测电路135输出指示时钟监视电路131发生故障的H电平检测信号D1。
如上所述，在根据本实施例的半导体器件1中，时钟监视电路131至133配置用于根据操作模式对由第一振荡器电路11产生的时钟信号CLK1的振荡次数进行计数的计数器，并配置用于检测输入信号的脉冲是否移位到输出信号的移位寄存器。换句话说，在根据本实施例的半导体器件1中，时钟监视电路131至133不仅监视时钟信号CLK1，而且还通过使用没有监视时钟信号CLK1的时段来自诊断时钟信号CLK1。结果，与现有技术不同，根据本实施例的半导体器件1不需要额外提供验证时钟监视电路，因此，可以在不增加电路尺寸的情况下执行时钟监视电路131至133的自诊断。
在本实施例中，定时信号生成电路134周期性地切换时钟监视电路131至133的操作模式，使得时钟监视电路131至133的操作模式彼此不同。因此，时钟监视电路131-133可以始终使用它们中的任何一个来监视时钟信号CLK1。
此外，根据本实施例的半导体器件1可以通过将时钟监视电路131至133的监视结果相互比较来监视时钟信号CLK1。然而，可以省略时钟监视电路131至133的监视结果的比较。在这种情况下，异常检测电路135仅基于时钟监视电路131至133的监视结果M1至M3输出检测信号D1。
在本实施例中，提供了三个时钟监视电路131至133，但是本发明不限于此。可以仅提供一个时钟监视电路131，只要不需要持续监视时钟信号CLK1并且可以定期监视时钟信号CLK1。
图7是示出根据第二实施例的半导体器件2的示例性配置的框图。与半导体器件1相比，半导体器件2包括振荡异常检测器23而不是振荡异常检测器13。
图8是示出振荡异常检测器23的具体配置示例的框图。如图8所示，与振荡异常检测器13相比，振荡异常检测器23包括定时信号生成电路234而不是定时信号生成电路134、异常检测电路235而不是异常检测电路135、以及三个时钟监视电路131至133中的仅两个时钟监视电路131和132。
定时信号生成电路234周期性地切换时钟监视电路131和132的操作模式。具体地，定时信号生成电路234与时钟信号CLK2的上升沿同步地输出采样信号S1和S2以及比较信号C1和C2。
在定时信号生成电路234中提供的向下计数器DC1例如是5位计数器，并且与时钟信号CLK2的上升沿同步地对计数值进行向下计数。在本实施例中，向下计数器DC1从最大值“1Fh”(十六进制表示法；十进制表示法31)到最小值“00h”逐一向下地对计数值进行计数。当计数值达到最小值“00h”时，计数值返回到最大值“1Fh”。
定时信号生成电路234被配置为：将构成向下计数器DC1的计数值的5位值的最高有效位的值作为采样信号S1输出。定时信号生成电路234被配置为当向下计数器信号DC1的计数值变为“0Fh”时使采样信号S2上升。此外，定时信号生成电路234被配置为：在向下计数器DC1的计数值分别变为“08h”和“18h”的定时，将比较信号C1和C2暂时设置为H电平。
时钟监视电路131接收复位信号RST而不是采样信号S3。因此，设置在时钟监视电路131中的边沿检测电路ED11检测复位信号RST的上升沿而不是采样信号S3，并且输出脉冲信号P1。
时钟监视电路132接收复位信号RST而不是采样信号S1。因此，设置在时钟监视电路132中的边沿检测电路(对应于边沿检测电路ED11的电路)检测复位信号RST的上升沿而不是采样信号S1，并且输出脉冲信号(P1)。
因此，时钟监视电路131和132的操作模式被设置为自诊断模式，同时通过复位信号RST执行初始化。此后，周期性地切换时钟监视电路131和132的操作模式，以便在计数模式和比较模式之间成为相互不同的模式。
异常检测电路235基于分别通过时钟监视电路131、132的监视结果M1、M2和测量值F1、F2检测由第一振荡器电路11产生的时钟信号CLK1中的错误。例如，当第一振荡器电路11产生的时钟信号CLK1正常时，输出L电平的检测信号D1，并且当检测到时钟信号CLK1的异常时，输出H电平的检测信号D1。此外，异常检测电路235基于监视结果M1或M2以及测量值F1或F2来检测时钟监视电路131或132的故障。
图9是示出异常检测电路235的具体配置示例的图。如图9所示，异常检测电路235包括比较电路CMP1、OR电路OR1、OR3、选择器SL13和触发器电路FF13。
比较电路CMP1与比较信号C1和比较信号C2的上升沿同步地比较由时钟监视电路131的时钟计数器计数的每预定时段的计数值(测量值)F1和由时钟监视电路132的时钟计数器计数的每预定时段的计数值(测量值)F2。。
逻辑和电路OR1输出分别通过时钟监视电路131和132的监视结果M1和M2的逻辑和。OR电路OR3输出OR电路OR1的输出与比较电路CMP1的比较结果的逻辑和。选择器SL13根据OR电路OR3的输出信号选择并输出H电平信号或触发器FF13的输出信号。触发器FF13与时钟信号CLK2的上升沿同步地获取选择器SL13的输出信号，并输出获取的输出信号作为检测信号D1。
注意，异常检测电路235的配置可以适当地改变为具有与上述配置等效的功能的另一配置。
由于振荡异常检测器23的其余配置与振荡异常检测器13的配置相同，因此省略其说明。
接下来，将参考图10描述半导体器件2的操作。图10是示出半导体器件2的操作的定时图。
如图10所示，首先，在从时间t21到时间t22的时段期间，时钟监视电路131和132都是自诊断的。此后，在时间t22之后，时钟监视电路131、132交替地计数时钟信号CLK1的振荡次数(采样)。当时钟监视电路131和132中的一个对时钟信号CLK1的振荡次数进行计数时，另一个将刚刚计数的时钟信号CLK1的每预定时段的计数值与期望值进行比较。
在下文中，将更详细地描述半导体器件2的操作。尽管下面将主要描述时钟监视电路131和132中的时钟监视电路131的操作，但是时钟监视电路132的操作基本上与时钟监视电路131的操作相同，除了操作定时不同之外。
首先，在时间t21，采样信号S1和S2都处于L电平。因此，时钟监视电路131和132中的每一个从时间t21到时间t22执行自诊断操作。
此时，在时钟监视电路131中，由于采样信号S1指示L电平，所以由逻辑电路信号LC1配置移位寄存器。移位寄存器检测复位信号RST的上升沿，以将从边沿检测电路ED11输出的脉冲信号(P1)移位到输出信号(时间t21a-t21b)。
在图10中，由于输入信号的脉冲被正常移位到由逻辑电路LC1形成的移位寄存器的输出信号，因此边沿检测电路ED12将自诊断成功信号K1从L电平切换到H电平(时间t21b)。
此时，在时钟监视电路132中，由于采样信号S2指示L电平，所以由逻辑电路信号LC2配置移位寄存器。该移位寄存器通过检测复位信号RST的上升沿(时间t21a-t21b)，将从边沿检测电路(对应于边沿检测电路ED11的电路)输出的脉冲信号(P1)移位到输出信号。
在图10中，由于输入信号的脉冲被正常移位到由逻辑电路LC2构成的移位寄存器的输出信号，因此对应于边沿检测电路ED12的电路将自诊断成功信号K2从L电平切换到H水平(时间t21b)。
当输入信号的脉冲没有正常地移位到由时钟监视电路131中的逻辑电路LC1形成的移位寄存器的输出信号时，边沿检测电路ED12将自诊断成功信号K1保持在L电平。在随后的计数模式中，即使采样信号S1从L电平切换到H电平，逻辑电路信号LC1也保持移位寄存器的配置而不切换到二进制计数器的配置。也就是说，时钟监视电路131在计数模式中不对时钟信号CLK1的振荡次数进行计数。结果，由于在随后的比较模式中测量值F1超出期望范围，所以时钟监视电路131输出H电平监视结果M1。此时，异常检测电路235输出指示时钟监视电路131发生故障的H电平检测信号D1。
类似地，在时钟监视电路132中，如果输入信号的脉冲没有正常移位到由逻辑电路LC2配置的移位寄存器的输出信号，则对应于边沿检测电路ED12的电路保持自诊断成功信号K2处于L电平。在随后的计数模式中，即使采样信号S2从L电平切换到H电平，逻辑电路信号LC2也保持移位寄存器的配置而不切换到二进制计数器的配置。也就是说，时钟监视电路132在计数模式中不对时钟信号CLK1的振荡次数进行计数。结果，由于在随后的比较模式中测量值F2超出期望范围，所以时钟监视电路132输出H电平监视结果M2。此时，异常检测电路235输出指示时钟监视电路132发生故障的H电平检测信号D1。
此后，当向下计数器DC1的计数值被设置为最大值“1Fh”时(即，当计数值的最高有效位的值被设置为“1”时)，采样信号S1从L电平切换到H电平(时间t22)。结果，时钟监视电路131在时间t22开始计数时钟信号CLK1的振荡次数。
此时，在时钟监视电路131中，由于采样信号S1指示H电平并且自诊断成功信号K1指示H电平，因此由逻辑电路LC1配置二进制计数器。
此后，当向下计数器DC1的计数值向下计数变为“0Fh”时(即，当计数值的最高有效位的值从“1”变为“0”时)，采样信号S1从H电平切换到L电平(时间t23)。由此，由逻辑电路LC1配置的二进制计数器对时钟信号CLK1的测量结束，并且时钟信号的测量值存储在测量值存储寄存器RG12中。
此后，当向下计数器DC1的计数值向下计数到“08h”时，比较器信号C1暂时变为H电平(时间t23a)。
因此，设置在时钟监视电路131中的比较电路CP1例如与比较信号C1上升沿(时间t23a)同步地将存储在测量值存储寄存器RG12中的测量值F1与存储在期望值存储寄存器RG11中的期望值进行比较。在图10中，比较电路CP1输出指示测量值F1在期望范围内的L电平监视结果M1。
此后，与比较器C1的下降沿同步，由逻辑电路LC1形成的二进制计数器的计数值被初始化为“0”(时间t23b)。
当在时钟监视电路131中测量值F1超出期望范围时，比较电路CP1例如与比较信号C1的上升同步地输出H电平的监视结果M1。此时，异常检测电路235输出指示时钟信号CLK1异常的H电平检测信号D1。
在时钟监视电路131将测量值F1与期望值进行比较的时段期间，时钟监视电路132对从时间t23到时间t24的时钟信号CLK1的振荡次数进行计数。
此后，当向下计数器DC1的计数值达到“00h”时，计数值被初始化为“2Fh”(时间t24)。此后，重复从时间t22到t24的操作。
设置在异常检测电路235中的比较电路CMP1与比较信号C1和比较信号C2的上升沿同步地将从时钟监视电路131输出的测量值F1与从时钟监视电路132输出的测量值F2进行比较。例如，当测量值F1和测量值F2彼此一致时，输出L电平比较结果。在图10的示例中，由于监视结果M1和M2示出L电平并且比较电路CMP1的比较结果示出L电平，因此异常检测电路235输出指示时钟信号CLK1没有错误并且时钟监视电路131和132没有故障的L电平检测信号D1。
当在异常检测电路235中测量值F1和测量值F3彼此不一致时，比较电路CMP1与比较信号C1的上升同步地输出H电平比较结果。此时，异常检测电路235输出指示时钟信号CLK1异常的H电平检测信号D1。
如上所述，在根据本实施例的半导体器件2中，相应的时钟监视电路131和132配置用于根据操作模式对由第一振荡器电路11产生的时钟信号CLK1的振荡次数进行计数的计数器，以及配置用于检测输入信号的脉冲是否移位到输出信号的移位寄存器。即，在根据本实施例的半导体器件2中，时钟监视电路131、132不仅通过监视时钟信号CLK1而且通过利用不监视时钟信号CLK1的时段来执行自诊断。结果，根据本实施例的半导体器件2可以以比半导体器件1的电路尺寸更小的电路尺寸执行时钟监视电路131、132的自诊断。
此外，在本实施例中，在通过复位信号RST初始化之后的预定时段中，时钟监视电路131和132中的每一个的操作模式被设置为自诊断模式，并且此后，时钟监视电路131和132中的每个的操作模式周期性地切换，使得计数模式和比较模式中的每个的操作模式在计数模式和比较模式之间彼此不同。结果，时钟监视电路131或132可以在执行自诊断之后通过使用时钟信号之一始终监视时钟信号CLK1。
此外，根据本实施例的半导体器件2可以通过将时钟监视电路131和132的监视结果相互比较来监视时钟信号CLK1。然而，可以省略比较时钟监视电路131和132的监视结果。然后，异常检测电路235被配置为仅基于通过时钟监视电路131、132的监视结果M1、M2来输出检测信号。
图11是示出根据第三实施例的半导体器件3中设置的异常检测电路335的具体配置的图。与异常检测电路135相比，异常检测电路335还包括选择器SL31、差值存储寄存器RG31、比较电路CP31和触发器FF31。
响应于比较信号C1至C3，选择器SL31选择并输出以下项中的一项：由比较电路CMP1比较的测量值F1和测量值F3之间的差值、由比较电路CMP2比较的测量值F1与测量值F2之间的差值以及由比较电路CMP3比较的测量值F2和测量值F3之间的差值。例如，当比较信号C1处于H电平时，选择器SL31选择并输出从比较结果CMP1输出的差值，当比较信号C2处于H电平时，选择并输出从比较结果CMP2输出的差值，并且当比较信号C3处于H电平时，选择并输出从比较结果CMP3输出的差值。
从选择器SL31输出的差值被顺序地存储在差值存储寄存器RG31中。
比较电路CP31将存储在差值存储寄存器RG31中的最新差值与紧接在最新差值之前存储的差值进行比较。这里，当最新差值与紧接在前的差值之间的差值大于预定值时，比较电路CP31输出指示由第一振荡器电路11产生的时钟信号CLK1的振荡频率可能超出允许范围的比较结果。触发器FF31与时钟信号CLK2的上升沿同步地获取通过比较电路CP31的比较结果，并输出获取的结果作为警告信号。警告信号例如被用作指示第一振荡器电路11的故障的前兆的中断信号。
由于半导体器件3的其余配置与半导体器件1的配置相同，因此省略其说明。
如上所述，根据本实施例的半导体器件3可以表现出与半导体器件1相同的效果，并且可以通过监视时钟信号CLK1的振荡次数的测量值的变化来检测第一振荡器电路11中故障迹象的存在。
如上所述，在根据第一实施例至第三实施例的半导体器件中，相应的时钟监视电路配置用于根据操作模式对由振荡电路产生的时钟信号的振荡次数进行计数的计数器，并配置用于检测输入信号的脉冲是否移位到输出信号的移位寄存器。即，在根据第一实施例至第三实施例的半导体器件中，时钟监视电路不仅通过监视时钟信号而且通过使用不监视时钟信号的时段来执行自诊断。结果，与现有技术不同，根据第一实施例至第三实施例的半导体器件不需要额外的验证时钟监视电路，因此，可以在不增加电路尺寸的情况下执行时钟监视电路的自诊断。
尽管已经基于实施例具体描述了由发明人做出的发明，但是本发明不限于已经描述的实施例，并且不用说，在不脱离其主旨的情况下可以进行各种修改。

Claims (12)

1.一种半导体器件，包括：
第一振荡器电路，产生内部时钟信号；
多个第一时钟监视电路；和
模式切换电路，将所述多个第一时钟监视电路的操作模式周期性地切换为第一模式至第三模式中的任何一种模式，
其中，所述第一时钟监视电路包括：
第一时钟计数器；
第一比较电路；和
第一检测电路；其中，所述多个第一监视电路中的一个第一监视电路：在所述第一模式下执行计数处理，所述计数处理通过使用所述第一时钟计数器对振荡次数进行计数；在所述第二模式下执行比较处理，所述比较处理通过使用第一比较确定所述振荡次数是否在预定范围中；以及在所述第三模式下执行检测处理，所述检测处理通过使用所述第一检测电路检测输入信号的脉冲是否被移位到输出信号。
2.根据权利要求1所述的半导体器件，
其中，所述第一时钟计数器包括：
多个级联触发器，和
多个选择器，根据所述操作模式切换输入到所述多个触发器中的每个触发器的信号；
其中，所述第一时钟计数器在所述第一模式中通过使用所述多个触发器来配置二进制计数器，并且在所述第三模式中通过使用所述多个触发器来配置移位寄存器。
3.根据权利要求1所述的半导体器件，还包括：
第二时钟监视电路；
其中，所述模式切换电路配置为将所述第二时钟监视电路的操作模式周期性地切换为所述第一模式至所述第三模式中的任何一种模式；
其中，所述第二时钟监视电路包括：
第二时钟计数器，配置为在所述第一模式下对所述内部时钟信号的振荡次数进行计数，并且配置为在所述第三模式下将所述输入信号的脉冲移位到正常状态下的所述输出信号；
第二比较电路，确定所述第二时钟计数器在预定时段期间的计数值是否在期望值内，以及
第二检测器，检测在所述第三模式下所述输入信号的脉冲是否被移位到所述第二时钟计数器的所述输出信号。
4.根据权利要求3所述的半导体器件，
其中，所述第一时钟计数器和所述第二时钟计数器中的每一个时钟计数器包括：
多个级联触发器，
多个选择器，根据提供的操作模式切换被输入到所述多个触发器中的每个触发器的信号；
其中，所述第一时钟计数器在所述第一模式下通过使用所述多个触发器来配置二进制计数器，以及在所述第三模式下通过使用所述多个触发器来配置移位寄存器。
5.根据权利要求3所述的半导体器件，
其中，所述模式切换电路被配置为切换所述第一时钟监视电路和所述第二时钟监视电路的操作模式，使得在第一时段中，所述第一时钟监视电路和所述第二时钟监视电路的操作模式切换到所述第三模式，并且在所述第一时段之后的第二时段中，将所述第一时钟监视电路和所述第二时钟监视电路的操作模式周期性地切换为所述第一模式和所述第二模式中的相互不同的操作模式。
6.根据权利要求5所述的半导体器件，
其中，在所述第三模式中，通过使用复位信号初始化与所述内部时钟信号同步操作的外围电路，来产生所述第一时钟计数器和所述第二时钟计数器的输入的脉冲。
7.根据权利要求3所述的半导体器件，还包括：
第三时钟监视电路；
其中，所述模式切换电路配置为将所述第三时钟监视电路的操作模式周期性地切换为所述第一模式至所述第三模式中的任何一种模式；
其中，所述第三时钟监视电路包括：
第三时钟计数器，配置为在所述第一模式下对所述内部时钟信号的振荡次数进行计数，并且配置为在所述第三模式下将所述输入信号的脉冲移位到正常状态下的所述输出信号；
第三比较电路，确定所述第三计数器在预定时段期间的计数值是否在期望值内，以及
第三检测器，检测在所述第三模式下所述输入信号的脉冲是否移位到所述第三时钟计数器的所述输出信号。
8.根据权利要求7所述的半导体器件，
其中，所述第一时钟计数器至所述第三时钟计数器中的每一个时钟计数器包括：
多个级联触发器，
多个选择器，根据提供的操作模式切换被输入到所述多个触发器中的每个触发器的信号，
其中，所述第一时钟计数器在所述第一模式中通过使用所述多个触发器来配置二进制计数器，并且在所述第三模式中通过使用所述多个触发器来配置移位寄存器。
9.根据权利要求7所述的半导体器件，
其中，所述模式切换电路是用于操作所述第一时钟监视电路至所述第三时钟监视电路中的每一个时钟监视电路的模式切换电路，并且所述模式切换电路是用于操作所述第一模式至所述第三模式中的每一种模式的模式切换电路。
10.根据权利要求7所述的半导体器件，还包括：
计数值比较电路；
其中，在由所述第一时钟计数器对所述内部时钟信号的振荡次数进行计数的时段期间，所述计数值比较电路将所述第二时钟计数器每预定时段的计数值与所述第三时钟计数器每预定时段的计数值进行比较，
其中，在由所述第二时钟计数器对所述内部时钟信号的振荡次数进行计数的时段期间，所述计数值比较电路将所述第三时钟计数器每预定时段的计数值与所述第一时钟计数器每预定时段的计数值进行比较，
其中，在由所述第三时钟计数器对所述内部时钟信号的振荡次数进行计数的时段期间，所述计数值比较电路将所述第一时钟计数器每预定时段的计数值与所述第二时钟计数器每预定时段的计数值进行比较。
11.根据权利要求7所述的半导体器件，
其中，当第一差值、第二差值和第三差值与紧接在任何所述差值之前的差值输出之间的任何差值大于预定值时，输出警告信号，所述第一差值是所述第二时钟计数器和所述第三时钟计数器中的每一个时钟计数器每预定时段的计数值之间的差值，所述第二差值是所述第三时钟计数器和所述第一时钟计数器中的每一个时钟计数器每预定时段的计数值之间的差值，所述第三差值是所述第一时钟计数器和所述第二时钟计数器中的每一个时钟计数器每预定时段的计数值之间的差值。
12.一种控制半导体器件的方法，
其中，所述半导体器件包括：
第一振荡器电路，产生内部时钟信号；
多个第一时钟监视电路；和
模式切换电路，将所述多个第一时钟监视电路的操作模式周期性地分别切换为第一模式至第三模式中的任何一种模式；其中，所述方法包括：
计数步骤，在第一模式下通过使用所述第一时钟计数器，对内部时钟的振荡次数进行计数；
比较步骤，在第二模式下通过使用所述第一比较电路，确定所述时钟信号的振荡次数是否在期望范围内；以及
检测步骤，在第三模式下通过使用所述第一检测电路，检测所述输入信号的脉冲是否被移位到输出信号。
CN201910765994.9A 2018-09-14 2019-08-19 半导体器件及其控制方法 Pending CN110912553A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2018172617A JP7121610B2 (ja) 2018-09-14 2018-09-14 半導体装置及びその制御方法
JP2018-172617 2018-09-14

Publications (1)

Publication Number Publication Date
CN110912553A true CN110912553A (zh) 2020-03-24

Family

ID=69773427

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201910765994.9A Pending CN110912553A (zh) 2018-09-14 2019-08-19 半导体器件及其控制方法

Country Status (3)

Country Link
US (1) US10749510B2 (zh)
JP (1) JP7121610B2 (zh)
CN (1) CN110912553A (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114077279A (zh) * 2020-08-19 2022-02-22 爱思开海力士有限公司 时钟监测电路

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7121610B2 (ja) * 2018-09-14 2022-08-18 ルネサスエレクトロニクス株式会社 半導体装置及びその制御方法

Family Cites Families (36)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5822458A (ja) * 1981-08-03 1983-02-09 Toshiba Corp 集積回路
JP2989234B2 (ja) * 1990-08-14 1999-12-13 沖電気工業株式会社 Ｃｒ発振器及びその発信周波数調整方法
JPH0715320A (ja) 1993-06-28 1995-01-17 Nec Home Electron Ltd パルス周期計測装置
EP0808021B1 (en) * 1996-05-15 2000-07-26 STMicroelectronics S.r.l. Clock generator having three periods, selectable using a binary synchronization signal
JP2000341119A (ja) * 1999-05-31 2000-12-08 Nec Corp クロック発振回路
US6657465B2 (en) * 2002-04-02 2003-12-02 Northrop Grumman Corporation Rail-to-rail charge pump circuit
JP2006172202A (ja) 2004-12-16 2006-06-29 Nec Electronics Corp 半導体装置
US7420426B2 (en) * 2005-12-30 2008-09-02 Freescale Semiconductor, Inc. Frequency modulated output clock from a digital phase locked loop
KR100719377B1 (ko) * 2006-01-19 2007-05-17 삼성전자주식회사 데이터 패턴을 읽는 반도체 메모리 장치
US7339364B2 (en) * 2006-06-19 2008-03-04 International Business Machines Corporation Circuit and method for on-chip jitter measurement
DE102007036079A1 (de) * 2007-08-01 2009-02-05 GM Global Technology Operations, Inc., Detroit Verfahren zum Betrieb eines Kraftfahrzeuges und Steuereinrichtung
WO2009041978A1 (en) * 2007-09-28 2009-04-02 Agere Systems Inc. Phase-locked loop (pll) having extended tracking range
US8289086B2 (en) * 2008-04-02 2012-10-16 Qualcomm Atheros, Inc. Fractional and integer PLL architectures
WO2010067495A1 (ja) * 2008-12-08 2010-06-17 パナソニック株式会社 システムクロック監視装置およびモータ制御システム
TWI385923B (zh) * 2009-06-10 2013-02-11 Nat Chip Implementation Ct Nat Applied Res Lab 具有全除數範圍之除頻器結構
CN102118160B (zh) * 2009-12-30 2013-10-23 意法半导体研发(深圳)有限公司 产生时钟信号的电路和方法
KR101137932B1 (ko) * 2010-05-31 2012-05-09 에스케이하이닉스 주식회사 반도체 장치 및 지연고정루프회로를 구비하는 반도체 장치
KR20120047379A (ko) * 2010-11-03 2012-05-14 한국전자통신연구원 확산 스펙트럼 클럭 발생 회로
JP5822458B2 (ja) 2010-11-30 2015-11-24 日本オクラロ株式会社 半導体レーザ素子
JP2012205046A (ja) * 2011-03-25 2012-10-22 Renesas Electronics Corp 半導体集積回路およびその動作方法
US8471614B2 (en) * 2011-06-14 2013-06-25 Globalfoundries Singapore Pte. Ltd. Digital phase locked loop system and method
US9160350B2 (en) * 2011-11-15 2015-10-13 Rambus Inc. Integrated circuit comprising a delay-locked loop
JP5921913B2 (ja) 2012-02-24 2016-05-24 ラピスセミコンダクタ株式会社 発振回路、集積回路、及び異常検出方法
EP2790324A1 (en) * 2013-04-12 2014-10-15 Dialog Semiconductor GmbH Method for providing a stabilized oscillator signal
US9258001B1 (en) * 2013-09-03 2016-02-09 Cirrus Logic, Inc. Dual-input oscillator for redundant phase-locked loop (PLL) operation
US10210399B2 (en) * 2013-12-20 2019-02-19 Magna Electronics Inc. Vehicle vision system with image processing
US9722617B2 (en) * 2014-11-14 2017-08-01 Mediatek Singapore Pte. Ltd. Phase locked loop and associated method for loop gain calibration
US9768760B2 (en) * 2015-03-11 2017-09-19 Micron Technology, Inc. Synchronized semiconductor device with phase adjustment circuit
US9992010B2 (en) * 2015-11-24 2018-06-05 The Charles Stark Draper Laboratory, Inc. System and method for augmenting duplexed replicated computing
US10177770B2 (en) * 2016-01-06 2019-01-08 Seiko Epson Corporation Circuit device, oscillator, electronic apparatus, and vehicle
CN110199481B (zh) * 2016-10-20 2021-04-20 华为技术有限公司 具有高精度的数字可控振荡器
JP6758420B2 (ja) * 2017-01-18 2020-09-23 三菱電機株式会社 アイソレータ回路
JP6939261B2 (ja) * 2017-08-29 2021-09-22 セイコーエプソン株式会社 時間デジタル変換回路、回路装置、物理量測定装置、電子機器及び移動体
KR102056377B1 (ko) * 2017-12-15 2019-12-16 엘지전자 주식회사 차량에 구비된 차량 제어 장치 및 차량의 제어방법
US10530347B2 (en) * 2018-03-23 2020-01-07 Sandisk Technologies Llc Receiver-side setup and hold time calibration for source synchronous systems
JP7121610B2 (ja) * 2018-09-14 2022-08-18 ルネサスエレクトロニクス株式会社 半導体装置及びその制御方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114077279A (zh) * 2020-08-19 2022-02-22 爱思开海力士有限公司 时钟监测电路
CN114077279B (zh) * 2020-08-19 2024-04-02 爱思开海力士有限公司 时钟监测电路

Also Published As

Publication number Publication date
JP7121610B2 (ja) 2022-08-18
US20200091898A1 (en) 2020-03-19
US10749510B2 (en) 2020-08-18
JP2020047989A (ja) 2020-03-26

Similar Documents

Publication Publication Date Title
US20160179472A1 (en) Random number generation device and method for generating random number
US9329210B1 (en) Voltage monitoring circuit
US7526390B2 (en) Signal measuring circuit and signal measuring method
CN110912553A (zh) 半导体器件及其控制方法
JPWO2006038468A1 (ja) 位相差測定回路
US8564355B2 (en) Clock device
CN110999086B (zh) 容错时钟监视器系统
CN110998339A (zh) 片上频率监视
US10033389B2 (en) Clock signal stop detection circuit
US11429468B2 (en) Window type watchdog timer and semiconductor device
JP6358107B2 (ja) 電源監視回路
US6469544B2 (en) Device for detecting abnormality of clock signal
JP6322434B2 (ja) 負荷制御用バックアップ信号発生回路
JPH0316332A (ja) ビット照合制御方式
JP2015154332A (ja) 負荷制御用バックアップ信号発生回路
JP4819707B2 (ja) 冗長演算システムよび演算部
JP2010109717A (ja) 半導体集積回路及びその制御方法
US10837990B2 (en) Semiconductor device
CN107918442B (zh) 频率调整装置以及调整频率的方法
JP2013077921A (ja) クロック診断回路
US9899995B2 (en) Signal monitoring circuit and signal monitoring method using the same
US11099600B2 (en) Semiconductor integrated circuit and method for controlling semiconductor integrated circuit
JP6490454B2 (ja) リセットパルス列及びそれを用いるリセット回路
TWI834322B (zh) 比較器檢測電路及其檢測方法
CN220171632U (zh) 报警系统和耗材芯片

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination