CN220171632U - 报警系统和耗材芯片 - Google Patents

Abstract

本申请涉及一种报警系统和耗材芯片，其中，报警系统包括：时钟模块、计数模块、处理模块和报警模块，时钟模块与计数模块连接，计数模块、处理模块与报警模块依次连接；其中，时钟模块，用于驱动计数模块；计数模块，用于在第一信号处于预设电平时执行计数，得到计数值；处理模块，用于将计数值和滤波阈值进行比较，输出第二信号；报警模块，用于在第二信号有效且第一信号处于预设电平时，执行报警。通过本申请，解决了相关技术中报警系统存在无效报警的问题，提升了报警系统报警的有效性。

Description

报警系统和耗材芯片

技术领域

本申请涉及电信号监测领域，特别是涉及一种报警系统和耗材芯片。

背景技术

目前，相关技术在监测某一电路的电信号时，采用传感器检测，并且将检测到的电信号传递给判决电路，将模拟信号的判决结果转化为数字信号判决结果，然后将数字信号的判决结果跟预定阈值比较，实现报警。但是，这种直接将判决结果跟预定阈值比较的方法存在一定弊端，那就是当传感器检测到的电信号是一种毛刺信号时，或者是电信号在一小短时间存在波动，而不是真正有用的电信号时，将会导致无效报警。

目前针对相关技术中报警系统存在无效报警的问题，尚未提出有效的解决方案。

实用新型内容

本申请实施例提供了一种报警系统和耗材芯片，以至少解决相关技术中报警系统存在无效报警的问题。

第一方面，本申请实施例提供了一种报警系统，包括：时钟模块、计数模块、处理模块和报警模块，所述时钟模块与所述计数模块连接，所述计数模块、所述处理模块与所述报警模块依次连接；其中，

所述时钟模块，用于驱动所述计数模块；

所述计数模块，用于在第一信号处于预设电平时执行计数，得到计数值；

所述处理模块，用于将所述计数值和滤波阈值进行比较，输出第二信号；

所述报警模块，用于在所述第二信号有效且所述第一信号处于所述预设电平时，执行报警。

在其中一些实施例中，所述计数模块包括：触发器和寄存器，所述触发器的时钟管脚与所述时钟模块连接，所述触发器的复位管脚用于接收所述第一信号，所述触发器的信号管脚与所述寄存器的输入管脚连接，所述触发器的输出管脚与所述寄存器的输出管脚连接。

在其中一些实施例中，所述处理模块包括：比较单元，所述比较单元的第一输入管脚与所述计数模块连接，所述比较单元的第二输入管脚用于接收所述滤波阈值，所述比较单元的输出管脚与所述报警模块连接。

在其中一些实施例中，所述处理模块还包括：同步单元，所述同步单元的信号输入端用于接收所述第一信号，所述同步单元的时钟输入端与所述时钟模块连接，所述同步单元的输出端分别与所述计数模块、所述报警模块连接。

在其中一些实施例中，所述同步单元包括：多个触发器，所述触发器的时钟管脚与所述时钟模块连接，所述多个触发器依次级联，所述第一信号在所述多个触发器之间依次传输。

在其中一些实施例中，所述报警模块包括：

第一报警单元，所述第一报警单元包括中央处理器、微处理单元、编程逻辑阵列或者逻辑与门；和/或，

第二报警单元，所述第二报警单元模块包括扬声器或者发光二极管。

在其中一些实施例中，所述报警系统还包括：采集模块和控制模块，所述采集模块与所述控制模块连接，所述控制模块与所述处理模块连接；其中，

所述采集模块用于采集负载电信号；

所述控制模块用于处理所述负载电信号，生成所述第一信号。

在其中一些实施例中，所述控制模块包括：判决单元和数模转换单元，所述判决单元用于处理所述负载电信号以输出模拟信号，所述数模转换单元用于对所述模拟信号进行处理，得到所述第一信号。

在其中一些实施例中，所述处理模块包括：比较单元和同步单元；其中，

所述控制模块与所述比较单元连接，所述控制模块能够输出所述滤波阈值至所述比较单元；

所述控制模块与所述同步单元连接，所述控制模块能够输出所述第一信号至所述同步单元。

第二方面，本申请实施例提供了一种耗材芯片，所述耗材芯片包括上述第一方面所述的报警系统。

相比于相关技术，本申请实施例提供的报警系统和耗材芯片，其中，报警系统包括：时钟模块、计数模块、处理模块和报警模块，时钟模块与计数模块连接，计数模块、处理模块与报警模块依次连接；其中，时钟模块，用于驱动计数模块；计数模块，用于在第一信号处于预设电平时执行计数，得到计数值；处理模块，用于将计数值和滤波阈值进行比较，输出第二信号；报警模块，用于在第二信号有效且第一信号处于预设电平时，执行报警。通过本申请，解决了相关技术中报警系统存在无效报警的问题，提升了报警系统报警的有效性。

本申请的一个或多个实施例的细节在以下附图和描述中提出，以使本申请的其他特征、目的和优点更加简明易懂。

附图说明

此处所说明的附图用来提供对本申请的进一步理解，构成本申请的一部分，本申请的示意性实施例及其说明用于解释本申请，并不构成对本申请的不当限定。在附图中：

图1是一个实施例的报警系统的结构示意图；

图2是一个实施例的计数模块的结构示意图；

图3是另一个实施例的报警系统的结构示意图；

图4是一个实施例的同步单元的结构示意图；

图5是一个实施例的同步单元处理第一信号的时序示意图；

图6是另一个实施例的报警系统的结构示意图；

图7是一个实施例的报警系统处理第一信号的时序示意图；

图8是一个实施例的报警系统处理第一信号后报警的效果时序示意图；

图9是一个实施例的报警系统处理第一信号后不报警的效果时序示意图；

图10是另一个实施例的报警系统的结构示意图；

图11是另一个实施例的报警系统的结构示意图；

图12是一个实施例的耗材芯片的结构示意图。

附图标记：10、报警系统；20、耗材芯片；100、时钟模块；200、计数模块；300、处理模块；400、报警模块；500、采集模块；600、控制模块；201、触发器；202、寄存器；301、比较单元；302、同步单元；Clk_ref、参考时钟信号；Pvd、未进行时钟同步的第一信号；Pvd_reg、进行时钟同步的第一信号；cnt、计数值；M、滤波阈值；Pvd_alarm、报警信号；601、判决单元；602、数模转换单元。

具体实施方式

为了使本申请的目的、技术方案及优点更加清楚明白，以下结合附图及实施例，对本申请进行描述和说明。应当理解，此处所描述的具体实施例仅仅用以解释本申请，并不用于限定本申请。基于本申请提供的实施例，本领域普通技术人员在没有作出创造性劳动的前提下所获得的所有其他实施例，都属于本申请保护的范围。此外，还可以理解的是，虽然这种开发过程中所作出的努力可能是复杂并且冗长的，然而对于与本申请公开的内容相关的本领域的普通技术人员而言，在本申请揭露的技术内容的基础上进行的一些设计，制造或者生产等变更只是常规的技术手段，不应当理解为本申请公开的内容不充分。

在本申请中提及“实施例”意味着，结合实施例描述的特定特征、结构或特性可以包含在本申请的至少一个实施例中。在说明书中的各个位置出现该短语并不一定均是指相同的实施例，也不是与其它实施例互斥的独立的或备选的实施例。本领域普通技术人员显式地和隐式地理解的是，本申请所描述的实施例在不冲突的情况下，可以与其它实施例相结合。

除非另作定义，本申请所涉及的技术术语或者科学术语应当为本申请所属技术领域内具有一般技能的人士所理解的通常意义。本申请所涉及的“一”、“一个”、“一种”、“该”等类似词语并不表示数量限制，可表示单数或复数。本申请所涉及的术语“包括”、“包含”、“具有”以及它们任何变形，意图在于覆盖不排他的包含；例如包含了一系列步骤或模块(单元)的过程、方法、系统、产品或设备没有限定于已列出的步骤或单元，而是可以还包括没有列出的步骤或单元，或可以还包括对于这些过程、方法、产品或设备固有的其它步骤或单元。本申请所涉及的“连接”、“相连”、“耦接”等类似的词语并非限定于物理的或者机械的连接，而是可以包括电气的连接，不管是直接的还是间接的。本申请所涉及的“多个”是指大于或者等于两个。“和/或”描述关联对象的关联关系，表示可以存在三种关系，例如，“A和/或B”可以表示：单独存在A，同时存在A和B，单独存在B这三种情况。本申请所涉及的术语“第一”、“第二”、“第三”等仅仅是区别类似的对象，不代表针对对象的特定排序。

在一个实施例中，提供了一种报警系统，图1是本实施例的报警系统的结构示意图，如图1所述，报警系统包括：时钟模块100、计数模块200、处理模块300和报警模块400，时钟模块100与计数模块200连接，计数模块200、处理模块300与报警模块400依次连接；其中，时钟模块100，用于驱动计数模块200；计数模块200，用于在第一信号处于预设电平时执行计数，得到计数值；处理模块300，用于将计数值和滤波阈值进行比较，输出第二信号；报警模块400，用于在第二信号有效且第一信号处于预设电平时，执行报警。

第一信号，可以通过采集负载的电信号并对该电信号进行是否为异常的判决后生成，第一信号可以是电压信号也可以是电流信号。第一信号为数字信号，预设电平可以是第一信号的高电平。时钟模块100，用于提供参考时钟，能够驱动计数模块200进行计数。

可选地，报警模块400包括第一报警单元，报警模块400通过第一报警单元输出报警信号。第一报警单元可以是CPU(中央处理器)、MCU(微处理单元)、FPGA(可编程逻辑阵列)或者逻辑与门。

可选地，报警模块400包括第二报警单元，报警模块400通过第二报警单元输出报警信号，第二报警单元可以是扬声器或者发光二极管。

可选地，报警模块400包括第一报警单元和第二报警单元，第一报警单元与第二报警单元连接，第一报警单元将报警信号输入至第二报警单元，以声音或者发光的形式执行报警，以通知相应工作人员。其中，第一报警单元可以是CPU(中央处理器)、MCU(微处理单元)、FPGA(可编程逻辑阵列)或者逻辑与门，第二报警单元可以是扬声器或者发光二极管。

在本实施例中，计数模块200对第一信号的高电平期间进行计数，得到计数值。比较模块将计数值和滤波阈值比较，输出第二信号。报警模块400接收第一信号和第二信号，当第二信号指示计数值不低于设定的滤波阈值，且第一信号处于高电平，就认为第一信号是有效信号，报警模块400通过拉高报警信号的电平状态以执行报警；当第二信号指示计数值小于设定的滤波阈值，且第一信号处于低电平，就认为第一信号是无效信号，报警模块400使处于高电平的报警信号处于低电平状态，即不执行报警。本实施例提供的报警系统，能够过滤掉电信号毛刺或者波动，提高报警系统的有效性。

在一个实施例中，图2是本实施例的计数模块200的结构示意图，如图2所示，计数模块200包括：触发器201和寄存器202，触发器201的时钟管脚与时钟模块100连接，触发器201的复位管脚用于接收第一信号，触发器201的信号管脚与寄存器202的输入管脚连接，触发器201的输出管脚与寄存器202的输出管脚连接。触发器201可以采用D触发器201，寄存器202可以采用计数寄存器202，用于在参考时钟信号的驱动下进行计数。第一信号处于低电平期间，触发器201就一直处于复位状态，寄存器202的值为0(十进制)。第一信号处于高电平期间，寄存器202在参考时钟信号的驱动下开始计数。

在一个实施例中，图3是本实施例的报警系统的结构示意图，如图3所示，处理模块300包括：比较单元301，比较单元301的第一输入管脚与计数模块200连接，比较单元301的第二输入管脚用于接收滤波阈值，比较单元301的输出管脚与报警模块400连接。比较单元301，用于将计数值和滤波阈值比较，输出第二信号。第二信号能够指示计数值与滤波阈值之间的大小关系，该大小关系可以用高低电平来表示。比如，当计数值不低于滤波阈值时，第二信号处于高电平，当计数值低于滤波阈值时，第二信号处于低电平。其中，比较单元301包括CPU(中央处理器)、MCU(微处理单元)、FPGA(可编程逻辑阵列)或者比较器。

由于第一信号是通过采集负载的电信号并对该电信号进行是否为异常的判决后生成，第一信号可能不稳定。针对该问题，在一个实施例中，处理模块300还包括：同步单元302，同步单元302的信号输入端用于接收第一信号，同步单元302的时钟输入端与时钟模块100连接，同步单元302的输出端分别与计数模块200、报警模块400连接。图4是本实施例的同步单元302的结构示意图，如图4所示，同步单元302包括：多个触发器201，触发器201的时钟管脚与时钟模块100连接，多个触发器201依次级联，第一信号在多个触发器201之间依次传输。其中，触发器201可以采用D触发器201，需要说明的是，本实施例只给出了3个D触发器201级联的场景，在一些实施例中，可以根据实际需求设置2个或者3个以上的D触发器201级联，本实施例不作限制。

图5给出了同步单元302处理第一信号的时序示意图，如图5所示，其中，Clk_ref是参考时钟信号，Pvd是未进行时钟同步的第一信号，Pvd_reg是进行时钟同步的第一信号。在Clk_ref下，对Pvd进行同步操作。具体地，可以利用寄存器202进行打拍操作，即在Clk_ref下，打一拍，即代表延时一个Clk_ref的时钟周期，其中，拍数由触发器201个数决定。在本实施例中，通过设置同步单元302，能够防止第一信号亚稳态的发生，进一步提升报警系统的有效性。

在一个实施例中，图6是本实施例的报警系统的结构示意图，如图6所示，报警系统包括：时钟模块100、计数模块200、处理模块300和报警模块400，时钟模块100与计数模块200连接，计数模块200、处理模块300与报警模块400依次连接；其中，时钟模块100，用于驱动计数模块200；计数模块200，用于在第一信号处于预设电平时执行计数，得到计数值；处理模块300，用于将计数值和滤波阈值进行比较，输出第二信号；报警模块400，用于在第二信号有效且第一信号处于预设电平时，执行报警。其中，计数模块200包括：寄存器202和触发器201，触发器201的时钟管脚与时钟模块100连接，触发器201的复位管脚用于接收第一信号，触发器201的信号管脚与寄存器202的输入管脚连接，触发器201的输出管脚与寄存器202的输出管脚连接。处理模块300包括：比较单元301，比较单元301的第一输入管脚与计数模块200连接，比较单元301的第二输入管脚用于接收滤波阈值，比较单元301的输出管脚与报警模块400连接。处理模块300还包括：同步单元302，同步单元302的信号输入端用于接收第一信号，同步单元302的时钟输入端与时钟模块100连接，同步单元302的输出端分别与计数模块200、报警模块400连接。同步单元302包括：多个触发器201，触发器201的时钟管脚与时钟模块100连接，多个触发器201依次级联，第一信号在多个触发器201之间依次传输。本实施例提供的报警系统，能够过滤掉电信号毛刺或者波动，提高报警系统的有效性。且能够防止第一信号亚稳态的发生，进一步提升报警系统的有效性。

图7给出了报警系统处理第一信号的时序示意图，如图7所示，其中，cnt是寄存器202的计数值，M是滤波阈值，Pvd_alarm是报警信号。寄存器202负责在Clk_ref的驱动下进行计数。Pvd_reg处于低电平期间，触发器201就一直处于复位状态，寄存器202的值为0(十进制)。Pvd_reg处于高电平期间，寄存器202就要在Clk_ref的驱动下开始计数了，最后通过比较单元301比较，当cnt达到与M相等，并且Pvd_reg仍然处于高电平时，报警模块400就拉高Pvd_alarm。Pvd_reg处于低电平期间，Pvd_alarm处于低电平状态。当Pvd_reg开始拉高后，寄存器202开始从0计数，当寄存器202计数到滤波阈值M，此时Pvd_reg也处于高电平状态，则报警模块400拉高Pvd_alarm。

电压滤波阶段，是指从寄存器202开始计数的时刻开始，到Pvd_alarm拉高结束，这一段时间就是电压滤波阶段。当判定第一信号高电平持续时间超过了这个电压滤波阶段的时间，就认为是有效信号，拉高报警信号，即执行报警。当判定信号高电平持续时间低于这个电压滤波阶段的时间，就认为是无效信号，不会拉高报警信号，即不执行报警。

在一个实施例中，滤波阈值可以通过参考时钟频率计算得到。例如，设置参考时钟频率f为60Mhz，设定第一信号高电平保持时间t＝10us，就认为是有效信号。那么设定滤波阈值M＝t/1/f＝t×f＝600。即只有当计数值达到600，才认为第一信号时有效信号，报警信号就被拉高，开始报警。如果计数值没有到达600，报警信号就不会被拉高，即不会报警。

第一种效果：当判定第一信号高电平保持时间大于10us，效果图如图8所示，可以看到报警信号Pvd_alarm可以正常拉高报警。

第二种效果：当判定第一信号高电平保持时间小于10us，效果图如图9所示，可以看到报警信号Pvd_alarm不会拉高报警。

需要说明的是，本申请中，附图和文字中出现的数字都是十进制表示，如果使用别的进制表示，可以进行转换，不影响本申请中技术方案的效果实现。

在一个实施例中，图10是本实施例的报警系统的结构示意图，如图10所示，报警系统还包括：采集模块500和控制模块600，采集模块500与控制模块600连接，控制模块600与处理模块300连接；其中，采集模块500用于采集负载电信号；控制模块600用于处理负载电信号，生成第一信号；报警系统10的其余模块基于该第一信号确定是否执行报警。其中，采集模块500包括电压传感器或者电流传感器，控制模块600包括CPU(中央处理器)、MCU(微处理单元)或者FPGA(可编程逻辑阵列)。

在一个实施例中，图11是本实施例的报警系统的结构示意图，如图11所示，控制模块600包括：判决单元601和数模转换单元602，判决单元601用于处理负载电信号输出模拟信号，数模转换单元602用于对模拟信号进行处理，得到第一信号。控制模块600与处理模块300连接，处理模块300包括：比较单元301和同步单元302；其中，控制模块600与比较单元301连接，控制模块600能够输出滤波阈值至比较单元301；控制模块600与同步单元302连接，控制模块600能够输出第一信号至同步单元302。其中，判决单元601包括CPU(中央处理器)、MCU(微处理单元)FPGA(可编程逻辑阵列)或者表决电路，能够判定负载电信号是否异常。

在一个实施例中，图12是本实施例的耗材芯片的结构示意图，如图12所示，该耗材芯片20包括上述任一实施例的报警系统10，报警系统10的内部结构和工作原理已在上述实施例介绍，本实施例不再赘述。当然，耗材芯片20中除了设置报警系统10以外，还可以内置存储器和处理器，存储器与处理器连接，处理器与报警系统10连接。在破解耗材芯片中传输的加密信息时，加密信息以电信号(包括电压信号或者是电流信号)形式传输，会导致耗材芯片系统的稳定性还有安全性受到威胁，因此，对电压的检测和监视尤为重要。本实施例的耗材芯片，内置报警系统，由于报警系统能够过滤掉电信号毛刺或者波动，提高报警的有效性，从而使得耗材芯片能够有效防护外部输入电压的攻击，实现对电压的检测和监视效果。

在一个实施例中，还提供了一种墨盒，墨盒包括上述实施例的耗材芯片，耗材芯片内置于墨盒中。

本领域的技术人员应该明白，以上所述实施例的各技术特征可以进行任意的组合，为使描述简洁，未对上述实施例中的各个技术特征所有可能的组合都进行描述，然而，只要这些技术特征的组合不存在矛盾，都应当认为是本说明书记载的范围。

以上所述实施例仅表达了本申请的几种实施方式，其描述较为具体和详细，但并不能因此而理解为对本申请专利范围的限制。应当指出的是，对于本领域的普通技术人员来说，在不脱离本申请构思的前提下，还可以做出若干变形和改进，这些都属于本申请的保护范围。因此，本申请专利的保护范围应以所附权利要求为准。

Claims (10)

1.一种报警系统，其特征在于，包括：时钟模块、计数模块、处理模块和报警模块，所述时钟模块与所述计数模块连接，所述计数模块、所述处理模块与所述报警模块依次连接；其中，

所述时钟模块，用于驱动所述计数模块；

所述计数模块，用于在第一信号处于预设电平时执行计数，得到计数值；

所述处理模块，用于将所述计数值和滤波阈值进行比较，输出第二信号；

所述报警模块，用于在所述第二信号有效且所述第一信号处于所述预设电平时，执行报警。

2.根据权利要求1所述的报警系统，其特征在于，所述计数模块包括：触发器和寄存器，所述触发器的时钟管脚与所述时钟模块连接，所述触发器的复位管脚用于接收所述第一信号，所述触发器的信号管脚与所述寄存器的输入管脚连接，所述触发器的输出管脚与所述寄存器的输出管脚连接。

3.根据权利要求1所述的报警系统，其特征在于，所述处理模块包括：比较单元，所述比较单元的第一输入管脚与所述计数模块连接，所述比较单元的第二输入管脚用于接收所述滤波阈值，所述比较单元的输出管脚与所述报警模块连接。

4.根据权利要求3所述的报警系统，其特征在于，所述处理模块还包括：同步单元，所述同步单元的信号输入端用于接收所述第一信号，所述同步单元的时钟输入端与所述时钟模块连接，所述同步单元的输出端分别与所述计数模块、所述报警模块连接。

5.根据权利要求4所述的报警系统，其特征在于，所述同步单元包括：多个触发器，所述触发器的时钟管脚与所述时钟模块连接，所述多个触发器依次级联，所述第一信号在所述多个触发器之间依次传输。

6.根据权利要求1所述的报警系统，其特征在于，所述报警模块包括：

第一报警单元，所述第一报警单元包括中央处理器、微处理单元、编程逻辑阵列或者逻辑与门；和/或，

第二报警单元，所述第二报警单元模块包括扬声器或者发光二极管。

7.根据权利要求1所述的报警系统，其特征在于，所述报警系统还包括：采集模块和控制模块，所述采集模块与所述控制模块连接，所述控制模块与所述处理模块连接；其中，

所述采集模块用于采集负载电信号；

所述控制模块用于处理所述负载电信号，生成所述第一信号。

8.根据权利要求7所述的报警系统，其特征在于，所述控制模块包括：判决单元和数模转换单元，所述判决单元用于处理所述负载电信号以输出模拟信号，所述数模转换单元用于对所述模拟信号进行处理，得到所述第一信号。

9.根据权利要求8所述的报警系统，其特征在于，所述处理模块包括：比较单元和同步单元；其中，

所述控制模块与所述比较单元连接，所述控制模块能够输出所述滤波阈值至所述比较单元；

所述控制模块与所述同步单元连接，所述控制模块能够输出所述第一信号至所述同步单元。

10.一种耗材芯片，其特征在于，包括：权利要求1至9中任一项所述的报警系统。