CN118259068A - 一种电压检测电路、模拟比较器和芯片 - Google Patents
一种电压检测电路、模拟比较器和芯片 Download PDFInfo
- Publication number
- CN118259068A CN118259068A CN202410255022.6A CN202410255022A CN118259068A CN 118259068 A CN118259068 A CN 118259068A CN 202410255022 A CN202410255022 A CN 202410255022A CN 118259068 A CN118259068 A CN 118259068A
- Authority
- CN
- China
- Prior art keywords
- sampling value
- voltage sampling
- gate
- circuit
- register
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000001514 detection method Methods 0.000 title claims abstract description 25
- 238000005070 sampling Methods 0.000 claims abstract description 287
- 238000001914 filtration Methods 0.000 claims abstract description 61
- 238000012545 processing Methods 0.000 claims description 56
- 238000010009 beating Methods 0.000 claims description 18
- 238000000034 method Methods 0.000 description 22
- 230000008569 process Effects 0.000 description 14
- 230000006870 function Effects 0.000 description 13
- 238000010586 diagram Methods 0.000 description 12
- 238000004590 computer program Methods 0.000 description 7
- WGODGFXCRIJNLS-UHFFFAOYSA-N 2-amino-6-methyl-5-pyridin-4-ylpyridine-3-carbonitrile Chemical compound CC1=NC(N)=C(C#N)C=C1C1=CC=NC=C1 WGODGFXCRIJNLS-UHFFFAOYSA-N 0.000 description 3
- 230000009471 action Effects 0.000 description 3
- 239000000306 component Substances 0.000 description 3
- 230000002618 waking effect Effects 0.000 description 3
- 239000008358 core component Substances 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 230000002747 voluntary effect Effects 0.000 description 2
- 230000004075 alteration Effects 0.000 description 1
- 239000003990 capacitor Substances 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 238000013461 design Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 230000003287 optical effect Effects 0.000 description 1
- 230000000750 progressive effect Effects 0.000 description 1
- 230000004044 response Effects 0.000 description 1
Landscapes
- Measurement Of Current Or Voltage (AREA)
Abstract
本发明实施例提供了一种电压检测电路、模拟比较器和芯片。电压检测器包括:采样电路、滤波电路和中断电路;滤波电路用于从采样电路获取当前电压采样值,根据当前电压采样值生成滤波结果,并向中断电路输出滤波结果;中断电路用于当滤波结果为高电平时,将当前电压采样值与目标电压采样值进行比对,并根据比对结果生成中断信号;其中,中断电路中存储有目标电压采样值,目标电压采样值为上一次滤波结果为高电平时所对应的电压采样值。本发明实施例通过将滤波结果为高电平的当前电压采样值与滤波结果为高电平的上一次的电压采样值进行比对以生成中断信号,可以使中断信号的可靠性更高。
Description
技术领域
本发明涉及电压检测技术领域,特别是涉及一种电压检测电路、模拟比较器和芯片。
背景技术
一些芯片中会设置模拟比较器(Analog Comparator,ACMP),ACMP能在低功耗模式下采样电池电压并比较,同时将比较得到的电压采样值输出到ACMP中的数字滤波器,数字滤波器将本次电压采样值与上一次电压采样值被打拍后生成的打拍电压采样值进行比对,并根据比对结果产生中断信号。中断信号发送至中央处理器,以使中央处理器根据中断信号进行中断处理。该方案中数字滤波器的比对结果不够准确可靠,会造成频繁唤醒中央处理器进行中断处理的问题。
发明内容
鉴于上述问题,提出了本发明实施例以便提供一种克服上述问题或者至少部分地解决上述问题的一种电压检测电路、模拟比较器和芯片。
第一方面,本发明实施例公开了一种电压检测电路,包括:
采样电路、滤波电路和中断电路;所述采样电路的输出端与所述滤波电路的输入端以及所述中断电路的输入端连接,所述滤波电路的输出端与所述中断电路的的输入端连接;
所述采样电路用于接收当前电池电压,根据所述当前电池电压生成当前电压采样值,并输出所述当前电压采样值;
所述滤波电路用于根据所述当前电压采样值生成滤波结果,并输出所述滤波结果;
所述中断电路用于当所述滤波结果为高电平时,将所述当前电压采样值与目标电压采样值进行比对,并根据比对结果生成中断信号;其中,所述中断电路中存储有所述目标电压采样值,所述目标电压采样值为上一次滤波结果为高电平时所对应的电压采样值。
可选地,所述中断信号包括高电平或低电平;所述中断电路用于判断所述当前电压采样值与所述目标电压采样值是否相同,并在所述当前电压采样值与所述目标电压采样值相同时,输出低电平;在所述当前电压采样值与所述目标电压采样值不相同时,输出高电平。
可选地,所述中断电路包括第一寄存器、异或门和第一与门;所述滤波电路的输出端与所述第一寄存器的输入端连接,所述第一寄存器的输出端以及所述采样电路的输出端分别与所述异或门的输入端连接,所述异或门的输出端以及所述滤波电路的输出端与所述第一与门的输入端连接;所述第一寄存器中存储有所述目标电压采样值;
所述第一寄存器用于当所述滤波结果为高电平时,向所述异或门输出所述目标电压采样值;
所述异或门用于判断所述当前电压采样值与所述目标电压采样值是否相同,并在所述当前电压采样值与所述目标电压采样值相同时,向所述第一与门输出低电平;在所述当前电压采样值与所述目标电压采样值不相同时,向所述第一与门输出高电平。
可选地,,所述滤波电路包括第二寄存器、第一比较器、计数器和第二比较器;所述第二寄存器的输入端与所述采样电路的输出端连接,所述第二寄存器的输出端以及所述采样电路的输出端分别与所述第一比较器的输入端连接,所述第一比较器的的输出端与所述计数器的输入端连接,所述计数器的输出端与所述第二比较器的输入端连接,所述第二比较器的输出端与所述第一寄存器连接;所述第二寄存器中存储有目标打拍电压采样值;所述目标打拍电压采样值为对上一次电压采样值进行打拍处理后得到的采样值;
所述第二寄存器用于向所述第一比较器输出所述目标打拍电压采样值;
所述第一比较器用于判断所述当前电压采样值与所述目标打拍电压采样值是否相同,并向所述计数器输出第一比较结果;
所述计数器用于当所述第一比较结果为所述当前电压采样值与所述目标打拍电压采样值相同时,计数值加一;当所述第一比较结果为所述当前电压采样值与所述目标打拍电压采样值不相同时,计数值清零;以及向所述第二比较器输出所述计数值;
所述第二比较器用于接收预设窗口宽度,并判断所述计数值是否大于或等于所述预设窗口宽度,若所述计数值大于或等于所述预设窗口宽度,则向所述第一寄存器输出高电平。
可选地,所述第二比较器用于若所述计数值小于所述预设窗口宽度,则向所述第一寄存器输出低电平。
可选地,所述滤波电路包括同或门和第二与门,所述同或门的输入端分别与所述采样电路的输出端以及所述第二寄存器的输出端连接,所述同或门的输出端与所述第二比较器的输出端分别与所述第二与门连接,所述第二与门的输出端与所述第一与门的输入端连接;
所述同或门用于判断所述当前电压采样值与所述目标打拍电压采样值是否相同;若相同,则向所述第二与门输出高电平;若不相同,则向所述第二与门输出低电平;
所述第二与门用于当所述第二比较器以及所述同或门均输出高电平时,向所述第一与门输出高电平;当所述第二比较器以及所述同或门中至少有一个输出低电平时,向所述第一与门输出低电平。
可选地,所述第一与门用于当所述第二与门以及所述异或门均输出高电平时,输出高电平;当所述第二与门以及所述异或门至少有一个输出低电平时,输出低电平。
可选地,所述第二寄存器的输出端与所述第一寄存器的输入端连接;
所述第二寄存器用于向所述第一寄存器输出所述当前电压采样值;
所述第一寄存器用于当所述滤波结果为高电平时,将所述当前电压采样值保存在所述第一寄存器中。
第二方面,本发明实施例公开了一种模拟比较器,包括如上述的电压检测电路。
第三方面,本发明实施例公开了一种芯片,包括中央处理器和上述的模拟比较器,所述模拟比较器的输出端与所述中央处理器的输入端连接。
本发明实施例包括以下优点:
滤波电路从采样电路获取当前电压采样值,根据当前电压采样值生成滤波结果,并向中断电路输出滤波结果;中断电路用于当滤波结果为高电平时,将当前电压采样值与目标电压采样值进行比对,并根据比对结果生成中断信号;其中,中断电路中存储有目标电压采样值,目标电压采样值为上一次滤波结果为高电平时所对应的电压采样值。滤波结果为高电平表示电压采样值稳定,电压采样值是有效的,本发明实施例通过将滤波结果为高电平的当前电压采样值与滤波结果为高电平的上一次的电压采样值进行比对以生成中断信号,也即将经过滤波处理的,被判断为有效的当前电压采样值与被判断为有效的的上一次的电压采样值进行比对以生成中断信号,可以提高中断信号的可靠性。
附图说明
图1是本发明实施例提供的一种电压检测电路的结构框图;
图2是本发明实施例提供的一种滤波电路和中断电路的结构框图;
图3是本发明实施例提供的一种芯片的结构框图。
具体实施方式
为使本发明的上述目的、特征和优点能够更加明显易懂,下面结合附图和具体实施方式对本发明作进一步详细的说明。
中央处理器(Central Processing Unit,CPU):是电子计算机的主要设备之一,电脑中的核心配件。其功能主要是解释计算机指令以及处理计算机软件中的数据。CPU是计算机中负责读取指令,对指令译码并执行指令的核心部件。中央处理器主要包括两个部分,即控制器、运算器,其中还包括高速缓冲存储器及实现它们之间联系的数据、控制的总线。电子计算机三大核心部件就是CPU、内部存储器、输入/输出设备。中央处理器的功效主要为处理指令、执行操作、控制时间、处理数据。
模拟比较器:将模拟量与一标准值进行比较。当高于该值时,输出高(或低)电平,反之,则输出低(或高)电平。
数字滤波器:数字滤波器,是指输入、输出均为数字信号,通过一定运算关系改变输入信号所含频率成分的相对比例或者滤除某些频率成分的器件。数字滤波器是对数字信号进行滤波处理以得到期望的响应特性的离散时间系统。因此,数字滤波的概念和模拟滤波相同,只是信号的形式和实现滤波方法不同。正因为有该不同点,数字滤波器具有比模拟滤波器精度高、稳定、体积小、重量轻、灵活、不要求阻抗匹配以及实现模拟滤波器无法实现的特殊滤波功能等优点。如果要处理的是模拟信号,可通过A/DC和D/AC,在信号形式上进行匹配转换,同样可以使用数字滤波器对模拟信号进行滤波。数字滤波器工作在数字信号域,它处理的对象是经由采样器件将模拟信号转换而得到的数位信号。数字滤波器的工作方式与模拟滤波器也完全不同:后者完全依靠电阻器、电容器、晶体管等电子元件组成的物理网络实现滤波功能;而前者是通过数字运算器件对输入的数字信号进行运算和处理,从而实现设计要求的特性。
中断:就是中央处理器停下当前的工作任务,去处理其他事情,处理完后回来继续执行刚才的任务,这一过程便是中断。通常中断的原因包括下述几种:(1)外部设备请求中断。一般的外部设备(如键盘、打印机和A/D转换器等)在完成自身的操作后,向中央处理器发出中断请求,要求中央处理器为他服务。(2)故障强迫中断。计算机在一些关键部位都设有故障自动检测装置。如运算溢出、存储器读出出错、外部设备故障、电源掉电以及其他报警信号等,这些装置的报警信号都能使中央处理器中断,进行相应的中断处理。由计算机硬件异常或故障引起的中断,也称为内部异常中断。(3)实时时钟请求中断。在控制中遇到定时检测和控制,为此常采用一个外部时钟电路(可编程)控制其时间间隔。需要定时时,中央处理器发出命令使时钟电路开始工作,一旦到达规定时间,时钟电路发出中断请求,由中央处理器转去完成检测和控制工作。(4)数据通道中断。数据通道中断也称直接存储器存取操作中断,如磁盘、磁带机或CRT等直接与存储器交换数据所要求的中断。(5)程序自愿中断。中央处理器执行了特殊指令(自陷指令)或由硬件电路引起的中断是程序自愿中断。
相关技术中,模拟比较器包括采样电路和滤波电路(数字滤波器),采样电路的输出端和滤波电路的输入端连接,采样电路用于在获取到当前电压采样值后,将当前电压采样值输出至滤波电路。滤波电路用于将当前电压采样值与打拍电压采样值进行比对,而在比对过程中,由于两个电压采样值中只有当前电压采样值是经过滤波处理的,而打拍电压采样值是没有经过滤波处理的。从而造成数字滤波器的比对结果不够准确可靠,造成频繁产生中断信号唤醒中央处理器的问题。
鉴于此,本发明实施例通过在模拟比较器中设置中断电路,将中断电路与采样电路以及滤波电路连接,从而滤波电路从采样电路获取当前电压采样值,根据当前电压采样值生成滤波结果,并向中断电路输出滤波结果;中断电路用于当滤波结果为高电平时,将当前电压采样值与目标电压采样值进行比对,并根据比对结果生成中断信号;其中,中断电路中存储有目标电压采样值,目标电压采样值为上一次滤波结果为高电平时所对应的电压采样值。滤波结果为高电平表示电压采样值稳定,电压采样值是有效的,通过将滤波结果为高电平的当前电压采样值与滤波结果为高电平的上一次的电压采样值进行比对以生成中断信号,也即将经过滤波处理的,被判断为有效的当前电压采样值与被判断为有效的的上一次的电压采样值进行比对以生成中断信号,可以提高中断信号的可靠性。
参照图1,示出了本发明实施例提供的一种电压检测电路的结构框图。模拟比较器10的输出端与中央处理器20的输入端连接;模拟比较器10包括电压检测电路,电压检测电路包括:采样电路101、滤波电路102和中断电路103;采样电路101的输出端与滤波电路102的输入端以及中断电路103的输入端连接,滤波电路102的输出端与中断电路103的的输入端连接;
采样电路101用于接收当前电池电压,根据当前电池电压生成当前电压采样值,并输出当前电压采样值;
滤波电路102用于根据当前电压采样值生成滤波结果,并输出滤波结果;
中断电路103用于当滤波结果为高电平时,将当前电压采样值与目标电压采样值进行比对,并根据比对结果生成中断信号;其中,中断电路103中存储有目标电压采样值,目标电压采样值为上一次滤波结果为高电平时所对应的电压采样值。
若滤波电路102输出的滤波结果为高电平,则表示当前电压采样值是稳定的,有效的,不被滤除的;若滤波电路102输出的滤波结果为低电平,则表示当前电压采样值是不稳定的,无效的,需要被滤除的。
中断电路103可以对每一次滤波结果为高电平的电压采样值进行保存,也即对每一次经过滤波处理后被判断为有效的电压采样值进行保存。
则,当滤波电路102向中断电路103输出的滤波结果为高电平时,中断电路103可以判断当前电压采样值与目标电压采样值是否相同,目标电压采样值为上一次滤波结果为高电平时所对应的电压采样值。若相同,则可以进一步确定当前电压采样值的稳定性和有效性,此时中断电路103可以输出第一中断信号,第一中断信号可以为低电平,第一中断信号表示不用唤醒中央处理20进行中断处理;若不同,则表示当前电压采样值不稳定,则此时中断电路可以输出第二中断信号,第二中断信号可以为高电平,第二中断信号表示需要唤醒中央处理20进行中断处理。
本发明实施例将经过滤波处理的当前电压采样值与经过滤波处理的目标电压采样值进行比对以判断当前电压采样值是否稳定有效,可以进一步提高电压采样值稳定性判断结果的可靠性,从而提高中断信号的可靠性,避免中央处理被频繁唤醒进行中断处理。
在一种实施例中,中断信号包括高电平或低电平;中断电路103用于判断当前电压采样值与目标电压采样值是否相同,并在当前电压采样值与目标电压采样值相同时,输出低电平;在当前电压采样值与目标电压采样值不相同时,输出高电平。
当当前电压采样值与目标电压采样值相同时,输出低电平,表示电压稳定,不需要唤醒中央处理进行中断处理;当当前电压采样值与目标电压采样值不相同时,输出高电平,表示电压不稳定,需要唤醒中央处理进行中断处理。
参照图2,示出了本发明实施例提供的一种滤波电路和中断电路的结构框图。中断电路103包括第一寄存器1031、异或门1032和第一与门1033;滤波电路的输出端与第一寄存器1031的输入端连接,第一寄存器1031的输出端以及采样电路101的输出端分别与异或门1032的输入端连接,异或门1032的输出端以及滤波电路的输出端与第一与门1033的输入端连接;第一寄存器1031中存储有目标电压采样值;
第一寄存器1031用于当滤波结果为高电平时,向异或门1032输出目标电压采样值;
异或门1032用于判断当前电压采样值与目标电压采样值是否相同,并在当前电压采样值与目标电压采样值相同时,向第一与门1033输出低电平;在当前电压采样值与目标电压采样值不相同时,向第一与门1033输出高电平。
寄存器,能够暂时存放数码、指令、运算结果的数字逻辑部件,称为寄存器。寄存器的功能是存储二进制代码,它是由具有存储功能的触发器组合起来构成的。一个触发器可以存储1位二进制代码,故存放n位二进制代码的寄存器,需用n个触发器来构成。按照功能的不同,可将寄存器分为基本寄存器和移位寄存器两大类。
与门(AND gate)又称“与电路”、逻辑“积”、逻辑“与”电路。是执行“与”运算的基本逻辑门电路。有多个输入端,一个输出端。当所有的输入同时为高电平(逻辑1)时,输出才为高电平,否则输出为低电平(逻辑0)。
或门是实现逻辑加的电路,又称逻辑和电路,简称或门。此电路有两个以上输入端,一个输出端。当有一个或几个输入端是为高电平(逻辑1)时,或门的输出即为高电平(逻辑1)。当所有输入端均为低电平(逻辑0)时,输出才为低电平(逻辑0)。
异或门1032(XOR gate),是数字逻辑电路的基本单元。有2个输入端、1个输出端。当2个输入端的输入电平不相同时,输出为高电平(逻辑1);当2个输入端的输入电平相同时,输出为低电平(逻辑0)。
当第一与门1033接收到滤波电路输出的高电平,以及接收到异或门1032输出的高电平时,此时表示滤波电路输出滤波结果表示当前电压采样值是稳定的,但是异或门1032的判断结果表示当前电压采样值是不稳定的,此时第一与门1033输出高电平,唤醒中央处理器。
当第一与门1033接收到滤波电路102输出的低电平,此时第一与门1033会直接输出低电平,表示不用唤醒中央处理器。
当第一与门1033接收到滤波电路102输出的高电平,以及接收到异或门1032输出的低电平时,此时表示滤波电路102输出滤波结果表示当前电压采样值是稳定的,并且异或门1032的判断结果表示当前电压采样值也是稳定的,此时第一与门1033输出低电平,表示不用唤醒中央处理器。
本发明实施例中,滤波电路从采样电路101获取当前电压采样值,根据当前电压采样值生成滤波结果,并向中断电路103输出滤波结果;中断电路102用于当滤波结果为高电平时,判断当前电压采样值与目标电压采样值是否相同,若相同,则表示电路稳定,输出低电平,不对中央处理器进行唤醒;若相同,则表示电路不稳定,输出高电平,对中央处理器进行唤醒。本发明实施例通过将经过滤波处理的,被判断为有效的当前电压采样值与被判断为有效的的上一次的电压采样值进行比对以生成中断信号,控制对中央处理器的唤醒处理,可以提高中断信号的可靠性,避免中央处理器被频繁唤醒。
在一种实施例中,滤波电路102包括第二寄存器1021、第一比较器1022、计数器1023和第二比较器1024;第二寄存器1021的输入端与采样电路101的输出端连接,第二寄存器1021的输出端以及采样电路101的输出端分别与第一比较器1022的输入端连接,第一比较器1022的的输出端与计数器1023的输入端连接,计数器1023的输出端与第二比较器1024的输入端连接,第二比较器1024的输出端与第一寄存器1031连接;第二寄存器1021中存储有目标打拍电压采样值;目标打拍电压采样值为对上一次电压采样值进行打拍处理后得到的采样值;
第二寄存器1021用于向第一比较器1022输出目标打拍电压采样值;
第一比较器1022用于判断当前电压采样值与目标打拍电压采样值是否相同,并向计数器1023输出第一比较结果;
计数器1023用于当第一比较结果为当前电压采样值与目标打拍电压采样值相同时,计数值加一;当第一比较结果为当前电压采样值与目标打拍电压采样值不相同时,计数值清零;以及向第二比较器1024输出计数值;
第二比较器1024用于接收预设窗口宽度,并判断计数值是否大于或等于预设窗口宽度,若计数值大于或等于预设窗口宽度,则向第一寄存器1031输出高电平。
在一种实施例中,第二比较器1024用于若计数值小于预设窗口宽度,则向第一寄存器1031输出低电平。
打拍,就是将信号延时,打一拍就是指将信号延时一个时钟周期,打n拍就是延迟n个时钟周期。本发明的打拍处理,可以为打一拍。
窗口宽度可以为预设的滤波窗口宽度。
当计数器1023的计数值大于或等于预设窗口宽度时,表示当前电压采样值是稳定的,需要保留;当计数器1023的计数值小于预设窗口宽度时,表示当前电压采样值是不稳定的,需要滤除。因此,若计数值大于或等于预设窗口宽度,则第二比较器1024向第一寄存器1031输出高电平,若计数值小于预设窗口宽度,则第二比较器1024向第一寄存器1031输出低电平。
当第一寄存器1031接收到第二比较器1024发送的高电平时,第一寄存器1031将当前电压采样值进行保存,以及向异或门1032发送目标电压采样值,以使异或门1032将当前电压采样值与目标电压采样值进行比对;当第一寄存器1031接收到第二比较器1024发送的低电平时,第一寄存器1031不对当前电压采样值进行保存,以及不向异或门1032发送目标电压采样值。
在一种实施例中,第二寄存器1021每次获取到电压采样值时,均可以对电压采样值进行打拍处理得到打拍电压采样值,并将电压采样值与打拍电压采样值对应保存在第二寄存器1021中以方便进行调用。
在一种实施例中,滤波电路包括同或门1025和第二与门1026,同或门1025的输入端分别与采样电路101的输出端以及第二寄存器1021的输出端连接,同或门1025的输出端与第二比较器1024的输出端分别与第二与门1026连接,第二与门1026的输出端与第一与门1033的输入端连接;
同或门1025用于判断当前电压采样值与目标打拍电压采样值是否相同;若相同,则向第二与门1026输出高电平;若不相同,则向第二与门1026输出电平;
第二与门1026用于当第二比较器1024以及同或门1025均输出高电平时,向第一与门1033输出高电平;当第二比较器1024以及同或门1025中至少有一个输出低电平时,向第一与门1033输出低电平。
在一种实施例中,第一与门1033用于当第二与门1026以及异或门1032均输出高电平时,输出高电平;当第二与门1026以及异或门1032至少有一个输出低电平时,输出低电平。
同或门1025(XNOR gate)也称为异或非门,在异或门1032的输出端再加上一个非门就构成了异或非门,是数字逻辑电路的基本单元,有2个输入端、1个输出端。当2个输入端的输入电平不相同时,输出为低电平(逻辑0);当2个输入端的输入电平相同时,输出为高电平(逻辑1)。
当第二与门1026接收到第二比较器1024发送的高电平,以及同或门1025发送的高电平时,第二与门1026向第一与门1033输出高电平。此时,第一与门1033输出高电平还是低电平取决于异或门1032发送过来的电平信息。若此时,异或门1032向第一与门1033发送的是高电平,则第一与门1033输出高电平;若异或门1032向第一与门1033发送的是低电平,则第一与门1033输出低电平。
当第二与门1026接收到第二比较器1024发送的低电平,或同或门1025发送的低电平时,第二与门1026向第一与门1033输出低电平。此时,无论异或门1032发送过来的电平信息是高电平或是低电平,第一与门1033输出均为低电平。
本发明实施例中,滤波电路从采样电路101获取当前电压采样值,根据当前电压采样值生成滤波结果,并向中断电路103输出滤波结果;中断电路102用于当滤波结果为高电平时,判断当前电压采样值与目标电压采样值是否相同,若相同,则表示电路稳定,输出低电平,不对中央处理器进行唤醒;若相同,则表示电路不稳定,输出高电平,对中央处理器进行唤醒。本发明实施例通过将经过滤波处理的,被判断为有效的当前电压采样值与被判断为有效的的上一次的电压采样值进行比对以生成中断信号,控制对中央处理器的唤醒处理,可以提高中断信号的可靠性,避免中央处理器被频繁唤醒。
在一种实施例中,第二寄存器1021的输出端与第一寄存器1031的输入端连接;
第二寄存器1021用于向第一寄存器1031输出当前电压采样值;
第一寄存器1031用于当滤波结果为高电平时,将当前电压采样值保存在第一寄存器1031中。
当滤波结果为高电平时,此时的滤波结果表示当前电压采样值稳定,此时,第一寄存器1031可以对第一寄存器1031发送的当前电压采样值进行保存。
本发明实施例解决了模拟比较器的数字滤波器不能对比对的点样采样值均进行滤波,频繁产生中断唤醒CPU的问题。本发明实施例可以实现在连续接收比较结果时滤波器能持续滤波的功能,提高电路的稳定性。
在一种实施例中,如图2所示,当滤波电路接收到采样有效信号时,采样有效信号表示采样结束,此时,第二寄存器1021可以获取当前电压采样值,对当前电压采样值进行打拍处理,得到当前电压采样值对应的打拍电压采样值,并将当前电压采样值、当前电压采样值对应的打拍电压采样值保存在第二寄存器1021中。
滤波功能主要靠滤波电路中的计数器1023以及比较器实现。第一比较器1022判断当前电压采样值与目标打拍电压采样值是否相同,若当前电压采样值与目标打拍电压采样值相同,则计数器1023的计数值加一;若当前电压采样值与目标打拍电压采样值不相同,则计数器1023的计数值清零。
第二比较器1024判断计数值是否大于或等于预设窗口宽度,若计数值小于预设窗口宽度,则第二比较器1024向第二与门1026输出0,第二与门1026向第一与门1033输出0,第一与门1033向中央处理器输出0,不唤醒中央处理器。
若计数值大于或等于预设窗口宽度,则第二比较器1024输出1;此时,同或门1025判断当前采样值与目标打拍采样值是否相同。
若当前采样值与目标打拍采样值是否不相同,则同或门1025向第二与门1026输出0,第二与门1026向第一与门1033输出0,第一与门1033向中央处理器输出0,不唤醒中央处理器。
若当前采样值与目标打拍采样值是否相同,则同或门1025向第二与门1026输出1,此时,由于第二比较器1024也向第二与门1026输出1,因此,第二与门1026向第一与门1033输出1。
第一寄存器1031接收到第二比较器1024输出的1后,第一寄存器1031将当前电压采样值进行保存,以及将目标电压采样值发送至异或门1032。
异或门1032从采样电路101接收当前电压采样值,以及从第一寄存器1031接收目标电压采样值后,判断当前电压采样值与目标电压采样值是否相同。
若当前电压采样值与目标电压采样值相同,则异或门1032向第一与门1033输出0,此时,第一与门1033接收到第二与门1026输出的1,以及异或门1032输出的0,因此,第一与门1033输出0,第一与门1033向中央处理器输出0,不唤醒中央处理器。
若当前电压采样值与目标电压采样值不相同,则异或门1032向第一与门1033输出1,此时,第一与门1033接收到第二与门1026输出的1,以及异或门1032输出的1,因此,第一与门1033输出1,第一与门1033向中央处理器输出1,唤醒中央处理器。
本发明实施例解决了模拟比较器的数字滤波器不能对比对的点样采样值均进行滤波,频繁产生中断唤醒CPU的问题。本发明实施例可以实现在连续接收比较结果时滤波器能持续滤波的功能,提高电路的稳定性。
需要说明的是,对于方法实施例,为了简单描述,故将其都表述为一系列的动作组合,但是本领域技术人员应该知悉,本发明实施例并不受所描述的动作顺序的限制,因为依据本发明实施例,某些步骤可以采用其他顺序或者同时进行。其次,本领域技术人员也应该知悉,说明书中所描述的实施例均属于优选实施例,所涉及的动作并不一定是本发明实施例所必须的。
本发明实施例还提供了一种模拟比较器,所述模拟比较器包括:
采样电路、滤波电路和中断电路;所述采样电路的输出端与所述滤波电路的输入端以及所述中断电路的输入端连接,所述滤波电路的输出端与所述中断电路的的输入端连接;
所述采样电路用于接收当前电池电压,根据所述当前电池电压生成当前电压采样值,并输出所述当前电压采样值;
所述滤波电路用于根据所述当前电压采样值生成滤波结果,并输出所述滤波结果;
所述中断电路用于当所述滤波结果为高电平时,将所述当前电压采样值与目标电压采样值进行比对,并根据比对结果生成中断信号;其中,所述中断电路中存储有所述目标电压采样值,所述目标电压采样值为上一次滤波结果为高电平时所对应的电压采样值。
可选地,所述中断信号包括高电平或低电平;所述中断电路用于判断所述当前电压采样值与所述目标电压采样值是否相同,并在所述当前电压采样值与所述目标电压采样值相同时,输出低电平;在所述当前电压采样值与所述目标电压采样值不相同时,输出高电平。
可选地,所述中断电路包括第一寄存器、异或门和第一与门;所述滤波电路的输出端与所述第一寄存器的输入端连接,所述第一寄存器的输出端以及所述采样电路的输出端分别与所述异或门的输入端连接,所述异或门的输出端以及所述滤波电路的输出端与所述第一与门的输入端连接;所述第一寄存器中存储有所述目标电压采样值;
所述第一寄存器用于当所述滤波结果为高电平时,向所述异或门输出所述目标电压采样值;
所述异或门用于判断所述当前电压采样值与所述目标电压采样值是否相同,并在所述当前电压采样值与所述目标电压采样值相同时,向所述第一与门输出低电平;在所述当前电压采样值与所述目标电压采样值不相同时,向所述第一与门输出高电平。
可选地,,所述滤波电路包括第二寄存器、第一比较器、计数器和第二比较器;所述第二寄存器的输入端与所述采样电路的输出端连接,所述第二寄存器的输出端以及所述采样电路的输出端分别与所述第一比较器的输入端连接,所述第一比较器的的输出端与所述计数器的输入端连接,所述计数器的输出端与所述第二比较器的输入端连接,所述第二比较器的输出端与所述第一寄存器连接;所述第二寄存器中存储有目标打拍电压采样值;所述目标打拍电压采样值为对上一次电压采样值进行打拍处理后得到的采样值;
所述第二寄存器用于向所述第一比较器输出所述目标打拍电压采样值;
所述第一比较器用于判断所述当前电压采样值与所述目标打拍电压采样值是否相同,并向所述计数器输出第一比较结果;
所述计数器用于当所述第一比较结果为所述当前电压采样值与所述目标打拍电压采样值相同时,计数值加一;当所述第一比较结果为所述当前电压采样值与所述目标打拍电压采样值不相同时,计数值清零;以及向所述第二比较器输出所述计数值;
所述第二比较器用于接收预设窗口宽度,并判断所述计数值是否大于或等于所述预设窗口宽度,若所述计数值大于或等于所述预设窗口宽度,则向所述第一寄存器输出高电平。
可选地,所述第二比较器用于若所述计数值小于所述预设窗口宽度,则向所述第一寄存器输出低电平。
可选地,所述滤波电路包括同或门和第二与门,所述同或门的输入端分别与所述采样电路的输出端以及所述第二寄存器的输出端连接,所述同或门的输出端与所述第二比较器的输出端分别与所述第二与门连接,所述第二与门的输出端与所述第一与门的输入端连接。
所述同或门用于判断所述当前电压采样值与所述目标打拍电压采样值是否相同;若相同,则向所述第二与门输出高电平;若不相同,则向所述第二与门输出低电平。
所述第二与门用于当所述第二比较器以及所述同或门均输出高电平时,向所述第一与门输出高电平;当所述第二比较器以及所述同或门中至少有一个输出低电平时,向所述第一与门输出低电平。
可选地,所述第一与门用于当所述第二与门以及所述异或门均输出高电平时,输出高电平;当所述第二与门以及所述异或门至少有一个输出低电平时,输出低电平。
可选地,所述第二寄存器的输出端与所述第一寄存器的输入端连接;
所述第二寄存器用于向所述第一寄存器输出所述当前电压采样值;
所述第一寄存器用于当所述滤波结果为高电平时,将所述当前电压采样值保存在所述第一寄存器中。
参照图3,示出了本发明实施例提供的一种芯片的结构框图,芯片包括中央处理器和模拟比较器,模拟比较器的输出端与中央处理器的输入端连接,模拟比较器包括上述实施例中任一电压检测电路。
本说明书中的各个实施例均采用递进的方式描述,每个实施例重点说明的都是与其他实施例的不同之处,各个实施例之间相同相似的部分互相参见即可。
本领域内的技术人员应明白,本发明实施例的实施例可提供为方法、装置、或计算机程序产品。因此,本发明实施例可采用完全硬件实施例、完全软件实施例、或结合软件和硬件方面的实施例的形式。而且,本发明实施例可采用在一个或多个其中包含有计算机可用程序代码的计算机可用存储介质(包括但不限于磁盘存储器、CD-ROM、光学存储器等)上实施的计算机程序产品的形式。
本发明实施例是参照根据本发明实施例的方法、终端设备(系统)、和计算机程序产品的流程图和/或方框图来描述的。应理解可由计算机程序指令实现流程图和/或方框图中的每一流程和/或方框、以及流程图和/或方框图中的流程和/或方框的结合。可提供这些计算机程序指令到通用计算机、专用计算机、嵌入式处理机或其他可编程数据处理终端设备的处理器以产生一个机器,使得通过计算机或其他可编程数据处理终端设备的处理器执行的指令产生用于实现在流程图一个流程或多个流程和/或方框图一个方框或多个方框中指定的功能的装置。
这些计算机程序指令也可存储在能引导计算机或其他可编程数据处理终端设备以特定方式工作的计算机可读存储器中,使得存储在该计算机可读存储器中的指令产生包括指令装置的制造品,该指令装置实现在流程图一个流程或多个流程和/或方框图一个方框或多个方框中指定的功能。
这些计算机程序指令也可装载到计算机或其他可编程数据处理终端设备上,使得在计算机或其他可编程终端设备上执行一系列操作步骤以产生计算机实现的处理,从而在计算机或其他可编程终端设备上执行的指令提供用于实现在流程图一个流程或多个流程和/或方框图一个方框或多个方框中指定的功能的步骤。
尽管已描述了本发明实施例的优选实施例,但本领域内的技术人员一旦得知了基本创造性概念,则可对这些实施例做出另外的变更和修改。所以,所附权利要求意欲解释为包括优选实施例以及落入本发明实施例范围的所有变更和修改。
最后,还需要说明的是,在本文中,诸如第一和第二等之类的关系术语仅仅用来将一个实体或者操作与另一个实体或操作区分开来,而不一定要求或者暗示这些实体或操作之间存在任何这种实际的关系或者顺序。而且,术语“包括”、“包含”或者其任何其他变体意在涵盖非排他性的包含,从而使得包括一系列要素的过程、方法、物品或者终端设备不仅包括那些要素,而且还包括没有明确列出的其他要素,或者是还包括为这种过程、方法、物品或者终端设备所固有的要素。在没有更多限制的情况下,由语句“包括一个……”限定的要素,并不排除在包括所述要素的过程、方法、物品或者终端设备中还存在另外的相同要素。
以上对本发明所提供的一种电压检测电路、模拟比较器和芯片,进行了详细介绍,本文中应用了具体个例对本发明的原理及实施方式进行了阐述,以上实施例的说明只是用于帮助理解本发明的方法及其核心思想;同时,对于本领域的一般技术人员,依据本发明的思想,在具体实施方式及应用范围上均会有改变之处,综上所述,本说明书内容不应理解为对本发明的限制。
Claims (10)
1.一种电压检测电路,其特征在于,包括:
采样电路、滤波电路和中断电路;所述采样电路的输出端与所述滤波电路的输入端以及所述中断电路的输入端连接,所述滤波电路的输出端与所述中断电路的的输入端连接;
所述采样电路用于接收当前电池电压,根据所述当前电池电压生成当前电压采样值,并输出所述当前电压采样值;
所述滤波电路用于根据所述当前电压采样值生成滤波结果,并输出所述滤波结果;
所述中断电路用于当所述滤波结果为高电平时,将所述当前电压采样值与目标电压采样值进行比对,并根据比对结果生成中断信号;其中,所述中断电路中存储有所述目标电压采样值,所述目标电压采样值为上一次滤波结果为高电平时所对应的电压采样值。
2.根据权利要求1所述的电压检测电路,其特征在于,所述中断信号包括高电平或低电平;
所述中断电路用于判断所述当前电压采样值与所述目标电压采样值是否相同,并在所述当前电压采样值与所述目标电压采样值相同时,输出低电平;在所述当前电压采样值与所述目标电压采样值不相同时,输出高电平。
3.根据权利要求2所述的电压检测电路,其特征在于,所述中断电路包括第一寄存器、异或门和第一与门;所述滤波电路的输出端与所述第一寄存器的输入端连接,所述第一寄存器的输出端以及所述采样电路的输出端分别与所述异或门的输入端连接,所述异或门的输出端以及所述滤波电路的输出端与所述第一与门的输入端连接;所述第一寄存器中存储有所述目标电压采样值;
所述第一寄存器用于当所述滤波结果为高电平时,向所述异或门输出所述目标电压采样值;
所述异或门用于判断所述当前电压采样值与所述目标电压采样值是否相同,并在所述当前电压采样值与所述目标电压采样值相同时,向所述第一与门输出低电平;在所述当前电压采样值与所述目标电压采样值不相同时,向所述第一与门输出高电平。
4.根据权利要求3所述的电压检测电路,其特征在于,所述滤波电路包括第二寄存器、第一比较器、计数器和第二比较器;所述第二寄存器的输入端与所述采样电路的输出端连接,所述第二寄存器的输出端以及所述采样电路的输出端分别与所述第一比较器的输入端连接,所述第一比较器的的输出端与所述计数器的输入端连接,所述计数器的输出端与所述第二比较器的输入端连接,所述第二比较器的输出端与所述第一寄存器连接;所述第二寄存器中存储有目标打拍电压采样值;所述目标打拍电压采样值为对上一次电压采样值进行打拍处理后得到的采样值;
所述第二寄存器用于向所述第一比较器输出所述目标打拍电压采样值;
所述第一比较器用于判断所述当前电压采样值与所述目标打拍电压采样值是否相同,并向所述计数器输出第一比较结果;
所述计数器用于当所述第一比较结果为所述当前电压采样值与所述目标打拍电压采样值相同时,计数值加一;当所述第一比较结果为所述当前电压采样值与所述目标打拍电压采样值不相同时,计数值清零;以及向所述第二比较器输出所述计数值;
所述第二比较器用于接收预设窗口宽度,并判断所述计数值是否大于或等于所述预设窗口宽度,若所述计数值大于或等于所述预设窗口宽度,则向所述第一寄存器输出高电平。
5.根据权利要求4所述的电压检测电路,其特征在于,
所述第二比较器用于若所述计数值小于所述预设窗口宽度,则向所述第一寄存器输出低电平。
6.根据权利要求4所述的电压检测电路,其特征在于,所述滤波电路包括同或门和第二与门,所述同或门的输入端分别与所述采样电路的输出端以及所述第二寄存器的输出端连接,所述同或门的输出端与所述第二比较器的输出端分别与所述第二与门连接,所述第二与门的输出端与所述第一与门的输入端连接;
所述同或门用于判断所述当前电压采样值与所述目标打拍电压采样值是否相同;若相同,则向所述第二与门输出高电平;若不相同,则向所述第二与门输出低电平;
所述第二与门用于当所述第二比较器以及所述同或门均输出高电平时,向所述第一与门输出高电平;当所述第二比较器以及所述同或门中至少有一个输出低电平时,向所述第一与门输出低电平。
7.根据权利要求6所述的电压检测电路,其特征在于,
所述第一与门用于当所述第二与门以及所述异或门均输出高电平时,输出高电平;当所述第二与门以及所述异或门至少有一个输出低电平时,输出低电平。
8.根据权利要求3所述的电压检测电路,其特征在于,所述第二寄存器的输出端与所述第一寄存器的输入端连接;
所述第二寄存器用于向所述第一寄存器输出所述当前电压采样值;
所述第一寄存器用于当所述滤波结果为高电平时,将所述当前电压采样值保存在所述第一寄存器中。
9.一种模拟比较器,其特征在于,包括如权利要求1-8中任一项所述的电压检测电路。
10.一种芯片,其特征在于,包括中央处理器和权利要求9中所述的模拟比较器,所述模拟比较器的输出端与所述中央处理器的输入端连接。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202410255022.6A CN118259068A (zh) | 2024-03-06 | 2024-03-06 | 一种电压检测电路、模拟比较器和芯片 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202410255022.6A CN118259068A (zh) | 2024-03-06 | 2024-03-06 | 一种电压检测电路、模拟比较器和芯片 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN118259068A true CN118259068A (zh) | 2024-06-28 |
Family
ID=91605933
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202410255022.6A Pending CN118259068A (zh) | 2024-03-06 | 2024-03-06 | 一种电压检测电路、模拟比较器和芯片 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN118259068A (zh) |
-
2024
- 2024-03-06 CN CN202410255022.6A patent/CN118259068A/zh active Pending
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US5436853A (en) | Remote control signal processing circuit for a microcomputer | |
EP0487743B1 (en) | Microcomputer provided with built-in converter | |
US5526391A (en) | N+1 frequency divider counter and method therefor | |
US20020008548A1 (en) | Device for detecting abnormality of clock signal | |
CN110826112B (zh) | 硬件版本号的识别方法及系统 | |
CN118259068A (zh) | 一种电压检测电路、模拟比较器和芯片 | |
CN115561665A (zh) | 一种电源检测方法、装置、设备、介质及电路 | |
US7089437B2 (en) | Apparatus for determining power consumed by a bus of a digital signal processor using counted number of logic state transitions on bus | |
JPH08139575A (ja) | パルス出力回路 | |
US10146367B2 (en) | Synchronization method and touch signal processing system using the same | |
JP3894787B2 (ja) | 受信回路 | |
KR100494114B1 (ko) | 타이머 회로 | |
CN115021727A (zh) | 时钟信号监测电路及方法 | |
JP3017504B2 (ja) | 論理回路シミユレーシヨン用期待値抽出方法 | |
CN118349080A (zh) | 一种定时中断检测方法、电子设备及存储介质 | |
JP2598547Y2 (ja) | 半導体試験装置用パターン発生器 | |
JP2000055958A (ja) | デューティ比判定回路及びデューティ比判定方法 | |
JP2000347950A (ja) | シリアルインターフェイス | |
KR930002026Y1 (ko) | 주변장치의 프로그램을 위한 리세트회로 | |
JP3012526B2 (ja) | 制御信号保持回路 | |
KR200182542Y1 (ko) | 리셋트 진원지 판단이 가능한 마이컴의 리셋트 회로 | |
CN116841347A (zh) | 一种修正cpld内部时钟频率的装置及方法 | |
WO2023055388A1 (en) | External crystal oscillator cycle duration and variation tracking | |
KR100366800B1 (ko) | 전송시스템의 외부클럭 오류 감지장치 | |
CN118151735A (zh) | 一种功耗稳定的计算电路及其控制方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination |