CN110826112B - 硬件版本号的识别方法及系统 - Google Patents

Abstract

本申请提供了一种硬件版本号的识别方法，所述方法包括：向计数器输入检测信号，以使所述计数器根据所述检测信号进行减值计数，所述计数器减值计数至计数值为零时输出第一电平；从所述计数器接收所述第一电平；根据相邻的两个所述第一电平的间隔周期识别出所述硬件版本号，所述间隔周期由所述计数器的指定引脚的预设电平确定。本申请所提供的硬件版本号的识别方法资源占用少，有利于降低成本，并且可靠性高。此外，本申请还提供了一种硬件版本号的识别系统。

Description

硬件版本号的识别方法及系统

技术领域

本申请涉及硬件版本信息识别的技术领域，特别是涉及硬件版本号的识别方法及系统。

背景技术

基于同一硬件和软件架构的计算机系统，在版本更新时，会对硬件设计进行更改，同时在软件系统中修改相应的硬件接口。为了使得软件系统能够实现最大程度的设计复用，提高工作和生产效率，将同一套软件系统适配不同的硬件版本便显得尤为重要。为了实现同一套软件系统兼容不同的硬件版本，首先要解决的技术问题便是软件系统要能够对硬件版本进行识别。相关技术中对硬件版本进行识别的方案存在资源浪费、原理复杂以及可靠性差的缺点。

发明内容

本申请主要解决的技术问题是提供一种硬件版本号的识别方法及系统，该识别方法及系统简单可靠，有利于节约资源、降低成本。

本申请提供了一种硬件版本号的识别方法，所述方法包括：向计数器输入检测信号，以使所述计数器根据所述检测信号进行减值计数，所述计数器减值计数至计数值为零时输出第一电平；从所述计数器接收所述第一电平；根据相邻的两个所述第一电平的间隔周期识别出所述硬件版本号，所述间隔周期由所述计数器的指定引脚的预设电平确定。

本申请还提供了一种硬件版本号的识别方法，所述方法包括：从处理器接收到检测信号；根据所述检测信号进行减值计数；在减值计数至计数值为零时，输出第一电平，以使所述处理器根据相邻的两个所述第一电平的间隔周期识别出所述硬件版本号，所述间隔周期由所述计数器的指定引脚的预设电平确定。

本申请还提供了一种硬件版本号的识别系统，所述识别系统至少包括处理器和计数器，所述处理器用于向所述计数器输出检测信号，所述计数器用于根据所述检测信号进行减值计数；在所述计数器减值计数至计数值为零时输出第一电平，所述处理器从所述计数器接收所述第一电平，并根据相邻的两个所述第一电平的间隔周期识别出所述硬件版本号，所述间隔周期由所述计数器的指定引脚的预设电平确定。

本申请所提供的硬件版本号的识别方法及系统中，处理器的输出引脚向计数器输出检测信号，处理器的输入引脚从计数器接收第一电平，所述处理器根据相邻的两个第一电平之间的间隔周期识别出硬件版本号，其中，间隔周期由计数器的指定引脚的预设电平确定，从而只占用处理器的两个引脚即可实现硬件版本号的识别，占用处理器引脚少，有利于节约资源、降低成本；此外，计数器搭载在硬件上，硬件版本号可在硬件的自动化生产过程中自动确定，无需人为的绑定和设置硬件版本号与硬件之间的对应关系，有利于提高硬件版本号识别的可靠性。

附图说明

为了更清楚地说明本申请实施例中的技术方案，下面将对实施例描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本申请的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。

图1是本申请实施例所提供的硬件版本号的识别系统的电路示意图；

图2是图1中处理器输出的检测信号的波形示意图；

图3是图1中计数器在预置计数值之前的时序图；

图4是图1中计数器以8为预置计数值的时序图；

图5是本申请实施例所提供的硬件版本号的识别方法的流程示意图；

图6是本申请实施例所提供的另一硬件版本号的识别方法的流程示意图。

具体实施方式

为了更加简单可靠对硬件版本进行识别，本申请实施例提供了一种硬件版本号的识别方法及系统。下面结合附图和实施例，对本申请作进一步的详细描述。特别指出的是，以下实施例仅用于说明本申请，但不对本申请的范围进行限定。同样的，以下实施例仅为本申请的部分实施例而非全部实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其它实施例，都属于本申请保护的范围。

在本申请中提及“实施例”意味着，结合实施例描述的特定特征、结构或特性可以包含在本申请的至少一个实施例中。在说明书中的各个位置出现该短语并不一定均是指相同的实施例，也不是与其它实施例互斥的独立的或备选的实施例。本领域技术人员显式地和隐式地理解的是，本文所描述的实施例可以与其它实施例相结合。

需要说明的是，本申请中的术语“包括”和“具有”以及它们任何变形，意图在于覆盖不排他的包含；本申请中的术语“第一”、“第二”、“第三”仅用于描述目的，而不能理解为指示或暗示相对重要性或者隐含指明所指示的技术特征的数量。由此，限定有“第一”、“第二”、“第三”的特征可以明示或者隐含地包括至少一个该特征。

请参阅图1，图1是本申请实施例所提供的硬件版本号的识别系统的电路示意图，识别系统至少包括处理器10和计数器20，处理器10用于向计数器20输出检测信号，计数器20用于根据检测信号进行减值计数，在计数器20减值计数至计数值为零时输出第一电平，处理器10从计数器20接收第一电平，并根据相邻的两个第一电平的间隔周期识别出硬件版本号，间隔周期由计数器20的指定引脚的预设电平确定。

其中，处理器10可以为微控制器，处理器10可以包括至少两个引脚，其中，处理器10的一个引脚为输出引脚IO_1，用于向计数器20输出检测信号。本申请实施例对所述检测信号的种类不作限制，举例而言，检测信号可以为方波信号，计数器20用于根据方波信号的每个上升沿将计数值减1；检测信号也可以为正弦波信号，计数器20用于根据正弦波信号的每个上升沿将计数值减1；检测信号还可以是脉冲信号，计数器20用于根据脉冲信号的每个上升沿将计数值减1，但由于脉冲信号的低电平持续时间较长，导致计数器20减值计数的过程较慢，硬件版本号的识别过程耗时较长。在本实施例中，以检测信号为方波信号进行举例说明，可以缩短硬件版本号的识别过程所需的时间，如图2所示，图2是图1中处理器输出的检测信号的波形示意图。处理器10的另外一个引脚为输入引脚IO_2，用于从计数器20接收第一电平。需要说明的是，本申请实施例对处理器10的种类和型号不作限制，本领域技术人员可以根据实际需求进行选择。

计数器20可以设置有预置计数值，例如计数器20的初始计数值可设置为255。计数器20可以包括输入引脚CP、输出引脚TC、重置引脚PL以及n个指定引脚(Pn-1、Pn-2……P0，其中n为正整数)。接下来，以n等于8为例来对本申请进行详细的描述，需要说明的是，n等于8仅仅是本申请的一个实施例，而不是本申请的全部实施例，实际上n可以根据实际版本号表示需要为任意的正整数。

计数器20的输入引脚CP与处理器10的输出引脚IO_1连接，用于接收来自处理器10的检测信号；计数器20的输出引脚TC与处理器10的输入引脚IO_2连接，用于向处理器10输入第一电平。可选地，在本实施例中，第一电平为低电平。

计数器20的指定引脚作为预置计数值接口，用于设置计数器20的预置计数值。可选地，在本申请的一个实施例中，通过在计数器20的每个指定引脚施加不同的电平信号来设置预置计数值。举例而言，可以通过在计数器20的各个指定引脚(P7、P6……P0)上施加不同的电平，由P7、P6……P0这8个指定引脚的电平决定一个8位的二进制数作为预置计数值。

可选地，在本申请的一个实施例中，识别系统还可以包括第一电阻电路和第二电阻电路，第一电阻电路可以包括第一电阻，第一电阻的一端均接地；第二电阻电路可以包括第二电阻，第二电阻的一端均输入第一参考电压；指定引脚可以根据硬件版本号选择性连接第一电阻的另一端或第二电阻的另一端，以设置预置计数值。本实施例的计数器20通过第一电阻电路和第二电阻电路设置预置计数值，电路简单，易于实现。

举例而言，第一电阻电路可以包括8个第一电阻，第二电阻电路可以包括8个第二电阻。其中第一电阻包括R11、R12、R13、R14、R16、R17、R18以及R19，第二电阻包括R3、R4、R5、R6、R7、R8、R9以及R10。其中，指定引脚P0连接第一电阻R11的另一端，指定引脚P0的电平为低电平，逻辑状态可以记为0；指定引脚P1连接第一电阻R12的另一端，指定引脚P1的电平为低电平，逻辑状态可以记为0；指定引脚P2连接第一电阻R13的另一端，指定引脚P2的电平为低电平，逻辑状态可以记为0；指定引脚P3连接第二电阻R6的另一端，指定引脚P3的电平为高电平，逻辑状态可以记为1；指定引脚P4连接第一电阻R16的另一端，指定引脚P4的电平为低电平，逻辑状态可以记为0；指定引脚P5连接第一电阻R17的另一端，指定引脚P5的电平为低电平，逻辑状态可以记为0；指定引脚P6连接第一电阻R18的另一端，指定引脚P6的电平为低电平，逻辑状态可以记为0；指定引脚P7连接第一电阻R19的另一端，指定引脚P7的电平为低电平，逻辑状态可以记为0；此时，计数器20的8个指定引脚的电平由外部电阻决定为8位的二进制数00001000，计数器20进一步地可以将二进制数00001000转换为十进制数8作为预置计数值。

计数器20的重置引脚PL用于在计数器20的计数值为零时，将计数值重置为预置计数值。进一步地，在本申请的一个实施例中，计数器20的重置引脚PL与计数器20的输出引脚TC连接，使得计数器20重置后的计数值与相邻的两个第一电平的间隔周期对应，具体地，可以使得计数器20重置后的计数值与相邻的两个第一电平的间隔周期在数值上相等。

接下来，以计数器20的初始计数值为255，预置计数值被设置为8为例来进行说明，处理器10初始作用于计数器20时，计数器20在接收到来自处理器10的检测信号时从初始计数值255开始计数，根据检测信号进行减值计数，当计数器20减值计数至计数值为0时，输出引脚TC输出计数结束信号(即为第一电平)，触发计数器20的重置引脚PL重置计数值，将计数器20的计数值重置为预置计数值8；然后计数器20根据处理器再次发送的检测信号从预置计数值8重新开始进行减值计数，当计数器20减值计数至计数值为0时，输出引脚TC再次输出计数结束信号(即为第一电平)，触发计数器20的重置引脚PL将计数器20的计数值重置为预置计数值8，如此重复的运行，实现以8为间隔周期的负脉冲输出。处理器10接收计数器输出引脚TC的负脉冲输出，得到负脉冲输出的间隔周期，也就是处理器10接收到的输出引脚TC输出的相邻两个第一电平的间隔周期，进而根据负脉冲的间隔周期，也就是相邻的两个第一电平的间隔周期识别出硬件版本号。

可选地，在本申请的一个实施例中，根据二进制将两个第一电平的间隔周期转换为硬件版本号。本申请实施例对相邻两个第一电平的间隔周期与硬件版本号之间的对应关系不作限制，本领域技术人员可以根据实际需求进行选择。可选地，在本实施例中，相邻两个第一电平的间隔周期的数值即为硬件版本号，使得方案更加简单。举例而言，处理器10接收第一电平，得到相邻的两个第一电平的间隔周期为8，处理器10进而根据相邻的两个第一电平的间隔周期识别出硬件版本号为8。

本实施例所提供的处理器10的输出引脚IO_1向计数器20输出检测信号，处理器10的输入引脚IO_2从计数器20接收第一电平，并根据相邻的两个第一电平之间的间隔周期识别出硬件版本号，其中，间隔周期由计数器20的指定引脚的预设电平确定，从而只占用处理器10的两个引脚即可实现硬件版本号的识别，占用处理器10引脚少，有利于节约资源、降低成本；此外，计数器20可以搭载在硬件上，硬件版本号可在硬件的自动化生产过程中自动确定，无需人为的绑定和设置硬件版本号与硬件之间的对应关系，有利于提高硬件版本号识别的可靠性。

接下来，以计数器20为74HC40103芯片为例来对本申请进行详细的说明。74HC40103芯片为8位可预置计数值的二进制向下计数器，可同步或异步置数。需要说明的是，在本申请的其它实施例中，计数器20也可以是芯片74LV161、74LS193或74HC163。本申请实施例对计数器20的具体种类不作限制，本领域技术人员可以根据实际需求进行选择。

具体地，该计数器20包括16个引脚，其中包括一个输入引脚CP、一个输出引脚TC、一个重置引脚PL以及8个指定引脚(P7、P6……P0)，剩余的三个引脚(MR、PE以及TE)分别通过电阻(R1、R2以及R15)与外部电源连接或接地。

本实施例所提供的硬件版本号的识别系统可以包括一个处理器10、一个计数器20、第一电阻电路以及第二电阻电路，第一电阻电路包括8个第一电阻(R11-R14以及R16-R19)，第一电阻(R11-R14以及R16-R19)的一端接地；第二电阻电路包括8个第二电阻(R3-R10)，第二电阻(R3-R10)的一端与外部电源连接以输入第一参考电压。计数器20的每个指定引脚(P7、P6……P0)可以选择性的与第一电阻或第二电阻的另一端连接，以设置预置计数值。

具体地，当计数器20的指定引脚连接第一电阻的另一端时，该指定引脚接收低电平，逻辑状态可以记为0；当计数器20的指定引脚连接第二电阻的另一端时，该指定引脚接收高电平，逻辑状态可以记为1。

接下来，以8为预置计数值为例来对本实施例进行详细的说明，请一并参阅图1、图3及图4，图3是图1中计数器20在预置计数值之前的时序图，图4是图1中计数器20以8为预置计数值的时序图，硬件版本号的具体识别过程如下：

计数器20的输入引脚CP接收来自处理器10的方波信号，计数值从255开始减值计数，具体地，每输入一个方波的上升沿，则计数值减1，当计数值为0时，计数器20的输出引脚TC输出计数结束信号(即第一电平)，该第一电平会持续至方波信号的下一个上升沿。

之后，由于计数器20的重置引脚PL与计数器20的输出引脚TC短接，计数器20的重置引脚PL接收第一电平使得计数器20的计数值重置，重置之后的计数值不再是255，而是由P7、P6……P0这8个指定引脚的电平决定的预置计数值。举例而言，当P7、P6……P0的电平的逻辑状态由第一电阻电路或第二电阻电路决定为00001000时，计数器20将8位二进制数00001000转化为十进制数8，从而确定预置计数值为8，计数器20的计数值重置为预置计数值8，重置之后从8开始计数。

处理器的检测信号继续发出，计数器20根据检测信号从8开始继续进行减值计数，具体的，计数值继续随着方波的上升沿减1，当计数值为0时，计数器20再次输出第一电平，并将计数器20的重置引脚PL触发，使得计数器20再次将计数值重置为预置计数值8。之后，随着方波的持续输入，计数器20将以8为周期，重复的运行，而计数器20的输出引脚TC也会以8为周期，输出1个方波时间的第一电平。

需要说明的是，本实施例并不是对本申请的限制，预置计数值并不限制为8，预置计数值可以是由8位二进制数确定的任意十进制数，比如，12、24等等。如果将P7、P6……P0这8个指定引脚的所决定的预置计数值更改为N，则计数器20的输出引脚TC以N为间隔周期输出第一电平。然后，处理器10从计数器20接收到第一电平，确定相邻的两个第一电平的间隔周期为8，然后根据间隔周期识别出硬件版本号。具体的，间隔周期的数值即可作为硬件版本号，使得方案更加简单。

综上所述，本实施例中，计数器20的输入引脚CP接收来自处理器10的方波信号，计数器20的输出引脚TC向处理器10输入第一电平，根据硬件版本号通过第一电阻电路和第二电阻电路配置8个指定引脚(P7-P0)的高低电平来设置预置计数值，同时将计数器20的重置引脚PL与计数器20的输出引脚TC短接，使得预置计数值和相邻的两个第一电平的间隔周期对应，处理器10检测第一电平，根据间隔周期识别出硬件版本号，即可获得硬件版本号，实现硬件版本号的识别。

请参阅图5，图5是本申请实施例所提供的硬件版本号的识别方法的流程示意图，该方法应用于上述实施例所揭示的识别系统，方法包括以下步骤：

S11：处理器向计数器输入检测信号，以使计数器根据检测信号进行减值计数，所述计数器减值计数至计数值为零时输出第一电平。

具体地，处理器的输出引脚与计数器的输入引脚连接以向计数器输入检测信号。本申请实施例对所述检测信号的种类不作限制，举例而言，检测信号可以为方波信号，计数器用于根据方波信号的每个上升沿将计数值减1；检测信号也可以为正弦波信号，计数器用于根据正弦波信号的每个上升沿将计数值减1；检测信号还可以是脉冲信号，计数器用于根据脉冲信号的每个上升沿将计数值减1，但由于脉冲信号的低电平持续时间较长，导致计数器减值计数的过程较慢，硬件版本号的识别过程耗时较长。在本实施例中，检测信号具体为方波信号，以缩短硬件版本号的识别过程所需的时间。本方案中的方波信号不要求频率稳定，高低电平稳定、沿降单调即可。

S12：处理器从计数器接收到所述第一电平。

具体地，处理器的输入引脚与计数器的输出引脚连接以从计数器接收到第一电平。在本申请实施例中，第一电平可以为低电平。计数器可以包括n个指定引脚，n个指定引脚作为预置计数值接口，用于设置计数器的计数值。例如，可以通过每个指定引脚输入不同的电平以形成n位的二进制数，计数器将n位的二进制数转化为十进制数作为预置计数值，计数器可以以预置计数值为间隔周期向处理器输入第一电平。

S13：处理器根据相邻的两个第一电平的间隔周期识别出硬件版本号，所述间隔周期由所述计数器的指定引脚的预设电平确定。

可选地，在本申请的一个实施例中，根据二进制将两个第一电平的间隔周期转换为硬件版本号。本申请实施例对相邻两个第一电平的间隔周期与硬件版本号之间的对应关系不作限制，本领域技术人员可以根据实际需求进行选择。可选的，在本实施例中，相邻两个第一电平的间隔周期的数值即为硬件版本号，举例而言，处理器接收第一电平，得到相邻的两个第一电平的间隔周期为8，处理器进而根据相邻的两个第一电平的间隔周期识别出硬件版本号为8。

本实施例所提供的硬件版本号的识别方法中，处理器的输出引脚向计数器输入检测信号，处理器的输入引脚从计数器接收第一电平，处理器根据相邻的两个第一电平之间的间隔周期识别出硬件版本号，其中，间隔周期由计数器的指定引脚的预设电平确定，从而只占用处理器的两个引脚即可实现硬件版本号的识别，占用处理器引脚少，有利于节约资源、降低成本；此外，计数器搭载在硬件上，硬件版本号可在硬件的自动化生产过程中自动确定，无需人为的绑定和设置硬件版本号与硬件之间的对应关系，有利于提高硬件版本号识别的可靠性。

请参阅图6，图6是本申请实施例所提供的另一硬件版本号的识别方法的流程示意图，该方法应用于上述实施例所揭示的识别系统，方法包括以下步骤：

S21：计数器从处理器接收检测信号。

具体地，计数器的输入引脚与处理器的输出引脚连接以从处理器接收到检测信号。本申请实施例对所述检测信号的种类不作限制，举例而言，检测信号可以为方波信号，计数器用于根据方波信号的每个上升沿将计数值减1；检测信号也可以为正弦波信号，计数器用于根据正弦波信号的每个上升沿将计数值减1；检测信号还可以是脉冲信号，计数器用于根据脉冲信号的每个上升沿将计数值减1，但由于脉冲信号的低电平持续时间较长，导致计数器减值计数的过程较慢，硬件版本号的识别过程耗时较长。在本实施例中，检测信号具体为方波信号，以缩短硬件版本号的识别过程所需的时间。本方案中的方波信号不要求频率稳定，高低电平稳定、沿降单调即可。

S22：计数器根据所述检测信号进行减值计数。

具体地，计数器在接收到检测信号之后开始减值计数，并根据检测信号的上升沿将计数值减1。

S23：计数器在减值计数至计数值为零时，输出第一电平，以使处理器根据相邻的两个第一电平的间隔周期识别出硬件版本号，所述间隔周期由所述计数器的指定引脚的预设电平确定。

具体地，计数器的输出引脚与处理器的输入引脚连接，以向处理器输入第一电平。在本申请实施例中，第一电平可以为低电平。在输出第一电平的步骤之后，方法可以进一步包括：重置计数值，并返回从处理器接收检测信号的步骤，重置后的所述计数值与所述间隔周期对应。具体地，在计数器输出第一电平之后，由于计数器的重置引脚与计数器的输出引脚短接，重置引脚受到触发将计数值重置为预置计数值，并重新开始计数，以预置计数值为间隔周期向处理器输入第一电平，使处理器根据相邻的两个第一电平的间隔周期识别出硬件版本号。

本实施例所提供的硬件版本号的识别方法中，处理器的输出引脚向计数器输出检测信号，处理器的输入引脚从计数器接收第一电平，处理器根据相邻的两个第一电平之间的间隔周期识别出硬件版本号，其中，间隔周期由计数器的指定引脚的预设电平确定，从而只占用处理器的两个引脚即可实现硬件版本号的识别，占用处理器引脚少，有利于节约资源、降低成本；此外，计数器搭载在硬件上，硬件版本号可在硬件的自动化生产过程中自动确定，无需人为的绑定和设置硬件版本号与硬件之间的对应关系，有利于提高硬件版本号识别的可靠性。

以上所述仅为本申请的部分实施例，并非因此限制本申请的保护范围，凡是利用本申请说明书及附图内容所作的等效装置或等效流程变换，或直接或间接运用在其他相关的技术领域，均同理包括在本申请的专利保护范围内。

Claims (10)

1.一种硬件版本号的识别方法，其特征在于，所述方法包括：

向计数器输出检测信号，以使所述计数器根据所述检测信号进行减值计数，所述计数器减值计数至计数值为零时输出第一电平，并将所述计数值重置为预置计数值，然后根据所述检测信号从所述预置计数值重新开始进行减值计数，所述计数器减值计数至所述计数值为零时输出与所述第一电平相邻的另一第一电平；

从所述计数器接收相邻的两个所述第一电平；

根据相邻的两个所述第一电平的间隔周期识别出所述硬件版本号，所述预置计数值由所述计数器的指定引脚的预设电平确定。

2.根据权利要求1所述的方法，其特征在于，所述根据相邻的两个所述第一电平的间隔周期识别出所述硬件版本号，所述间隔周期由所述计数器的指定引脚的预设电平确定的步骤包括：

根据二进制将所述间隔周期转换为硬件版本号。

3.根据权利要求1所述的方法，其特征在于，所述检测信号为方波信号。

4.一种硬件版本号的识别方法，其特征在于，所述方法包括：

从处理器接收检测信号；

根据所述检测信号进行减值计数；

在减值计数至计数值为零时，输出第一电平，并将所述计数值重置为预置计数值，然后根据所述检测信号从所述预置计数值重新开始进行减值计数，在减值计数至计数值为零时，输出与所述第一电平相邻的另一第一电平，以使所述处理器根据相邻的两个所述第一电平的间隔周期识别出所述硬件版本号，所述预置计数值由计数器的指定引脚的预设电平确定。

5.根据权利要求4所述的方法，其特征在于，

所述预置计数值与所述间隔周期对应。

6.一种硬件版本号的识别系统，其特征在于，所述识别系统至少包括处理器和计数器，所述处理器用于向所述计数器输出检测信号，所述计数器用于根据所述检测信号进行减值计数；在所述计数器减值计数至计数值为零时，所述计数器输出第一电平，并将所述计数值重置为预置计数值，然后根据所述检测信号从所述预置计数值重新开始进行减值计数，所述计数器减值计数至所述计数值为零时输出与所述第一电平相邻的另一第一电平，所述处理器从所述计数器接收相邻的两个所述第一电平，并根据相邻的两个所述第一电平的间隔周期识别出所述硬件版本号，所述预置计数值由所述计数器的指定引脚的预设电平确定。

7.根据权利要求6所述的识别系统，其特征在于，所述计数器的重置引脚与所述计数器的输出引脚连接，以使所述计数器减值计数至计数值为零时，将所述计数值重置为预置计数值，所述预置计数值与所述间隔周期对应。

8.根据权利要求6所述的识别系统，其特征在于，所述处理器根据二进制将所述间隔周期转换为硬件版本号。

9.根据权利要求6所述的识别系统，其特征在于，所述识别系统进一步包括第一电阻电路和第二电阻电路，所述第一电阻电路包括第一电阻，所述第一电阻的一端接地；所述第二电阻电路包括第二电阻，所述第二电阻的一端输入第一参考电压；每个所述指定引脚根据所述硬件版本号选择性连接所述第一电阻的另一端或所述第二电阻的另一端。

10.根据权利要求6所述的识别系统，其特征在于，所述检测信号为方波信号。

Images