CN111124779B - 一种vr芯片的信号检测方法、装置及相关组件 - Google Patents

一种vr芯片的信号检测方法、装置及相关组件 Download PDF

Info

Publication number
CN111124779B
CN111124779B CN201911207109.1A CN201911207109A CN111124779B CN 111124779 B CN111124779 B CN 111124779B CN 201911207109 A CN201911207109 A CN 201911207109A CN 111124779 B CN111124779 B CN 111124779B
Authority
CN
China
Prior art keywords
signal
pulse signal
counter
chip
magnitude
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201911207109.1A
Other languages
English (en)
Other versions
CN111124779A (zh
Inventor
罗嗣恒
王鹏
宁辰
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Suzhou Inspur Intelligent Technology Co Ltd
Original Assignee
Suzhou Inspur Intelligent Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Suzhou Inspur Intelligent Technology Co Ltd filed Critical Suzhou Inspur Intelligent Technology Co Ltd
Priority to CN201911207109.1A priority Critical patent/CN111124779B/zh
Publication of CN111124779A publication Critical patent/CN111124779A/zh
Application granted granted Critical
Publication of CN111124779B publication Critical patent/CN111124779B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/22—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing
    • G06F11/2205—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing using arrangements specific to the hardware being tested
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R29/00—Arrangements for measuring or indicating electric quantities not covered by groups G01R19/00 - G01R27/00
    • G01R29/02—Measuring characteristics of individual pulses, e.g. deviation from pulse flatness, rise time or duration
    • G01R29/027—Indicating that a pulse characteristic is either above or below a predetermined value or within or beyond a predetermined range of values
    • G01R29/0273—Indicating that a pulse characteristic is either above or below a predetermined value or within or beyond a predetermined range of values the pulse characteristic being duration, i.e. width (indicating that frequency of pulses is above or below a certain limit)
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/22—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing
    • G06F11/2273—Test methods

Landscapes

  • Engineering & Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Quality & Reliability (AREA)
  • Tests Of Electronic Circuits (AREA)

Abstract

本申请公开了一种VR芯片的信号检测方法、装置、电子设备及计算机可读存储介质，包括：通过CPLD中的计数器根据目标VR芯片输出的PG信号生成脉冲信号，其中，计数器的时钟周期的数量级小于或等于干扰Glitch持续时间的目标数量级；判断脉冲信号中异常脉冲信号的持续时间是否达到目标数量级；若是，则判定PG信号中存在干扰Glitch。本申请通过CPLD中的计数器对VR芯片的PG信号中的干扰Glitch进行检测，相较于现有技术中使用示波器探头的量测方案，本申请不会受到电容效应的影响，对PG信号中干扰Glitch的量测准确性和可靠性更高，从而避免对目标VR芯片的误判，进而提高了服务器系统中故障定位的可靠性。

Description

一种VR芯片的信号检测方法、装置及相关组件
技术领域
本申请涉及服务器系统领域，特别是涉及一种VR芯片的信号检测方法、装置及相关组件。
背景技术
在服务器系统中，主板是系统中最为重要的板卡。通常主板在上电时，主板上的各组供电电压会按照严格的时间先后顺序上电，待主板上的所有供电电压建立完成后，CPU(Central Processing Unit，中央处理器)会进行初始化动作，将控制权交给BIOS(BasicInput Output System，基本输入输出系统)。BIOS接管工作后，会对主板的CPU、内存、PCIE(Peripheral Component Interconnect Express，高速串行计算机扩展总线标准)设备、网络单元进行检测，待所有设备检测无误后，服务器系统即可进入操作系统。
一旦其中任一环节出现故障，服务器系统将会终止开机过程。由于主板上的VR(电压转换)芯片数量很多，要快速准确定位上电时出现的故障，往往会采用CPLD获取各组VR芯片的EN信号和PG信号，通过各组VR芯片的EN信号和PG信号的电平及时序状态来定位故障位置。现有技术中的PG信号检测方案参照图1所示，通过示波器探头Probe来检测VR芯片输出到CPLD端的PG信号，VR芯片的PG信号在PCB上经过一段较长的路径后，通常会耦合干扰Glitch，由于耦合的干扰Glitch通常持续时间很短，又由于示波器探头的电容效应的存在，耦合的干扰Glitch会被示波器探头上的寄生电容给过滤掉，导致不能抓取到VR芯片的PG异常波形，此时若仍按照EN信号和PG信号的电平及时序状态来定位故障位置，会出现误判，误触发VR芯片故障操作。
因此，如何提供一种解决上述技术问题的方案是本领域技术人员目前需要解决的问题。
发明内容
本申请的目的是提供一种VR芯片的信号检测方法、装置、电子设备及计算机可读存储介质，相较于现有技术中使用示波器探头的量测方案，本申请不会受到电容效应的影响，对PG信号中干扰Glitch的量测准确性和可靠性更高，从而避免对目标VR芯片的误判，进而提高了服务器系统中故障定位的可靠性。
为解决上述技术问题，本申请提供了一种VR芯片的信号检测方法，包括：
通过CPLD中的计数器根据目标VR芯片输出的PG信号生成脉冲信号，其中，所述计数器的时钟周期的数量级小于或等于干扰Glitch持续时间的目标数量级；
判断所述脉冲信号中异常脉冲信号的持续时间是否达到所述目标数量级；
若是，则判定所述PG信号中存在干扰Glitch。
优选的，所述通过CPLD中的计数器根据目标VR芯片输出的PG信号生成脉冲信号的过程具体为：
通过CPLD中的计数器获取所述目标VR芯片输出的PG信号，当所述PG信号的电压值处于预设电压范围内时生成低电平脉冲信号，当所述PG信号的电压值未处于所述预设电压范围内时生成高电平脉冲信号；
相应的，所述异常脉冲信号为所述高电平脉冲信号。
优选的，所述通过CPLD中的计数器根据目标VR芯片输出的PG信号生成脉冲信号之后，该信号检测方法还包括：
通过CPLD仿真界面显示所述脉冲信号，以确定所述异常脉冲信号的持续时间。
优选的，所述计数器的时钟频率为100MHz。
优选的，所述判断所述脉冲信号中异常脉冲信号的持续时间是否达到所述目标数量级之后，该信号检测方法还包括：
判断当前检测次数是否达到预设检测次数；
若否，执行所述通过CPLD中的计数器根据目标VR芯片输出的PG信号生成脉冲信号及判断所述脉冲信号中异常脉冲信号的持续时间是否达到所述目标数量级的操作，直至当前检测次数达到所述预设检测次数；
相应的，所述判定所述PG信号中存在干扰Glitch的过程具体为：
当所述异常脉冲信号的持续时间达到所述目标数量级的次数大于预设报警次数时，判定所述PG信号中存在干扰Glitch。
优选的，所述数量级为ns数量级。
为解决上述技术问题，本申请还提供了一种VR芯片的信号检测装置，包括：
检测模块，用于通过CPLD中的计数器根据目标VR芯片输出的PG信号生成脉冲信号，其中，所述计数器的时钟周期的数量级小于或等于干扰Glitch持续时间的目标数量级；
判断模块，用于判断所述脉冲信号中异常脉冲信号的持续时间是否达到所述目标数量级，若是，则判定所述PG信号中存在干扰Glitch。
优选的，该信号检测装置还包括：
显示模块，用于通过CPLD仿真界面显示所述脉冲信号，以确定所述异常脉冲信号的持续时间。
为解决上述技术问题，本申请还提供了一种电子设备，包括：
存储器，用于存储计算机程序；
处理器，用于执行所述计算机程序时实现如上文任意一项所述VR芯片的信号检测方法的步骤。
为解决上述技术问题，本申请还提供了一种计算机可读存储介质，所述计算机可读存储介质上存储有计算机程序，所述计算机程序被处理器执行时实现如上文任意一项所述VR芯片的信号检测方法的步骤。
本申请提供了一种VR芯片的信号检测方法，通过CPLD中的计数器对VR芯片的PG信号中的干扰Glitch进行检测，由于计数器的时钟周期的数量级小于或等于干扰Glitch持续时间的目标数量级，保证了计数器可以采集到PG信号中的干扰Glitch，因此通过对计数器输出的脉冲信号进行分析，即可判断PG信号是否包括干扰Glitch，相较于现有技术中使用示波器探头的量测方案，本申请不会受到电容效应的影响，对PG信号中干扰Glitch的量测准确性和可靠性更高，由于本申请可以准确检测出PG信号中干扰Glitch，从而避免对目标VR芯片的误判，进而提高了服务器系统中故障定位的可靠性。本申请还提供了一种VR芯片的信号检测装置、电子设备及计算机可读存储介质，具有和上述VR芯片的信号检测方法相同的有益效果。
附图说明
为了更清楚地说明本申请实施例中的技术方案，下面将对现有技术和实施例中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本申请的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1为现有技术中的一种PG信号量测系统的结构示意图；
图2为本申请所提供的一种VR芯片的信号检测方法的步骤流程图；
图3为本申请所提供的一种VR芯片的信号检测系统的结构示意图；
图4为本申请所提供的一种CPLD对PG信号进行处理的时序示意图；
图5为本申请所提供的另一种VR芯片的信号检测方法的步骤流程图；
图6为本申请所提供的一种VR芯片的信号检测装置的结构示意图；
图7为本申请所提供的一种电子设备的结构示意图。
具体实施方式
本申请的核心是提供一种VR芯片的信号检测方法、装置、电子设备及计算机可读存储介质，相较于现有技术中使用示波器探头的量测方案，本申请不会受到电容效应的影响，对PG信号中干扰Glitch的量测准确性和可靠性更高，从而避免对目标VR芯片的误判，进而提高了服务器系统中故障定位的可靠性。
为使本申请实施例的目的、技术方案和优点更加清楚，下面将结合本申请实施例中的附图，对本申请实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例是本申请一部分实施例，而不是全部的实施例。基于本申请中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本申请保护的范围。
在服务器系统中，往往会采用CPLD获取各组VR芯片的EN信号和PG信号的电平及时序状态来定位故障位置。现有技术中的PG信号检测方案参照图1所示，通过示波器探头来检测VR芯片输出到CPLD端的PG信号，VR芯片的PG信号在PCB上经过一段较长的路径后，通常会耦合干扰Glitch，由于耦合的干扰Glitch通常持续时间很短，又由于示波器探头的电容效应的存在，耦合的干扰Glitch会被示波器探头上的寄生电容给过滤掉，导致不能抓取到VR芯片的PG异常波形，此时若仍按照EN信号和PG信号的电平及时序状态来定位故障位置，会出现误判，误触发VR芯片故障操作。基于上述相关技术的种种问题，本申请通过以下几个实施例提出的一种新的VR芯片的信号检测方案，能够达到提高对PG信号中干扰Glitch的量测的准确性和可靠性，避免对目标VR芯片误判的目的。
为了便于理解本申请的VR芯片的信号检测方法，下面对本申请的信号检测方法所适用的系统进行介绍。本申请实施例提供的信号检测系统包括：服务器主板、CPLD仿真器及本地PC，将CPLD仿真器的一端连接在服务器主板的CPLD JTAG接口上，将CPLD仿真器的另一端连接在本地PC上，可以通过CPLD软件配置界面，对计数器参数、PG信号输入引脚、脉冲信号输出引脚进行配置，然后对脉冲信号仿真显示界面进行配置。
下面对信号检测系统的执行信号检测操作的过程进行详细介绍。
请参照图2，图2为本申请所提供的一种VR芯片的信号检测方法的步骤流程图，该VR芯片的信号检测方法包括：
S101：通过CPLD中的计数器根据目标VR芯片输出的PG信号生成脉冲信号，其中，计数器的时钟周期的数量级小于或等于干扰Glitch持续时间的目标数量级；
可以理解的是，参照图3所示，目标VR芯片输出的PG信号，经PCB传输路径到达CPLD的输入端，在CPLD内部配置一个计数器，将PG信号连接至计数器的选通引脚GATE端，通过计数器OUT端输出对应的脉冲信号，首先对计数器参数进行配置，包括配置100MHz的CLK作为计数器的时钟信号、配置计数器为电平触发及配置计数器的预设电压范围。
具体的，当计数器的选通引脚有效时，即PG信号的电压值未处于计数器的预设电压范围内时，CPLD内部的计数器采用100MHz的时钟信号对目标VR芯片输出的PG信号进行采样计数，计数器OUT端输出高电平脉冲信号，当选通引脚失效，即PG信号的电压值处于计数器的预设电压范围内时，计数器停止计数，计数器OUT端输出低电平脉冲信号，可以理解的是，若PG信号中存在干扰Glitch，则计数器的OUT端会输出一组持续时间为Td的电平脉冲信号，参照图4所示，PG1表示VR芯片输出的PG信号，PG2表示计数器OUT端输出的脉冲信号。
当然，计数器开始计数及停止计数的条件可以根据实际工程需要设置，本申请在此不做限定。
S102：判断脉冲信号中异常脉冲信号的持续时间是否达到目标数量级，若是，执行步骤S103；
S103：则判定PG信号中存在干扰Glitch。
具体的，在本实施例中，异常脉冲信号即为高电平脉冲信号，参照图4，判断高电平脉冲信号的持续时间Td是否达到目标数量级，若是，则判定PG信号中存在干扰Glitch。其中，目标数量级具体可以为ns数量级。
可以理解的是，本实施例中计数器的时钟周期为10ns，保证了计数器可以精准采集到PG信号中的Glitch，本实施例不会受到电容效应的影响，对PG信号中干扰Glitch的量测准确性和可靠性更高，当判定PG信号中存在干扰Glitch，则不会将该PG信号作为判断VR芯片是否故障的依据，避免对VR芯片的误判，服务器系统中故障定位的可靠性。
具体的，可以通过CPLD仿真界面显示脉冲信号，以确定异常脉冲信号的持续时间，当持续时间的数量级达到ns数量级，则可判定为PG信号经传输路径耦合的干扰Glitch。
当然，异常脉冲信号需要根据上述PG信号的电压值和预设电压范围的比较关系确定，若计数器在PG信号的电压值处于预设电压范围内时输出高电平脉冲信号，计数器在PG信号的电压值未处于预设电压范围内时输出低电平脉冲信号，那么低电平脉冲信号则可看作是计数器OUT端输出的脉冲信号中的异常脉冲信号，本实施例在此对异常脉冲信号的判定依据不做具体的限定。
本申请提供了一种VR芯片的信号检测方法，通过CPLD中的计数器对VR芯片的PG信号中的干扰Glitch进行检测，由于计数器的时钟周期的数量级小于或等于干扰Glitch持续时间的目标数量级，保证了计数器可以采集到PG信号中的干扰Glitch，因此通过对计数器输出的脉冲信号进行分析，即可判断PG信号是否包括干扰Glitch，相较于现有技术中使用示波器探头的量测方案，本申请不会受到电容效应的影响，对PG信号中干扰Glitch的量测准确性和可靠性更高，由于本申请可以准确检测出PG信号中干扰Glitch，从而避免对目标VR芯片的误判，进而提高了服务器系统中故障定位的可靠性。
请参照图5，其示出了本申请实施例所提供的另一种VR芯片的信号检测方法的步骤流程图，具体过程可以包括以下步骤：
S201：通过CPLD中的计数器根据目标VR芯片输出的PG信号生成脉冲信号；
S202：判断脉冲信号中异常脉冲信号的持续时间是否达到目标数量级，若是，执行S203；
S203：判断当前检测次数是否达到预设检测次数，若是，执行S204，若否，执行S201；
S204：判断异常脉冲信号的持续时间达到目标数量级的次数是否大于预设报警次数，若是，执行S205，若否，执行S206；
S205：判定PG信号中存在干扰Glitch；
S206：判定PG信号中不存在干扰Glitch。
具体的，为进一步提高对PG信号中干扰Glitch的检测的可靠性和准确性，本实施例还设置了PG信号的检测次数，当PG信号完成预设次数的检测后，若异常脉冲信号的持续时间达到目标数量级的次数大于预设报警次数，则判定PG信号耦合了干扰Glitch。
请参照图6，图6为本申请所提供的一种VR芯片的信号检测装置，包括：
检测模块1，用于通过CPLD中的计数器根据目标VR芯片输出的PG信号生成脉冲信号，其中，计数器的时钟周期的数量级小于或等于干扰Glitch持续时间的目标数量级；
判断模块2，用于判断脉冲信号中异常脉冲信号的持续时间是否达到目标数量级，若是，则判定PG信号中存在干扰Glitch。
可见，本实施例通过CPLD中的计数器对VR芯片的PG信号中的干扰Glitch进行检测，由于计数器的时钟周期的数量级小于或等于干扰Glitch持续时间的目标数量级，保证了计数器可以采集到PG信号中的干扰Glitch，因此通过对计数器输出的脉冲信号进行分析，即可判断PG信号是否包括干扰Glitch，相较于现有技术中使用示波器探头的量测方案，本申请不会受到电容效应的影响，对PG信号中干扰Glitch的量测准确性和可靠性更高，由于本申请可以准确检测出PG信号中干扰Glitch，从而避免对目标VR芯片的误判，进而提高了服务器系统中故障定位的可靠性。
作为一种优选的实施例，该信号检测装置还包括：
显示模块，用于通过CPLD仿真界面显示脉冲信号，以确定异常脉冲信号的持续时间。
作为一种优选的实施例，检测模块1具体用于：
通过CPLD中的计数器获取目标VR芯片输出的PG信号，当PG信号的电压值处于预设电压范围内时生成低电平脉冲信号，当PG信号的电压值未处于预设电压范围内时生成高电平脉冲信号；
相应的，异常脉冲信号为高电平脉冲信号。
作为一种优选的实施例，计数器的时钟频率为100MHz。
作为一种优选的实施例，该信号检测装置还包括：
检测次数判断模块2，用于判断当前检测次数是否达到预设检测次数，若否，触发检测模块1和判断模块2，直至当前检测次数达到预设检测次数；
相应的，判断模块2具体用于：
当异常脉冲信号的持续时间达到目标数量级的次数大于预设报警次数时，判定PG信号中存在干扰Glitch。
作为一种优选的实施例，数量级为ns数量级。
另一方面，本申请还提供了一种电子设备，如参见图7，其示出了本申请实施例一种电子设备的一种组成结构示意图，本实施例的电子设备2100可以包括：处理器2101和存储器2102。
可选的，该电子设备还可以包括通信接口2103、输入单元2104和显示器2105和通信总线2106。
处理器2101、存储器2102、通信接口2103、输入单元2104、显示器2105、均通过通信总线2106完成相互间的通信。
在本申请实施例中，该处理器2101，可以为中央处理器(Central ProcessingUnit，CPU)，特定应用集成电路，数字信号处理器、现成可编程门阵列或者其他可编程逻辑器件等。
该处理器可以调用存储器2102中存储的程序。具体的，处理器可以执行以下VR芯片的信号检测方法的实施例中电子设备侧所执行的操作。
存储器2102中用于存放一个或者一个以上程序，程序可以包括程序代码，所述程序代码包括计算机操作指令，在本申请实施例中，该存储器中至少存储有用于实现以下功能的程序：
通过CPLD中的计数器根据目标VR芯片输出的PG信号生成脉冲信号，其中，所述计数器的时钟周期的数量级小于或等于干扰Glitch持续时间的目标数量级；
判断所述脉冲信号中异常脉冲信号的持续时间是否达到所述目标数量级；
若是，则判定所述PG信号中存在干扰Glitch。
可见，本实施例通过CPLD中的计数器对VR芯片的PG信号中的干扰Glitch进行检测，由于计数器的时钟周期的数量级小于或等于干扰Glitch持续时间的目标数量级，保证了计数器可以采集到PG信号中的干扰Glitch，因此通过对计数器输出的脉冲信号进行分析，即可判断PG信号是否包括干扰Glitch，相较于现有技术中使用示波器探头的量测方案，本申请不会受到电容效应的影响，对PG信号中干扰Glitch的量测准确性和可靠性更高，由于本申请可以准确检测出PG信号中干扰Glitch，从而避免对目标VR芯片的误判，进而提高了服务器系统中故障定位的可靠性。
在一种可能的实现方式中，该存储器2102可包括存储程序区和存储数据区，其中，存储程序区可存储操作系统、以及至少一个功能(比如计数功能等)所需的应用程序等；存储数据区可存储根据计算机的使用过程中所创建的数据。
此外，存储器2102可以包括高速随机存取存储器，还可以包括非易失性存储器，例如至少一个磁盘存储器件或其他易失性固态存储器件。
该通信接口2103可以为通信模块的接口，如GSM模块的接口。
本申请还可以包括显示器2104和输入单元2105等等。
当然，图7所示的物联网设备的结构并不构成对本申请实施例中物联网设备的限定，在实际应用中电子设备可以包括比图7所示的更多或更少的部件，或者组合某些部件。
另一方面，本申请还提供了一种计算机可读存储介质，所述计算机可读存储介质上存储有计算机程序，所述计算机程序被处理器执行时实现如上文任意一项所述VR芯片的信号检测方法的步骤。
对于本申请所提供的一种计算机可读存储介质的介绍请参照上述实施例，本申请在此不再赘述。
本申请所提供的一种计算机可读存储介质具有和上述VR芯片的信号检测方法相同的有益效果。
还需要说明的是，在本说明书中，诸如第一和第二等之类的关系术语仅仅用来将一个实体或者操作与另一个实体或操作区分开来，而不一定要求或者暗示这些实体或操作之间存在任何这种实际的关系或者顺序。而且，术语“包括”、“包含”或者其任何其他变体意在涵盖非排他性的包含，从而使得包括一系列要素的过程、方法、物品或者设备不仅包括那些要素，而且还包括没有明确列出的其他要素，或者是还包括为这种过程、方法、物品或者设备所固有的要素。在没有更多限制的情况下，由语句“包括一个……”限定的要素，并不排除在包括所述要素的过程、方法、物品或者设备中还存在另外的相同要素。
对所公开的实施例的上述说明，使本领域专业技术人员能够实现或使用本申请。对这些实施例的多种修改对本领域的专业技术人员来说将是显而易见的，本文中所定义的一般原理可以在不脱离本申请的精神或范围的情况下，在其他实施例中实现。因此，本申请将不会被限制于本文所示的这些实施例，而是要符合与本文所公开的原理和新颖特点相一致的最宽的范围。

Claims (9)

1.一种VR芯片的信号检测方法，其特征在于，包括：
通过CPLD中的计数器根据目标VR芯片输出的PG信号生成脉冲信号，其中，所述计数器的时钟周期的数量级小于或等于干扰Glitch持续时间的目标数量级，所述PG信号连接所述计数器的选通引脚，当所述PG信号的电压值未处于所述计数器的预设电压范围，所述选通引脚有效，所述计数器输出高电平脉冲信号，当所述PG信号的电压值处于所述计数器的所述预设电压范围，所述选通引脚失效，所述计数器输出低电平脉冲信号；
判断所述脉冲信号中异常脉冲信号的持续时间是否达到所述目标数量级，所述异常脉冲信号为所述高电平脉冲信号；
若是，则判定所述PG信号中存在干扰Glitch。
2.根据权利要求1所述的VR芯片的信号检测方法，其特征在于，所述通过CPLD中的计数器根据目标VR芯片输出的PG信号生成脉冲信号之后，该信号检测方法还包括：
通过CPLD仿真界面显示所述脉冲信号，以确定所述异常脉冲信号的持续时间。
3.根据权利要求1所述的VR芯片的信号检测方法，其特征在于，所述计数器的时钟频率为100MHz。
4.根据权利要求1-3任意一项所述的VR芯片的信号检测方法，其特征在于，所述判断所述脉冲信号中异常脉冲信号的持续时间是否达到所述目标数量级之后，该信号检测方法还包括：
判断当前检测次数是否达到预设检测次数；
若否，执行所述通过CPLD中的计数器根据目标VR芯片输出的PG信号生成脉冲信号及判断所述脉冲信号中异常脉冲信号的持续时间是否达到所述目标数量级的操作，直至当前检测次数达到所述预设检测次数；
相应的，所述判定所述PG信号中存在干扰Glitch的过程具体为：
当所述异常脉冲信号的持续时间达到所述目标数量级的次数大于预设报警次数时，判定所述PG信号中存在干扰Glitch。
5.根据权利要求4所述的VR芯片的信号检测方法，其特征在于，所述数量级为ns数量级。
6.一种VR芯片的信号检测装置，其特征在于，包括：
检测模块，用于通过CPLD中的计数器根据目标VR芯片输出的PG信号生成脉冲信号，其中，所述计数器的时钟周期的数量级小于或等于干扰Glitch持续时间的目标数量级，所述PG信号连接所述计数器的选通引脚，当所述PG信号的电压值未处于所述计数器的预设电压范围，所述选通引脚有效，所述计数器输出高电平脉冲信号，当所述PG信号的电压值处于所述计数器的所述预设电压范围，所述选通引脚失效，所述计数器输出低电平脉冲信号；
判断模块，用于判断所述脉冲信号中异常脉冲信号的持续时间是否达到所述目标数量级，若是，则判定所述PG信号中存在干扰Glitch，所述异常脉冲信号为所述高电平脉冲信号。
7.根据权利要求6所述的VR芯片的信号检测装置，其特征在于，该信号检测装置还包括：
显示模块，用于通过CPLD仿真界面显示所述脉冲信号，以确定所述异常脉冲信号的持续时间。
8.一种电子设备，其特征在于，包括：
存储器，用于存储计算机程序；
处理器，用于执行所述计算机程序时实现如权利要求1-5任意一项所述VR芯片的信号检测方法的步骤。
9.一种计算机可读存储介质，其特征在于，所述计算机可读存储介质上存储有计算机程序，所述计算机程序被处理器执行时实现如权利要求1-5任意一项所述VR芯片的信号检测方法的步骤。
CN201911207109.1A 2019-11-29 2019-11-29 一种vr芯片的信号检测方法、装置及相关组件 Active CN111124779B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201911207109.1A CN111124779B (zh) 2019-11-29 2019-11-29 一种vr芯片的信号检测方法、装置及相关组件

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201911207109.1A CN111124779B (zh) 2019-11-29 2019-11-29 一种vr芯片的信号检测方法、装置及相关组件

Publications (2)

Publication Number Publication Date
CN111124779A CN111124779A (zh) 2020-05-08
CN111124779B true CN111124779B (zh) 2022-11-11

Family

ID=70497029

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201911207109.1A Active CN111124779B (zh) 2019-11-29 2019-11-29 一种vr芯片的信号检测方法、装置及相关组件

Country Status (1)

Country Link
CN (1) CN111124779B (zh)

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101141123B (zh) * 2007-10-11 2012-09-05 电子科技大学 一种毛刺检测装置
CN105891683A (zh) * 2014-11-07 2016-08-24 北京中科信电子装备有限公司 一种电源glitch检测电路
CN110462415B (zh) * 2019-06-24 2021-12-28 深圳市汇顶科技股份有限公司 毛刺信号检测电路、安全芯片和电子设备

Also Published As

Publication number Publication date
CN111124779A (zh) 2020-05-08

Similar Documents

Publication Publication Date Title
US9753445B1 (en) DUT continuity test with only digital IO structures apparatus and methods associated thereof
EP2464008A1 (en) Sampling circuitry
US7800396B2 (en) Semiconductor integrated circuit, control method, and information processing apparatus
CN205725685U (zh) 基于可编程逻辑芯片的周期脉冲信号自动检测保护模块
CN111124779B (zh) 一种vr芯片的信号检测方法、装置及相关组件
CN111190089A (zh) 抖动时间的确定方法及装置、存储介质和电子设备
CN110826112B (zh) 硬件版本号的识别方法及系统
US20130166956A1 (en) Diagnostic card for recording reboot times of servers
CN109188242B (zh) 一种时序测试方法、装置及vr芯片
CN111092611A (zh) 一种沿斜率小的信号处理装置及方法
US5734876A (en) Analyzer for capturing elapsed time values if predetermined conditions have occurred or capturing maximum time value upon counter rollover if predetermined conditions have not occurred
TWI729611B (zh) 電源時序的可視化系統
EP0301084A1 (en) DEVICE AND DEVICE FOR TESTING CONTACT INTERRUPTIONS OF INTERCONNECT CONNECTIONS.
US5649123A (en) GPIB system with improved parallel poll response detection
US9946624B1 (en) Systems and methods to capture data signals from a dynamic circuit
CN109752644B (zh) 一种混线检测方法
CN112925696B (zh) 电源时序的可视化系统
Wu et al. Investigations on the EFT immunity of microcontrollers with different architectures
US9897644B2 (en) Method and system for testing a semiconductor device against electrostatic discharge
CN109863410B (zh) 上电复位时间的测量方法及系统
RU2229138C1 (ru) Измеритель параметров гармонических процессов
US11821948B2 (en) Measurement system and method of measuring a device under test
CN113741672B (zh) 一种主板电源漏电检测方法、系统及相关组件
CN110442119B (zh) Ecu针脚重复配置检测方法及设备
CN116881060A (zh) 一种集成电路总线的测试方法、装置、设备及介质

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant