CN109188242B - 一种时序测试方法、装置及vr芯片 - Google Patents

一种时序测试方法、装置及vr芯片 Download PDF

Info

Publication number
CN109188242B
CN109188242B CN201810994062.7A CN201810994062A CN109188242B CN 109188242 B CN109188242 B CN 109188242B CN 201810994062 A CN201810994062 A CN 201810994062A CN 109188242 B CN109188242 B CN 109188242B
Authority
CN
China
Prior art keywords
voltage
chip
dividing resistor
server board
board card
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201810994062.7A
Other languages
English (en)
Other versions
CN109188242A (zh
Inventor
高�玉
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Zhengzhou Yunhai Information Technology Co Ltd
Original Assignee
Zhengzhou Yunhai Information Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Zhengzhou Yunhai Information Technology Co Ltd filed Critical Zhengzhou Yunhai Information Technology Co Ltd
Priority to CN201810994062.7A priority Critical patent/CN109188242B/zh
Publication of CN109188242A publication Critical patent/CN109188242A/zh
Priority to PCT/CN2019/089279 priority patent/WO2020042695A1/zh
Application granted granted Critical
Publication of CN109188242B publication Critical patent/CN109188242B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2851—Testing of integrated circuits [IC]
    • G01R31/2882—Testing timing characteristics

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Tests Of Electronic Circuits (AREA)

Abstract

本发明提供一种时序测试方法、装置及VR芯片，对服务器板卡中的VR芯片进行时序测试时，通过对服务器板卡中的VR芯片中的电路进行改进，以使得电路对服务器板卡的输入电压进行分压得到的使能电压是使能电压最大且输入电压跌落时使能电压不跌落至不可控区间的临界状态下的使能电压。因为服务器板卡中的VR芯片中的电路能够使得输入电压跌落时使能电压不跌落至不可控区间，故可以避免对VR芯片进行时序测试过程中，出现VR芯片的输出电压跳变不单调的问题；并且，服务器板卡中的VR芯片中的电路能够使得在输入电压跌落时使能电压不跌落至不可控区间的基础上保证使能电压最大，因此，还可以进一步避免因为还能电压过小所导致的VR芯片工作异常的问题。

Description

一种时序测试方法、装置及VR芯片
技术领域
本发明涉及测试技术领域，更具体地说，涉及一种时序测试方法、装置及VR芯片。
背景技术
服务器板卡在开发过程中，需要进行一系列严格的测试，来验证其各项指标是否符合设计要求。服务器板卡由多个VR(Voltage Regulation，电压转换)芯片构成，对服务器板卡进行测试主要涉及到对服务器板卡中的VR芯片进行时序测试。
现有技术在对服务器板卡的VR芯片进行时序测试的过程中，VR芯片的使能(enable，EN)电压通常会随服务器板卡输入电压跌落的趋势下降，当VR芯片的使能电压跌落至不可控区域时，会使得VR芯片再次工作，进而造成VR芯片的输出电压跳变不单调的问题。
发明内容
有鉴于此，本发明提供一种时序测试方法、装置及VR芯片，以避免对VR芯片进行时序测试过程中，出现VR芯片的输出电压跳变不单调的问题。
技术方案如下：
一种时序测试方法，包括：
确定待进行时序测试的服务器板卡中的VR芯片，所述VR芯片包括用于对所述服务器板卡的输入电压进行分压得到所述VR芯片的使能电压的电路；所述电路用于保证所述使能电压最大且在所述输入电压跌落时所述使能电压不跌落至不可控区间；
获取由处于VOUT信号上升沿触发状态的示波器，抓取到的所述服务器板卡在上电时，所述VR芯片的四个引脚的信号波形；
获取由处于VOUT信号下降沿触发状态的所述示波器，抓取到的所述服务器板卡在关机时，所述VR芯片的四个引脚的信号波形；所述四个引脚包括VIN引脚、EN引脚、PG引脚以及VOUT引脚。
优选的，所述电路包括第一分压电阻、第二分压电阻和电容，
所述第一分压电阻的第一端与电压输入端连接，第二端与第二分压电阻的第一端连接，所述第二分压电阻的第二端接地，所述电压输入端用于输入所述输入电压；
所述电容的第一端与所述第二分压电阻的第一端连接，第二端接地。
优选的，所述第一分压电阻的电阻值为10Kohm。
优选的，所述第二分压电阻的电阻值为2.4Kohm。
一种时序测试装置，包括：
VR芯片确定单元，用于确定待进行时序测试的服务器板卡中的VR芯片，所述VR芯片包括用于对所述服务器板卡的输入电压进行分压得到所述VR芯片的使能电压的电路；所述电路用于保证所述使能电压最大且在所述输入电压跌落时所述使能电压不跌落至不可控区间；
第一信号波形获取单元，用于获取由处于VOUT信号上升沿触发状态的示波器，抓取到的所述服务器板卡在上电时，所述VR芯片的四个引脚的信号波形；
第二信号波形获取单元，用于获取由处于VOUT信号下降沿触发状态的所述示波器，抓取到的所述服务器板卡在关机时，所述VR芯片的四个引脚的信号波形；所述四个引脚包括VIN引脚、EN引脚、PG引脚以及VOUT引脚。
优选的，所述电路包括第一分压电阻、第二分压电阻和电容，
所述第一分压电阻的第一端与电压输入端连接，第二端与第二分压电阻的第一端连接，所述第二分压电阻的第二端接地，所述电压输入端用于输入所述输入电压；
所述电容的第一端与所述第二分压电阻的第一端连接，第二端接地。
一种VR芯片，包括：用于对所述服务器板卡的输入电压进行分压得到所述VR芯片的使能电压的电路；所述电路用于保证所述使能电压最大且在所述输入电压跌落时所述使能电压不跌落至不可控区间。
优选的，所述电路包括第一分压电阻、第二分压电阻和电容，
所述第一分压电阻的第一端与电压输入端连接，第二端与第二分压电阻的第一端连接，所述第二分压电阻的第二端接地，所述电压输入端用于输入所述输入电压；
所述电容的第一端与所述第二分压电阻的第一端连接，第二端接地。
优选的，所述第一分压电阻的电阻值为10Kohm。
优选的，所述第二分压电阻的电阻值为2.4Kohm。
本发明提供一种时序测试方法、装置及VR芯片，对服务器板卡中的VR芯片进行时序测试时，通过对服务器板卡中的VR芯片中的电路(该电路是VR芯片中用于对服务器板卡的输入电压进行分压以得到VR芯片的使能电压的电路)进行改进，以使得电路对服务器板卡的输入电压进行分压得到的使能电压是使能电压最大且输入电压跌落时使能电压不跌落至不可控区间的临界状态下的使能电压。因为服务器板卡中的VR芯片中的电路能够使得输入电压跌落时使能电压不跌落至不可控区间，故可以避免对VR芯片进行时序测试过程中，出现VR芯片的输出电压跳变不单调的问题；并且，服务器板卡中的VR芯片中的电路能够使得在输入电压跌落时使能电压不跌落至不可控区间的基础上保证使能电压最大，因此，还可以进一步避免因为还能电压过小所导致的VR芯片工作异常的问题。
附图说明
为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据提供的附图获得其他的附图。
图1为本申请实施例提供的一种时序测试方法流程图；
图2为本申请实施例提供的一种电路的结构示意图；
图3为本申请实施例提供的一种时序测试装置的结构示意图；
图4为本申请实施例提供的一种VR芯片的电路结构示意图。
具体实施方式
下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
实施例：
图1为本申请实施例提供的一种时序测试方法流程图。
如图1所示，该方法包括：
S101、确定待进行时序测试的服务器板卡中的VR芯片，VR芯片包括用于对服务器板卡的输入电压进行分压得到VR芯片的使能电压的电路；电路用于保证使能电压最大且在输入电压跌落时使能电压不跌落至不可控区间；
在本申请实施例中，在对服务器板卡中的VR芯片进行时序测试之前，需要对VR芯片中的电路进行改进，该电路为VR芯片中用于对服务器板卡的输入电压进行分压以得到该VR芯片的使能电压的电路。
对服务器板卡中的VR芯片中的电路进行改进，以使得在对进行电路改进后的服务器板卡中的VR芯片在进行时序测试时，由该VR芯片中的该电路对输入电压进行分压所得到的使能电压能够在输入电压跌落时不跌落至不可控区间的基础上保证使能电压最大。
S102、获取由处于VOUT信号上升沿触发状态的示波器，抓取到的服务器板卡在上电时，VR芯片的四个引脚的信号波形；
在本申请实施例中，对服务器板卡中的VR芯片进行时序测试时，可以将VR芯片的四个引脚中的每个引脚，通过焊接飞线的方式将该引脚引出来，然后采用单端探棒将该引脚连接到示波器上，由此，VR芯片中的四个引脚均连接到示波器上。
其中，服务器板卡中VR(Voltage Regulation，电压转换)芯片的四个引脚包括VIN引脚、EN(Enable，使能信号)引脚、PG(POWERGOOD，电源正常)引脚以及VOUT引脚。
S103、获取由处于VOUT信号下降沿触发状态的示波器，抓取到的服务器板卡在关机时，VR芯片的四个引脚的信号波形；四个引脚包括VIN引脚、EN引脚、PG引脚以及VOUT引脚。
在示波器处于VOUT信号上升沿触发的状态下，该示波器可以抓取服务器板卡上电时，服务器板卡中VR芯片中四个引脚的信号波形。在示波器处于VOUT信号下降沿触发的状态下，该示波器可以抓取服务器板卡关机(服务器板卡关机可以理解为停止为服务器板卡上电)时，服务器板卡中VR芯片中四个引脚的信号波形。
本申请实施例，获取示波器抓取到的服务器板卡上电时服务器板卡中VR芯片中四个引脚的信号波形以及服务器板卡关机时服务器板卡中VR芯片中四个引脚的信号波形，并将获取到的波形信号看成时序测试结果。
图2为本申请实施例提供的一种电路的结构示意图。
图2中的电路为服务器板卡的VR芯片中用于对服务器板卡的输入电压进行分压得到VR芯片的使能电压的电路。
参见图2，服务器板卡的VR芯片中的电路包括第一分压电阻、第二分压电阻和电容，其中，第一分压电阻的第一端与电压输入端连接，第二端与第二分压电阻的第一端连接，第二分压电阻的第二端接地，电压输入端用于输入输入电压；电容的第一端与第二分压电阻的第一端连接，第二端接地。
在本申请实施例中，优选的，为了保证服务器板卡的VR芯片中的电路对服务器板卡的输入电压进行分压得到的使能电压最大且在输入电压跌落时不跌落至不可控区间，可以设置服务器板卡的VR芯片中的电路中的第一分压电阻的电阻值为10Kohm，第二分压电阻的电阻值为2.4Kohm。
以上仅仅是本申请实施例提供的第一分压电阻和第二分压电阻的一种具体实现方式，有关本申请实施例提供的服务器板卡的VR芯片的电路中的第一分压电阻和第二分压电阻的具体电阻值，发明人可根据自己的需求进行设置，在此不做限定。
图3为本申请实施例提供的一种时序测试装置的结构示意图。
如图3所示，该装置包括：
VR芯片确定单元31，用于确定待进行时序测试的服务器板卡中的VR芯片，VR芯片包括用于对服务器板卡的输入电压进行分压得到VR芯片的使能电压的电路；电路用于保证使能电压最大且在输入电压跌落时使能电压不跌落至不可控区间；
第一信号波形获取单元32，用于获取由处于VOUT信号上升沿触发状态的示波器，抓取到的服务器板卡在上电时，VR芯片的四个引脚的信号波形；
第二信号波形获取单元33，用于获取由处于VOUT信号下降沿触发状态的示波器，抓取到的服务器板卡在关机时，VR芯片的四个引脚的信号波形；四个引脚包括VIN引脚、EN引脚、PG引脚以及VOUT引脚。
在本申请实施例中，优选的，电路包括第一分压电阻、第二分压电阻和电容，第一分压电阻的第一端与电压输入端连接，第二端与第二分压电阻的第一端连接，第二分压电阻的第二端接地，电压输入端用于输入输入电压；电容的第一端与第二分压电阻的第一端连接，第二端接地。
在本申请实施例中，优选的，第一分压电阻的电阻值为10Kohm；第二分压电阻的电阻值为2.4Kohm。
图4为本申请实施例提供的一种VR芯片的电路结构示意图。
参见图4，本申请实施例提供的一种VR芯片包括用于服务器板卡的输入电压进行分压得到VR芯片的使能电压的电路41；电路41用于保证使能电压最大且在输入电压跌落时使能电压不跌落至不可控区间。
其中，电路41对输入电压进行分压得到VR芯片的使能电压，图4中的EN电压量测处用于该使能电压进行测量。
在本申请实施例中，优选的，电路包括第一分压电阻、第二分压电阻和电容，第一分压电阻的第一端与电压输入端连接，第二端与第二分压电阻的第一端连接，第二分压电阻的第二端接地，电压输入端用于输入输入电压；电容的第一端与第二分压电阻的第一端连接，第二端接地。
在本申请实施例中，优选的，第一分压电阻的电阻值为10Kohm；第二分压电阻的电阻值为2.4Kohm。
本发明提供一种时序测试方法、装置及VR芯片，对服务器板卡中的VR芯片进行时序测试时，通过对服务器板卡中的VR芯片中的电路(该电路是VR芯片中用于对服务器板卡的输入电压进行分压以得到VR芯片的使能电压的电路)进行改进，以使得电路对服务器板卡的输入电压进行分压得到的使能电压是使能电压最大且输入电压跌落时使能电压不跌落至不可控区间的临界状态下的使能电压。因为服务器板卡中的VR芯片中的电路能够使得输入电压跌落时使能电压不跌落至不可控区间，故可以避免对VR芯片进行时序测试过程中，出现VR芯片的输出电压跳变不单调的问题；并且，服务器板卡中的VR芯片中的电路能够使得在输入电压跌落时使能电压不跌落至不可控区间的基础上保证使能电压最大，因此，还可以进一步避免因为还能电压过小所导致的VR芯片工作异常的问题。
以上对本发明所提供的一种时序测试方法、装置及VR芯片进行了详细介绍，本文中应用了具体个例对本发明的原理及实施方式进行了阐述，以上实施例的说明只是用于帮助理解本发明的方法及其核心思想；同时，对于本领域的一般技术人员，依据本发明的思想，在具体实施方式及应用范围上均会有改变之处，综上，本说明书内容不应理解为对本发明的限制。
需要说明的是，本说明书中的各个实施例均采用递进的方式描述，每个实施例重点说明的都是与其他实施例的不同之处，各个实施例之间相同相似的部分互相参见即可。对于实施例公开的装置而言，由于其与实施例公开的方法相对应，所以描述的比较简单，相关之处参见方法部分说明即可。
还需要说明的是，在本文中，诸如第一和第二等之类的关系术语仅仅用来将一个实体或者操作与另一个实体或操作区分开来，而不一定要求或者暗示这些实体或操作之间存在任何这种实际的关系或者顺序。而且，术语“包括”、“包含”或者其任何其他变体意在涵盖非排他性的包含，从而使得包括一系列要素的过程、方法、物品或者设备所固有的要素，或者是还包括为这些过程、方法、物品或者设备所固有的要素。在没有更多限制的情况下，由语句“包括一个……”限定的要素，并不排除在包括要素的过程、方法、物品或者设备中还存在另外的相同要素。
对所公开的实施例的上述说明，使本领域专业技术人员能够实现或使用本发明。对这些实施例的多种修改对本领域的专业技术人员来说将是显而易见的，本文中所定义的一般原理可以在不脱离本发明的精神或范围的情况下，在其它实施例中实现。因此，本发明将不会被限制于本文所示的这些实施例，而是要符合与本文所公开的原理和新颖特点相一致的最宽的范围。

Claims (4)

1.一种时序测试方法，其特征在于，包括：
确定待进行时序测试的服务器板卡中的 VR 芯片，所述 VR 芯片包括用于对所述服务器板卡的输入电压进行分压得到所述 VR 芯片的使能电压的电路；所述电路用于保证所述使能电压最大且在所述输入电压跌落时所述使能电压不跌落至不可控区间；
获取由处于 VOUT 信号上升沿触发状态的示波器，抓取到的所述服务器板卡在上电时，所述 VR 芯片的四个引脚的信号波形，并将获取到的波形信号看成时序测试结果；
获取由处于 VOUT 信号下降沿触发状态的所述示波器，抓取到的所述服务器板卡在关机时，所述 VR 芯片的四个引脚的信号波形；所述四个引脚包括VIN 引脚、EN 引脚、PG 引脚以及 VOUT 引脚，并将获取到的波形信号看成时序测试结果；所述电路包括第一分压电阻、第二分压电阻和电容，
所述第一分压电阻的第一端与电压输入端连接，第二端与第二分压电阻的第一端连接，所述第二分压电阻的第二端接地，所述电压输入端用于输入所述输入电压；
所述电容的第一端与所述第二分压电阻的第一端连接，第二端接地。
2.根据权利要求 1 所述的方法，其特征在于，所述第一分压电阻的电阻值为 10Kohm。
3.根据权利要求 2 所述的方法，其特征在于，所述第二分压电阻的电阻值为2.4Kohm。
4.一种时序测试装置，其特征在于，包括：
VR 芯片确定单元，用于确定待进行时序测试的服务器板卡中的 VR 芯片，所述VR芯片包括用于对所述服务器板卡的输入电压进行分压得到所述VR芯片的使能电压的电路；所述电路用于保证所述使能电压最大且在所述输入电压跌落时所述使能电压不跌落至不可控区间；所述电路包括第一分压电阻、第二分压电阻和电容，
所述第一分压电阻的第一端与电压输入端连接，第二端与第二分压电阻的第一端连接，所述第二分压电阻的第二端接地，所述电压输入端用于输入所述输入电压；所述电容的第一端与所述第二分压电阻的第一端连接，第二端接地；
第一信号波形获取单元，用于获取由处于 VOUT 信号上升沿触发状态的示波器，抓取到的所述服务器板卡在上电时，所述 VR 芯片的四个引脚的信号波形，并将获取到的波形信号看成时序测试结果；
第二信号波形获取单元，用于获取由处于 VOUT 信号下降沿触发状态的所述示波器，抓取到的所述服务器板卡在关机时，所述 VR 芯片的四个引脚的信号波形；所述四个引脚包括 VIN 引脚、EN 引脚、PG 引脚以及 VOUT 引脚，并将获取到的波形信号看成时序测试结果。
CN201810994062.7A 2018-08-29 2018-08-29 一种时序测试方法、装置及vr芯片 Active CN109188242B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CN201810994062.7A CN109188242B (zh) 2018-08-29 2018-08-29 一种时序测试方法、装置及vr芯片
PCT/CN2019/089279 WO2020042695A1 (zh) 2018-08-29 2019-05-30 一种时序测试方法、装置及vr芯片

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201810994062.7A CN109188242B (zh) 2018-08-29 2018-08-29 一种时序测试方法、装置及vr芯片

Publications (2)

Publication Number Publication Date
CN109188242A CN109188242A (zh) 2019-01-11
CN109188242B true CN109188242B (zh) 2021-08-31

Family

ID=64916928

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201810994062.7A Active CN109188242B (zh) 2018-08-29 2018-08-29 一种时序测试方法、装置及vr芯片

Country Status (2)

Country Link
CN (1) CN109188242B (zh)
WO (1) WO2020042695A1 (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109188242B (zh) * 2018-08-29 2021-08-31 郑州云海信息技术有限公司 一种时序测试方法、装置及vr芯片
CN110780726B (zh) 2019-09-29 2020-11-10 苏州浪潮智能科技有限公司 Pg引脚上电时序合理性的检测方法、系统及相关组件

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102571041A (zh) * 2010-12-22 2012-07-11 上海华虹Nec电子有限公司 检测电路延时和时序的方法及采用该方法校准延时的方法
CN103531233A (zh) * 2012-07-03 2014-01-22 深圳市共进电子股份有限公司 用于闪存的掉电保护电路及掉电保护时序电路
CN103699026A (zh) * 2013-12-25 2014-04-02 烽火通信科技股份有限公司 实现多电源上电时序和下电时序的控制装置及方法
CN104391557A (zh) * 2014-11-24 2015-03-04 浪潮电子信息产业股份有限公司 一种解决rack节点热插拔瞬间输入电压抖动的电路及方法
CN207301965U (zh) * 2017-08-31 2018-05-01 郑州云海信息技术有限公司 一种电压稳压调节电路结构

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7112898B2 (en) * 2002-01-28 2006-09-26 Square D Company Real-time digital voltage sag compensator
TW201027314A (en) * 2009-01-10 2010-07-16 Hui-Fan Lin Automatic voltage-identifying power supply device and method thereof
CN201754230U (zh) * 2010-08-06 2011-03-02 深圳市显控自动化技术有限公司 一种掉电数据保存电路
CN102411395B (zh) * 2011-08-08 2014-02-05 东南大学 一种基于片上监测和电压预测的动态电压调节系统
US9557355B2 (en) * 2013-03-05 2017-01-31 Texas Instruments Incorporated Detecting power supply sag in an integrated circuit
CN203798978U (zh) * 2014-03-31 2014-08-27 西安华芯半导体有限公司 精确测量和报告芯片内两种信号的时序关系的装置
CN108173422B (zh) * 2018-01-24 2024-04-12 深圳市云伽智能技术有限公司 汽车数据采集盒防点打火复位电路
CN108549009B (zh) * 2018-05-22 2020-11-27 苏州浪潮智能科技有限公司 解决vr掉电时序测试powergood信号不单调的方法及系统
CN108646173B (zh) * 2018-08-07 2021-04-27 郑州云海信息技术有限公司 一种解决vr时序测试pg信号不单调的方法与系统
CN109188242B (zh) * 2018-08-29 2021-08-31 郑州云海信息技术有限公司 一种时序测试方法、装置及vr芯片

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102571041A (zh) * 2010-12-22 2012-07-11 上海华虹Nec电子有限公司 检测电路延时和时序的方法及采用该方法校准延时的方法
CN103531233A (zh) * 2012-07-03 2014-01-22 深圳市共进电子股份有限公司 用于闪存的掉电保护电路及掉电保护时序电路
CN103699026A (zh) * 2013-12-25 2014-04-02 烽火通信科技股份有限公司 实现多电源上电时序和下电时序的控制装置及方法
CN104391557A (zh) * 2014-11-24 2015-03-04 浪潮电子信息产业股份有限公司 一种解决rack节点热插拔瞬间输入电压抖动的电路及方法
CN207301965U (zh) * 2017-08-31 2018-05-01 郑州云海信息技术有限公司 一种电压稳压调节电路结构

Also Published As

Publication number Publication date
WO2020042695A1 (zh) 2020-03-05
CN109188242A (zh) 2019-01-11

Similar Documents

Publication Publication Date Title
US20060267599A1 (en) Measuring capacitance
CN109188242B (zh) 一种时序测试方法、装置及vr芯片
CN109116266B (zh) 电源模块的测试方法
US10928426B2 (en) Removable transient voltage detector
JP2005292134A (ja) 差動信号測定をともなう試験システム
US20050240373A1 (en) Method and apparatus for verifying the operation of a plurality of test system instruments
JP6272379B2 (ja) ケーブル検査装置及びケーブル検査システム
CN210119310U (zh) 一种热电偶调理模块响应时间测试系统
US8461849B1 (en) Multivariate predictive insulation resistance measurement
CN112684234B (zh) 示波器的探头识别方法和示波器
CN108646173B (zh) 一种解决vr时序测试pg信号不单调的方法与系统
US10775428B2 (en) System and device for automatic signal measurement
US6990416B2 (en) Qualification signal measurement, trigger, and/or display system
TW201502535A (zh) 檢測裝置及方法
CN101553710B (zh) 用于多层陶瓷电容器测试的多点、多参数数据采集
CN110927583A (zh) 电池功率的检测装置以及电池功率的测试方法
JPH10197613A (ja) 内部抵抗測定方法
CN109298986B (zh) 一种服务器板卡的Undershoot测试方法、装置
TWM458558U (zh) 用於檢測系統的控制介面
CN109061524B (zh) 电源测试电路及方法
JP6541456B2 (ja) 試験装置
JP2011027453A (ja) 半導体試験装置及び半導体試験方法
CN111124779B (zh) 一种vr芯片的信号检测方法、装置及相关组件
CN111124776A (zh) 一种CPU电源transient测试方法、系统、终端及存储介质
DE102015210602B4 (de) Messvorrichtung

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant