CN108646173B - 一种解决vr时序测试pg信号不单调的方法与系统 - Google Patents

一种解决vr时序测试pg信号不单调的方法与系统 Download PDF

Info

Publication number
CN108646173B
CN108646173B CN201810893601.8A CN201810893601A CN108646173B CN 108646173 B CN108646173 B CN 108646173B CN 201810893601 A CN201810893601 A CN 201810893601A CN 108646173 B CN108646173 B CN 108646173B
Authority
CN
China
Prior art keywords
resistor
pull
signal
ldo
time sequence
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201810893601.8A
Other languages
English (en)
Other versions
CN108646173A (zh
Inventor
高�玉
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Zhengzhou Yunhai Information Technology Co Ltd
Original Assignee
Zhengzhou Yunhai Information Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Zhengzhou Yunhai Information Technology Co Ltd filed Critical Zhengzhou Yunhai Information Technology Co Ltd
Priority to CN201810893601.8A priority Critical patent/CN108646173B/zh
Publication of CN108646173A publication Critical patent/CN108646173A/zh
Application granted granted Critical
Publication of CN108646173B publication Critical patent/CN108646173B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2801—Testing of printed circuits, backplanes, motherboards, hybrid circuits or carriers for multichip packages [MCP]
    • G01R31/281—Specific types of tests or tests for a specific type of fault, e.g. thermal mapping, shorts testing

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Tests Of Electronic Circuits (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)

Abstract

本发明提供了一种解决VR时序测试PG信号不单调的方法与系统，包括：S1、板卡断电，并且将3.3V_LDO的上拉电阻去掉；S2、选取阻值与所述3.3V_LDO的上拉电阻相同的电阻焊接在3.3V的上拉电阻上；S3、采用4个单端探棒连接芯片EN6382QI的PIN VCC、EN、POWERGOOD、VOUT 4个信号；S4、上电后量测时序波形；S5、通过时序波形检验是否满足单调性要求。本发明通过在使用芯片EN6382QI进行VR时序测试过程中，将3.3V_LDO的上拉电阻去掉，并选取4.7Kohm的电阻焊接在3.3V的上拉电阻上，并通过时序波形查看其是否满足单调性要求，解决了现有技术中服务器板卡在使用芯片EN6382QI进行VR时序测试过程中PG信号不单调的问题，实现信号满足上电时序平滑单调的要求。

Description

一种解决VR时序测试PG信号不单调的方法与系统
技术领域
本发明涉及服务器板卡技术领域，特别是一种解决VR时序测试PG信号不单调的方法与系统。
背景技术
服务器板卡在开发过程中，需要进行一系列严格的测试，来验证其各项指标是否符合设计要求。现在服务器功能越来越多，板卡设计也越来越复杂。由于服务器工作时的特殊性。必须保证PG信号波形上升、下降过程中平滑、单调，不允许出现上冲、下限等不单调的情况。
为了保证波形真的平滑，单调，我们需要对服务器板卡进行时序测试。进行VR时序测试时，需要将IC的VIN、EN、PG、VOUT 4个信号通过焊接飞线引出来，然后采用4个单端探棒连接这4组信号。上电时，将示波器设置为VOUT信号上升沿触发，主板上电抓取4路信号波形。然后将示波器设置为VOUT信号下降沿触发，关机抓取4路信号波形。
现有电路测试PG时信号在电压输入信号VIN起电之前已经有1V左右的电压，在3.3V输入电压VIN上电之后1V电压瞬间降为零点，然后再重新上电，并且上电电压比较缓慢，不符合上电时序要平滑、单调的要求。
发明内容
本发明的目的是提供一种解决VR时序测试PG信号不单调的方法与系统，旨在解决现有技术中服务器板卡在进行VR时序测试时PG信号不单调的问题，实现信号满足上电时序平滑单调的要求。
为达到上述技术目的，本发明提供了一种解决VR时序测试PG信号不单调的方法，包括以下步骤：
S1、板卡断电，并且将3.3V_LDO的上拉电阻去掉；
S2、选取阻值与所述3.3V_LDO的上拉电阻相同的电阻焊接在3.3V的上拉电阻上；
S3、采用4个单端探棒连接芯片EN6382QI的PIN VCC、EN、POWERGOOD、VOUT 4个信号；
S4、上电后量测时序波形；
S5、通过时序波形检验是否满足单调性要求。
优选地，所述3.3V_LDO的上拉电阻阻值为4.7Kohm。
优选地，在连接3.3V的上拉电阻后，所述EN6382QI的PG信号由3.3V_LDO拉高，变成由3.3V直接控制。
优选地，在所述上电后量测时序波形之前需确认板卡没有短路以及断路。
本发明还提供了一种解决VR时序测试PG信号不单调的系统，所述系统包括：
电阻删除模块，用于板卡断电，并且将3.3V_LDO的上拉电阻去掉；
电阻新增模块，用于选取阻值与所述3.3V_LDO的上拉电阻相同的电阻焊接在3.3V的上拉电阻上；
信号连接模块，用于采用4个单端探棒连接芯片EN6382QI的PIN VCC、EN、POWERGOOD、VOUT 4个信号；
波形量测模块，用于上电后量测时序波形；
单调性检验模块，用于通过时序波形检验是否满足单调性要求。
优选地，所述3.3V_LDO的上拉电阻阻值为4.7Kohm。
优选地，在连接3.3V的上拉电阻后，所述EN6382QI的PG信号由3.3V_LDO拉高，变成由3.3V直接控制。
优选地，在所述上电后量测时序波形之前需确认板卡没有短路以及断路。
发明内容中提供的效果仅仅是实施例的效果，而不是发明所有的全部效果，上述技术方案中的一个技术方案具有如下优点或有益效果：
与现有技术相比，本发明通过在使用芯片EN6382QI进行VR时序测试过程中，将3.3V_LDO的上拉电阻去掉，并选取4.7Kohm的电阻焊接在3.3V的上拉电阻上，并通过时序波形查看其是否满足单调性要求。解决了现有技术中服务器板卡在使用芯片EN6382QI进行VR时序测试过程中PG信号不单调的问题，实现信号满足上电时序平滑单调的要求，保证PG信号波形上升、下降过程中平滑、单调，不出现上冲、下限等不单调的情况。
附图说明
图1为本发明实施例中所提供的一种解决VR时序测试PG信号不单调的方法流程图；
图2为本发明实施例中所提供的一种Rework之前的PG跳变不单调的时序波形图；
图3为本发明实施例中所提供的一种Rework之后的PG光滑单调时序波形图；
图4为本发明实施例中所提供的一种解决VR时序测试PG信号不单调的系统结构框图。
具体实施方式
为了能清楚说明本方案的技术特点，下面通过具体实施方式，并结合其附图，对本发明进行详细阐述。下文的公开提供了许多不同的实施例或例子用来实现本发明的不同结构。为了简化本发明的公开，下文中对特定例子的部件和设置进行描述。此外，本发明可以在不同例子中重复参考数字和/或字母。这种重复是为了简化和清楚的目的，其本身不指示所讨论各种实施例和/或设置之间的关系。应当注意，在附图中所图示的部件不一定按比例绘制。本发明省略了对公知组件和处理技术及工艺的描述以避免不必要地限制本发明。
下面结合附图对本发明实施例所提供的一种解决VR时序测试PG信号不单调的方法与系统进行详细说明。
如图1所示，本发明实施例公开了一种解决VR时序测试PG信号不单调的方法，包括以下步骤：
S1、板卡断电，并且将3.3V_LDO的上拉电阻去掉；
S2、选取阻值与所述3.3V_LDO的上拉电阻相同的电阻焊接在3.3V的上拉电阻上；
S3、采用4个单端探棒连接芯片EN6382QI的PIN VCC、EN、POWERGOOD、VOUT 4个信号；
S4、上电后量测时序波形；
S5、通过时序波形检验是否满足单调性要求。
1.2V_DDR使用的芯片是EN6382QI，PG测试端电阻R111的输出电平通过上拉电阻R743连接在芯片ES1030QI的PG PIN脚上，PG连接在建立时间比较早的3.3_LDO上面。
如图2所示，在电路改变之前PG跳变不单调的时序波形图中，上述连接方式导致在3.3V输入电压VIN还没开始上升的时候，PG信号就先一步上升到1V左右，在3.3V输入电压VIN开始上升的时候，因为芯片内部的工作机制，PG信号迅速被拉低，然后从零点开始上升。
通过分析可得，将3.3V_LDO的上拉电阻(4.7Kohm)去掉，然后连接3.3V的上拉电阻，电阻大小为4.7Kohm，使芯片EN6382QI的PG信号从原来的由3.3V_LDO拉高，变成由3.3V直接控制。
如此可以保证PG信号上电在3.3V输入电压VIN之后。PG信号就不会先与3.3V输入电压被拉高1V左右，保证VR时序测试过程中PG信号平滑、光滑的上升。
在芯片EN6382QI的PIN VCC、EN、POWERGOOD、VOUT 4个信号上通过焊接飞线引出来，然后采用4个单端探棒连接这4组信号，确认板卡没有短路、断路，上电后量测时序波形，通过时序波形检验是否满足单调性要求。
如图3所示，在电路重新设计之后，可有效解决使用芯片EN6382QI VR时序测试过程中PG信号因为由上升电压比较早的3.3V_LDO上拉引起的信号不单调问题。
本发明实施例通过在使用芯片EN6382QI进行VR时序测试过程中，将3.3V_LDO的上拉电阻去掉，并选取4.7Kohm的电阻焊接在3.3V的上拉电阻上，并通过时序波形查看其是否满足单调性要求。解决了现有技术中服务器板卡在使用芯片EN6382QI进行VR时序测试过程中PG信号不单调的问题，实现信号满足上电时序平滑单调的要求，保证PG信号波形上升、下降过程中平滑、单调，不出现上冲、下限等不单调的情况。
如图4所示，本发明实施例还公开了一种解决VR时序测试PG信号不单调的系统，所述系统包括：
电阻删除模块，用于板卡断电，并且将3.3V_LDO的上拉电阻去掉；
电阻新增模块，用于选取阻值与所述3.3V_LDO的上拉电阻相同的电阻焊接在3.3V的上拉电阻上；
信号连接模块，用于采用4个单端探棒连接芯片EN6382QI的PIN VCC、EN、POWERGOOD、VOUT 4个信号；
波形量测模块，用于上电后量测时序波形；
单调性检验模块，用于通过时序波形检验是否满足单调性要求。
所述3.3V_LDO的上拉电阻阻值为4.7Kohm。
将3.3V_LDO的上拉电阻(4.7Kohm)去掉，然后连接3.3V的上拉电阻，电阻大小为4.7Kohm，使芯片EN6382QI的PG信号从原来的由3.3V_LDO拉高，变成由3.3V直接控制。如此可以保证PG信号上电在3.3V输入电压VIN之后。PG信号就不会先与3.3V输入电压被拉高1V左右，保证VR时序测试过程中PG信号平滑、光滑的上升。
在所述上电后量测时序波形之前需确认板卡没有短路以及断路。
以上所述仅为本发明的较佳实施例而已，并不用以限制本发明，凡在本发明的精神和原则之内所作的任何修改、等同替换和改进等，均应包含在本发明的保护范围之内。

Claims (8)

1.一种解决VR时序测试PG信号不单调的方法，其特征在于，包括以下步骤：
S1、板卡断电，并且将3.3V_LDO的上拉电阻去掉；
S2、选取阻值与所述3.3V_LDO的上拉电阻相同的电阻焊接在3.3V的上拉电阻上；
S3、采用4个单端探棒连接芯片EN6382QI的PIN VCC、EN、POWERGOOD、VOUT 4个信号；
S4、上电后量测时序波形；
S5、通过时序波形检验是否满足单调性要求。
2.根据权利要求1所述的一种解决VR时序测试PG信号不单调的方法，其特征在于，所述3.3V_LDO的上拉电阻阻值为4.7Kohm。
3.根据权利要求1或2所述的一种解决VR时序测试PG信号不单调的方法，其特征在于，在连接3.3V的上拉电阻后，所述EN6382QI的PG信号由3.3V_LDO拉高，变成由3.3V直接控制。
4.根据权利要求1或2所述的一种解决VR时序测试PG信号不单调的方法，其特征在于，在所述上电后量测时序波形之前需确认板卡没有短路以及断路。
5.一种解决VR时序测试PG信号不单调的系统，其特征在于，所述系统包括：
电阻删除模块，用于板卡断电，并且将3.3V_LDO的上拉电阻去掉；
电阻新增模块，用于选取阻值与所述3.3V_LDO的上拉电阻相同的电阻焊接在3.3V的上拉电阻上；
信号连接模块，用于采用4个单端探棒连接芯片EN6382QI的PIN VCC、EN、POWERGOOD、VOUT 4个信号；
波形量测模块，用于上电后量测时序波形；
单调性检验模块，用于通过时序波形检验是否满足单调性要求。
6.根据权利要求5所述的一种解决VR时序测试PG信号不单调的系统，其特征在于，所述3.3V_LDO的上拉电阻阻值为4.7Kohm。
7.根据权利要求5或6所述的一种解决VR时序测试PG信号不单调的系统，其特征在于，在连接3.3V的上拉电阻后，所述EN6382QI的PG信号由3.3V_LDO拉高，变成由3.3V直接控制。
8.根据权利要求5或6所述的一种解决VR时序测试PG信号不单调的系统，其特征在于，在所述上电后量测时序波形之前需确认板卡没有短路以及断路。
CN201810893601.8A 2018-08-07 2018-08-07 一种解决vr时序测试pg信号不单调的方法与系统 Active CN108646173B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201810893601.8A CN108646173B (zh) 2018-08-07 2018-08-07 一种解决vr时序测试pg信号不单调的方法与系统

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201810893601.8A CN108646173B (zh) 2018-08-07 2018-08-07 一种解决vr时序测试pg信号不单调的方法与系统

Publications (2)

Publication Number Publication Date
CN108646173A CN108646173A (zh) 2018-10-12
CN108646173B true CN108646173B (zh) 2021-04-27

Family

ID=63760860

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201810893601.8A Active CN108646173B (zh) 2018-08-07 2018-08-07 一种解决vr时序测试pg信号不单调的方法与系统

Country Status (1)

Country Link
CN (1) CN108646173B (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109188242B (zh) * 2018-08-29 2021-08-31 郑州云海信息技术有限公司 一种时序测试方法、装置及vr芯片
CN109828167A (zh) * 2018-12-28 2019-05-31 曙光信息产业(北京)有限公司 一种定位Intel平台服务器上电时序异常的方法和装置
CN111198319B (zh) * 2019-12-31 2022-05-31 苏州浪潮智能科技有限公司 一种自动化量测主板上电时序方法与系统

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103699026A (zh) * 2013-12-25 2014-04-02 烽火通信科技股份有限公司 实现多电源上电时序和下电时序的控制装置及方法
CN105699788A (zh) * 2016-04-27 2016-06-22 浪潮电子信息产业股份有限公司 一种供电时序的测量方法、示波器和系统
CN107766198A (zh) * 2016-08-23 2018-03-06 佛山市顺德区顺达电脑厂有限公司 服务器主板监测系统

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103699026A (zh) * 2013-12-25 2014-04-02 烽火通信科技股份有限公司 实现多电源上电时序和下电时序的控制装置及方法
CN105699788A (zh) * 2016-04-27 2016-06-22 浪潮电子信息产业股份有限公司 一种供电时序的测量方法、示波器和系统
CN107766198A (zh) * 2016-08-23 2018-03-06 佛山市顺德区顺达电脑厂有限公司 服务器主板监测系统

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
LDO上电过程的波形求解;未知;《EETOP创芯网论坛http://bbs.eetop.cn/forum.php?mod=viewthread&tid=399647&page=1》;20130531;第1页 *
直接拉个3.3V到PG信号可行吗;未知;《迅维网https://www.chinafix.com/thread-231546-1-144.html》;20100819;第1页 *

Also Published As

Publication number Publication date
CN108646173A (zh) 2018-10-12

Similar Documents

Publication Publication Date Title
US9753445B1 (en) DUT continuity test with only digital IO structures apparatus and methods associated thereof
CN108646173B (zh) 一种解决vr时序测试pg信号不单调的方法与系统
CN101634962B (zh) Pci 接口测试卡
EP0342784B1 (en) Program controlled in-circuit test of analog to digital converters
CN108549009B (zh) 解决vr掉电时序测试powergood信号不单调的方法及系统
CN110658439A (zh) 一种保护电路的测试方法及系统
US20180365367A1 (en) Method for system level static power validation
CN109738791B (zh) 一种vr芯片上电前短路保护测试装置及方法
CN105823990A (zh) 一种用于测试soc电源的模拟负载
US20200256914A1 (en) Slew Rate Programming in Automatic Test Equipment (ATE)
US8581612B2 (en) Probe card and test apparatus including the same
CN109188242B (zh) 一种时序测试方法、装置及vr芯片
US20150293828A1 (en) Testing apparatus, testing system and testing method thereof
US20190056445A1 (en) Dut continuity test with only digital io structures apparatus and methods associated thereof
TWM458558U (zh) 用於檢測系統的控制介面
US11662372B2 (en) Measuring input capacitance with automatic test equipment (ATE)
US20180136270A1 (en) Product self-testing method
CN109298986B (zh) 一种服务器板卡的Undershoot测试方法、装置
CN109726056B (zh) 一种改善vr时序信号不单调的方法与系统
CN113433444A (zh) 一种电路板测试及故障排查方法、系统
JP6798834B2 (ja) 検査装置、検査システム、検査方法、及び検査プログラム
US20240159806A1 (en) Power measurement methods and systems for hot pluggable solid-state drives in servers
CN113433479B (zh) 可编程电源测试系统、模拟方法、装置、存储介质和终端
CN113867172B (zh) 航电系统故障仿真验证平台及方法
JP6197573B2 (ja) スイッチング素子検査方法及び電子回路ユニット

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant