CN111669157B - 半导体装置 - Google Patents

Abstract

实施方式提供一种能够抑制电路规模变大、并且也能够应对共通原因故障的功能安全的半导体装置。实施方式的半导体装置具有：主体电路，对输入信号进行规定的运算，并将输出信号输出；逆运算电路，将主体电路的输出信号作为输入，使用输出信号进行规定的运算的逆运算，并输出逆运算结果信号；以及比较电路，对输入信号与逆运算结果信号进行比较，在输入信号与逆运算结果信号不一致时，输出规定的信号。

Description

半导体装置

相关申请

本申请享有以日本专利申请2019－39836号(申请日：2019年3月5日)为基础申请的优先权。本申请通过参照该基础申请而包含基础申请的全部内容。

技术领域

实施方式涉及半导体装置。

背景技术

在具有各种功能的半导体装置中，有确保功能安全的技术。例如有采用双核锁步方式(以下，简称为DCLS)的功能安全的半导体装置。DCLS构成的半导体装置具有执行规定的功能的主体电路、与该主体电路相同的电路构成的监视电路、以及对主体电路的输出信号与监视电路的输出信号是否相同进行比较的输出信号比较电路。

输出信号比较电路按照每个规定的时钟周期，比较主体电路的输出信号与监视电路的输出信号，在比较的结果不一致的情况下，断言(assert)异常检测信号。一旦断言，则通过保持该断言状态，能够在半导体装置的内部电路或者外部电路中检测在功能的执行中是否出现了异常。

但是，由于监视电路具有与主体电路相同的电路构成，因此在主体电路的电路规模较大的情况下，监视电路的电路规模也同样变大，结果作为半导体装置的尺寸也变大。

另外，关于由噪声等导致的共通的原因，由于主体电路与监视电路这两个电路进行相同的输出，因此无法确保功能执行的可靠性。同样，当在电路的动作程序中存在错误时，由于两个电路都为相同的输出，因此无法确保功能安全的可靠性。

发明内容

实施方式提供一种能够抑制电路规模变大、并且也能够应对共通原因故障的功能安全的半导体装置。

实施方式的半导体装置具有：运算电路，对输入信号进行规定的运算，并将输出信号输出；逆运算电路，将所述运算电路的所述输出信号作为输入，使用所述输出信号进行所述规定的运算的逆运算并输出逆运算结果信号；以及比较电路，对所述输入信号与所述逆运算结果信号进行比较，在所述输入信号与所述逆运算结果信号不一致时，输出规定的信号。

附图说明

图1是第一实施方式的半导体装置的框图。

图2是表示第一实施方式的主体电路的构成的框图。

图3是表示第一实施方式的监视电路的构成的框图。

图4是第一实施方式的监视电路的各信号的时序图。

图5是第二实施方式的半导体装置的框图。

具体实施方式

以下，参照附图对实施方式进行说明。

(第一实施方式)

(构成)

图1是本实施方式的半导体装置的框图。半导体装置1能够执行至少一个功能，并包括用于该功能的运算电路。在图1中，仅示出了半导体装置1所含的、执行多个功能中的一个功能的主体电路2。主体电路2是对输入信号进行规定的运算，并将输出信号输出的运算电路。

半导体装置1还包括监视电路3和振荡电路4。监视电路3监视主体电路2的动作是否被正确地执行。振荡电路4是生成比主体电路2的动作时钟的频率高的时钟信号、并向监视电路3输出的时钟电路。

而且，半导体装置1具有控制电路5。控制电路5进行半导体装置1内的各种电路的动作指示以及执行定时的控制。而且，控制电路5在从监视电路3接收到表示在主体电路2的功能的执行中检测到异常的异常信号AB时，输出规定的报警信号AL。即，向控制电路5供给监视电路3的异常信号AB，控制电路5在该异常信号AB表示异常时，输出规定的报警信号AL。

例如，主体电路2是生成用于驱动马达的PWM信号的PWM控制电路。从半导体装置1的输出端子1a输出PWM信号。图2是表示主体电路2的构成的框图。主体电路2包括比较值寄存器11、寄存器比较电路12、计数器13、以及波形生成电路14。

比较值寄存器11储存以规定的定时从外部的未图示的中央处理装置(以下，称为CPU)供给的多个比较值TH。各比较值TH规定各规定的周期中的PWM波形的占空比。比较值寄存器11从所输入的多个比较值TH中以规定的顺序将比较值TH一个一个地输出。

寄存器比较电路12对计数器13的计数值C1与比较值寄存器11的比较值TH进行比较，在比较值TH与计数值C1一致时，向波形生成电路14输出一致信号CC。在计数值C1与比较值TH一致的情况下，一致信号CC被断言。

计数器13是如下电路：在接收到比较值TH时，基于未图示的来自外部的时钟信号开始计数，进行递增计数，并输出计数值。计数器13向寄存器比较电路12输出计数值，并且当计数器13溢出(Overflow)时，向比较值寄存器11与波形生成电路14输出溢出信号OV。

如上述那样，来自CPU的比较值TH被设定于比较值寄存器11。当溢出信号OV被断言时，比较值寄存器11更新比较值TH的值，并向寄存器比较电路12输出。

例如，马达驱动用的PWM信号按照每个规定的周期T来变更PWM波形的占空比。CPU向比较值寄存器11供给与各周期相应的比较值TH作为阈值。换言之，CPU向比较值寄存器11供给与多个周期相应的多个阈值。比较值寄存器11在接收到表示当前周期T已结束的溢出信号OV时，更新用于下一个周期的比较值TH，并向寄存器比较电路12输出。波形生成电路14在溢出信号OV被断言时，输出高电平的波形信号WS，在一致信号CC被断言时，输出低电平的波形信号WS。

如图1所示，主体电路2以规定的周期T对作为输入信号的比较值TH执行规定的运算，例如输出用于马达驱动的PWM信号即波形信号WS作为输出信号。换言之，主体电路2输入阈值信号作为输入信号，并基于阈值信号，输出PWM信号作为输出信号。从主体电路2向监视电路3供给比较值TH、溢出信号OV以及波形信号WS。

图3是表示监视电路3的构成的框图。监视电路3包括期待值寄存器21、推断值寄存器22、比较电路23、高分辨率计数器24、上升时刻寄存器25、下降时刻寄存器26、差分电路27以及转换电路28。

期待值寄存器21储存来自主体电路2的从比较值寄存器11输出的比较值TH。期待值寄存器21在溢出信号OV被断言时，将主体电路2的比较值寄存器11的比较值TH保持为期待值。由此，储存于期待值寄存器21的比较值TH按照每个规定的周期T被更新。

推断值寄存器22是储存后述的推断值EV的寄存器。比较电路23在溢出信号OV被断言时，对储存于期待值寄存器21的比较值TH与储存于推断值寄存器22的推断值EV这两个值进行比较。比较电路23以溢出信号OV为诊断定时信号，对两个值进行比较。比较电路23在两个值不一致时，输出异常信号AB。

高分辨率计数器24基于来自外部的振荡电路4的时钟信号对计数值C2进行计数。外部的振荡电路4如后述那样，输出能够判定来自主体电路2的信号的上升定时以及下降定时的时刻的、高频率的时钟信号。高分辨率计数器24是自由运行(free run)·计数器，以比主体电路2的动作频率高的频率对计数值C2进行计数。

上升时刻寄存器25包括监视输入的波形信号WS的变化、检测波形信号WS的上升的定时的电路，将检测到的上升的定时下的高分辨率计数器24的计数值C2U作为上升时刻储存并输出。

下降时刻寄存器26包括监视输入的波形信号WS的变化、检测波形信号WS的下降的定时的电路，将检测到的下降的定时下的高分辨率计数器24的计数值C2D作为下降时刻储存并输出。由此，在上升时刻寄存器25与下降时刻寄存器26中，分别保持波形信号WS上升时的高分辨率计数器值。

差分电路27计算并输出上升时刻寄存器25的计数值与下降时刻寄存器26的计数值的差分值dC。转换电路28如后述那样，根据来自差分电路27的差分值dC对推断值EV进行运算并输出。推断值EV是根据从波形生成电路14输出的波形信号WS对输入至波形生成电路14的比较值TH进行逆运算来推断比较值TH而得到的值。转换电路28计算出的推断值EV被输出至推断值寄存器22而被储存。

即，上升时刻寄存器25、下降时刻寄存器26、差分电路27以及转换电路28构成逆运算电路，该逆运算电路将主体电路2的输出信号即波形信号WS作为输入，使用波形信号WS进行在主体电路2中进行的规定的运算的逆运算，并输出逆运算结果信号。

比较电路23在溢出信号OV被断言时对期待值寄存器21的比较值TH与推断值寄存器22的推断值EV进行比较，在该比较的结果为比较值TH与推断值EV不一致时，输出即断言异常信号AB。即，比较电路23对输入信号与逆运算结果信号进行比较，在输入信号与逆运算结果信号不一致时，输出异常信号AB作为规定的信号。

如以上那样，主体电路2进行根据输入信号使输出信号变化的运算，逆运算电路基于该输出信号的变化，推断输入信号的推断值，并作为逆运算结果信号而输出。

另外，比较值TH与推断值EV的一致可以通过推断值EV是否处于以比较值TH为中心的规定的范围内来进行判定。在该情况下，在推断值EV处于以比较值TH为中心的规定的范围之外时，比较电路23输出即断言异常信号AB。

(作用)

对上述的监视电路的动作进行说明。图4是监视电路3的各信号的时序图。如图4所示，计数器13的计数值C1按照每个规定的周期T进行递增计数。计数器13按照每个规定的周期T，输出溢出信号OV。按照每个规定的周期T，设定来自未图示的CPU的比较值TH。高分辨率计数器24与规定的周期T无关地对计数值C2进行计数，并输出。

主体电路2的波形生成电路14按照每个规定的周期T，在计数器13的计数值C1与比较值TH一致时，输出低电平的波形信号WS。更具体而言，波形生成电路14在接收到溢出信号OV时，输出高电平的波形信号WS，在计数器13的计数值C1与比较值TH一致时，输出低电平的波形信号WS。通过被赋予来自CPU的按照每个规定的周期T的比较值TH，主体电路2输出脉冲信号即PWM信号作为输出信号。

如图4所示，上升时刻寄存器25保持波形信号WS的上升定时的计数值C2U，下降时刻寄存器26保持波形信号WS的下降定时的计数值C2D。

在此，对转换电路28进行的运算进行说明。各周期T中的波形信号WS的占空比根据比较值TH来规定。如图4所示，波形信号WS的高电平的期间根据输入的比较值TH的增减而增减。上述的高分辨率计数器24的计数值C2U与高分辨率计数器24的计数值C2D的差分值dC也能够由比较值TH的函数来表示。在将计数器13所计数的规定的周期T的计数值设为CT、将高分辨率计数器24所计数的规定的周期T的计数值设为cT时，以下的式(1)成立。

dC/cT＝(CT－TH)/CT···(1)

根据式(1)，可导出以下的式(2)。

TH＝CT－(CT×dC/cT)···(2)

转换电路28根据与规定的周期T对应的、上述的计数值CT、cT与差分值dC来计算比较值TH的推断值EV。转换电路28将计算出的推断值EV作为输入至比较值寄存器11的比较值TH的推断值，储存于推断值寄存器22。即，构成逆运算电路的转换电路28基于利用振荡电路4的时钟信号进行计数后得到的计数值，判定波形信号WS的上升与下降的定时。转换电路28基于波形信号WS的上升与下降的定时，进行对输入信号的推断值进行推断的运算。换言之，转换电路28使用波形信号WS的上升的定时的计数值与波形信号WS的下降的定时的计数值，输出比较值TH的推断值。

由此，输入至主体电路2的比较值TH，作为期待值被储存于期待值寄存器21，由转换电路28根据作为主体电路2的输出的波形信号WS进行逆运算而得到的比较值的推断值EV被储存于推断值寄存器22。比较电路23对期待值寄存器21的比较值TH与推断值寄存器22的推断值EV进行比较，并判定是否一致。

即，构成逆运算电路的转换电路28按照每个规定的周期T进行逆运算，并输出逆运算结果信号，比较电路23按照每个规定的周期T对输入信号与逆运算结果信号进行比较，在输入信号与逆运算结果信号不一致时，输出异常信号AB作为规定的信号。

图4示出了三个周期T中的各计数值以及各信号的变化。在最初的周期T中，比较值TH1被赋予给比较值寄存器11，主体电路2输出与该比较值TH1相应的占空比的波形信号WS。在下降时刻寄存器26中储存“C2D11”，在上升时刻寄存器25中储存“C2U21”，在期待值寄存器21中储存“TH1”，由于来自推断值寄存器22的推断值“EV31”与期待值“TH1”一致，因此比较电路23未输出异常信号AB。比较电路23在规定的周期T的结束定时，输出异常信号AB。

在最初的周期T的下一个周期中，比较值TH2被赋予给比较值寄存器11，但由于例如噪声等原因，主体电路2并未输出与该比较值TH2相应的占空比的波形信号WS。因此，在下降时刻寄存器26中储存“C2D12”，在上升时刻寄存器25中储存“C2U22”，在期待值寄存器21中储存“TH2”，比较电路23对来自推断值寄存器22的推断值“EV32”与期待值“TH2”进行了比较，但由于不一致，因此输出即断言了异常信号AB。

控制电路5在接收到异常信号AB时，执行规定的异常处理，在此为执行报警信号AL的输出处理。在下一个周期T中，由于来自推断值寄存器22的推断值与期待值“TH3”一致，因此比较电路23不输出异常信号AB。

如以上那样，根据本实施方式，能够提供一种可抑制电路规模变大、并且也可应对共通原因故障的功能安全的半导体装置。

在以往的DCLS构成的半导体装置的情况下，若主体电路的电路规模较大，则监视电路的电路规模也变大，其结果，半导体装置的芯片尺寸也变大。另外，若电路规模较大，则耗电也变多，并且成本变高。

另外，在以往的DCLS构成的半导体装置的情况下，有时无法应对主体电路自身存在设计错误、或使主体电路动作的程序中存在错误的情况等共通原因故障。

与此相对，根据上述的实施方式，由于检测异常的方法不是DCLS方式的构成，因此监视电路并不是与主体电路相同的构成。因此，即使主体电路变大，监视电路也不会变大。由于监视电路根据主体电路的输出信号求出向主体电路输入的设定值(或者指定值)，对输入的设定值进行比较来检测异常，因此也能够应对共通原因故障。

由此，根据上述的实施方式，能够提供一种抑制电路面积的增大、并且在抗共通原因故障方面强的功能安全的半导体装置。

(第二实施方式)

在第一实施方式中，半导体装置的主体电路是输出与所输入的设定值相应的PWM信号的电路，但在第二实施方式中，主体电路是对所输入的数据信号进行规定的编码的电路。

(构成)

在本实施方式中，对与第一实施方式相同的构成要素赋予相同的附图标记并省略说明，对不同的构成进行说明。

图5是本实施方式的半导体装置的框图。半导体装置1A包括作为主体电路2的编码器31、监视电路3A、以及控制电路5。编码器31是对作为输入信号的数字信号Xd进行规定的编码作为规定的运算，将数字信号Xd的编码后的数字信号Yd作为输出信号而输出的运算电路。

监视电路3A包括解码器32、延迟电路33、以及比较电路34。解码器32是将来自编码器31的数字信号Yd解码，计算由编码器31编码前的原来的数字信号Xd并向比较电路34输出的电路。解码器32对作为编码器31的输出信号的数字信号Yd进行编码器31的编码处理的逆运算即解码，并输出数字信号Yd的解码信号DD。

即，监视电路3A构成逆运算电路，该逆运算电路将编码器31的输出信号即数字信号Yd作为输入，使用数字信号Yd进行编码器31的规定的运算的逆运算，并输出逆运算结果信号。

延迟电路33是使所输入的数字信号Xd延迟规定时间Td的量并向比较电路34输出的定时调整电路。即，延迟电路33构成锁存电路，该锁存电路将作为输入信号的数字信号Xd锁存规定时间。比较电路34对来自延迟电路33的输入信号与来自解码器32的输出信号这两个信号进行比较，比较电路34在两个信号不一致时，输出异常信号AB。数字信号Xd被输入后，在编码器31中进行编码，延迟电路33使输入到编码器31的数字信号Xd延迟如下的时间，即：数字信号Yd被解码器32进一步解码而输出原来的数字信号Xd为止的时间。

即，比较电路34对输入信号与逆运算结果信号进行比较，在输入信号与逆运算结果信号不一致时，输出异常信号AB作为规定的信号。

(作用)

对上述的监视电路的动作进行说明。作为主体电路2的编码器31对作为输入信号的数字信号Xd进行规定的编码，从输出端子1a输出数字信号Yd。

监视电路3A的解码器32进行针对作为编码器31的输出信号的数字信号Yd的编码器31的逆运算，并输出解码信号DD。比较电路34对数字信号Xd与解码信号DD这两个信号进行比较。

比较电路34在数字信号Xd与解码信号DD这两个信号一致时，不输出异常信号AB。但是，例如在由于噪声等原因而在编码器31中未正确地进行规定的编码时，数字信号Xd与解码信号DD这两个信号不一致。在该情况下，由于两个信号不一致，因此监视电路3A的比较电路34输出即断言异常信号AB。

如以上那样，根据上述的实施方式，能够提供一种可抑制电路规模变大、并且也可应对共通原因故障的功能安全的半导体装置。

在上述的各实施方式中，主体电路2是PWM控制电路或者编码器的例子，但当然也可以是UART等通信电路等其他功能的电路。

上述的各实施方式也能够应对由噪声等引起的共通的原因，因此对于在车、工厂等噪声多的场所使用的半导体装置特别有效。

对本发明的几个实施方式进行了说明，但这些实施方式是作为例子而提示的，并不意图限定发明的范围。这些新的实施方式能够由其他各种方式来实施，在不脱离发明的主旨的范围内，能够进行各种省略、替换、变更。这些实施方式及其变形包含在发明的范围或主旨内，并且包含在权利要求书所记载的发明及其等价的范围内。

Claims (7)

1.一种半导体装置，具有：

运算电路，对输入信号进行规定的运算，并将输出信号输出；

时钟电路，输出与所述运算电路的动作时钟相比频率更高的时钟信号；

逆运算电路，将所述运算电路的所述输出信号作为输入，使用所述输出信号来进行所述规定的运算的逆运算，并输出逆运算结果信号；以及

比较电路，对所述输入信号与所述逆运算结果信号进行比较，在所述输入信号与所述逆运算结果信号不一致时输出规定的信号，

所述输出信号是脉冲信号，

所述逆运算电路基于所述脉冲信号的上升与下降的定时，进行对所述输入信号的推断值进行推断的运算，

所述逆运算电路基于利用所述时钟信号而计数得到的计数值，判定所述脉冲信号的上升与下降的定时。

2.根据权利要求1所述的半导体装置，其中，

所述运算电路以规定的周期进行所述规定的运算，并输出所述输出信号，

所述逆运算电路按照每个所述规定的周期，进行所述逆运算，并输出所述逆运算结果信号，

所述比较电路按照每个所述规定的周期，对所述输入信号与所述逆运算结果信号进行比较，在所述输入信号与所述逆运算结果信号不一致时输出所述规定的信号。

3.根据权利要求2所述的半导体装置，其中，

所述比较电路在所述规定的周期的结束定时，输出所述规定的信号。

4.根据权利要求1所述的半导体装置，其中，

所述运算电路进行根据所述输入信号使所述输出信号变化的运算，

所述逆运算电路基于所述输出信号的变化，推断所述输入信号的推断值，并作为所述逆运算结果信号而输出。

5.根据权利要求1所述的半导体装置，其中，

所述运算电路输入阈值信号作为所述输入信号，基于所述阈值信号，输出PWM信号作为所述输出信号，

所述逆运算电路使用所述PWM信号的上升的定时的所述计数值与所述PWM信号的下降的定时的所述计数值，输出所述阈值信号的所述推断值。

6.根据权利要求1所述的半导体装置，其中，

所述半导体装置具有锁存电路，该锁存电路将所述输入信号锁存规定时间，

所述比较电路对锁存于所述锁存电路的所述输入信号与所述逆运算结果信号进行比较。

7.根据权利要求1所述的半导体装置，其中，

所述输入信号是第一比较值信号，该第一比较值信号规定用于马达驱动的PWM信号的占空比。