JP2989234B2 - Ｃｒ発振器及びその発信周波数調整方法 - Google Patents
Ｃｒ発振器及びその発信周波数調整方法Info
- Publication number
- JP2989234B2 JP2989234B2 JP2213773A JP21377390A JP2989234B2 JP 2989234 B2 JP2989234 B2 JP 2989234B2 JP 2213773 A JP2213773 A JP 2213773A JP 21377390 A JP21377390 A JP 21377390A JP 2989234 B2 JP2989234 B2 JP 2989234B2
- Authority
- JP
- Japan
- Prior art keywords
- binary counter
- output
- oscillator
- predetermined period
- oscillation
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 238000000034 method Methods 0.000 title claims description 5
- 230000005540 biological transmission Effects 0.000 title 1
- 230000010355 oscillation Effects 0.000 claims description 29
- 239000003990 capacitor Substances 0.000 claims description 16
- 238000010586 diagram Methods 0.000 description 4
- 238000004519 manufacturing process Methods 0.000 description 2
- 239000004065 semiconductor Substances 0.000 description 2
- 239000013078 crystal Substances 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 239000002699 waste material Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
- H03K3/02—Generators characterised by the type of circuit or by the means used for producing pulses
- H03K3/027—Generators characterised by the type of circuit or by the means used for producing pulses by the use of logic circuits, with internal or external positive feedback
- H03K3/03—Astable circuits
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03B—GENERATION OF OSCILLATIONS, DIRECTLY OR BY FREQUENCY-CHANGING, BY CIRCUITS EMPLOYING ACTIVE ELEMENTS WHICH OPERATE IN A NON-SWITCHING MANNER; GENERATION OF NOISE BY SUCH CIRCUITS
- H03B5/00—Generation of oscillations using amplifier with regenerative feedback from output to input
- H03B5/20—Generation of oscillations using amplifier with regenerative feedback from output to input with frequency-determining element comprising resistance and either capacitance or inductance, e.g. phase-shift oscillator
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03B—GENERATION OF OSCILLATIONS, DIRECTLY OR BY FREQUENCY-CHANGING, BY CIRCUITS EMPLOYING ACTIVE ELEMENTS WHICH OPERATE IN A NON-SWITCHING MANNER; GENERATION OF NOISE BY SUCH CIRCUITS
- H03B2200/00—Indexing scheme relating to details of oscillators covered by H03B
- H03B2200/003—Circuit elements of oscillators
- H03B2200/005—Circuit elements of oscillators including measures to switch a capacitor
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03B—GENERATION OF OSCILLATIONS, DIRECTLY OR BY FREQUENCY-CHANGING, BY CIRCUITS EMPLOYING ACTIVE ELEMENTS WHICH OPERATE IN A NON-SWITCHING MANNER; GENERATION OF NOISE BY SUCH CIRCUITS
- H03B2201/00—Aspects of oscillators relating to varying the frequency of the oscillations
- H03B2201/02—Varying the frequency of the oscillations by electronic means
- H03B2201/0275—Varying the frequency of the oscillations by electronic means the means delivering several selected voltages or currents
- H03B2201/0283—Varying the frequency of the oscillations by electronic means the means delivering several selected voltages or currents the means functioning digitally
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03J—TUNING RESONANT CIRCUITS; SELECTING RESONANT CIRCUITS
- H03J2200/00—Indexing scheme relating to tuning resonant circuits and selecting resonant circuits
- H03J2200/10—Tuning of a resonator by means of digitally controlled capacitor bank
Landscapes
- Inductance-Capacitance Distribution Constants And Capacitance-Resistance Oscillators (AREA)
- Oscillators With Electromechanical Resonators (AREA)
Description
【発明の詳細な説明】 （産業上の利用分野） 本発明は発振周波数のバラツキを調整する回路をもつ
CR発振器及びその発振周波数調整方法に関するものであ
る。
CR発振器及びその発振周波数調整方法に関するものであ
る。
（従来の技術） 第２図は従来の調整機能付CR発振器の一構成例を示す
回路図である（参考文献：特開昭60−260213号公報，特
開昭63−116505号公報，特開昭63−114304号公報）。図
中１は抵抗、２〜４はインバータ、５はバッファ、６〜
10は容量、11〜14はPMOSとNMOSの半導体装置で構成され
るアナログスイッチ、15はデコーダ、16と17はデコーダ
への入力端子、18はクロックφ出力端子である。
回路図である（参考文献：特開昭60−260213号公報，特
開昭63−116505号公報，特開昭63−114304号公報）。図
中１は抵抗、２〜４はインバータ、５はバッファ、６〜
10は容量、11〜14はPMOSとNMOSの半導体装置で構成され
るアナログスイッチ、15はデコーダ、16と17はデコーダ
への入力端子、18はクロックφ出力端子である。
CR発振器の発振周波数は、抵抗Ｒと容量Ｃとによっ
て変化し、トランジスタのスレッショルド電圧Vthが、
電源電圧VDDに対してVth＝1/2・VDDの場合には、≒1/
2.2CRとなる。
て変化し、トランジスタのスレッショルド電圧Vthが、
電源電圧VDDに対してVth＝1/2・VDDの場合には、≒1/
2.2CRとなる。
一般的なCR発振器には、６〜９と11〜15の素子は含ま
れないが、そのような回路をICに内蔵すると、２〜４の
インバータ能力のバラツキ、１の抵抗値のバラツキ、10
の容量のバラツキ等によって発振周波数は大きく変動
してしまう。そこで例えば第２図に示すように６〜９と
11〜14の素子と15のデコーダを加えて、最初は10の容量
のみを使って目標より速い発振をさせ、その周波数を測
定し、次にその周波数の目標値からのズレに応じてデコ
ーダ入力16,17を決定しこれによって容量６〜９のうち
のいくつかをスイッチ11〜14によって接続して発振周波
数を目標にあわせ込むというような方法がとられる。
れないが、そのような回路をICに内蔵すると、２〜４の
インバータ能力のバラツキ、１の抵抗値のバラツキ、10
の容量のバラツキ等によって発振周波数は大きく変動
してしまう。そこで例えば第２図に示すように６〜９と
11〜14の素子と15のデコーダを加えて、最初は10の容量
のみを使って目標より速い発振をさせ、その周波数を測
定し、次にその周波数の目標値からのズレに応じてデコ
ーダ入力16,17を決定しこれによって容量６〜９のうち
のいくつかをスイッチ11〜14によって接続して発振周波
数を目標にあわせ込むというような方法がとられる。
（発明が解決しようとする課題） しかしながら前述の構成の調整方式では、IC1つ１つ
に対して周波数をあわせ込むための調整作業、すなわ
ち、周波数を測定し、15のデコーダへの入力データを決
定し、16,17の端子処置をするという作業が必要にな
り、これはコスト的にも時間的にも大きな無駄となる。
に対して周波数をあわせ込むための調整作業、すなわ
ち、周波数を測定し、15のデコーダへの入力データを決
定し、16,17の端子処置をするという作業が必要にな
り、これはコスト的にも時間的にも大きな無駄となる。
（課題を解決するための手段） 本発明は前記課題を解決するために、CR発振器におい
て、発振クロックとカウント許可信号とが与えられる入
力を有し、前記カウント許可信号が第１のレベルである
所定期間、前記発振クロックを転送する第１の論理ゲー
トと、前記第１の論理ゲートから前記所定期間出力され
る前記発振クロックのクロック数をカウントするバイナ
リカウンタと、前記バイナリカウンタの出力信号が与え
られる入力を有し、前記所定期間終了後、前記バイナリ
カウンタの出力信号を転送する複数の第２の論理ゲート
と、前記バイナリカウンタの各出力の重みに対応する容
量値を各々有する複数の容量と、前記第２の論理ゲート
から転送される前記バイナリカウンタの出力信号に対応
して、選択的に導通状態となることにより、前記複数の
容量のいずれかを選択する複数のスイッチ手段とを備え
たものである。
て、発振クロックとカウント許可信号とが与えられる入
力を有し、前記カウント許可信号が第１のレベルである
所定期間、前記発振クロックを転送する第１の論理ゲー
トと、前記第１の論理ゲートから前記所定期間出力され
る前記発振クロックのクロック数をカウントするバイナ
リカウンタと、前記バイナリカウンタの出力信号が与え
られる入力を有し、前記所定期間終了後、前記バイナリ
カウンタの出力信号を転送する複数の第２の論理ゲート
と、前記バイナリカウンタの各出力の重みに対応する容
量値を各々有する複数の容量と、前記第２の論理ゲート
から転送される前記バイナリカウンタの出力信号に対応
して、選択的に導通状態となることにより、前記複数の
容量のいずれかを選択する複数のスイッチ手段とを備え
たものである。
また、バイナリカウンタが所定期間（ゲート時間）、
発振クロックをカウントし、所定期間終了後、バイナリ
カウンタの出力の重みに対応して設けられた複数の容量
のいずれかを選択して発振周波数を調整するものであ
る。
発振クロックをカウントし、所定期間終了後、バイナリ
カウンタの出力の重みに対応して設けられた複数の容量
のいずれかを選択して発振周波数を調整するものであ
る。
（作用） 本発明は前述のような回路構成即ち、ある正確なゲー
ト時間内にCR発振器が自分自身の発振クロックをカウン
トし、該ゲート時間終了後は、カウンタ出力のビット毎
の重みに比例した容量を接続することによって目標通り
の周波数に自動的に調整されるようにしたので、従来の
ようなIC1つ１つに対して周波数のあわせ込みをしなけ
ればならないという手間がはぶけ製造コストの大幅な低
減をはかることができる。
ト時間内にCR発振器が自分自身の発振クロックをカウン
トし、該ゲート時間終了後は、カウンタ出力のビット毎
の重みに比例した容量を接続することによって目標通り
の周波数に自動的に調整されるようにしたので、従来の
ようなIC1つ１つに対して周波数のあわせ込みをしなけ
ればならないという手間がはぶけ製造コストの大幅な低
減をはかることができる。
（実施例） 第１図は、この発明の実施例を示す回路図であって、
１は抵抗、２〜４はインバータ、５はバッファ、６〜13
は容量で、容量比は128:64:32:16:8:4:2:1としている。
14〜21はPMOSとNMOSの半導体装置（IC）から成るアナロ
グスイッチ、22はORゲート、23〜30は第２の論理ゲート
であるANDゲート、31は第１の論理ゲートであるANDゲー
ト、32はバイナリーカウンタで、Q7〜Q0がそのカウント
値出力端子でQ7がMSB（最上位ビット）でＲがリセット
入力、33はCR発振クロック（φ）出力端子、34はカウン
ト許可信号（ENCOUNT）入力端子、35は32のバイナリー
カウンタのリセット（Ｒ）信号入力端子である。
１は抵抗、２〜４はインバータ、５はバッファ、６〜13
は容量で、容量比は128:64:32:16:8:4:2:1としている。
14〜21はPMOSとNMOSの半導体装置（IC）から成るアナロ
グスイッチ、22はORゲート、23〜30は第２の論理ゲート
であるANDゲート、31は第１の論理ゲートであるANDゲー
ト、32はバイナリーカウンタで、Q7〜Q0がそのカウント
値出力端子でQ7がMSB（最上位ビット）でＲがリセット
入力、33はCR発振クロック（φ）出力端子、34はカウン
ト許可信号（ENCOUNT）入力端子、35は32のバイナリー
カウンタのリセット（Ｒ）信号入力端子である。
電源投入後、先ずバイナリーカウンタ32が端子35から
入力されるリセット信号によりリセットされる。リセッ
ト終了後34のENCOUNT入力信号が“H"になるとCR発振器
は、１の抵抗値と13の容量値によって決まる発振周数で
発振をし、カウンタ32はその発振のクロックφをカウン
トアップし始める。この例の場合、バイナリーカウンタ
32が８ビットであるから、例えばENCOUNTのパルス巾は1
28（＝27）×目標周波数とし、十分に正確なものとす
る。ANDゲート31はENCOUNT信号34が“H"のときだけバイ
ナリカウンタ32のカウントアップを許可するゲートであ
る。
入力されるリセット信号によりリセットされる。リセッ
ト終了後34のENCOUNT入力信号が“H"になるとCR発振器
は、１の抵抗値と13の容量値によって決まる発振周数で
発振をし、カウンタ32はその発振のクロックφをカウン
トアップし始める。この例の場合、バイナリーカウンタ
32が８ビットであるから、例えばENCOUNTのパルス巾は1
28（＝27）×目標周波数とし、十分に正確なものとす
る。ANDゲート31はENCOUNT信号34が“H"のときだけバイ
ナリカウンタ32のカウントアップを許可するゲートであ
る。
またORゲート22はENCOUNT信号34が“H"のとき、スイ
ッチ21をオンさせるためのゲートであり、これは前述し
たように最初は必ず容量13を接続させるためのゲートで
ある。
ッチ21をオンさせるためのゲートであり、これは前述し
たように最初は必ず容量13を接続させるためのゲートで
ある。
もし、発振周波数が目標値通りだとすると、ENCOUNT
＝“H"の間に128発（正確には±１発の誤差があるがこ
こでは無視する）バイナリカウンタ32でカウントされ、
該カウンタの出力はMSB側（Q7）から10000000となる。E
NCOUNT＝“L"になると以後カウンタ出力によってANDゲ
ート23〜30のうち30のみが“1"出力となり、従ってORゲ
ート22の出力が“1"となって、スイッチ14〜21のうち21
のみONされ13の容量だけが接続され、目標周波数通りの
発振を行なう。もし、発振周波数が目標値の1/2だとす
るとENCOUNT＝“H"の間に64発（正確には±１発の誤差
があるがここでは無視する）バイナリカウンタ32でカウ
ントされ、該カウンタの出力はMSB側から01000000とな
る。ENCOUNT＝“L"になると以後カウンタ32出力によっ
てANDゲート29が“1"となり、スイッチ20がオンされ12
の容量だけが接続される。12の容量値は12の容量値の1/
2であるため、このときの発振周波数は、 より今までの２倍、すなわち目標周波数に等しくなる。
（但し、カウント値±１発分の誤差有） もし、発振周波数が目標値より高くENCOUNT＝“H"の
間に、250発カウントされるとカウンタ32の出力はMSB側
から11111010となり、ENCOUNT＝“L"となってからは、1
3〜10と９と７の容量が接続され発振周波数は今までの （0.512倍）に設定され、結局目標の周波数が得られ
る。
＝“H"の間に128発（正確には±１発の誤差があるがこ
こでは無視する）バイナリカウンタ32でカウントされ、
該カウンタの出力はMSB側（Q7）から10000000となる。E
NCOUNT＝“L"になると以後カウンタ出力によってANDゲ
ート23〜30のうち30のみが“1"出力となり、従ってORゲ
ート22の出力が“1"となって、スイッチ14〜21のうち21
のみONされ13の容量だけが接続され、目標周波数通りの
発振を行なう。もし、発振周波数が目標値の1/2だとす
るとENCOUNT＝“H"の間に64発（正確には±１発の誤差
があるがここでは無視する）バイナリカウンタ32でカウ
ントされ、該カウンタの出力はMSB側から01000000とな
る。ENCOUNT＝“L"になると以後カウンタ32出力によっ
てANDゲート29が“1"となり、スイッチ20がオンされ12
の容量だけが接続される。12の容量値は12の容量値の1/
2であるため、このときの発振周波数は、 より今までの２倍、すなわち目標周波数に等しくなる。
（但し、カウント値±１発分の誤差有） もし、発振周波数が目標値より高くENCOUNT＝“H"の
間に、250発カウントされるとカウンタ32の出力はMSB側
から11111010となり、ENCOUNT＝“L"となってからは、1
3〜10と９と７の容量が接続され発振周波数は今までの （0.512倍）に設定され、結局目標の周波数が得られ
る。
ENCOUNT信号のパルス巾は十分に正確でなければなら
ないが、例えば、１個の水晶発振回路をもったICであれ
ば正確なパルス巾を得るのは容易である。
ないが、例えば、１個の水晶発振回路をもったICであれ
ば正確なパルス巾を得るのは容易である。
更に、本例のように容量値を変えて周波数を調整する
のではなく抵抗値を変えて調整することも可能であるこ
とは説明を要さないであろう。また本例は８ビットのカ
ウンタを用いているのがこのビット数を変えることによ
り、調整精度を変えられる。
のではなく抵抗値を変えて調整することも可能であるこ
とは説明を要さないであろう。また本例は８ビットのカ
ウンタを用いているのがこのビット数を変えることによ
り、調整精度を変えられる。
（発明の効果） 以上詳細に説明したようにこの発明によれば、ある正
確なゲート時間内にCR発振決が自分自身の発振クロック
をカウントしゲート時間終了後は（発振周波数が容量値
に反比例するという特性を利用して）、カウンタ出力の
ビット毎の重みに比例した容量を接続することによって
目標通りの周波数に自動的に調整されるようにしたの
で、従来のようなIC1つ１つに対して周波数のあわせ込
みとしなければならないという手間がはぶけ製造コスト
の大幅な低減をはかることができる。
確なゲート時間内にCR発振決が自分自身の発振クロック
をカウントしゲート時間終了後は（発振周波数が容量値
に反比例するという特性を利用して）、カウンタ出力の
ビット毎の重みに比例した容量を接続することによって
目標通りの周波数に自動的に調整されるようにしたの
で、従来のようなIC1つ１つに対して周波数のあわせ込
みとしなければならないという手間がはぶけ製造コスト
の大幅な低減をはかることができる。
第１図は本発明の実施例の回路図、第２図は従来の回路
図である。 １……抵抗、２〜５……インバータ、６〜13……容量、
14〜21……アナログスイッチ、22……ORゲート、23〜31
……ANDゲート、32……バイナリカウンタ。
図である。 １……抵抗、２〜５……インバータ、６〜13……容量、
14〜21……アナログスイッチ、22……ORゲート、23〜31
……ANDゲート、32……バイナリカウンタ。
Claims (2)
- 【請求項１】複数段のインバータを有し、偶数段の前記
インバータ間に容量とスイッチ手段とが接続され、奇数
段の前記インバータ間に抵抗が接続されるCR発振器に於
て、 発振クロックとカウント許可信号とが与えられる入力を
有し、前記カウント許可信号が第１のレベルである所定
期間、前記発振クロックを転送する第１の論理ゲート
と、 前記第１の論理ゲートから前記所定期間出力される前記
発振クロックのクロック数をカウントするバイナリカウ
ンタと、 前記バイナリカウンタの出力信号が与えられる入力を有
し、前記所定期間終了後、前記バイナリカウンタの出力
信号を転送する複数の第２の論理ゲートと、 前記バイナリカウンタの各出力の重みに対応する容量値
を各々有する複数の容量と、 前記第２の論理ゲートから転送される前記バイナリカウ
ンタの出力信号に対応して、選択的に導通状態となるこ
とにより、前記複数の容量のいずれかを選択する複数の
スイッチ手段とを有することを特徴とするCR発振器。 - 【請求項２】複数段のインバータを有し、偶数段の前記
インバータ間に容量とスイッチ手段とが接続され、奇数
段の前記インバータ間に抵抗が接続されるCR発振器の発
振周波数調整方法に於て、 所定の容量を用いて所定の周波数の発振クロックを生成
する工程と、 第１の論理ゲートによって前記発振クロックを所定期
間、バイナリカウンタに与え、前記バイナリカウンタに
よって前記発振クロックのクロック数を前記所定期間、
カウントする工程と、 第２の論理ゲートによって、前記所定期間終了後の前記
バイナリカウンタの出力信号を複数のスイッチ手段に転
送する工程と、 前記第２の論理ゲートから転送される前記バイナリカウ
ンタの出力信号に対応して、前記複数のスイッチ手段の
いずれかを導通状態に設定することにより、前記バイナ
リカウンタの出力の重みに対応して設けられた複数の容
量のいずれかを選択する工程とを有することを特徴とす
るCR発振器の発振周波数調整方法。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2213773A JP2989234B2 (ja) | 1990-08-14 | 1990-08-14 | Ｃｒ発振器及びその発信周波数調整方法 |
| US07/743,813 US5180991A (en) | 1990-08-14 | 1991-08-12 | Frequency adjustable RC oscillator |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2213773A JP2989234B2 (ja) | 1990-08-14 | 1990-08-14 | Ｃｒ発振器及びその発信周波数調整方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0496505A JPH0496505A (ja) | 1992-03-27 |
| JP2989234B2 true JP2989234B2 (ja) | 1999-12-13 |
Family
ID=16644798
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2213773A Expired - Fee Related JP2989234B2 (ja) | 1990-08-14 | 1990-08-14 | Ｃｒ発振器及びその発信周波数調整方法 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US5180991A (ja) |
| JP (1) | JP2989234B2 (ja) |
Families Citing this family (22)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO1993022857A1 (en) * | 1992-05-04 | 1993-11-11 | Ford Motor Company Limited | Slave bus controller circuit for class a motor vehicle data communications |
| US5442325A (en) * | 1993-10-08 | 1995-08-15 | Texas Instruments Incorporated | Voltage-controlled oscillator and system with reduced sensitivity to power supply variation |
| US6020782A (en) * | 1994-05-25 | 2000-02-01 | The United States Of America As Represented By The Secretary Of The Navy | Noise assisted signal processor with nonlinearly coupled arrays of nonlinear dynamic elements |
| US6028488A (en) * | 1996-11-08 | 2000-02-22 | Texas Instruments Incorporated | Digitally-controlled oscillator with switched-capacitor frequency selection |
| US5889441A (en) * | 1997-12-12 | 1999-03-30 | Scenix Semiconductor, Inc. | Temperature and voltage independent on-chip oscillator system and method |
| US6157265A (en) * | 1998-10-30 | 2000-12-05 | Fairchild Semiconductor Corporation | Programmable multi-scheme clocking circuit |
| JP2001036400A (ja) | 1999-07-23 | 2001-02-09 | Oki Electric Ind Co Ltd | 縦続接続型インバータ回路及びリミティングアンプ |
| JP3656495B2 (ja) * | 2000-01-25 | 2005-06-08 | セイコーエプソン株式会社 | Ｄｃ−ｄｃ昇圧方法及びそれを用いた電源回路 |
| JP3718830B2 (ja) * | 2001-02-26 | 2005-11-24 | 株式会社日立製作所 | 電力変換装置 |
| US6639479B2 (en) * | 2002-01-18 | 2003-10-28 | Broadcom Corporation | Highly stable integrated time reference |
| KR100688533B1 (ko) * | 2005-02-15 | 2007-03-02 | 삼성전자주식회사 | 공정산포,전압 및 온도에 덜민감한 저항-커패시터 발진회로 |
| JP2006325292A (ja) * | 2005-05-17 | 2006-11-30 | Matsushita Electric Ind Co Ltd | チャージポンプ方式昇圧回路及びアンテナスイッチ |
| US7558086B2 (en) * | 2006-06-28 | 2009-07-07 | Zippy Technology Corp. | Inverter control circuit with a resonant frequency modulation function |
| KR100782796B1 (ko) * | 2006-10-31 | 2007-12-05 | 삼성전기주식회사 | 발진 주파수의 조정이 가능한 ｒｃ 발진회로와 그 발진방법 |
| DE102007029999B3 (de) * | 2007-06-28 | 2009-01-15 | Zinoviy, Lerner, Dipl.-Ing. | Niederfrequenzwobbelgenerator |
| TWI358902B (en) * | 2007-12-31 | 2012-02-21 | Ind Tech Res Inst | Signal delay circuit |
| US8531249B2 (en) * | 2011-12-16 | 2013-09-10 | Issc Technologies Corp. | Oscillator for generating output signal with adjustable frequency |
| JP2019012944A (ja) * | 2017-06-30 | 2019-01-24 | 株式会社デンソー | クロック信号生成回路 |
| US10305425B2 (en) | 2017-10-30 | 2019-05-28 | Hong Kong Applied Science and Technology Research Institute Company, Limited | RC oscillator that uses thermometer codes to select a sub-array and binary codes to select capacitors or resistors within a sub-array for linear and monotonic tuning |
| JP7121610B2 (ja) * | 2018-09-14 | 2022-08-18 | ルネサスエレクトロニクス株式会社 | 半導体装置及びその制御方法 |
| US11194236B2 (en) | 2019-11-22 | 2021-12-07 | Ricoh Company, Ltd. | Optical-element angle adjustment device and image projection device |
| CN113691255A (zh) * | 2021-08-31 | 2021-11-23 | 广东芯炽集成电路技术有限公司 | 一种用于高速模数转换器的可配置振荡器电路 |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4156205A (en) * | 1968-06-17 | 1979-05-22 | International Telephone & Telegraph Corporation | Binary frequency synthesizer |
| DE3920008A1 (de) * | 1989-06-20 | 1991-01-10 | Philips Patentverwaltung | Phasenregelkreis |
-
1990
- 1990-08-14 JP JP2213773A patent/JP2989234B2/ja not_active Expired - Fee Related
-
1991
- 1991-08-12 US US07/743,813 patent/US5180991A/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| US5180991A (en) | 1993-01-19 |
| JPH0496505A (ja) | 1992-03-27 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2989234B2 (ja) | Ｃｒ発振器及びその発信周波数調整方法 | |
| JP4725418B2 (ja) | 時間計測回路 | |
| EP0181047B1 (en) | Delay control circuit and method for controlling delays in a semiconductor element | |
| KR100218975B1 (ko) | 정밀한 rc발진기 | |
| JPH09214315A (ja) | 出力バッファ、半導体集積回路、及び出力バッファの駆動能力調整方法 | |
| US4316158A (en) | R-C Oscillators using plural inverters | |
| US4060802A (en) | Driving circuit for a liquid crystal display device | |
| JPS62173692A (ja) | 半導体集積回路 | |
| JPH0736708B2 (ja) | インバ−タ制御回路 | |
| JP4645734B2 (ja) | パルス遅延回路およびａ／ｄ変換回路 | |
| US5694067A (en) | Microcontroller having a minimal number of external components | |
| JP2001331306A (ja) | 乱数発生回路 | |
| US20240333293A1 (en) | Analog-digital converter and method | |
| JP3235006B2 (ja) | 発振用集積回路 | |
| JP3105510B2 (ja) | 半導体集積回路 | |
| JP2001060851A (ja) | 周期補正分周回路及びこれを用いた周期補正型発振回路 | |
| JPH0352326A (ja) | パワーオンリセット回路 | |
| JPH1151782A (ja) | 半導体装置 | |
| JP2520092B2 (ja) | 計測装置 | |
| JPH0656325B2 (ja) | 測光回路 | |
| JPS6226436B2 (ja) | ||
| JPH07260596A (ja) | 温度測定方法 | |
| JP2953821B2 (ja) | リングオシレータ回路 | |
| JPH0823511B2 (ja) | 測温回路 | |
| JP2520091B2 (ja) | 計測装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081008 Year of fee payment: 9 |
|
| LAPS | Cancellation because of no payment of annual fees |