CN110890904B - 磁耦合装置以及通信系统 - Google Patents

磁耦合装置以及通信系统 Download PDF

Info

Publication number
CN110890904B
CN110890904B CN201910162545.5A CN201910162545A CN110890904B CN 110890904 B CN110890904 B CN 110890904B CN 201910162545 A CN201910162545 A CN 201910162545A CN 110890904 B CN110890904 B CN 110890904B
Authority
CN
China
Prior art keywords
coil
circuit
constant potential
electrically connected
node
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201910162545.5A
Other languages
English (en)
Other versions
CN110890904A (zh
Inventor
卯尾丰明
铃木恒雄
石原宽明
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Toshiba Electronic Devices and Storage Corp
Original Assignee
Toshiba Corp
Toshiba Electronic Devices and Storage Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp, Toshiba Electronic Devices and Storage Corp filed Critical Toshiba Corp
Priority to CN202110576709.6A priority Critical patent/CN113328768B/zh
Publication of CN110890904A publication Critical patent/CN110890904A/zh
Application granted granted Critical
Publication of CN110890904B publication Critical patent/CN110890904B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H04B5/263—
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H7/00—Multiple-port networks comprising only passive electrical elements as network components
    • H04B5/48—

Abstract

本发明提供一种能够从发送电路向接收电路适当地传送信号的磁耦合装置以及通信系统。根据本实施方式，提供具有第一线圈、第二线圈、第三线圈、第四线圈、第一恒电位节点以及第二恒电位节点的磁耦合装置。第二线圈与第一线圈的一端电连接。第二线圈的绕线方向与第一线圈相反。第三线圈与第一线圈相对置。第四线圈与第二线圈相对置。第一恒电位节点与第三线圈的一端电连接。第二恒电位节点与第四线圈的一端电连接。

Description

磁耦合装置以及通信系统
本申请享受2018年9月7日申请的日本专利申请2018－168275号的优先权。在本申请中引用该日本专利申请的全部内容。
技术领域
本实施方式涉及磁耦合装置以及通信系统。
背景技术
设置在发送电路及接收电路之间磁耦合装置使发送电路及接收电路彼此电绝缘的同时进行磁耦合。此时，希望从发送电路经由磁耦合装置向接收电路适当地进行信号传送。
发明内容
实施方式提供一种能够从发送电路向接收电路适当地传送信号的磁耦合装置以及通信系统。
根据实施方式，提供具有第一线圈、第二线圈、第三线圈、第四线圈、第一恒电位节点和第二恒电位节点的磁耦合装置。第二线圈与第一线圈的一端电连接。第二线圈的绕线方向与第一线圈相反。第三线圈与第一线圈对置。第四线圈与第二线圈对置。第一恒电位节点与第三线圈的一端电连接。第二恒电位节点与第四线圈的一端电连接。
附图说明
图1是表示包含实施方式的磁耦合装置的通信系统的电路结构以及信号传送动作的图。
图2是表示实施方式的磁耦合装置的安装结构的图。
图3是表示包含实施方式的磁耦合装置的通信系统的针对CMTI噪声的动作的图。
图4是表示包含实施方式的磁耦合装置的通信系统的针对外部磁场的动作的图。
图5是表示包含实施方式的第一变形例的磁耦合装置的通信系统的电路结构以及信号传送动作的图。
图6是表示包含实施方式的第一变形例的磁耦合装置的通信系统的针对外部磁场的动作的图。
图7是表示包含实施方式的第二变形例的磁耦合装置的通信系统的电路结构以及信号传送动作的图。
图8是表示包含实施方式的第二变形例的磁耦合装置的通信系统的针对外部磁场的动作的图。
图9是表示包含实施方式的第三变形例的磁耦合装置的通信系统的电路结构的图。
图10是表示实施方式的第三变形例中的恒电位生成电路的电路结构的图。
图11是表示包含实施方式的第四变形例的磁耦合装置的通信系统的电路结构以及针对外部磁场的动作的图。
具体实施方式
根据本实施方式，提供具有第一线圈、第二线圈、第三线圈、第四线圈、第一恒电位节点以及第二恒电位节点的磁耦合装置。第二线圈与第一线圈的一端电连接。第二线圈的绕线方向与第一线圈相反。第三线圈与第一线圈相对置。第四线圈与第二线圈相对置。第一恒电位节点与第三线圈的一端电连接。第二恒电位节点与第四线圈的一端电连接。
以下，参照附图，详细说明实施方式的磁耦合装置。另外，本发明并不由这些实施方式限定。
(实施方式)
对实施方式的磁耦合装置进行说明。磁耦合装置用于如下情况：在初级侧电路和次级侧电路中动作电压较大地不同等情况下，希望使初级侧电路及次级侧电路彼此电绝缘的同时进行信号传送。在包含磁耦合装置的通信系统中，在初级侧电路设置有发送电路，在次级侧电路设置有接收电路。磁耦合装置构成为，配置在发送电路及接收电路之间，使对应于发送电路的线圈和对应于接收电路的线圈彼此电绝缘，并且彼此磁耦合。该情况下，希望磁耦合装置中，在取得发送电路及接收电路的绝缘的同时，适当地将信号从发送侧(初级侧)的线圈向接收侧(次级侧)的线圈传送。此外，还希望适用于与发送电路和接收电路相连的各个电源电压的电压差较大、成为负载的电子电路的元件(SiC、GaN等)的动作速度较快的系统。
磁耦合装置中，彼此磁耦合的线圈间能够通过绝缘膜而彼此电绝缘。考虑到将磁耦合装置搭载到要求高可靠性的车载设备及/或产业设备中的情况，磁耦合装置能够采用双重绝缘型的结构。通过采用双重绝缘型的结构，能够容易地确保初级侧的线圈与次级侧的线圈之间的绝缘耐压，能够满足高可靠性的要求。此外，能够保证推进高电压化的车载设备及/或产业设备的功能安全地动作。但是，在通信等用途中不那么要求绝缘耐压的可靠性的情况下，也可以是一重绝缘，也可以将初级至次级侧的一方的线圈对去除，对一个线圈对直接连接发送电路至接收电路，其效果与针对连接有线圈对的电路侧进行的下述说明相同。
但是，在磁耦合装置中，初级侧的线圈和次级侧的线圈各自以及彼此电绝缘，应传送的信号成为高频信号。因此，在磁耦合装置中，在初级侧的线圈与次级侧的线圈之间传送高频信号时，EMI(Electro Magnetic Interference：电磁干扰)噪声会被放射到外部。希望不仅从初级侧的线圈向次级侧的线圈传送信号，而且还抑制EMI噪声。
此外，在磁耦合装置中，初级侧的线圈与次级侧的线圈分别作为结果而存在寄生电容，因此例如在次级侧产生同相噪声的情况下经由寄生电容向初级侧流过噪声电流，初级侧会受到CMTI(Common Mode Transient Immunity：共模瞬态抗扰度)噪声的影响。CMTI是对磁耦合装置要求的规格，表示即使磁耦合装置在动作中将急剧倾斜等的阶跃(step)波形导入到初级侧和次级侧也不会发生误动作的情况。为了从初级侧的线圈向次级侧的线圈仅将信号适当地传送，希望抑制CMTI噪声。进而，与CMTI噪声主要经由单独的路线得以抑制的情况相比，希望能被进一步抑制。
因此，实施方式中，在磁耦合装置中，关于将8字型线圈和与其对置的2个线圈形成的组，在使用了两组上述这样的组的双重绝缘型结构中，通过对该2个线圈分别连接恒电位节点，能够以最小结构实现功能的安全动作、EMI噪声及CMTI噪声的抑制、以及高噪声耐量。
具体而言，包含磁耦合装置30的通信系统1能够如图1所示那样构成。图1是表示包含磁耦合装置30的通信系统1的结构的图。
磁耦合装置30对应于差动结构。磁耦合装置30将从初级侧电路10传递的一对差动信号变换为磁场能，将磁场能再次变换为一对差动信号而向次级侧电路20传递。
初级侧电路10具有电子电路11及发送电路40。次级侧电路20具有接收电路50及电子电路21。发送电路40、接收电路50分别能够以差动的方式构成。
发送电路40配置在电子电路11与磁耦合装置30之间。发送电路40具有差动驱动电路41。差动驱动电路41是单相输入·差动输出型的差动放大器，输入端子41a与电子电路11的输出节点11a电连接，非反相输出端子41b与磁耦合装置30的P侧的输入节点30ip电连接，反相输出端子41c与磁耦合装置30的N侧的输入节点30in电连接。
另外，电子电路11也可以以差动的方式构成。该情况下，差动驱动电路41也可以是差动输入·差动输出型的差动放大器。差动驱动电路41中，非反相输入端子能够与电子电路11的非反相输出节点电连接，反相输入端子能够与电子电路11的反相输出节点电连接。
接收电路50配置在磁耦合装置30与电子电路21之间。接收电路50具有差动接收器电路51。差动接收器电路51是差动输入·单相输出型的差动放大器，非反相输入端子51a与磁耦合装置30的P侧的输出节点30op电连接，反相输入端子51b与磁耦合装置30的N侧的输出节点30on电连接，输出端子51c与电子电路21的输入节点21a电连接。
另外，电子电路21也可以以差动的方式构成。该情况下，差动接收器电路51也可以是差动输入·差动输出型的差动放大器。差动接收器电路51中，非反相输出端子能够与电子电路21的P侧的输入节点电连接，反相输出端子能够与电子电路21的N侧的输入节点电连接。
磁耦合装置30能够构成为双重绝缘型。磁耦合装置30具有线圈(第一线圈)31、线圈(第二线圈)32、线圈(第三线圈)33、线圈(第四线圈)34、线圈(第五线圈)35、线圈(第六线圈)36、线圈(第七线圈)37、线圈(第八线圈)38、电容元件(第一电容元件)C1、电容元件(第二电容元件)C2、电容元件(第三电容元件)C3、电容元件(第四电容元件)C4、节点(第一恒电位节点)N1、节点(第二恒电位节点)N2、节点(第三恒电位节点)N3、节点(第四恒电位节点)N4、接合线W1以及接合线W2。
初级侧电路10和磁耦合装置30的一部分结构(即，线圈31、线圈32、线圈33、线圈34、电容元件C1、电容元件C2、节点N1以及节点N2)包含在与基板2(参照图2)对应的芯片区域102。次级侧电路20和磁耦合装置30的另一部分结构(即，线圈35、线圈36、线圈37、线圈38、电容元件C3、电容元件C4、节点N3以及节点N4)包含在与基板5(参照图2)对应的芯片区域105。
线圈31及线圈32构成8字型的线圈。线圈31的一端与线圈32电连接，线圈31的另一端经由接合线W1而与线圈35电连接。线圈32的一端与线圈31电连接，线圈32的另一端经由接合线W2而与线圈36电连接。线圈31及线圈32的绕线方向互反。
线圈33配置在线圈31的下方，隔着绝缘膜而与线圈31对置(参照图2)。由此，线圈31及线圈33彼此电绝缘并且磁耦合而能够构成变压器。线圈33的一端与节点N1电连接，线圈33的另一端与电容元件C1的一端电连接。节点N1被电连接到恒电位，例如被电连接到电源电位VDD1。电源电位VDD1也可以是从芯片区域102的外部供给的电位。
电容元件C1的一端与线圈33电连接，电容元件C1的另一端与差动驱动电路41的非反相输出端子41b电连接。电容元件C1作为耦合电容发挥功能，将从差动驱动电路41输出的差动信号中的P侧的信号(按照电压→电场→电流进行变换)向线圈33侧传递，产生虚线箭头所示的电流。
线圈34配置在线圈32的下方，隔着绝缘膜而与线圈32对置(参照图2)。由此，线圈32及线圈34彼此电绝缘并且磁耦合而能够构成变压器。线圈34的一端与节点N2电连接，线圈34的另一端与电容元件C2的一端电连接。节点N2被电连接到恒电位，例如被电连接到接地电位GND1。接地电位GND1也可以是从芯片区域102的外部供给的电位。也可以是，线圈33与线圈34相分离，此外，节点N1与N2相分离，具有多个连接点。
电容元件C2的一端与线圈34电连接，电容元件C2的另一端与差动驱动电路41的反相输出端子41c电连接。电容元件C2作为耦合电容发挥功能，将从差动驱动电路41输出的差动信号中的N侧的信号(按照电压→电场→电流进行变换)向线圈34侧传递，产生虚线箭头所示的电流。
同样地，线圈35及线圈36构成8字型的线圈。线圈35的一端与线圈36电连接，线圈35的另一端经由接合线W1而与线圈31电连接。线圈36的一端与线圈35电连接，线圈36的另一端经由接合线W2而与线圈32电连接。线圈35及线圈36的绕线方向互反。
线圈37配置在线圈35的下方，隔着绝缘膜而与线圈35对置(参照图2)。由此，线圈35及线圈37彼此电绝缘并且磁耦合而能够构成变压器。线圈37的一端与节点N3电连接，线圈37的另一端与电容元件C3的一端电连接。节点N3被电连接到恒电位，例如被电连接到电源电位VDD2。电源电位VDD2也可以是从芯片区域105的外部供给的电位。
电容元件C3的一端与线圈37电连接，电容元件C3的另一端与差动接收器电路51的非反相输入端子51a电连接。电容元件C3作为耦合电容发挥功能，将从线圈37输出的差动信号中的P侧的信号(按照电压→电场→电压进行变换)向差动接收器电路51侧传递，产生虚线箭头所示的电流。
线圈38配置在线圈36的下方，隔着绝缘膜而与线圈36对置(参照图2)。由此，线圈36及线圈38彼此电绝缘并且磁耦合而能够构成变压器。线圈38的一端与节点N4电连接，线圈38的另一端与电容元件C4的一端电连接。节点N4被电连接到恒电位，例如被电连接到接地电位GND2。接地电位GND2可以是从芯片区域105的外部供给的电位。也可以是，线圈37和线圈38相分离，此外，节点N3和N4相分离，具有多个连接点。
电容元件C4配置在线圈38以及接收电路50之间。电容元件C4的一端与线圈38电连接，电容元件C4的另一端与差动接收器电路51的反相输入端子51b电连接。电容元件C4作为耦合电容发挥功能，将从线圈38输出的差动信号中的N侧的信号(按照电压→电场→电压进行变换)向差动接收器电路51侧传递，产生虚线箭头所示的电流。
磁耦合装置30的双重绝缘型的结构例如能够如图2所示那样安装。图2是表示磁耦合装置30的安装结构的图。图2中，将与基板2的表面垂直的方向设为Z方向，将在与Z方向垂直的面内相互正交的2个方向设为X方向及Y方向。
例如，线圈33能够作为在布线层3中包含的线圈图案33a来构成。布线层3相对于基板2配置在+Z方向，在XY方向上延伸。线圈图案33a沿着与布线层3对应的平面延伸。与线圈33电连接的节点N1作为电极焊盘2a而配置于基板2。线圈34能够作为在布线层3中包含的线圈图案34a来构成。线圈图案34a沿着与布线层3对应的平面延伸。与线圈34电连接的节点N2作为电极焊盘2b配置于基板2。线圈31配置在与线圈33对置的位置，能够作为在布线层4中包含的线圈图案31a来构成。布线层4相对于布线层3配置在+Z方向，沿XY方向延伸。线圈图案31a沿与布线层4对应的平面延伸。线圈32配置在与线圈34对置的位置，能够作为在布线层4中包含的线圈图案32a来构成。线圈图案32a沿着与布线层4对应的平面延伸。线图案31b在布线层4内在线圈图案31a及线圈图案32a之间延伸，将线圈图案31a及线圈图案32a电连接。
同样地，线圈37能够作为在布线层6中包含的线圈图案37a来构成。布线层6相对于基板5配置在+Z方向，沿XY方向延伸。线圈图案37a沿着与布线层6对应的平面延伸。与线圈37电连接的节点N3作为电极焊盘5a而配置于基板5。线圈38能够作为在布线层6中包含的线圈图案38a来构成。线圈图案38a沿着与布线层6对应的平面延伸。与线圈38电连接的节点N4作为电极焊盘5b而配置于基板5。线圈35配置在与线圈37对置的位置，能够作为在布线层7中包含的线圈图案35a来构成。布线层7相对于布线层6配置在+Z方向，沿XY方向延伸。线圈图案35a沿着与布线层7对应的平面延伸。线圈36配置在与线圈38对置的位置，能够作为在布线层7中包含的线圈图案36a来构成。线圈图案36a沿着与布线层7对应的平面延伸。线图案35b在布线层7内在线圈图案35a及线圈图案36a之间延伸，将线圈图案35a及线圈图案36a电连接。
图2中，包含基板2、布线层3、布线层4的区域对应于芯片区域102，包含基板5、布线层6、布线层7的区域对应于芯片区域105。接合线W1、W2跨芯片区域102及芯片区域105地配置。接合线W1的一端与线圈图案31a的电极31a1连接，接合线W1的另一端与线圈图案35a的电极35a1连接。接合线W2的一端与线圈图案32a的电极32a1连接，接合线W2的另一端与线圈图案36a的电极36a1连接。接合线W1、W2能够由以金属(例如Au)为主成分的材质形成。接合线W1、W2例如直径为约30μm。
磁耦合装置30通过采用双重绝缘型的结构，能够容易地确保线圈33与线圈37之间的绝缘耐压，能够容易地确保线圈34与线圈38之间的绝缘耐压。例如，线圈33与线圈31之间的绝缘耐压能够通过在Z方向上的布线层3与布线层4之间配置绝缘膜来确保，线圈35与线圈37之间的绝缘耐压能够通过在Z方向上的布线层7与布线层6之间配置绝缘膜来确保。该绝缘膜可以由以氧化物(例如氧化硅)为主成分的材料形成，也可以由以绝缘性树脂(例如聚酰亚胺)为主成分的材料形成。
同样地，线圈34与线圈32之间的绝缘耐压能够通过在Z方向上的布线层3与布线层4之间配置绝缘膜来确保，线圈36与线圈38之间的绝缘耐压能够通过在Z方向上的布线层7与布线层6之间配置绝缘膜来确保。该绝缘膜可以由以氧化物(例如氧化硅)为主成分的材料形成，也可以由以绝缘性树脂(例如聚酰亚胺)为主成分的材料形成。
接着，利用图1对信号传送动作进行说明。变压器(例如，一对线圈31、33，一对线圈32、34，一对线圈35、37，一对线圈36、38)无法传送DC信号(实质上不含频率成分的信号)，而对调制后的信号(含有频率成分的信号)进行传送。图1中，从电子电路11向差动驱动电路41输入的信号VIN是调制后的信号，例如是以边缘触发方式、On－Off Keying方式调制后的信号。此外，不仅是ASK方式，也可以是FSK方式的发送信号形式。ASK是Amplitude ShiftKeying的略写，表示振幅偏移调制。ASK方式是用载波的振幅来表示数字信号的信息的调制方式。另外，ASK的调制比＝无限大且用振幅的有无表示数字信号的信息的方式也是ASK的一种，将这样的方式称作OOK(On－Off Keying)。FSK是Frequency Shift Keying的略写，表示频率偏移调制。FSK方式是用载波的频率来表示数字信号的信息的调制方式。
信号VIN是使源信号向高频带偏移后的信号(包含频率成分的信号)。差动驱动电路41对应于所输入的信号VIN而产生差动信号(P侧的信号DP以及N侧的信号DN)，将信号DP经由电容元件C1向线圈33侧传递，将信号DN经由电容元件C2向线圈34侧传递。由此，差动驱动电路41如虚线箭头所示那样，使线圈33及线圈34中流过反方向的电流。线圈33和线圈34由于绕线方向相同，所以分别产生的磁场(H1)如实线的空白箭头所示那样朝向相反。在线圈33和线圈34大致为相同形状(直径、匝数等大致相同)的情况下，产生的磁场的大小大致相等。另一方面，由于线圈31和线圈32的绕线方向互反，所以各自的基于H1的感应电压相加。
此时，在包含一对线圈31、33和一对线圈32、34的结构中的信号传送动作中，由于能够形成实线的空白箭头和虚线的空白箭头所示的磁通的环，所以能够容易地抑制向外部放射的磁场，能够抑制EMI噪声。
线圈31和线圈35、线圈32和线圈36分别由接合线W1、W2连接。因此，由线圈31和32线圈产生且相加后的感应电压被施加于线圈35及线圈36。线圈35和线圈36由于绕线方向互反，所以各自产生的磁场(H2)如实线的空白箭头所示那样成为相反朝向。在线圈35和线圈36大致为相同形状(直径、匝数等大致相同)的情况下，产生的磁场的大小大致相等。另一方面，线圈37及线圈38的绕线方向相同。由于在线圈37、线圈38上施加方向相反而大小大致相等的磁场(H2)，所以在各自的线圈中产生大小大致相等且相反朝向的感应电压。由此，在线圈37、线圈38中，虚线箭头所示的感应电流分别作为信号DP、DN而流动，信号DP经由电容元件C3向差动接收器电路51侧传递，信号DN经由电容元件C4向差动接收器电路51侧传递。由此，差动接收器电路51如虚线箭头所示，从线圈37及线圈38将反向的电流作为信号DP、DN来接收。差动接收器电路51生成与信号DP、DN对应的差分信号VOUT并向电子电路21输出。由此，进行调制后的信号的传送。
此时，在包含一对线圈35、37和一对线圈36、38的结构中的信号传送动作中，由于能够形成实线的空白箭头和虚线的空白箭头所示的磁通的环，所以能够容易地抑制向外部放射的磁场，能够抑制EMI噪声。
接着，利用图3说明针对CMTI噪声的动作。图3是表示包含磁耦合装置30的通信系统1的针对CMTI噪声的动作的图。作为磁耦合装置30的性能之一，有CMTI耐量。即，是指以某一方的电位为基准，在另一方的电位发生了变动时，在信号传送中不会发生误动作。作为CMTI耐量的典型例子，在对应于基板2的芯片区域102和对应于基板5的芯片区域105之间基准电位(例如电源电位及/或接地电位)变动了1000V的情况下，希望耐受100kV/μs以上的变动量。图3中，关于本实施方式，考虑以芯片区域102的基准电位为基准而芯片区域105的基准电位发生了变化的情况。线圈33和线圈31、线圈34和线圈32隔着芯片区域102中的绝缘膜而对置。同样地，线圈37和线圈35、线圈38和线圈36隔着芯片区域105中的绝缘膜而对置。由此，在各个线圈之间，存在寄生电容CISO13、CISO24、CISO57、CISO68。
在芯片区域102的基准电位不变而芯片区域105的基准电位发生了变动的情况下，由于寄生电容CISO13和寄生电容CISO57、寄生电容CISO24和寄生电容CISO68，基准电压的变动被分压。如果寄生电容CISO13、寄生电容CISO57、寄生电容CISO24以及寄生电容CISO68大致相同，则芯片区域102的基准电位与芯片区域105的基准电位的变动的大约一半施加于寄生电容CISO13、寄生电容CISO57、寄生电容CISO24以及寄生电容CISO68的两端。该情况下，为了将寄生电容CISO57充放电，P侧的噪声成分(频率成分)按照电源电位VDD2→节点N3→线圈37来流动。如果使寄生电容CISO57的阻抗小于电容元件C3，则P侧的噪声成分按照线圈37→寄生电容CISO57→线圈35→接合线W1→线圈31→寄生电容CISO13→线圈33来传递。进而，由于节点N1的阻抗比电容元件C1低，所以P侧的噪声成分按照线圈33→节点N1→电源电位VDD1来流动。由此，能够防止P侧的噪声成分影响差动驱动电路41及差动接收器电路51，能够抑制CMTI噪声。
同样地，N侧的噪声成分(频率成分)按照接地电位GND2→节点N4→线圈38来流动，但如果使寄生电容CISO68的阻抗比电容元件C4小，则按照线圈38→寄生电容CISO68→线圈36→接合线W2→线圈32→寄生电容CISO24→线圈34来传递。进而，由于节点N2的阻抗比电容元件C2低，所以N侧的噪声成分按照线圈34→节点N2→接地电位GND1来传递。由此，能够防止N侧的噪声成分影响差动驱动电路41及差动接收器电路51，能够抑制CMTI噪声。
此外，P侧的噪声成分和N侧的噪声成分被传递至芯片区域102中的互不相同的基准电位(电源电位VDD1以及接地电位GND1)，所以在芯片区域102中，能够抑制由噪声成分引起的电源电压变动的发生，能够防止由CMTI噪声引起的电路的误动作。
接着，利用图4说明针对外部磁场的动作。图4是表示包含磁耦合装置30的通信系统1的针对外部磁场的动作的图。
例如，考虑在从图4的纸面上侧朝向下侧的方向上施加了外部磁场HNOISE的情况。如果外部磁场HNOISE的发生源相对于线圈规模(coil scale)在相当远处存在，则对各线圈31～38施加大致相等的大小且相同朝向的外部磁场HNOISE。线圈31及线圈32由于各自的交链磁通面积相同且绕线方向相反而实质上不会产生因外部磁场HNOISE引起的感应电压。同样地，线圈35及线圈36也实质上不会产生因外部磁场HNOISE引起的感应电压。另一方面，在线圈33、34、线圈37、38中分别产生同相的感应电压。由此，差动接收器电路51受到同相噪声INOISE，但由于能够使同相噪声相互抵消，所以对于信号的接收动作没有影响。此外，如果使差动驱动电路41的输出阻抗变小，则能够使对于同相的感应电压的影响变小，所以也能够轻微抑制对差动驱动电路41的影响。
如以上那样，实施方式中，在磁耦合装置30中，8字型线圈(线圈31、32、线圈35、36)和与其对置的2个线圈33、34、37、38形成组，在采用了2组如上的组的双重绝缘型的结构中，对这2个线圈分别连接具有恒电位的节点N1、N2、N3、N4。由此，能够抑制EMI噪声，能够抑制CMTI噪声。因而，能够传送调制后的信号(差动信号)，能够实现在高CMTI且成为负载的电子电路的元件(SiC、GaN等)的动作速度较快的系统等的存在高外部磁场的环境下也良好地动作的、高噪声耐量的磁耦合装置30。
另外，节点N1及节点N2也可以具有相互均等的电位，节点N3及节点N4也可以具有相互均等的电位。
例如，在芯片区域102中，节点N1及节点N2也可以分别与电源电位VDD1电连接。或者，例如，节点N1及节点N2也可以分别与接地电位GND1电连接。与节点N1及节点N2具有互不相同的电位的情况相比，在节点N1及节点N2具有相互均等的电位的情况下，能够减小差动信号电流流过的路线的电流环的大小。由此，在芯片区域102中，能够容易地抑制由差动信号电流环引起的向外部放射的磁场，能够抑制EMI噪声。
同样地，在芯片区域105中，节点N3及节点N4也可以分别与电源电位VDD2电连接。或者，例如，节点N3及节点N4也可以分别与接地电位GND2电连接。与节点N3及节点N4具有互不相同的电位的情况相比，在节点N3及节点N4具有相互均等的电位的情况下，能够将差动信号电流流过的路线的电流环的大小抑制得紧凑。由此，在芯片区域105中，能够容易地抑制由差动信号电流环引起的向外部放射的磁场，能够抑制EMI噪声。
或者，作为实施方式的第一变形例，通信系统1i也可以如图5所示那样构成。图5是表示包含实施方式的第一变形例的磁耦合装置30i的通信系统1i的电路结构以及信号传送动作的图。
图5所示的通信系统1i具有初级侧电路10i及磁耦合装置30i来取代初级侧电路10及磁耦合装置30(参照图1)。初级侧电路10i具有发送电路40i来取代发送电路40(参照图1)。发送电路40i具有同相驱动电路41i来取代差动驱动电路41(参照图1)。磁耦合装置30i具有线圈33i及线圈34i来取代线圈33及线圈34(参照图1)。线圈33i及线圈34i的绕线方向互反。
利用图5说明信号传送动作。同相驱动电路41i对应于输入的信号VIN，经由电容元件C1及电容元件C2产生由虚线箭头所示的电流，向线圈33i及线圈34i流过同相的电流。这里，由于线圈33i及线圈34i的绕线方向互反，所以由各自的线圈产生的磁场(H1)的朝向相反。在这之后，能进行与实施方式同样的信号传送动作。
关于针对CMTI噪声的动作，与图3所示的实施方式的动作是同样的。即，线圈33i及线圈34i的绕线方向互反这一点与实施方式不同，但寄生电容CISO13、CISO24的形成与线圈的绕线方向没有关系。因此，实施方式的第一变形例与实施方式同样地，能够抑制CMTI噪声。
此外，关于针对外部磁场的动作，成为图6所示那样。图6是表示包含实施方式的第一变形例的磁耦合装置30i的通信系统1i的针对外部磁场的动作的图。即，由于线圈33i及线圈34i的绕线方向互反，所以在施加了图6所示的外部磁场HNOISE的情况下，对于同相驱动电路41i流过差动的噪声电流INOISE。因此，如果使同相驱动电路41i的输出阻抗变小，则能够使对同相的感应电压的影响变小。
这样，在实施方式的第一变形例中，也能够抑制EMI噪声，能够抑制CMTI噪声，所以能够传送调制后的信号(差动信号)，能够实现在高CMTI且存在高外部磁场的环境下也能够良好地动作的、高噪声耐量的磁耦合装置30i。
或者，作为实施方式的第二变形例，通信系统1j也可以如图7所示那样构成。图7是表示包含实施方式的第二变形例的磁耦合装置30j的通信系统1j的电路结构以及信号传送动作的图。
图7所示的通信系统1j具有初级侧电路10j及磁耦合装置30j来取代初级侧电路10及磁耦合装置30(参照图1)。初级侧电路10j具有发送电路40j来取代发送电路40(参照图1)。发送电路40j具有单相驱动电路41j来取代差动驱动电路41(参照图1)。磁耦合装置30j具有电容元件C1j及电容元件C2j来取代电容元件C1及电容元件C2(参照图1)。电容元件C1j的一端与线圈33电连接，电容元件C1j的另一端经由节点N5j而与单相驱动电路41j的输出端子41d电连接。电容元件C2j的一端与线圈34电连接，电容元件C2j的另一端经由节点N5j而与单相驱动电路41j的输出端子41d电连接。
关于信号传送动作，与图1所示的实施方式的动作是同样的，关于针对CMTI噪声的动作，与图3所示的实施方式的动作是同样的。
此外，关于针对外部磁场的动作，如图8所示那样。图8是表示包含实施方式的第二变形例的磁耦合装置30j的通信系统1j的针对外部磁场的动作的图。即，在施加了图8所示的外部磁场HNOISE的情况下，对单相驱动电路41j流过差动的噪声电流INOISE。但是，在单相驱动电路41j的输出端子41d侧，例如在节点N5j噪声电流被消除，不再对单相驱动电路41j带来影响。
这样，在实施方式的第二变形例中，也能够抑制EMI噪声，能够抑制CMTI噪声，所以能够传送调制后的信号(差动信号)，能够实现在高CMTI以及存在高外部磁场的环境下也良好地动作的、高噪声耐量的磁耦合装置30j。
或者，作为实施方式的第三变形例，通信系统1k也可以如图9所示那样构成为内部生成恒电位。图9是表示包含实施方式的第三变形例的磁耦合装置30k的通信系统1k的电路结构的图。
图9所示的通信系统1k具有磁耦合装置30k来取代磁耦合装置30(参照图1)。磁耦合装置30k还具有恒电位生成电路131～134。恒电位生成电路131～134是在芯片区域102、105中生成内部的恒电位的电路。恒电位生成电路131、132、133、134的输出节点Nout分别与节点N1、N2、N3、N4电连接。由此，能够分别从恒电位生成电路131、132、133、134向节点N1、N2、N3、N4供给内部的恒电位。
例如，在供给到节点N1、N2、N3、N4的恒电位作为芯片区域102、105外的恒电位、并且对节点N1及节点N2供给互不相同的恒电位、对节点N3及节点N4供给互不相同的恒电位的情况下，供给恒电位的路线成为包括接合线、引线架、PCB基板的图案的较大的循环，所以有容易受到外部磁场的影响的可能性。因此，如图9所示，通过构成为，将对节点N1、N2、N3、N4供给的恒电位设为根据能从恒电位生成电路131～134供给的芯片内部的恒电位而生成的内部的恒电位，从而能够抑制外部磁场的影响。
各恒电位生成电路131～134能够由图10所示的源极跟随电路构成。图10是表示实施方式的第三变形例的恒电位生成电路的电路结构的图。
例如，各恒电位生成电路131～134如图10的(a)所示，包含NMOS晶体管NT1以及电阻元件R1。NMOS晶体管NT1的栅极与输入节点Nin电连接，NMOS晶体管NT1的漏极与电源节点Nv电连接，NMOS晶体管NT1的源极与输出节点Nout及电阻元件R1的一端电连接。电阻元件R1的一端与NMOS晶体管NT1的源极及输出节点Nout电连接，电阻元件R1的另一端与接地节点Ng电连接。例如，能够从芯片区域102、105内的调节电路(未图示)对输入节点Nin供给内部的电源电位。能够从芯片区域102、105的外部对电源节点Nv供给电源电位(例如，电源电位VDD1或电源电位VDD2)。能够从芯片区域102、105的外部对接地节点Ng供给接地电位(例如，接地电位GND1或接地电位GND2)。为了降低AC的输出阻抗，如虚线所示那样，也可以对输出节点Nout附加电容元件。通过如图10的(a)所示那样构成的源极跟随电路，从输出节点Nout输出恒电位。
或者，各恒电位生成电路131～134如图10的(b)所示，包含NMOS晶体管NT2以及NMOS晶体管NT3。NMOS晶体管NT2的栅极与输入节点Nin电连接，NMOS晶体管NT2的漏极与电源节点Nv电连接，NMOS晶体管NT2的源极与输出节点Nout及NMOS晶体管NT3的源极电连接。NMOS晶体管NT3的栅极及漏极与NMOS晶体管NT2的源极及输出节点Nout电连接，NMOS晶体管NT3的源极与接地节点Ng电连接。关于能向各节点Nin、Nv、Ng供给的电位，与图10的(a)是同样的。为了降低AC的输出阻抗，如虚线所示那样，也可以对输出节点Nout附加电容元件。通过如图10的(b)所示那样构成的源极跟随电路，从输出节点Nout输出恒电位。
或者，各恒电位生成电路131～134如图10的(c)所示，包含NMOS晶体管NT4以及NMOS晶体管NT5。NMOS晶体管NT4的栅极与输入节点Nin电连接，NMOS晶体管NT4的漏极与电源节点Nv电连接，NMOS晶体管NT4的源极与输出节点Nout及NMOS晶体管NT5的源极电连接。NMOS晶体管NT5的栅极与偏置节点Nb电连接，NMOS晶体管NT5的漏极与NMOS晶体管NT4的源极及输出节点Nout电连接，NMOS晶体管NT5的源极与接地节点Ng电连接。关于能够向各节点Nin、Nv、Ng供给的电位，与图10的(a)是同样的。例如，能够从芯片区域102、105内的调节电路(未图示)对偏置节点Nb供给偏置电位。为了降低AC的输出阻抗，如虚线所示那样，也可以对输出节点Nout附加电容元件。通过如图10的(c)所示那样构成的源极跟随电路，从输出节点Nout输出恒电位。
这样，在实施方式的第三变形例中，能够抑制外部磁场对能向节点N1～N4供给的恒电位的影响，能够使能向节点N1～N4供给的恒电位稳定。
或者，作为实施方式的第四变形例，通信系统1r也可以如图11所示那样构成。图11是表示包含实施方式的第四变形例的磁耦合装置30r的通信系统1r的电路结构以及信号传送动作的图。
图11所示的通信系统1r具有磁耦合装置30r来取代磁耦合装置30(参照图1)。磁耦合装置30r还具有电感器L1～L4。
电感器L1配置在线圈33以及节点N1之间。电感器L1的一端与线圈33电连接，电感器L1的另一端与节点N1电连接。电感器L1配置为，其中心轴沿着与基板2的表面垂直的方向(图2所示的Z方向)，并且构成为绕线方向与线圈33相反。
电感器L2配置在线圈34以及节点N2之间。电感器L2的一端与线圈34电连接，电感器L2的另一端与节点N2电连接。电感器L2配置为，其中心轴沿着与基板2的表面垂直的方向(图2所示的Z方向)，并且构成为绕线方向与线圈34相反。
电感器L3配置在线圈37以及节点N3之间。电感器L3的一端与线圈37电连接，电感器L3的另一端与节点N3电连接。电感器L1配置为，其中心轴沿着与基板5的表面垂直的方向(图2所示的Z方向)，并且构成为绕线方向与线圈37相反。
电感器L4配置在线圈38以及节点N4之间。电感器L4的一端与线圈38电连接，电感器L4的另一端与节点N4电连接。电感器L4配置为，其中心轴沿着与基板5的表面垂直的方向(图2所示的Z方向)，并且构成为绕线方向与线圈38相反。
关于针对外部磁场的动作，如图11所示那样。即，在施加了图11所示的外部磁场HNOISE的情况下，如虚线箭头所示，在线圈33和电感器L1中，针对外部磁场HNOISE的感应电压相反。由此，能够使由于外部磁场HNOISE而在电容元件C1中产生的电压变化变小，能够使流向差动驱动电路41的噪声电流INOISE变小。
在施加了图11所示的外部磁场HNOISE的情况下，如虚线箭头所示，在线圈34和电感器L2中，针对外部磁场HNOISE的感应电压相反。由此，能够使由于外部磁场HNOISE而在电容元件C2中产生的电压变化变小，能够使流向差动驱动电路41的噪声电流INOISE变小。
在施加了图11所示的外部磁场HNOISE的情况下，如虚线箭头所示，在线圈37和电感器L3中，针对外部磁场HNOISE的感应电压相反。由此，能够使由于外部磁场HNOISE而在电容元件C3中产生的电压变化变小，能够使流向差动接收器电路51的噪声电流INOISE变小。
在施加了图11所示的外部磁场HNOISE的情况下，如虚线箭头所示，在线圈38和电感器L4中，针对外部磁场HNOISE的感应电压相反。由此，能够使由于外部磁场HNOISE而在电容元件C4中产生的电压变化变小，能够使流向差动接收器电路51的噪声电流INOISE变小。
这样，在实施方式的第四变形例中，能够通过电感器L1～L4提高对外部磁场HNOISE的耐受性。此外，各电感器能够使从对应的线圈的上面观察时的面积变小，或能够使绝缘膜的厚度变薄。进而，还能够使各电感器对应的线圈在Z方向上层叠。无论哪种情况都得到与上述效果同样的效果。
(附记1)
一种磁耦合装置，具备：
第一线圈；
第二线圈，与上述第一线圈的一端电连接，绕线方向与上述第一线圈相反；
第三线圈，与上述第一线圈对置；
第四线圈，与上述第二线圈对置；
第一恒电位节点，与上述第三线圈的一端电连接；以及
第二恒电位节点，与上述第四线圈的一端电连接。
(附记2)
如附记1所述的磁耦合装置，还具备：
第五线圈，与上述第一线圈的另一端电连接；
第六线圈，与上述第二线圈的另一端电连接，并且与上述第五线圈的一端电连接，绕线方向与上述第五线圈相反；
第七线圈，与上述第五线圈对置；
第八线圈，与上述第六线圈对置；
第三恒电位节点，与上述第七线圈的一端电连接；以及
第四恒电位节点，与上述第八线圈的一端电连接。
(附记3)
如附记1所述的磁耦合装置，还具备：
第一电容元件，电连接在第一电路与上述第三线圈的另一端之间；以及
第二电容元件，电连接在上述第一电路与上述第四线圈的另一端之间。
(附记4)
如附记2所述的磁耦合装置，还具备：
第一电容元件，电连接在第一电路与上述第三线圈的另一端之间；
第二电容元件，电连接在上述第一电路与上述第四线圈的另一端之间；
第三电容元件，电连接在第二电路与上述第七线圈的另一端之间；以及
第四电容元件，电连接在上述第二电路与上述第八线圈的另一端之间。
(附记5)
如附记1或3所述的磁耦合装置，上述第一恒电位节点和上述第二恒电位节点具有互不相同的电位。
(附记6)
如附记2或4所述的磁耦合装置，上述第一恒电位节点与上述第二恒电位节点具有互不相同的电位，上述第三恒电位节点与上述第四恒电位节点具有互不相同的电位。
(附记7)
如附记1或3所述的磁耦合装置，上述第一恒电位节点和上述第二恒电位节点具有相互均等的电位。
(附记8)
如附记2或4所述的磁耦合装置，上述第一恒电位节点和上述第二恒电位节点具有相互均等的电位，上述第三恒电位节点和上述第四恒电位节点具有相互均等的电位。
(附记9)
如附记1或3所述的磁耦合装置，还具备：
第一恒电位生成电路，与上述第一恒电位节点电连接；以及
第二恒电位生成电路，与上述第二恒电位节点电连接；
上述第一恒电位生成电路的基准电位与上述第二恒电位生成电路的基准电位相互共通化。
(附记10)
如附记2或4所述的磁耦合装置，还具备：
第一恒电位生成电路，与上述第一恒电位节点电连接；
第二恒电位生成电路，与上述第二恒电位节点电连接；
第三恒电位生成电路，与上述第三恒电位节点电连接；以及
第四恒电位生成电路，与上述第四恒电位节点电连接；
上述第一恒电位生成电路的基准电位与上述第二恒电位生成电路的基准电位相互共通化；
上述第三恒电位生成电路的基准电位与上述第四恒电位生成电路的基准电位相互共通化。
(附记11)
如附记1或3所述的磁耦合装置，还具备：
第一电感器，电连接在上述第三线圈的一端与上述第一恒电位节点之间；以及
第二电感器，电连接在上述第四线圈的一端与上述第二恒电位节点之间。
(附记12)
如附记2或4所述的磁耦合装置，还具备：
第一电感器，电连接在上述第三线圈的一端与上述第一恒电位节点之间；
第二电感器，电连接在上述第四线圈的一端与上述第二恒电位节点之间；
第三电感器，电连接在上述第七线圈的一端与上述第三恒电位节点之间；以及
第四电感器，电连接在上述第八线圈的一端与上述第四恒电位节点之间。
(附记13)
如附记3所述的磁耦合装置，
上述第一电路具有差动结构；
上述第三线圈的绕线方向和上述第四线圈的绕线方向相同。
(附记14)
如附记3所述的磁耦合装置，
上述第一电路具有同相结构；
上述第三线圈的绕线方向和上述第四线圈的绕线方向相反。
(附记15)
如附记3所述的磁耦合装置，
上述第一电路具有单相结构；
上述第三线圈的绕线方向和上述第四线圈的绕线方向相反。
(附记16)
如附记4所述的磁耦合装置，
上述第一电路具有差动结构；
上述第二电路具有差动结构；
上述第三线圈的绕线方向和上述第四线圈的绕线方向相同；
上述第七线圈的绕线方向和上述第八线圈的绕线方向相同。
(附记17)
如附记4所述的磁耦合装置，
上述第一电路具有同相结构；
上述第二电路具有差动结构；
上述第三线圈的绕线方向和上述第四线圈的绕线方向相反；
上述第七线圈的绕线方向和上述第八线圈的绕线方向相同。
(附记18)
如附记4所述的磁耦合装置，
上述第一电路具有单相结构；
上述第二电路具有差动结构；
上述第三线圈的绕线方向和上述第四线圈的绕线方向相反；
上述第七线圈的绕线方向和上述第八线圈的绕线方向相同。
(附记19)
如附记3所述的磁耦合装置，上述第一电路是发送电路。
(附记20)
一种通信系统，具备：
发送电路；
接收电路；以及
如附记1～19的任1项所述的磁耦合装置，配置在上述发送电路与上述接收电路之间。
对本发明的几个实施方式进行了说明，但这些实施方式是作为例子提示的，并不意欲限定发明的范围。这些新的实施方式能够以其他各种各样的形态实施，在不脱离发明主旨的范围内，能够进行各种省略、替换、变更。这些实施方式及其变形包含在发明的范围及主旨中，并且包含在权利要求所记载的发明及其等同的范围中。

Claims (14)

1.一种磁耦合装置，其中，
具备：
第一线圈；
第二线圈，一端 与上述第一线圈的一端电连接，绕线方向与上述第一线圈相反；
第三线圈，与上述第一线圈对置；
第四线圈，与上述第二线圈对置；
第五线圈，与上述第一线圈的另一端电连接；
第六线圈，与上述第二线圈的另一端电连接，并且与上述第五线圈的一端电连接，绕线方向与上述第五线圈相反；
第七线圈，与上述第五线圈对置；
第八线圈，与上述第六线圈对置；
第一恒电位节点，与上述第三线圈的一端电连接；
第二恒电位节点，与上述第四线圈的一端电连接；
第三恒电位节点，与上述第七线圈的一端电连接；
第四恒电位节点，与上述第八线圈的一端电连接；
第一电容元件，电连接在第一电路与上述第三线圈的另一端之间；
第二电容元件，电连接在上述第一电路与上述第四线圈的另一端之间；
第三电容元件，电连接在第二电路与上述第七线圈的另一端之间；以及
第四电容元件，电连接在上述第二电路与上述第八线圈的另一端之间。
2.如权利要求1所述的磁耦合装置，其中，
上述第一恒电位节点和上述第二恒电位节点具有互不相同的电位；
上述第三恒电位节点和上述第四恒电位节点具有互不相同的电位。
3.如权利要求1所述的磁耦合装置，其中，
还具备：
第一接合线，将上述第一线圈的另一端连接到上述第五线圈的一端；以及
第二接合线，将上述第二线圈的另一端连接到上述第六线圈的一端。
4.如权利要求1所述的磁耦合装置，其中，
上述第一恒电位节点和上述第二恒电位节点具有相互均等的电位；
上述第三恒电位节点和上述第四恒电位节点具有相互均等的电位。
5.如权利要求1所述的磁耦合装置，其中，
还具备：
第一恒电位生成电路，与上述第一恒电位节点电连接；以及
第二恒电位生成电路，与上述第二恒电位节点电连接；
上述第一恒电位生成电路的基准电位与上述第二恒电位生成电路的基准电位相互共通化。
6.如权利要求1所述的磁耦合装置，其中，
还具备：
第一恒电位生成电路，与上述第一恒电位节点电连接；
第二恒电位生成电路，与上述第二恒电位节点电连接；
第三恒电位生成电路，与上述第三恒电位节点电连接；以及
第四恒电位生成电路，与上述第四恒电位节点电连接；
上述第一恒电位生成电路的基准电位与上述第二恒电位生成电路的基准电位相互共通化；
上述第三恒电位生成电路的基准电位与上述第四恒电位生成电路的基准电位相互共通化。
7.如权利要求1所述的磁耦合装置，其中，
还具备：
第一电感器，电连接在上述第三线圈的一端与上述第一恒电位节点之间；
第二电感器，电连接在上述第四线圈的一端与上述第二恒电位节点之间；
第三电感器，电连接在上述第七线圈的一端与上述第三恒电位节点之间；以及
第四电感器，电连接在上述第八线圈的一端与上述第四恒电位节点之间。
8.如权利要求1所述的磁耦合装置，其中，
上述第一电路具有同相结构；
上述第三线圈的绕线方向和上述第四线圈的绕线方向相反。
9.如权利要求1所述的磁耦合装置，其中，
上述第一电路具有单相结构；
上述第三线圈的绕线方向和上述第四线圈的绕线方向相反。
10.如权利要求1所述的磁耦合装置，其中，
上述第一电路具有差动结构；
上述第二电路具有差动结构；
上述第三线圈的绕线方向和上述第四线圈的绕线方向相同；
上述第七线圈的绕线方向和上述第八线圈的绕线方向相同。
11.如权利要求1所述的磁耦合装置，其中，
上述第一电路具有同相结构；
上述第二电路具有差动结构；
上述第三线圈的绕线方向和上述第四线圈的绕线方向相反；
上述第七线圈的绕线方向和上述第八线圈的绕线方向相同。
12.如权利要求1所述的磁耦合装置，其中，
上述第一电路具有单相结构；
上述第二电路具有差动结构；
上述第三线圈的绕线方向和上述第四线圈的绕线方向相反；
上述第七线圈的绕线方向和上述第八线圈的绕线方向相同。
13.如权利要求1所述的磁耦合装置，其中，
上述第一电路是发送电路，
上述第二电路是接收电路。
14.一种通信系统，其中，具备：
发送电路；
接收电路；以及
权利要求1～13中任1项所述的磁耦合装置，配置在上述发送电路与上述接收电路之间。
CN201910162545.5A 2018-09-07 2019-03-05 磁耦合装置以及通信系统 Active CN110890904B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202110576709.6A CN113328768B (zh) 2018-09-07 2019-03-05 磁耦合装置以及通信系统

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2018168275A JP7051649B2 (ja) 2018-09-07 2018-09-07 磁気結合装置及び通信システム
JP2018-168275 2018-09-07

Related Child Applications (1)

Application Number Title Priority Date Filing Date
CN202110576709.6A Division CN113328768B (zh) 2018-09-07 2019-03-05 磁耦合装置以及通信系统

Publications (2)

Publication Number Publication Date
CN110890904A CN110890904A (zh) 2020-03-17
CN110890904B true CN110890904B (zh) 2021-07-23

Family

ID=69719802

Family Applications (2)

Application Number Title Priority Date Filing Date
CN201910162545.5A Active CN110890904B (zh) 2018-09-07 2019-03-05 磁耦合装置以及通信系统
CN202110576709.6A Active CN113328768B (zh) 2018-09-07 2019-03-05 磁耦合装置以及通信系统

Family Applications After (1)

Application Number Title Priority Date Filing Date
CN202110576709.6A Active CN113328768B (zh) 2018-09-07 2019-03-05 磁耦合装置以及通信系统

Country Status (3)

Country Link
US (3) US10917139B2 (zh)
JP (2) JP7051649B2 (zh)
CN (2) CN110890904B (zh)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7051649B2 (ja) * 2018-09-07 2022-04-11 株式会社東芝 磁気結合装置及び通信システム
CN111653410A (zh) * 2020-07-03 2020-09-11 西安智源导通电子有限公司 基于全对称线圈结构的磁隔离器
JP7366849B2 (ja) 2020-07-09 2023-10-23 株式会社東芝 通信装置
WO2022202129A1 (ja) * 2021-03-26 2022-09-29 ローム株式会社 半導体装置

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1753244A (zh) * 2004-09-23 2006-03-29 三星电机株式会社 分层平衡－不平衡变换器
CN102484497A (zh) * 2010-08-11 2012-05-30 株式会社村田制作所 稳频电路、天线装置、及通信终端设备
CN104579406A (zh) * 2013-10-22 2015-04-29 瑞昱半导体股份有限公司 数字用户回路的讯号收发电路
CN108428534A (zh) * 2017-02-13 2018-08-21 美国亚德诺半导体公司 具有较低的远场辐射和较高的噪声抗扰度的耦合线圈

Family Cites Families (32)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS58135153U (ja) * 1982-03-05 1983-09-10 日新電機株式会社 伝送処理装置
US5214392A (en) 1988-11-08 1993-05-25 Murata Mfg. Co., Ltd. Multilayered ceramic type electromagnetic coupler apparatus
JPH02128409A (ja) 1988-11-08 1990-05-16 Murata Mfg Co Ltd 積層セラミック基板を用いた電磁結合装置
US20030042571A1 (en) 1997-10-23 2003-03-06 Baoxing Chen Chip-scale coils and isolators based thereon
US6819199B2 (en) * 2001-01-22 2004-11-16 Broadcom Corporation Balun transformer with means for reducing a physical dimension thereof
US7302247B2 (en) 2004-06-03 2007-11-27 Silicon Laboratories Inc. Spread spectrum isolator
US7376212B2 (en) * 2004-06-03 2008-05-20 Silicon Laboratories Inc. RF isolator with differential input/output
US7421028B2 (en) 2004-06-03 2008-09-02 Silicon Laboratories Inc. Transformer isolator for digital power supply
KR100599126B1 (ko) * 2005-03-11 2006-07-12 삼성전자주식회사 온칩 밸룬 및 이를 이용한 트랜스시버 그리고 온칩 밸룬 제조방법
US8547186B2 (en) * 2005-09-09 2013-10-01 Anaren, Inc. Compact balun
TWI258886B (en) * 2005-09-22 2006-07-21 Delta Electronics Inc Balance line to unbalance line transition
US7899409B2 (en) * 2006-01-30 2011-03-01 Broadcom Corporation Apparatus for controlling impedance
JP2007234896A (ja) * 2006-03-01 2007-09-13 Toyota Motor Corp 信号伝達装置
JP4674590B2 (ja) 2007-02-15 2011-04-20 ソニー株式会社 バラントランス及びバラントランスの実装構造、並びに、この実装構造を内蔵した電子機器
CN101689844A (zh) * 2007-07-03 2010-03-31 双信电机株式会社 不平衡-平衡变换器
US7983059B2 (en) 2008-09-02 2011-07-19 Analog Devices, Inc. High frequency power converter based on transformers
JP5582134B2 (ja) 2009-02-20 2014-09-03 日本電気株式会社 受信回路及び信号受信方法
JP5375952B2 (ja) * 2009-03-31 2013-12-25 日本電気株式会社 半導体装置
JP2011041066A (ja) 2009-08-12 2011-02-24 Toshiba Corp 磁気結合方式を用いた信号伝達装置
US9716440B2 (en) * 2011-05-18 2017-07-25 Renasas Electronics Corporation Receiving circuit and signal receiving method
US8693528B1 (en) 2012-11-30 2014-04-08 Nxp B.V. Common mode suppression circuit
US8896377B1 (en) * 2013-05-29 2014-11-25 Nxp B.V. Apparatus for common mode suppression
US9077310B2 (en) * 2013-05-30 2015-07-07 Mediatek Inc. Radio frequency transmitter, power combiners and terminations therefor
JP5749366B2 (ja) * 2014-03-05 2015-07-15 ルネサスエレクトロニクス株式会社 半導体装置
JP6582401B2 (ja) 2014-12-01 2019-10-02 富士電機株式会社 信号伝達装置
US9831924B2 (en) 2015-03-30 2017-11-28 Renesas Electronics Corporation Non-contact communication apparatus and system using the same
WO2016208402A1 (ja) * 2015-06-26 2016-12-29 株式会社村田製作所 送電装置、受電装置及び電力伝送システム
EP3493015B1 (en) * 2015-07-31 2021-05-19 Power Integrations Switzerland GmbH Communicating across galvanic isolation
US10210992B2 (en) * 2015-10-06 2019-02-19 Cyntec Co., Ltd. Apparatus of coupled inductors with balanced electromotive forces
ITUB20156047A1 (it) 2015-12-01 2017-06-01 St Microelectronics Srl Sistema di isolamento galvanico, apparecchiatura e procedimento
TWI573315B (zh) 2016-01-19 2017-03-01 財團法人工業技術研究院 電隔離器電路
JP7051649B2 (ja) * 2018-09-07 2022-04-11 株式会社東芝 磁気結合装置及び通信システム

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1753244A (zh) * 2004-09-23 2006-03-29 三星电机株式会社 分层平衡－不平衡变换器
CN102484497A (zh) * 2010-08-11 2012-05-30 株式会社村田制作所 稳频电路、天线装置、及通信终端设备
CN104579406A (zh) * 2013-10-22 2015-04-29 瑞昱半导体股份有限公司 数字用户回路的讯号收发电路
CN108428534A (zh) * 2017-02-13 2018-08-21 美国亚德诺半导体公司 具有较低的远场辐射和较高的噪声抗扰度的耦合线圈

Also Published As

Publication number Publication date
CN110890904A (zh) 2020-03-17
JP2021185722A (ja) 2021-12-09
US20220140865A1 (en) 2022-05-05
JP7155371B2 (ja) 2022-10-18
US10917139B2 (en) 2021-02-09
CN113328768A (zh) 2021-08-31
US20200083932A1 (en) 2020-03-12
US11258481B2 (en) 2022-02-22
JP7051649B2 (ja) 2022-04-11
CN113328768B (zh) 2022-07-08
JP2020043432A (ja) 2020-03-19
US20210006298A1 (en) 2021-01-07

Similar Documents

Publication Publication Date Title
CN110890904B (zh) 磁耦合装置以及通信系统
TWI460919B (zh) 射頻耦合之數位隔離器
US8592944B2 (en) Semiconductor electronic device with an integrated device with an integrated galvanic isolator element and related assembly process
US8237534B2 (en) Miniature transformers adapted for use in galvanic isolators and the like
JP5230054B2 (ja) 電力増幅回路およびその方法
JP7318933B2 (ja) 低損失ガルバニック絶縁回路要素
US10193336B2 (en) ESD protection circuit, differential transmission line, common mode filter circuit, ESD protection device, and composite device
US11049639B2 (en) Coupled coils with lower far field radiation and higher noise immunity
US10008457B2 (en) Resonance-coupled signaling between IC modules
JPWO2009008213A1 (ja) コモンモードチョークコイル
JP2020036171A (ja) アイソレータ及び通信システム
JP2006345258A (ja) 差動伝送方式
US11532693B2 (en) Passive components with improved characteristics
JP2020043178A (ja) トランス及び信号伝送システム
CN110249425A (zh) 用于跨电容耦合通道进行通信的设备
US10438732B2 (en) Monolithic wideband trifilar transformer
JP2010041499A (ja) 信号カプラ
US20200075225A1 (en) Magnetic coupler and communication system
US8373210B2 (en) Semiconductor device and semiconductor device manufacturing method
US20210336413A1 (en) Laser diode drive circuit and communication device
CN110277619B (zh) 巴伦变压器
JP2023142207A (ja) 基板アンテナ
KR100795823B1 (ko) 전력선통신용 결합 트랜스포머

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant