JP2021185722A - 半導体装置及び通信システム - Google Patents

半導体装置及び通信システム Download PDF

Info

Publication number
JP2021185722A
JP2021185722A JP2021151471A JP2021151471A JP2021185722A JP 2021185722 A JP2021185722 A JP 2021185722A JP 2021151471 A JP2021151471 A JP 2021151471A JP 2021151471 A JP2021151471 A JP 2021151471A JP 2021185722 A JP2021185722 A JP 2021185722A
Authority
JP
Japan
Prior art keywords
coil
capacitive element
circuit
electrically connected
constant potential
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2021151471A
Other languages
English (en)
Other versions
JP7155371B2 (ja
Inventor
豊明 卯尾
Toyoaki Uo
恒雄 鈴木
Tsuneo Suzuki
寛明 石原
Hiroaki Ishihara
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Toshiba Electronic Devices and Storage Corp
Original Assignee
Toshiba Corp
Toshiba Electronic Devices and Storage Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp, Toshiba Electronic Devices and Storage Corp filed Critical Toshiba Corp
Priority to JP2021151471A priority Critical patent/JP7155371B2/ja
Publication of JP2021185722A publication Critical patent/JP2021185722A/ja
Application granted granted Critical
Publication of JP7155371B2 publication Critical patent/JP7155371B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B5/00—Near-field transmission systems, e.g. inductive or capacitive transmission systems
    • H04B5/20—Near-field transmission systems, e.g. inductive or capacitive transmission systems characterised by the transmission technique; characterised by the transmission medium
    • H04B5/24—Inductive coupling
    • H04B5/26—Inductive coupling using coils
    • H04B5/263—Multiple coils at either side
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H7/00—Multiple-port networks comprising only passive electrical elements as network components
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H7/00—Multiple-port networks comprising only passive electrical elements as network components
    • H03H7/01—Frequency selective two-port networks
    • H03H7/09—Filters comprising mutual inductance
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B5/00—Near-field transmission systems, e.g. inductive or capacitive transmission systems
    • H04B5/40—Near-field transmission systems, e.g. inductive or capacitive transmission systems characterised by components specially adapted for near-field transmission
    • H04B5/48—Transceivers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F27/00—Details of transformers or inductances, in general
    • H01F27/28—Coils; Windings; Conductive connections
    • H01F27/2804—Printed windings
    • H01F2027/2809—Printed windings on stacked layers

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Near-Field Transmission Systems (AREA)
  • Dc Digital Transmission (AREA)

Abstract

【課題】一つの実施形態は、送信回路から受信回路へ信号を適切に伝送できる半導体装置及び通信システムを提供することを目的とする。【解決手段】一つの実施形態によれば、第１のコイルと第２のコイルと第３のコイルと第４のコイルと第１の定電位ノードと第２の定電位ノードと第１の容量素子と第２の容量素子とを有する半導体装置が提供される。第２のコイルは、第１のコイルの一端に電気的に接続されている。第２のコイルは、接続先のコイルから至る経路に関して巻線方向が第１のコイルと逆である。第３のコイルは、第１のコイルに対向する。第４のコイルは、第２のコイルに対向する。第１の定電位ノードは、第３のコイルの一端に電気的に接続されている。第２の定電位ノードは、第４のコイルの一端に電気的に接続されている。第１の容量素子は、第１の回路と第３のコイルの他端との間に電気的に接続される。第２の容量素子は、第１の回路と第４のコイルの他端との間に電気的に接続される。【選択図】図１

Description

本実施形態は、半導体装置及び通信システムに関する。
送信回路及び受信回路の間に設けられる磁気結合装置等の半導体装置は、送信回路及び受信回路を電気的に互いに絶縁しながら磁気的に結合させる。このとき、送信回路から半導体装置（磁気結合装置）を介した受信回路への信号の伝送を適切に行うことが望まれる。
米国特許第７３７６２１２号明細書
一つの実施形態は、送信回路から受信回路へ信号を適切に伝送できる半導体装置及び通信システムを提供することを目的とする。また、送信回路と受信回路につながった各々の電源電圧の電圧差が大きく、負荷となる電子回路の素子（ＳｉＣやＧａＮ等）の動作スピードが速いシステムへの適用も求められる。
一つの実施形態によれば、第１のコイルと第２のコイルと第３のコイルと第４のコイルと第１の定電位ノードと第２の定電位ノードと第１の容量素子と第２の容量素子とを有する半導体装置が提供される。第２のコイルは、第１のコイルの一端に電気的に接続されている。第２のコイルは、接続先のコイルから至る経路に関して巻線方向が第１のコイルと逆である。第３のコイルは、第１のコイルに対向する。第４のコイルは、第２のコイルに対向する。第１の定電位ノードは、第３のコイルの一端に電気的に接続されている。第２の定電位ノードは、第４のコイルの一端に電気的に接続されている。第１の容量素子は、第１の回路と第３のコイルの他端との間に電気的に接続される。第２の容量素子は、第１の回路と第４のコイルの他端との間に電気的に接続される。
図１は、実施形態にかかる磁気結合装置を含む通信システムの回路構成及び信号伝送動作を示す図である。 図２は、実施形態にかかる磁気結合装置の実装構成を示す図である。 図３は、実施形態にかかる磁気結合装置を含む通信システムのＣＭＴＩノイズに対する動作を示す図である。 図４は、実施形態にかかる磁気結合装置を含む通信システムの外部磁界に対する動作を示す図である。 図５は、実施形態の第１の変形例にかかる磁気結合装置を含む通信システムの回路構成及び信号伝送動作を示す図である。 図６は、実施形態の第１の変形例にかかる磁気結合装置を含む通信システムの外部磁界に対する動作を示す図である。 図７は、実施形態の第２の変形例にかかる磁気結合装置を含む通信システムの回路構成及び信号伝送動作を示す図である。 図８は、実施形態の第２の変形例にかかる磁気結合装置を含む通信システムの外部磁界に対する動作を示す図である。 図９は、実施形態の第３の変形例にかかる磁気結合装置を含む通信システムの回路構成を示す図である。 図１０は、実施形態の第３の変形例における定電位生成回路の回路構成を示す図である。 図１１は、実施形態の第４の変形例にかかる磁気結合装置を含む通信システムの回路構成及び外部磁界に対する動作を示す図である。
以下に添付図面を参照して、実施形態にかかる磁気結合装置を詳細に説明する。なお、これらの実施形態により本発明が限定されるものではない。
（実施形態）
実施形態にかかる磁気結合装置について説明する。磁気結合装置は、１次側回路と２次側回路とで動作電圧が大きく異なる場合などに、１次側回路及び２次側回路を互いに電気的に絶縁しながら信号伝送したい場合に用いられる。磁気結合装置を含む通信システムにおいて、１次側回路に送信回路が設けられ、２次側回路に受信回路が設けられる。磁気結合装置は、送信回路及び受信回路の間に配され、送信回路に対応するコイルと受信回路に対応するコイルとが電気的に互いに絶縁されるとともに磁気的に互いに結合されるように構成される。この場合、磁気結合装置は、送信回路及び受信回路の絶縁を取りながら送信側（１次側）のコイルから受信側（２次側）のコイルへ信号を適切に伝送することが望まれる。また、送信回路と受信回路につながった各々の電源電圧の電圧差が大きく、負荷となる電子回路の素子（ＳｉＣやＧａＮ等）の動作スピードが速いシステムへの適用も求められる。
磁気結合装置では、磁気的に互いに結合されるコイル間が絶縁膜で電気的に互いに絶縁され得る。高信頼性が要求される車載機器及び／又は産業機器に磁気結合装置を搭載することを考え、磁気結合装置は、２重絶縁型の構成が採用され得る。２重絶縁型の構成を採用することで、１次側のコイルと２次側のコイルとの間の絶縁耐圧を容易に確保でき、高信頼性の要求を満たすことができる。また、高電圧化が進む車載機器及び／又は産業機器の機能が安全に動作することを保証できる。但し、通信などの用途でそれほど絶縁耐圧の信頼性が要求されない場合は、一重絶縁でもよく、一次ないし二次側の一方のコイル対を取り除き、一つのコイル対に直接送信回路ないし受信回路に接続してもよく、その効果はコイル対の接続された回路側については下記説明と同様である。
しかし、磁気結合装置では、１次側のコイルと２次側のコイルとが電気的に各々そして互いに絶縁されており、伝送すべき信号は、高周波信号になる。このため、磁気結合装置では、１次側のコイルと２次側のコイルとの間で高周波信号を伝送させる際にＥＭＩ（Ｅｌｅｃｔｒｏ Ｍａｇｎｅｔｉｃ Ｉｎｔｅｒｆｅｒｅｎｃｅ）ノイズが外部に放射され得る。１次側のコイルから２次側のコイルへ信号を伝送するだけでなく、ＥＭＩノイズを抑制することが望まれる。
また、磁気結合装置では、１次側のコイルと２次側のコイルとが各々また結果として寄生的な容量が存在するために、例えば２次側に同相ノイズが発生した場合に寄生的な容量を介して１次側にノイズ電流が流れ、１次側がＣＭＴＩ（Ｃｏｍｍｏｎ Ｍｏｄｅ Ｔｒａｎｓｉｅｎｔ Ｉｍｍｕｎｉｔｙ）ノイズの影響を受け得る。ＣＭＴＩとは、磁気結合装置に要求される仕様であり、磁気結合装置が動作中に急峻な傾き等のステップ波形を１次側と２次側に入れても誤動作が起きないことを示す。１次側のコイルから２次側のコイルへ信号のみを適切に伝送するためには、ＣＭＴＩノイズを抑制することが望まれる。さらに、ＣＭＴＩノイズが主に単独の経路を介して抑制されることに比して、さらに抑制されることが望まれる。
そこで、実施形態では、磁気結合装置において、８の字型のコイルとそれに対向する２つのコイルとの組を２組用いた２重絶縁型の構成でその２つのコイルのそれぞれに定電位ノードを接続することで、機能の安全動作、ＥＭＩノイズ及びＣＭＴＩノイズの抑制、また高ノイズ耐量を最小構成で成立させることを図る。
具体的には、磁気結合装置３０を含む通信システム１は、図１に示すように構成され得る。図１は、磁気結合装置３０を含む通信システム１の構成を示す図である。
磁気結合装置３０は、差動構成に対応している。磁気結合装置３０は、１次側回路１０から伝達された一対の差動信号を磁界エネルギーに変換し、磁界エネルギーを一対の差動信号に再変換して２次側回路２０へ伝達する。
１次側回路１０は、電子回路１１及び送信回路４０を有する。２次側回路２０は、受信回路５０及び電子回路２１を有する。送信回路４０、受信回路５０は、それぞれ差動で構成され得る。
送信回路４０は、電子回路１１と磁気結合装置３０との間に配されている。送信回路４０は、差動ドライバ回路４１を有する。差動ドライバ回路４１は、単相入力・差動出力型の差動アンプであり、入力端子４１ａが電子回路１１の出力ノード１１ａに電気的に接続され、非反転出力端子４１ｂが磁気結合装置３０のＰ側の入力ノード３０ｉｐに電気的に接続され、反転出力端子４１ｃが磁気結合装置３０のＮ側の入力ノード３０ｉｎに電気的に接続されている。
なお、電子回路１１が差動で構成されていてもよい。その場合、差動ドライバ回路４１は、差動入力・差動出力型の差動アンプであってもよい。差動ドライバ回路４１は、非反転入力端子が電子回路１１の非反転出力ノードに電気的に接続され、反転入力端子が電子回路１１の反転出力ノードに電気的に接続され得る。
受信回路５０は、磁気結合装置３０と電子回路２１との間に配されている。受信回路５０は、差動レシーバ回路５１を有する。差動レシーバ回路５１は、差動入力・単相出力型の差動アンプであり、非反転入力端子５１ａが磁気結合装置３０のＰ側の出力ノード３０ｏｐに電気的に接続され、反転入力端子５１ｂが磁気結合装置３０のＮ側の出力ノード３０ｏｎに電気的に接続され、出力端子５１ｃが電子回路２１の入力ノード２１ａに電気的に接続されている。
なお、電子回路２１が差動で構成されていてもよい。その場合、差動レシーバ回路５１は、差動入力・差動出力型の差動アンプであってもよい。差動レシーバ回路５１は、非反転出力端子が電子回路２１のＰ側の入力ノードに電気的に接続され、反転出力端子が電子回路２１のＮ側の入力ノードに電気的に接続され得る。
磁気結合装置３０は、２重絶縁型で構成され得る。磁気結合装置３０は、コイル（第１のコイル）３１、コイル（第２のコイル）３２、コイル（第３のコイル）３３、コイル（第４のコイル）３４、コイル（第５のコイル）３５、コイル（第６のコイル）３６、コイル（第７のコイル）３７、コイル（第８のコイル）３８、容量素子（第１の容量素子）Ｃ１、容量素子（第２の容量素子）Ｃ２、容量素子（第３の容量素子）Ｃ３、容量素子（第４の容量素子）Ｃ４、ノード（第１の定電位ノード）Ｎ１、ノード（第２の定電位ノード）Ｎ２、ノード（第３の定電位ノード）Ｎ３、ノード（第４の定電位ノード）Ｎ４、ボンディングワイヤＷ１、及びボンディングワイヤＷ２を有する。
１次側回路１０と磁気結合装置３０における一部の構成（すなわち、コイル３１、コイル３２、コイル３３、コイル３４、容量素子Ｃ１、容量素子Ｃ２、ノードＮ１、及びノードＮ２）とは、基板２（図２参照）に対応するチップ領域１０２に含まれている。２次側回路２０と磁気結合装置３０における他の一部の構成（すなわち、コイル３５、コイル３６、コイル３７、コイル３８、容量素子Ｃ３、容量素子Ｃ４、ノードＮ３、及びノードＮ４）とは、基板５（図２参照）に対応するチップ領域１０５に含まれている。
コイル３１及びコイル３２は、８の字型のコイルを構成している。コイル３１は、一端がコイル３２に電気的に接続され、他端がボンディングワイヤＷ１を介してコイル３５に電気的に接続されている。コイル３２は、一端がコイル３１に電気的に接続され、他端がボンディングワイヤＷ２を介してコイル３６に電気的に接続されている。コイル３１及びコイル３２は、巻線方向が互いに逆である。
コイル３３は、コイル３１の下方に配され、絶縁膜を介してコイル３１に対向している（図２参照）。これにより、コイル３１及びコイル３３は、互いに電気的に絶縁されるとともに磁気的に結合されトランスを構成し得る。コイル３３は、一端がノードＮ１に電気的に接続され、他端が容量素子Ｃ１の一端に電気的に接続されている。ノードＮ１は、定電位に電気的に接続されており、例えば電源電位ＶＤＤ１に電気的に接続されている。電源電位ＶＤＤ１は、チップ領域１０２の外部から供給される電位であってもよい。
容量素子Ｃ１は、一端がコイル３３に電気的に接続され、他端が差動ドライバ回路４１の非反転出力端子４１ｂに電気的に接続されている。容量素子Ｃ１は、カップリングコンデンサとして機能し、差動ドライバ回路４１から出力される差動信号におけるＰ側の信号を（電圧→電界→電流と変換し）コイル３３側へ伝達し、破線の矢印で示す電流を発生させる。
コイル３４は、コイル３２の下方に配され、絶縁膜を介してコイル３２に対向している（図２参照）。これにより、コイル３２及びコイル３４は、互いに電気的に絶縁されるとともに磁気的に結合されトランスを構成し得る。コイル３４は、一端がノードＮ２に電気的に接続され、他端が容量素子Ｃ２の一端に電気的に接続されている。ノードＮ２は、定電位に電気的に接続されており、例えばグランド電位ＧＮＤ１に電気的に接続されている。グランド電位ＧＮＤ１は、チップ領域１０２の外部から供給される電位であってもよい。コイル３３とコイル３4は離間しており、また、ノードＮとＮ２は離間し、複数の接続点を持っていてもよい。
容量素子Ｃ２は、一端がコイル３４に電気的に接続され、他端が差動ドライバ回路４１の反転出力端子４１ｃに電気的に接続されている。容量素子Ｃ２は、カップリングコンデンサとして機能し、差動ドライバ回路４１から出力される差動信号におけるＮ側の信号を（電圧→電界→電流と変換し）コイル３４側へ伝達し、破線の矢印で示す電流を発生させる。
同様に、コイル３５及びコイル３６は、８の字型のコイルを構成している。コイル３５は、一端がコイル３６に電気的に接続され、他端がボンディングワイヤＷ１を介してコイル３１に電気的に接続されている。コイル３６は、一端がコイル３５に電気的に接続され、他端がボンディングワイヤＷ２を介してコイル３２に電気的に接続されている。コイル３５及びコイル３６は、巻線方向が互いに逆である。
コイル３７は、コイル３５の下方に配され、絶縁膜を介してコイル３５に対向している（図２参照）。これにより、コイル３５及びコイル３７は、互いに電気的に絶縁されるとともに磁気的に結合されトランスを構成し得る。コイル３７は、一端がノードＮ３に電気的に接続され、他端が容量素子Ｃ３の一端に電気的に接続されている。ノードＮ３は、定電位に電気的に接続されており、例えば電源電位ＶＤＤ２に電気的に接続されている。電源電位ＶＤＤ２は、チップ領域１０５の外部から供給される電位であってもよい。
容量素子Ｃ３は、一端がコイル３７に電気的に接続され、他端が差動レシーバ回路５１の非反転入力端子５１ａに電気的に接続されている。容量素子Ｃ３は、カップリングコンデンサとして機能し、コイル３７からから出力される差動信号におけるＰ側の信号を（電圧→電界→電圧と変換し）差動レシーバ回路５１側へ伝達し、破線の矢印で示す電流を発生させる。
コイル３８は、コイル３６の下方に配され、絶縁膜を介してコイル３６に対向している（図２参照）。これにより、コイル３６及びコイル３８は、互いに電気的に絶縁されるとともに磁気的に結合されトランスを構成し得る。コイル３８は、一端がノードＮ４に電気的に接続され、他端が容量素子Ｃ４の一端に電気的に接続されている。ノードＮ４は、定電位に電気的に接続されており、例えばグランド電位ＧＮＤ２に電気的に接続されている。グランド電位ＧＮＤ２は、チップ領域１０５の外部から供給される電位であってもよい。コイル３７とコイル３８は離間しており、また、ノードＮ３とＮ４は離間し、複数の接続点を持っていてもよい。
容量素子Ｃ４は、コイル３８及び受信回路５０の間に配されている。容量素子Ｃ４は、一端がコイル３８に電気的に接続され、他端が差動レシーバ回路５１の反転入力端子５１ｂに電気的に接続されている。容量素子Ｃ４は、カップリングコンデンサとして機能し、コイル３８から出力される差動信号におけるＮ側の信号を（電圧→電界→電圧と変換し）差動レシーバ回路５１側へ伝達し、破線の矢印で示す電流を発生させる。
磁気結合装置３０の２重絶縁型の構成は、例えば、図２に示すように実装され得る。図２は、磁気結合装置３０の実装構成を示す図である。図２では、基板２の表面に垂直な方向をＺ方向とし、Ｚ方向に垂直な面内で互いに直交する２方向をＸ方向及びＹ方向とする。
例えば、コイル３３は、配線層３に含まれるコイルパターン３３ａとして構成され得る。配線層３は、基板２に対して＋Ｚ方向に配されており、ＸＹ方向に延びている。コイルパターン３３ａは、配線層３に対応する平面に沿って延びている。コイル３３に電気的に接続されるノードＮ１は、電極パッド２ａとして基板２に配されている。コイル３４は、配線層３に含まれるコイルパターン３４ａとして構成され得る。コイルパターン３４ａは、配線層３に対応する平面に沿って延びている。コイル３４に電気的に接続されるノードＮ２は、電極パッド２ｂとして基板２に配されている。コイル３１は、コイル３３に対向する位置に配され、配線層４に含まれるコイルパターン３１ａとして構成され得る。配線層４は、配線層３に対して＋Ｚ方向に配され、ＸＹ方向に延びている。コイルパターン３１ａは、配線層４に対応する平面に沿って延びている。コイル３２は、コイル３４に対向する位置に配され、配線層４に含まれるコイルパターン３２ａとして構成され得る。コイルパターン３２ａは、配線層４に対応する平面に沿って延びている。ラインパターン３１ｂは、配線層４内でコイルパターン３１ａ及びコイルパターン３２ａの間を延び、コイルパターン３１ａ及びコイルパターン３２ａを電気的に接続している。
同様に、コイル３７は、配線層６に含まれるコイルパターン３７ａとして構成され得る。配線層６は、基板５に対して＋Ｚ方向に配されており、ＸＹ方向に延びている。コイルパターン３７ａは、配線層６に対応する平面に沿って延びている。コイル３７に電気的に接続されるノードＮ３は、電極パッド５ａとして基板５に配されている。コイル３８は、配線層６に含まれるコイルパターン３８ａとして構成され得る。コイルパターン３８ａは、配線層６に対応する平面に沿って延びている。コイル３８に電気的に接続されるノードＮ４は、電極パッド５ｂとして基板５に配されている。コイル３５は、コイル３７に対向する位置に配され、配線層７に含まれるコイルパターン３５ａとして構成され得る。配線層７は、配線層６に対して＋Ｚ方向に配され、ＸＹ方向に延びている。コイルパターン３５ａは、配線層７に対応する平面に沿って延びている。コイル３６は、コイル３８に対向する位置に配され、配線層７に含まれるコイルパターン３６ａとして構成され得る。コイルパターン３６ａは、配線層７に対応する平面に沿って延びている。ラインパターン３５ｂは、配線層７内でコイルパターン３５ａ及びコイルパターン３６ａの間を延び、コイルパターン３５ａ及びコイルパターン３６ａを電気的に接続している。
図２では、基板２、配線層３、配線層４を含む領域がチップ領域１０２に対応し、基板５、配線層６、配線層７を含む領域がチップ領域１０５に対応している。ボンディングワイヤＷ１，Ｗ２は、チップ領域１０２及びチップ領域１０５に跨って配されている。ボンディングワイヤＷ１は、一端がコイルパターン３１ａにおける電極３１ａ１に接続され、他端がコイルパターン３５ａにおける電極３５ａ１に接続されている。ボンディングワイヤＷ２は、一端がコイルパターン３２ａにおける電極３２ａ１に接続され、他端がコイルパターン３６ａにおける電極３６ａ１に接続されている。ボンディングワイヤＷ１，Ｗ２は、金属（例えば、Ａｕ）を主成分とする材質で形成され得る。ボンディングワイヤＷ１，Ｗ２は、例えば、直径が約３０μｍである。
磁気結合装置３０は、２重絶縁型の構成を採用することで、コイル３３とコイル３７との間の絶縁耐圧を容易に確保でき、コイル３４とコイル３８との間の絶縁耐圧を容易に確保できる。例えば、コイル３３とコイル３１との間の絶縁耐圧は、Ｚ方向における配線層３と配線層４との間に絶縁膜を配することで確保でき、コイル３５とコイル３７との間の絶縁耐圧は、Ｚ方向における配線層７と配線層６との間に絶縁膜を配することで確保できる。この絶縁膜は、酸化物（例えば、シリコン酸化物）を主成分とする材料で形成されていてもよいし、絶縁性樹脂（例えば、ポリイミド）を主成分とする材料で形成されていてもよい。
同様に、コイル３４とコイル３２との間の絶縁耐圧は、Ｚ方向における配線層３と配線層４との間に絶縁膜を配することで確保でき、コイル３６とコイル３８との間の絶縁耐圧は、Ｚ方向における配線層７と配線層６との間に絶縁膜を配することで確保できる。この絶縁膜は、酸化物（例えば、シリコン酸化物）を主成分とする材料で形成されていてもよいし、絶縁性樹脂（例えば、ポリイミド）を主成分とする材料で形成されていてもよい。
次に、信号伝送動作について図１を用いて説明する。トランス（例えば、一対のコイル３１，３３、一対のコイル３２，３４、一対のコイル３５，３７、一対のコイル３６，３８）は、ＤＣ的な信号（実質的に周波数成分を含まない信号）を伝送する事はできず、変調された信号（周波数成分を含む信号）を伝送する。図１では、電子回路１１から差動ドライバ回路４１へ入力される信号ＶＩＮは、変調された信号であり、例えば、エッジトリガ方式、Ｏｎ−Ｏｆｆ Ｋｅｙｉｎｇ方式で変調された信号である。また、ＡＳＫ方式のみならずＦＳＫ方式の送信信号形式であってもよい。ＡＳＫは、Ａｍｐｌｉｔｕｄｅ Ｓｈｉｆｔ Ｋｅｙｉｎｇの略で振幅偏移変調を示す。ＡＳＫ方式は、デジタル信号の情報を搬送波の振幅で表す変調方式である。なお、ＡＳＫの変調比＝無限大である、デジタル信号の情報を振幅の有り無しで表すのもＡＳＫの一種であり、このようなものをＯＯＫ（Ｏｎ−Ｏｆｆ Ｋｅｙｉｎｇ）と呼ぶ。ＦＳＫは、Ｆｒｅｑｕｅｎｃｙ Ｓｈｉｆｔ Ｋｅｙｉｎｇの略で周波数偏移変調を示す。ＦＳＫ方式は、デジタル信号の情報を搬送波の周波数で表す変調方式である。
信号ＶＩＮは、元信号を高周波帯にシフトさせた信号（周波数成分を含む信号）である。差動ドライバ回路４１は、入力される信号ＶＩＮに応じて差動信号（Ｐ側の信号ＤＰ及びＮ側の信号ＤＮ）を発生させ、信号ＤＰを容量素子Ｃ１経由でコイル３３側へ伝達し、信号ＤＮを容量素子Ｃ２経由でコイル３４側へ伝達する。これにより、差動ドライバ回路４１は、破線の矢印で示すように、コイル３３およびコイル３４に逆方向の電流を流す。コイル３３とコイル３４は、巻線方向が同じであるので、それぞれが発生する磁界（Ｈ１）は、実線の白抜きの矢印で示すように、逆向きになる。コイル３３とコイル３４が略同形状（直径、巻き数等が略同じ）である場合、発生する磁界の大きさが略等しくなる。一方、コイル３１とコイル３２は巻線方向が互いに逆向きであるので、それぞれのＨ１による誘導電圧は加算される。
このとき、一対のコイル３１，３３と一対のコイル３２，３４とを含む構成における信号伝送動作では、実線の白抜きの矢印と破線の白抜きの矢印とで示される磁束のループが形成され得るので、外部へ放射される磁界を容易に抑制でき、ＥＭＩノイズを抑制できる。
コイル３１とコイル３５、コイル３２とコイル３６は、それぞれボンディングワイヤＷ１，Ｗ２で接続されている。このため、コイル３１と３２コイルによって発生し、加算された誘導電圧は、コイル３５およびコイル３６に印加される。コイル３５とコイル３６は巻線方向が互いに逆向きなので、それぞれが発生する磁界（Ｈ２）は、実線の白抜き矢印で示すように、逆向きになる。コイル３５とコイル３６が略同形状（直径、巻き数等が略同じ）である場合、発生する磁界の大きさが略等しくなる。一方、コイル３７およびコイル３８は、巻線方向が同じである。コイル３７、コイル３８に、方向が逆で大きさが略等しい磁界（Ｈ２）が印加するので、それぞれのコイルには大きさが略等しく逆向きの誘導電圧が発生する。これにより、コイル３７、コイル３８に、それぞれ、破線の矢印で示す誘導電流が信号ＤＰ，ＤＮとして流れ、信号ＤＰが容量素子Ｃ３経由で差動レシーバ回路５１側へ伝達され、信号ＤＮが容量素子Ｃ４経由で差動レシーバ回路５１側へ伝達される。これにより、差動レシーバ回路５１は、破線の矢印で示すように、コイル３７およびコイル３８から逆方向の電流を信号ＤＰ，ＤＮとして受ける。差動レシーバ回路５１は、信号ＤＰ，ＤＮに応じた差分信号ＶＯＵＴを生成して電子回路２１へ出力する。これにより、変調された信号の伝送が行われる。
このとき、一対のコイル３５，３７と一対のコイル３６，３８とを含む構成における信号伝送動作では、実線の白抜きの矢印と破線の白抜きの矢印とで示される磁束のループが形成され得るので、外部へ放射される磁界を容易に抑制でき、ＥＭＩノイズを抑制できる。
次に、ＣＭＴＩノイズに対する動作について図３を用いて説明する。図３は、磁気結合装置３０を含む通信システム１のＣＭＴＩノイズに対する動作を示す図である。磁気結合装置３０の性能の１つとして、ＣＭＴＩ耐量がある。すなわち、どちらかの電位を基準として、他方の電位が変動したと時に、信号伝送で誤動作が発生しない事である。ＣＭＴＩ耐量の典型例は、基板２に対応したチップ領域１０２と基板５に対応したチップ領域１０５との間で基準電位（例えば、電源電位及び／又はグランド電位）が１０００Ｖ変動した場合、１００ｋＶ／μｓ以上の変動量まで耐えることが望ましい。図３では、本実施形態において、チップ領域１０２の基準電位を基準としてチップ領域１０５の基準電位が変化した場合を考える。コイル３３とコイル３１、コイル３４とコイル３２はチップ領域１０２における絶縁膜を介して対向している。同様に、コイル３７とコイル３５、コイル３８とコイル３６はチップ領域１０５における絶縁膜を介して対向している。これにより、それぞれのコイル間には、寄生容量ＣＩＳＯ１３，ＣＩＳＯ２４，ＣＩＳＯ５７，ＣＩＳＯ６８が存在する。
チップ領域１０２の基準電位が不変でチップ領域１０５の基準電位が変動した場合、寄生容量ＣＩＳＯ１３と寄生容量ＣＩＳＯ５７、寄生容量ＣＩＳＯ２４と寄生容量ＣＩＳＯ６８によって基準電圧の変動が分圧される。寄生容量ＣＩＳＯ１３、寄生容量ＣＩＳＯ５７、寄生容量ＣＩＳＯ２４および寄生容量ＣＩＳＯ６８がほぼ同等であれば、チップ領域１０２の基準電位とチップ領域１０５の基準電位の変動の約半分が、寄生容量ＣＩＳＯ１３、寄生容量ＣＩＳＯ５７、寄生容量ＣＩＳＯ２４および寄生容量ＣＩＳＯ６８の両端に印加する。この場合、寄生容量ＣＩＳＯ５７を充放電するために、Ｐ側のノイズ成分（周波数成分）は、電源電位ＶＤＤ２→ノードＮ３→コイル３７と流れる。容量素子Ｃ３より寄生容量ＣＩＳＯ５７の方がインピーダンスが小さくなるようにすれば、Ｐ側のノイズ成分は、コイル３７→寄生容量ＣＩＳＯ５７→コイル３５→ボンディングワイヤＷ１→コイル３１→寄生容量ＣＩＳＯ１３→コイル３３と伝達される。さらに、容量素子Ｃ１よりノードＮ１の方がインピーダンスが低いため、Ｐ側のノイズ成分は、コイル３３→ノードＮ１→電源電位ＶＤＤ１へと流れる。これにより、Ｐ側のノイズ成分が差動ドライバ回路４１及び差動レシーバ回路５１に影響することを防止でき、ＣＭＴＩノイズを抑制できる。
同様に、Ｎ側のノイズ成分（周波数成分）は、グランド電位ＧＮＤ２→ノードＮ４→コイル３８と流れるが、容量素子Ｃ４より寄生容量ＣＩＳＯ６８の方がインピーダンスが小さくなるようにすれば、コイル３８→寄生容量ＣＩＳＯ６８→コイル３６→ボンディングワイヤＷ２→コイル３２→寄生容量ＣＩＳＯ２４→コイル３４と伝達される。さらに、容量素子Ｃ２よりノードＮ２の方がインピーダンスが低いため、Ｎ側のノイズ成分は、コイル３４→ノードＮ２→グランド電位ＧＮＤ１へと伝達される。これにより、Ｎ側のノイズ成分が差動ドライバ回路４１及び差動レシーバ回路５１に影響することを防止でき、ＣＭＴＩノイズを抑制できる。
また、Ｐ側のノイズ成分とＮ側のノイズ成分とがチップ領域１０２における互いに異なる基準電位（電源電位ＶＤＤ１及びグランド電位ＧＮＤ１）へと伝達されるので、チップ領域１０２において、ノイズ成分による電源電圧変動の発生を抑えることができ、ＣＭＴＩノイズによる回路の誤動作を防ぐことができる。
次に、外部磁界に対する動作について図４を用いて説明する。図４は、磁気結合装置３０を含む通信システム１の外部磁界に対する動作を示す図である。
例えば、図４の紙面上側から下側へ向かう向きに外部磁界ＨＮＯＩＳＥが印加された場合を考える。外部磁界ＨＮＯＩＳＥの発生源がコイルスケールより遥かに遠くに存在すると、各コイル３１〜３８には略等しい大きさで同じ向きの外部磁界ＨＮＯＩＳＥが加わる。コイル３１およびコイル３２は、それぞれの鎖交磁束面積が同じで巻線方向が逆の為、実質的に、外部磁界ＨＮＯＩＳＥによる誘導電圧は発生しない。同様に、コイル３５およびコイル３６にも、実質的に、外部磁界ＨＮＯＩＳＥによる誘導電圧は発生しない。一方、コイル３３，３４、コイル３７，３８には、それぞれ同相の誘起電圧が発生する。これにより、差動レシーバ回路５１は、同相ノイズＩＮＯＩＳＥを受けるが、同相ノイズを互いにキャンセルさせることができるので、信号の受信動作にとっては影響がない。また、差動ドライバ回路４１の出力インピーダンスを小さくしておけば、同相の誘起電圧に対する影響は小さくできるので、差動ドライバ回路４１に対する影響も軽微に抑えることができる。
以上のように、実施形態では、磁気結合装置３０において、８の字型のコイル（コイル３１，３２、コイル３５，３６）とそれに対向する２つのコイル３３，３４，３７，３８との組を２組用いた２重絶縁型の構成でその２つのコイルのそれぞれに定電位を有するノードＮ１，Ｎ２，Ｎ３，Ｎ４を接続する。これにより、ＥＭＩノイズを抑制でき、ＣＭＴＩノイズを抑制できる。したがって、変調された信号（差動信号）の伝送ができ、高ＣＭＴＩおよび負荷となる電子回路の素子（ＳｉＣやＧａＮ等）の動作スピードが速いシステム等の高外部磁界が存在する環境下でも良好に動作する、高ノイズ耐量の磁気結合装置３０を実現できる。
なお、ノードＮ１及びノードＮ２は、互いに均等な電位を有していてもよく、ノードＮ３及びノードＮ４は、互いに均等な電位を有していてもよい。
例えば、チップ領域１０２において、ノードＮ１及びノードＮ２がそれぞれ電源電位ＶＤＤ１に電気的に接続されていてもよい。あるいは、例えば、ノードＮ１及びノードＮ２がそれぞれグランド電位ＧＮＤ１に電気的に接続されていてもよい。ノードＮ１及びノードＮ２が互いに異なる電位を有している場合に比べて、ノードＮ１及びノードＮ２が互いに均等な電位を有している場合に、差動信号電流が流れる経路の電流ループの大きさを小さくすることができる。これにより、チップ領域１０２において、差動信号電流ループによる外部へ放射される磁界を容易に抑制でき、ＥＭＩノイズを抑制できる。
同様に、チップ領域１０５において、ノードＮ３及びノードＮ４がそれぞれ電源電位ＶＤＤ２に電気的に接続されていてもよい。あるいは、例えば、ノードＮ３及びノードＮ４がそれぞれグランド電位ＧＮＤ２に電気的に接続されていてもよい。ノードＮ３及びノードＮ４が互いに異なる電位を有している場合に比べて、ノードＮ３及びノードＮ４が互いに均等な電位を有している場合に、差動信号電流が流れる経路の電流ループの大きさをコンパクトに抑えることができる。これにより、チップ領域１０５において、差動信号電流ループによる外部へ放射される磁界を容易に抑制でき、ＥＭＩノイズを抑制できる。
あるいは、実施形態の第１の変形例として、通信システム１ｉは、図５に示すように構成されていてもよい。図５は、実施形態の第１の変形例にかかる磁気結合装置３０ｉを含む通信システム１ｉの回路構成及び信号伝送動作を示す図である。
図５に示す通信システム１ｉは、１次側回路１０及び磁気結合装置３０（図１参照）に代えて１次側回路１０ｉ及び磁気結合装置３０ｉを有する。１次側回路１０ｉは、送信回路４０（図１参照）に代えて送信回路４０ｉを有する。送信回路４０ｉは、差動ドライバ回路４１（図１参照）に代えて同相ドライバ回路４１ｉを有する。磁気結合装置３０ｉは、コイル３３及びコイル３４（図１参照）に代えてコイル３３ｉ及びコイル３４ｉを有する。コイル３３ｉ及びコイル３４ｉは、巻線方向が互いに逆向きである。
信号伝送動作について図５を用いて説明する。同相ドライバ回路４１ｉは、入力される信号ＶＩＮに応じて、容量素子Ｃ１及び容量素子Ｃ２を介して破線の矢印で示す電流を発生させ、コイル３３ｉ及びコイル３４ｉに同相の電流を流す。ここで、コイル３３ｉ及びコイル３４ｉの巻線方向が互いに逆向きなので、それぞれのコイルによって発生する磁界（Ｈ１）の向きは逆になる。これ以降は、実施形態と同様の信号伝送動作がなされ得る。
ＣＭＴＩノイズに対する動作については、図３に示す実施形態の動作と同様である。すなわち、コイル３３ｉ及びコイル３４ｉの巻線方向が互いに逆向きである点が実施形態と異なるが、寄生容量ＣＩＳＯ１３，ＣＩＳＯ２４の形成にコイルの巻線方向は関係がない。そのため、実施形態の第１の変形例は実施形態と同様に、ＣＭＴＩノイズを抑制できる。
また、外部磁界に対する動作については、図６に示すようになる。図６は、実施形態の第１の変形例にかかる磁気結合装置３０ｉを含む通信システム１ｉの外部磁界に対する動作を示す図である。すなわち、コイル３３ｉ及びコイル３４ｉの巻線方向が互いに逆向きであるので、図６に示す外部磁界ＨＮＯＩＳＥが印加した場合には同相ドライバ回路４１ｉに対して差動のノイズ電流ＩＮＯＩＳＥが流れる。そのため、同相ドライバ回路４１ｉの出力インピーダンスを小さくしておけば、同相の誘起電圧に対する影響は小さくできる。
このように、実施形態の第１の変形例においても、ＥＭＩノイズを抑制でき、ＣＭＴＩノイズを抑制できるので、変調された信号（差動信号）の伝送ができ、高ＣＭＴＩおよび高外部磁界が存在する環境下でも良好に動作する、高ノイズ耐量の磁気結合装置３０ｉを実現できる。
あるいは、実施形態の第２の変形例として、通信システム１ｊは、図７に示すように構成されていてもよい。図７は、実施形態の第２の変形例にかかる磁気結合装置３０ｊを含む通信システム１ｊの回路構成及び信号伝送動作を示す図である。
図７に示す通信システム１ｊは、１次側回路１０及び磁気結合装置３０（図１参照）に代えて１次側回路１０ｊ及び磁気結合装置３０ｊを有する。１次側回路１０ｊは、送信回路４０（図１参照）に代えて送信回路４０ｊを有する。送信回路４０ｊは、差動ドライバ回路４１（図１参照）に代えて単相ドライバ回路４１ｊを有する。磁気結合装置３０ｊは、容量素子Ｃ１及び容量素子Ｃ２（図１参照）に代えて容量素子Ｃ１ｊ及び容量素子Ｃ２ｊを有する。容量素子Ｃ１ｊは、一端がコイル３３に電気的に接続され、他端がノードＮ５ｊを介して単相ドライバ回路４１ｊの出力端子４１ｄに電気的に接続されている。容量素子Ｃ２ｊは、一端がコイル３４に電気的に接続され、他端がノードＮ５ｊを介して単相ドライバ回路４１ｊの出力端子４１ｄに電気的に接続されている。
信号伝送動作については、図１に示す実施形態の動作と同様であり、ＣＭＴＩノイズに対する動作については、図３に示す実施形態の動作と同様である。
また、外部磁界に対する動作については、図８に示すようになる。図８は、実施形態の第１の変形例にかかる磁気結合装置３０ｊを含む通信システム１ｊの外部磁界に対する動作を示す図である。すなわち、図８に示す外部磁界ＨＮＯＩＳＥが印加した場合には、単相ドライバ回路４１ｊに対して差動のノイズ電流ＩＮＯＩＳＥが流れる。しかし、単相ドライバ回路４１ｊの出力端子４１ｄ側では、例えばノードＮ５ｊでノイズ電流がキャンセルされ、単相ドライバ回路４１ｊには影響を与えなくなる。
このように、実施形態の第２の変形例においても、ＥＭＩノイズを抑制でき、ＣＭＴＩノイズを抑制できるので、変調された信号（差動信号）の伝送ができ、高ＣＭＴＩおよび高外部磁界が存在する環境下でも良好に動作する、高ノイズ耐量の磁気結合装置３０ｊを実現できる。
あるいは、実施形態の第３の変形例として、通信システム１ｋは、図９に示すように、定電位を内部的に生成するように構成されていてもよい。図９は、実施形態の第３の変形例にかかる磁気結合装置３０ｋを含む通信システム１ｋの回路構成を示す図である。
図９に示す通信システム１ｋは、磁気結合装置３０（図１参照）に代えて磁気結合装置３０ｋを有する。磁気結合装置３０ｋは、定電位生成回路１３１〜１３４をさらに有する。定電位生成回路１３１〜１３４は、チップ領域１０２，１０５において内部的な定電位を生成する回路である。定電位生成回路１３１，１３２，１３３，１３４の出力ノードＮｏｕｔは、それぞれ、ノードＮ１，Ｎ２，Ｎ３，Ｎ４に電気的に接続されている。これにより、ノードＮ１，Ｎ２，Ｎ３，Ｎ４は、それぞれ、内部的な定電位を定電位生成回路１３１，１３２，１３３，１３４から供給され得る。
例えば、ノードＮ１，Ｎ２，Ｎ３，Ｎ４に供給される定電位がチップ領域１０２，１０５外の定電位とし且つノードＮ１及びノードＮ２に互いに異なる定電位が供給され且つノードＮ３及びノードＮ４に互い異なる定電位が供給された場合は、定電位が供給される経路がボンディングワイヤやリードフレーム、ＰＣＢ基板のパターンを含んだ大きなループになるため、外部磁界の影響を受けやすい可能性がある。そこで、図９に示すように、ノードＮ１，Ｎ２，Ｎ３，Ｎ４に供給される定電位を定電位生成回路１３１〜１３４から供給され得るチップ内部の定電位から生成された内部的な定電位にするように構成する事で、外部磁界の影響を抑制できる。
各定電位生成回路１３１〜１３４は、図１０に示すようなソースフォロワ回路で構成され得る。図１０は、実施形態の第３の変形例における定電位生成回路の回路構成を示す図である。
例えば、各定電位生成回路１３１〜１３４は、図１０（ａ）に示すように、ＮＭＯＳトランジスタＮＴ１及び抵抗素子Ｒ１を含む。ＮＭＯＳトランジスタＮＴ１は、ゲートが入力ノードＮｉｎに電気的に接続され、ドレインが電源ノードＮｖに電気的に接続され、ソースが出力ノードＮｏｕｔ及び抵抗素子Ｒ１の一端に電気的に接続される。抵抗素子Ｒ１は、一端がＮＭＯＳトランジスタＮＴ１のソース及び出力ノードＮｏｕｔに電気的に接続され、他端がグランドノードＮｇに電気的に接続される。入力ノードＮｉｎには、例えば、チップ領域１０２，１０５内のレギュレータ回路（図示せず）から内部的な電源電位が供給され得る。電源ノードＮｖには、チップ領域１０２，１０５の外部から電源電位（例えば、電源電位ＶＤＤ１又は電源電位ＶＤＤ２）が供給され得る。グランドノードＮｇには、チップ領域１０２，１０５の外部からグランド電位（例えば、グランド電位ＧＮＤ１又はグランド電位ＧＮＤ２）が供給され得る。ＡＣ的な出力インピーダンスを下げるために、破線で示すように、出力ノードＮｏｕｔに容量素子を付けても良い。図１０（ａ）に示すように構成されたソースフォロワ回路により、出力ノードＮｏｕｔから定電位が出力される。
あるいは、各定電位生成回路１３１〜１３４は、図１０（ｂ）に示すように、ＮＭＯＳトランジスタＮＴ２及びＮＭＯＳトランジスタＮＴ３を含む。ＮＭＯＳトランジスタＮＴ２は、ゲートが入力ノードＮｉｎに電気的に接続され、ドレインが電源ノードＮｖに電気的に接続され、ソースが出力ノードＮｏｕｔ及びＮＭＯＳトランジスタＮＴ３のソースに電気的に接続される。ＮＭＯＳトランジスタＮＴ３は、ゲート及びドレインがＮＭＯＳトランジスタＮＴ２のソース及び出力ノードＮｏｕｔに電気的に接続され、ソースがグランドノードＮｇに電気的に接続される。各ノードＮｉｎ，Ｎｖ，Ｎｇに供給され得る電位については、図１０（ａ）と同様である。ＡＣ的な出力インピーダンスを下げるために、破線で示すように、出力ノードＮｏｕｔに容量素子を付けても良い。図１０（ｂ）に示すように構成されたソースフォロワ回路により、出力ノードＮｏｕｔから定電位が出力される。
あるいは、各定電位生成回路１３１〜１３４は、図１０（ｃ）に示すように、ＮＭＯＳトランジスタＮＴ４及びＮＭＯＳトランジスタＮＴ５を含む。ＮＭＯＳトランジスタＮＴ４は、ゲートが入力ノードＮｉｎに電気的に接続され、ドレインが電源ノードＮｖに電気的に接続され、ソースが出力ノードＮｏｕｔ及びＮＭＯＳトランジスタＮＴ５のソースに電気的に接続される。ＮＭＯＳトランジスタＮＴ５は、ゲートがバイアスノードＮｂに電気的に接続され、ドレインがＮＭＯＳトランジスタＮＴ４のソース及び出力ノードＮｏｕｔに電気的に接続され、ソースがグランドノードＮｇに電気的に接続される。各ノードＮｉｎ，Ｎｖ，Ｎｇに供給され得る電位については、図１０（ａ）と同様である。バイアスノードＮｂには、例えば、チップ領域１０２，１０５内のレギュレータ回路（図示せず）からバイアス電位が供給され得る。ＡＣ的な出力インピーダンスを下げるために、破線で示すように、出力ノードＮｏｕｔに容量素子を付けても良い。図１０（ｃ）に示すように構成されたソースフォロワ回路により、出力ノードＮｏｕｔから定電位が出力される。
このように、実施形態の第３の変形例では、ノードＮ１〜Ｎ４へ供給され得る定電位に対する外部磁界の影響を抑制でき、ノードＮ１〜Ｎ４へ供給され得る定電位を安定化できる。
あるいは、実施形態の第４の変形例として、通信システム１ｒは、図１１に示すように構成されていてもよい。図１１は、実施形態の第４の変形例にかかる磁気結合装置３０ｒを含む通信システム１ｒの回路構成及び信号伝送動作を示す図である。
図１１に示す通信システム１ｒは、磁気結合装置３０（図１参照）に代えて磁気結合装置３０ｒを有する。磁気結合装置３０ｒは、インダクタＬ１〜Ｌ４をさらに有する。
インダクタＬ１は、コイル３３及びノードＮ１の間に配されている。インダクタＬ１は、一端がコイル３３に電気的に接続され、他端がノードＮ１に電気的に接続されている。インダクタＬ１は、その中心軸が基板２の表面に垂直な方向（図２の示すＺ方向）に沿うように配され、巻線方向がコイル３３と逆になるように構成されている。
インダクタＬ２は、コイル３４及びノードＮ２の間に配されている。インダクタＬ２は、一端がコイル３４に電気的に接続され、他端がノードＮ２に電気的に接続されている。インダクタＬ２は、その中心軸が基板２の表面に垂直な方向（図２の示すＺ方向）に沿うように配され、巻線方向がコイル３４と逆になるように構成されている。
インダクタＬ３は、コイル３７及びノードＮ３の間に配されている。インダクタＬ３は、一端がコイル３７に電気的に接続され、他端がノードＮ３に電気的に接続されている。インダクタＬ１は、その中心軸が基板５の表面に垂直な方向（図２の示すＺ方向）に沿うように配され、巻線方向がコイル３７と逆になるように構成されている。
インダクタＬ４は、コイル３８及びノードＮ４の間に配されている。インダクタＬ４は、一端がコイル３８に電気的に接続され、他端がノードＮ４に電気的に接続されている。インダクタＬ４は、その中心軸が基板５の表面に垂直な方向（図２の示すＺ方向）に沿うように配され、巻線方向がコイル３８と逆になるように構成されている。
外部磁界に対する動作については、図１１に示すようになる。すなわち、図１１に示す外部磁界ＨＮＯＩＳＥが印加した場合に、破線の矢印で示すように、コイル３３とインダクタＬ１とで、外部磁界ＨＮＯＩＳＥに対する誘起電圧が逆になる。これにより、外部磁界ＨＮＯＩＳＥにより容量素子Ｃ１に発生する電圧変化を小さくすることができ、差動ドライバ回路４１へ流れるノイズ電流ＩＮＯＩＳＥを小さくすることができる。
図１１に示す外部磁界ＨＮＯＩＳＥが印加した場合に、破線の矢印で示すように、コイル３４とインダクタＬ２とで、外部磁界ＨＮＯＩＳＥに対する誘起電圧が逆になる。これにより、外部磁界ＨＮＯＩＳＥにより容量素子Ｃ２に発生する電圧変化を小さくすることができ、差動ドライバ回路４１へ流れるノイズ電流ＩＮＯＩＳＥを小さくすることができる。
図１１に示す外部磁界ＨＮＯＩＳＥが印加した場合に、破線の矢印で示すように、コイル３７とインダクタＬ３とで、外部磁界ＨＮＯＩＳＥに対する誘起電圧が逆になる。これにより、外部磁界ＨＮＯＩＳＥにより容量素子Ｃ３に発生する電圧変化を小さくすることができ、差動レシーバ回路５１へ流れるノイズ電流ＩＮＯＩＳＥを小さくすることができる。
図１１に示す外部磁界ＨＮＯＩＳＥが印加した場合に、破線の矢印で示すように、コイル３８とインダクタＬ４とで、外部磁界ＨＮＯＩＳＥに対する誘起電圧が逆になる。これにより、外部磁界ＨＮＯＩＳＥにより容量素子Ｃ４に発生する電圧変化を小さくすることができ、差動レシーバ回路５１へ流れるノイズ電流ＩＮＯＩＳＥを小さくすることができる。
このように、実施形態の第４の変形例では、インダクタＬ１〜Ｌ４により外部磁界ＨＮＯＩＳＥに対する耐性を向上させる事が出来る。また各インダクタは対応するコイルより上面から見て面積を小さくすることや、絶縁膜の厚さを薄くすることが可能である。さらに、各インダクタは対応するコイルはＺ方向に積み重ねることも可能である。いずれの場合も前記効果と同様な効果を得た。
（付記１）
第１のコイルと、
前記第１のコイルの一端に電気的に接続され、巻線方向が前記第１のコイルと逆である第２のコイルと、
前記第１のコイルに対向する第３のコイルと、
前記第２のコイルに対向する第４のコイルと、
前記第３のコイルの一端に電気的に接続された第１の定電位ノードと、
前記第４のコイルの一端に電気的に接続された第２の定電位ノードと、
を備えた磁気結合装置。
（付記２）
前記第１のコイルの他端に電気的に接続された第５のコイルと、
前記第２のコイルの他端に電気的に接続されるとともに前記第５のコイルの一端に電気的に接続され、巻線方向が前記第５のコイルと逆である第６のコイルと、
前記第５のコイルに対向する第７のコイルと、
前記第６のコイルに対向する第８のコイルと、
前記第７のコイルの一端に電気的に接続された第３の定電位ノードと、
前記第８のコイルの一端に電気的に接続された第４の定電位ノードと、
をさらに備えた
付記１に記載の磁気結合装置。
（付記３）
第１の回路と前記第３のコイルの他端との間に電気的に接続された第１の容量素子と、
前記第１の回路と前記第４のコイルの他端との間に電気的に接続された第２の容量素子と、
をさらに備えた
付記１に記載の磁気結合装置。
（付記４）
第１の回路と前記第３のコイルの他端との間に電気的に接続された第１の容量素子と、
前記第１の回路と前記第４のコイルの他端との間に電気的に接続された第２の容量素子と、
第２の回路と前記第７のコイルの他端との間に電気的に接続された第３の容量素子と、
前記第２の回路と前記第８のコイルの他端との間に電気的に接続された第４の容量素子と、
をさらに備えた
付記２に記載の磁気結合装置。
（付記５）
前記第１の定電位ノードと前記第２の定電位ノードとは、互いに異なる電位を有する
付記１又は３に記載の磁気結合装置。
（付記６）
前記第１の定電位ノードと前記第２の定電位ノードとは、互いに異なる電位を有し、
前記第３の定電位ノードと前記第４の定電位ノードとは、互いに異なる電位を有する
付記２又は４に記載の磁気結合装置。
（付記７）
前記第１の定電位ノードと前記第２の定電位ノードとは、互いに均等な電位を有する
付記１又は３に記載の磁気結合装置。
（付記８）
前記第１の定電位ノードと前記第２の定電位ノードとは、互いに均等な電位を有し、
前記第３の定電位ノードと前記第４の定電位ノードとは、互いに均等な電位を有する
付記２又は４に記載の磁気結合装置。
（付記９）
前記第１の定電位ノードが電気的に接続された第１の定電位生成回路と、
前記第２の定電位ノードが電気的に接続された第２の定電位生成回路と、
をさらに備え、
前記第１の定電位生成回路の基準電位と前記第２の定電位生成回路の基準電位とは、互いに共通化されている
付記１又は３に記載の磁気結合装置。
（付記１０）
前記第１の定電位ノードが電気的に接続された第１の定電位生成回路と、
前記第２の定電位ノードが電気的に接続された第２の定電位生成回路と、
前記第３の定電位ノードが電気的に接続された第３の定電位生成回路と、
前記第４の定電位ノードが電気的に接続された第４の定電位生成回路と、
をさらに備え、
前記第１の定電位生成回路の基準電位と前記第２の定電位生成回路の基準電位とは、互いに共通化されており、
前記第３の定電位生成回路の基準電位と前記第４の定電位生成回路の基準電位とは、互いに共通化されている
付記２又は４に記載の磁気結合装置。
（付記１１）
前記第３のコイルの一端と前記第１の定電位ノードとの間に電気的に接続された第１のインダクタと、
前記第４のコイルの一端と前記第２の定電位ノードとの間に電気的に接続された第２のインダクタと、
をさらに備えた
付記１又は３に記載の磁気結合装置。
（付記１２）
前記第３のコイルの一端と前記第１の定電位ノードとの間に電気的に接続された第１のインダクタと、
前記第４のコイルの一端と前記第２の定電位ノードとの間に電気的に接続された第２のインダクタと、
前記第７のコイルの一端と前記第３の定電位ノードとの間に電気的に接続された第３のインダクタと、
前記第８のコイルの一端と前記第４の定電位ノードとの間に電気的に接続された第４のインダクタと、
をさらに備えた
付記２又は４に記載の磁気結合装置。
（付記１３）
前記第１の回路は、差動構成を有し、
前記第３のコイルの巻線方向と前記第４のコイルの巻線方向とは、同じである
付記３に記載の磁気結合装置。
（付記１４）
前記第１の回路は、同相構成を有し、
前記第３のコイルの巻線方向と前記第４のコイルの巻線方向とは、逆である
付記３に記載の磁気結合装置。
（付記１５）
前記第１の回路は、単相構成を有し、
前記第３のコイルの巻線方向と前記第４のコイルの巻線方向とは、逆である
付記３に記載の磁気結合装置。
（付記１６）
前記第１の回路は、差動構成を有し、
前記第２の回路は、差動構成を有し、
前記第３のコイルの巻線方向と前記第４のコイルの巻線方向とは、同じであり、
前記第７のコイルの巻線方向と前記第８のコイルの巻線方向とは、同じである
付記４に記載の磁気結合装置。
（付記１７）
前記第１の回路は、同相構成を有し、
前記第２の回路は、差動構成を有し、
前記第３のコイルの巻線方向と前記第４のコイルの巻線方向とは、逆であり、
前記第７のコイルの巻線方向と前記第８のコイルの巻線方向とは、同じである
付記４に記載の磁気結合装置。
（付記１８）
前記第１の回路は、単相構成を有し、
前記第２の回路は、差動構成を有し、
前記第３のコイルの巻線方向と前記第４のコイルの巻線方向とは、逆であり、
前記第７のコイルの巻線方向と前記第８のコイルの巻線方向とは、同じである
付記４に記載の磁気結合装置。
（付記１９）
前記第１の回路は、送信回路である
付記３に記載の磁気結合装置。
（付記２０）
送信回路と、
受信回路と、
前記送信回路と前記受信回路との間に配された、付記１から１９のいずれか１項に記載の磁気結合装置と、
を備えた通信システム。
本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施形態やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。
１，１ｉ，１ｊ，１ｋ，１ｒ 通信システム、３０，３０ｉ，３０ｊ，３０ｋ，３０ｒ 磁気結合装置。

Claims (17)

  1. 第１のコイルと、
    前記第１のコイルの一端に電気的に接続され、巻線方向が接続先のコイルから至る経路に関して前記第１のコイルと逆である第２のコイルと、
    前記第１のコイルに対向する第３のコイルと、
    前記第２のコイルに対向する第４のコイルと、
    前記第３のコイルの一端に電気的に接続された第１の定電位ノードと、
    前記第４のコイルの一端に電気的に接続された第２の定電位ノードと、
    第１の回路と前記第３のコイルの他端との間に電気的に接続された第１の容量素子と、
    前記第１の回路と前記第４のコイルの他端との間に電気的に接続された第２の容量素子と、
    を備えた半導体装置。
  2. 前記第１のコイルの他端に電気的に接続された第５のコイルと、
    前記第２のコイルの他端に電気的に接続されるとともに前記第５のコイルの一端に電気的に接続され、巻線方向が接続先のコイルから至る経路に関して前記第５のコイルと逆である第６のコイルと、
    前記第５のコイルに対向する第７のコイルと、
    前記第６のコイルに対向する第８のコイルと、
    前記第７のコイルの一端に電気的に接続された第３の定電位ノードと、
    前記第８のコイルの一端に電気的に接続された第４の定電位ノードと、
    第２の回路と前記第７のコイルの他端との間に電気的に接続された第３の容量素子と、
    前記第２の回路と前記第８のコイルの他端との間に電気的に接続された第４の容量素子と、
    をさらに備えた
    請求項１に記載の半導体装置。
  3. 前記第３のコイルは、前記第１のコイルの側から見た場合に信号電流が第１の回転方向に流れ、
    前記第４のコイルは、前記第２のコイルの側から見た場合に信号電流が前記第１の回転方向と逆の第２の回転方向に流れる
    請求項１に記載の半導体装置。
  4. 前記第３のコイルは、前記第１のコイルの側から見た場合に巻線が前記第１の容量素子の側から前記第１の回転方向に巻き回され、
    前記第４のコイルは、前記第２のコイルの側から見た場合に巻線が前記第２の容量素子の側から前記第１の回転方向に巻き回され、
    前記第１の容量素子及び前記第２の容量素子は、前記第１の回路から差動信号を受ける
    請求項３に記載の半導体装置。
  5. 前記第３のコイルは、前記第１のコイルの側から見た場合に巻線が前記第１の容量素子の側から前記第１の回転方向に巻き回され、
    前記第４のコイルは、前記第２のコイルの側から見た場合に巻線が前記第２の容量素子の側から前記第２の回転方向に巻き回され、
    前記第１の容量素子及び前記第２の容量素子は、前記第１の回路から同相信号を受ける
    請求項３に記載の半導体装置。
  6. 前記第３のコイルは、前記第１のコイルの側から見た場合に巻線が前記第１の容量素子の側から前記第１の回転方向に巻き回され、
    前記第４のコイルは、前記第２のコイルの側から見た場合に巻線が前記第２の容量素子の側から前記第２の回転方向に巻き回され、
    前記第１の容量素子及び前記第２の容量素子は、前記第１の回路から単相信号を受ける
    請求項３に記載の半導体装置。
  7. 前記第３のコイルは、前記第１のコイルの側から見た場合に信号電流が第１の回転方向に流れ、
    前記第４のコイルは、前記第２のコイルの側から見た場合に信号電流が前記第１の回転方向と逆の第２の回転方向に流れ、
    前記第７のコイルは、前記第５のコイルの側から見た場合に信号電流が第３の回転方向に流れ、
    前記第８のコイルは、前記第６のコイルの側から見た場合に信号電流が前記第３の回転方向と逆の第４の回転方向に流れる
    請求項２に記載の半導体装置。
  8. 前記第１の定電位ノードと前記第２の定電位ノードとは、互いに異なる電位を有する
    請求項３に記載の半導体装置。
  9. 前記第１の定電位ノードと前記第２の定電位ノードとは、互いに異なる電位を有し、
    前記第３の定電位ノードと前記第４の定電位ノードとは、互いに異なる電位を有する
    請求項７に記載の半導体装置。
  10. 前記第１の定電位ノードと前記第２の定電位ノードとは、互いに均等な電位を有する
    請求項１及び３から６のいずれか１項に記載の半導体装置。
  11. 前記第１の定電位ノードと前記第２の定電位ノードとは、互いに均等な電位を有し、
    前記第３の定電位ノードと前記第４の定電位ノードとは、互いに均等な電位を有する
    請求項２又は７に記載の半導体装置。
  12. 前記第３のコイルの一端と前記第１の定電位ノードとの間に電気的に接続された第１のインダクタと、
    前記第４のコイルの一端と前記第２の定電位ノードとの間に電気的に接続された第２のインダクタと、
    をさらに備えた
    請求項１、３から６及び１０のいずれか１項に記載の半導体装置。
  13. 前記第３のコイルの一端と前記第１の定電位ノードとの間に電気的に接続された第１のインダクタと、
    前記第４のコイルの一端と前記第２の定電位ノードとの間に電気的に接続された第２のインダクタと、
    前記第７のコイルの一端と前記第３の定電位ノードとの間に電気的に接続された第３のインダクタと、
    前記第８のコイルの一端と前記第４の定電位ノードとの間に電気的に接続された第４のインダクタと、
    をさらに備えた
    請求項２、７及び１１のいずれか１項に記載の半導体装置。
  14. 前記第３のコイルは、前記第１のコイルの側から見た場合に巻線が前記第１の容量素子の側から前記第１の回転方向に巻き回され、
    前記第４のコイルは、前記第２のコイルの側から見た場合に巻線が前記第２の容量素子の側から前記第１の回転方向に巻き回され、
    前記第１の容量素子及び前記第２の容量素子は、前記第１の回路から差動信号を受け、
    前記第７のコイルは、前記第５のコイルの側から見た場合に巻線が前記第３の容量素子の側から前記第４の回転方向に巻き回され、
    前記第８のコイルは、前記第６のコイルの側から見た場合に巻線が前記第４の容量素子の側から前記第４の回転方向に巻き回され、
    前記第３の容量素子及び前記第４の容量素子は、差動信号を前記第２の回路へ供給する
    請求項７に記載の半導体装置。
  15. 前記第３のコイルは、前記第１のコイルの側から見た場合に巻線が前記第１の容量素子の側から前記第１の回転方向に巻き回され、
    前記第４のコイルは、前記第２のコイルの側から見た場合に巻線が前記第２の容量素子の側から前記第２の回転方向に巻き回され、
    前記第１の容量素子及び前記第２の容量素子は、前記第１の回路から同相信号を受け、
    前記第７のコイルは、前記第５のコイルの側から見た場合に巻線が前記第３の容量素子の側から前記第４の回転方向に巻き回され、
    前記第８のコイルは、前記第６のコイルの側から見た場合に巻線が前記第４の容量素子の側から前記第４の回転方向に巻き回され、
    前記第３の容量素子及び前記第４の容量素子は、差動信号を前記第２の回路へ供給する
    請求項７に記載の半導体装置。
  16. 前記第３のコイルは、前記第１のコイルの側から見た場合に巻線が前記第１の容量素子の側から前記第１の回転方向に巻き回され、
    前記第４のコイルは、前記第２のコイルの側から見た場合に巻線が前記第２の容量素子の側から前記第２の回転方向に巻き回され、
    前記第１の容量素子及び前記第２の容量素子は、前記第１の回路から単相信号を受ける
    前記第７のコイルは、前記第５のコイルの側から見た場合に巻線が前記第３の容量素子の側から前記第４の回転方向に巻き回され、
    前記第８のコイルは、前記第６のコイルの側から見た場合に巻線が前記第４の容量素子の側から前記第４の回転方向に巻き回され、
    前記第３の容量素子及び前記第４の容量素子は、差動信号を前記第２の回路へ供給する
    請求項７に記載の半導体装置。
  17. 第１の回路と、
    第２の回路と、
    前記第１の回路と前記第２の回路との間に配された、請求項１から１６のいずれか１項に記載の半導体装置と、
    を備えた通信システム。
JP2021151471A 2018-09-07 2021-09-16 半導体装置及び通信システム Active JP7155371B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2021151471A JP7155371B2 (ja) 2018-09-07 2021-09-16 半導体装置及び通信システム

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2018168275A JP7051649B2 (ja) 2018-09-07 2018-09-07 磁気結合装置及び通信システム
JP2021151471A JP7155371B2 (ja) 2018-09-07 2021-09-16 半導体装置及び通信システム

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP2018168275A Division JP7051649B2 (ja) 2018-09-07 2018-09-07 磁気結合装置及び通信システム

Publications (2)

Publication Number Publication Date
JP2021185722A true JP2021185722A (ja) 2021-12-09
JP7155371B2 JP7155371B2 (ja) 2022-10-18

Family

ID=69719802

Family Applications (2)

Application Number Title Priority Date Filing Date
JP2018168275A Active JP7051649B2 (ja) 2018-09-07 2018-09-07 磁気結合装置及び通信システム
JP2021151471A Active JP7155371B2 (ja) 2018-09-07 2021-09-16 半導体装置及び通信システム

Family Applications Before (1)

Application Number Title Priority Date Filing Date
JP2018168275A Active JP7051649B2 (ja) 2018-09-07 2018-09-07 磁気結合装置及び通信システム

Country Status (3)

Country Link
US (2) US10917139B2 (ja)
JP (2) JP7051649B2 (ja)
CN (2) CN110890904B (ja)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7051649B2 (ja) * 2018-09-07 2022-04-11 株式会社東芝 磁気結合装置及び通信システム
CN111653410A (zh) * 2020-07-03 2020-09-11 西安智源导通电子有限公司 基于全对称线圈结构的磁隔离器
JP7366849B2 (ja) 2020-07-09 2023-10-23 株式会社東芝 通信装置
JPWO2022202129A1 (ja) * 2021-03-26 2022-09-29

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20050271148A1 (en) * 2004-06-03 2005-12-08 Timothy Dupuis RF isolator with differential input/output
WO2010095368A1 (ja) * 2009-02-20 2010-08-26 日本電気株式会社 受信回路及び信号受信方法
JP2011041066A (ja) * 2009-08-12 2011-02-24 Toshiba Corp 磁気結合方式を用いた信号伝達装置
JP2012501623A (ja) * 2008-09-02 2012-01-19 アナログ ディヴァイスィズ インク 変圧器に基づく高周波電力変換装置
US20140354357A1 (en) * 2013-05-29 2014-12-04 Nxp B.V. Apparatus for common mode suppression
US20160294449A1 (en) * 2015-03-30 2016-10-06 Renesas Electronics Corporation Apparatus and system using the same
JP2017130906A (ja) * 2016-01-19 2017-07-27 財團法人工業技術研究院Ｉｎｄｕｓｔｒｉａｌ Ｔｅｃｈｎｏｌｏｇｙ Ｒｅｓｅａｒｃｈ Ｉｎｓｔｉｔｕｔｅ ガルバニーアイソレータ回路

Family Cites Families (28)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS58135153U (ja) * 1982-03-05 1983-09-10 日新電機株式会社 伝送処理装置
JPH02128409A (ja) 1988-11-08 1990-05-16 Murata Mfg Co Ltd 積層セラミック基板を用いた電磁結合装置
US5214392A (en) 1988-11-08 1993-05-25 Murata Mfg. Co., Ltd. Multilayered ceramic type electromagnetic coupler apparatus
US20030042571A1 (en) * 1997-10-23 2003-03-06 Baoxing Chen Chip-scale coils and isolators based thereon
US6819199B2 (en) * 2001-01-22 2004-11-16 Broadcom Corporation Balun transformer with means for reducing a physical dimension thereof
US7302247B2 (en) 2004-06-03 2007-11-27 Silicon Laboratories Inc. Spread spectrum isolator
US7421028B2 (en) 2004-06-03 2008-09-02 Silicon Laboratories Inc. Transformer isolator for digital power supply
KR100558458B1 (ko) * 2004-09-23 2006-03-10 삼성전기주식회사 적층형 발룬 트랜스포머
KR100599126B1 (ko) * 2005-03-11 2006-07-12 삼성전자주식회사 온칩 밸룬 및 이를 이용한 트랜스시버 그리고 온칩 밸룬 제조방법
US8547186B2 (en) * 2005-09-09 2013-10-01 Anaren, Inc. Compact balun
TWI258886B (en) * 2005-09-22 2006-07-21 Delta Electronics Inc Balance line to unbalance line transition
US7899409B2 (en) * 2006-01-30 2011-03-01 Broadcom Corporation Apparatus for controlling impedance
JP2007234896A (ja) 2006-03-01 2007-09-13 Toyota Motor Corp 信号伝達装置
JP4674590B2 (ja) 2007-02-15 2011-04-20 ソニー株式会社 バラントランス及びバラントランスの実装構造、並びに、この実装構造を内蔵した電子機器
CN101689844A (zh) * 2007-07-03 2010-03-31 双信电机株式会社 不平衡-平衡变换器
JP4761009B1 (ja) 2010-08-11 2011-08-31 株式会社村田製作所 周波数安定化回路、アンテナ装置及び通信端末機器
WO2012157180A1 (ja) * 2011-05-18 2012-11-22 ルネサスエレクトロニクス株式会社 受信回路及び信号受信方法
US8693528B1 (en) 2012-11-30 2014-04-08 Nxp B.V. Common mode suppression circuit
US9077310B2 (en) * 2013-05-30 2015-07-07 Mediatek Inc. Radio frequency transmitter, power combiners and terminations therefor
CN104579406B (zh) * 2013-10-22 2017-01-04 瑞昱半导体股份有限公司 数字用户回路的讯号收发电路
JP5749366B2 (ja) * 2014-03-05 2015-07-15 ルネサスエレクトロニクス株式会社 半導体装置
JP6582401B2 (ja) 2014-12-01 2019-10-02 富士電機株式会社 信号伝達装置
CN107534318A (zh) * 2015-06-26 2018-01-02 株式会社村田制作所 送电装置、受电装置以及电力传输系统
EP3125065B1 (en) * 2015-07-31 2018-12-19 Power Integrations Switzerland GmbH Communicating across galvanic isolation
US10210992B2 (en) * 2015-10-06 2019-02-19 Cyntec Co., Ltd. Apparatus of coupled inductors with balanced electromotive forces
ITUB20156047A1 (it) 2015-12-01 2017-06-01 St Microelectronics Srl Sistema di isolamento galvanico, apparecchiatura e procedimento
US11049639B2 (en) * 2017-02-13 2021-06-29 Analog Devices, Inc. Coupled coils with lower far field radiation and higher noise immunity
JP7051649B2 (ja) * 2018-09-07 2022-04-11 株式会社東芝 磁気結合装置及び通信システム

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20050271148A1 (en) * 2004-06-03 2005-12-08 Timothy Dupuis RF isolator with differential input/output
JP2012501623A (ja) * 2008-09-02 2012-01-19 アナログ ディヴァイスィズ インク 変圧器に基づく高周波電力変換装置
WO2010095368A1 (ja) * 2009-02-20 2010-08-26 日本電気株式会社 受信回路及び信号受信方法
JP2011041066A (ja) * 2009-08-12 2011-02-24 Toshiba Corp 磁気結合方式を用いた信号伝達装置
US20140354357A1 (en) * 2013-05-29 2014-12-04 Nxp B.V. Apparatus for common mode suppression
US20160294449A1 (en) * 2015-03-30 2016-10-06 Renesas Electronics Corporation Apparatus and system using the same
JP2017130906A (ja) * 2016-01-19 2017-07-27 財團法人工業技術研究院Ｉｎｄｕｓｔｒｉａｌ Ｔｅｃｈｎｏｌｏｇｙ Ｒｅｓｅａｒｃｈ Ｉｎｓｔｉｔｕｔｅ ガルバニーアイソレータ回路

Also Published As

Publication number Publication date
CN113328768A (zh) 2021-08-31
CN110890904B (zh) 2021-07-23
JP7155371B2 (ja) 2022-10-18
CN110890904A (zh) 2020-03-17
US10917139B2 (en) 2021-02-09
US20220140865A1 (en) 2022-05-05
JP7051649B2 (ja) 2022-04-11
CN113328768B (zh) 2022-07-08
US20200083932A1 (en) 2020-03-12
US20210006298A1 (en) 2021-01-07
JP2020043432A (ja) 2020-03-19
US11258481B2 (en) 2022-02-22

Similar Documents

Publication Publication Date Title
JP7155371B2 (ja) 半導体装置及び通信システム
JP7318933B2 (ja) 低損失ガルバニック絶縁回路要素
US7199692B2 (en) Noise suppressor
CN107155366B (zh) 共模噪声滤波器
JP2009219104A (ja) 二次巻線導体が一次巻線導体に磁気的に結合され、直列接続と並列接続を含むトポロジー構造を持つ変圧器電力合成器
US6970064B2 (en) Center-tap transformers in integrated circuits
US11601108B2 (en) Isolator and communication system
JP2010041499A (ja) 信号カプラ
US20200119709A1 (en) Balun
US12101137B2 (en) Magnetic coupling device and communication system
US12080475B2 (en) Inductor arrangements
US8373210B2 (en) Semiconductor device and semiconductor device manufacturing method
US7876162B2 (en) Amplifier and radio
US20200075225A1 (en) Magnetic coupler and communication system
JP2012186312A (ja) 電力分配合成器及び電力増幅器
JP2016213344A (ja) ノイズ抑制部品
JP7322973B2 (ja) 電子回路
JPWO2015098240A1 (ja) デュプレクサ
US9112459B2 (en) Transformer power amplifier
US20230178282A1 (en) Common mode choke and method of operation
KR101734374B1 (ko) 권선의 비대칭 구조를 이용한 트랜스포머
US20040113737A1 (en) Inductors and transformers in integrated circuits
KR100778095B1 (ko) 전송선을 이용한 차동 인덕터
JP2014123716A (ja) 信号補償機能を有するコモンモードフィルタ
JP2007215377A (ja) ノイズフィルタおよび複合コイル

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20210916

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20220825

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20220906

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20221005

R150 Certificate of patent or registration of utility model

Ref document number: 7155371

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150