KR100599126B1 - 온칩 밸룬 및 이를 이용한 트랜스시버 그리고 온칩 밸룬 제조방법 - Google Patents

온칩 밸룬 및 이를 이용한 트랜스시버 그리고 온칩 밸룬 제조방법 Download PDF

Info

Publication number
KR100599126B1
KR100599126B1 KR1020050020549A KR20050020549A KR100599126B1 KR 100599126 B1 KR100599126 B1 KR 100599126B1 KR 1020050020549 A KR1020050020549 A KR 1020050020549A KR 20050020549 A KR20050020549 A KR 20050020549A KR 100599126 B1 KR100599126 B1 KR 100599126B1
Authority
KR
South Korea
Prior art keywords
metal winding
metal
winding
ground
port
Prior art date
Application number
KR1020050020549A
Other languages
English (en)
Inventor
이동현
이성수
이재섭
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020050020549A priority Critical patent/KR100599126B1/ko
Priority to US11/330,104 priority patent/US7449974B2/en
Application granted granted Critical
Publication of KR100599126B1 publication Critical patent/KR100599126B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F17/00—Fixed inductances of the signal type 
    • H01F17/0006—Printed inductances
    • H01F17/0013—Printed inductances with stacked layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F17/00—Fixed inductances of the signal type 
    • H01F17/0006—Printed inductances
    • H01F2017/008—Electric or magnetic shielding of printed inductances

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Coils Or Transformers For Communication (AREA)

Abstract

온칩 밸룬 및 이를 이용한 트랜스시버 그리고 그 제조방법이 개시된다. 본 온칩 밸룬은 접지된 포트 및 비평형 신호가 입력되는 포트를 구비하는 제1 금속 와인딩, 제1 금속 와인딩에 의해 발생한 유도 전류를 크기가 같으며 180도 위상차를 갖는 두 신호로 출력하는 제2 금속 와인딩, 및 제1 금속 와인딩과 제2 금속 와인딩 사이에 위치하며, 대칭구조로 형성되어 제2 금속 와인딩 사이에 발생하는 기생 캐패시턴스가 대칭 기생 캐패시턴스(symmetric parasitic capacitance)가 되도록 하는 그라운드 쉴드를 포함한다. 이에 의해, 제1 금속 와인딩과 제2 금속 와인딩 사이에 그라운드 쉴드를 삽입하여 비대칭 기생 캐패시턴스를 제거함으로써, 제2 금속 와인딩의 출력값의 위상 비평형 및 게인 이득차를 줄일 수 있다. 따라서, 높은 평형을 갖는 온칩 밸룬을 제조할 수 있다.
밸룬, 기생 캐패시턴스, 그라운드 쉴드, 이득차, 위상 비평형

Description

온칩 밸룬 및 이를 이용한 트랜스시버 그리고 온칩 밸룬 제조방법{On-chip balun and transceiver usign the same and method for fabricating on-chip balun}
도 1a 내지 도 1c는 종래의 변압기 밸룬을 나타낸 도면,
도 2는 종래의 다른 변압기 밸룬을 나타낸 도면,
도 3은 본 발명의 일실시예에 따른 온칩 밸룬의 단면도,
도 4a 내지 도 4c는 본 발명의 일실시예에 따른 온칩 밸룬의 동작을 설명하기 위한 도면,
도 5는 본 발명의 일실시예에 따른 온칩 밸룬 제조방법을 설명하기 위한 흐름도,
도 6a 및 도 6b는 본 발명의 일실시예에 따른 온칩 밸룬에 발생하는 기생 캐패시턴스를 설명하기 위한 도면,
도 7a 내지 도 7d는 본 발명의 일실시예에 따른 온칩 밸룬의 위상 비평형 및 이득차를 설명하기 위한 도면, 그리고
도 8은 본 발명의 일실시예에 따른 온칩 밸룬이 적용되는 트랜스시버를 나타낸 도면이다.
* 도면의 주요 부분에 대한 부호의 설명 *
100: 기판 200: 제1 절연층
210: 제2 절연층 220: 제3 절연층
230: 제4 절연층 240: 제5 절연층
300: 제2 금속 와인딩 310, 320: 제3, 제4 금속 브리지
400: 그라운드 쉴드 500: 제1 금속 와인딩
510, 520: 제1, 제2 금속 브리지
본 발명은 온칩 밸룬 및 이를 이용한 트랜스시버 그리고 온칩 밸룬 제조방법에 관한 것으로, 더욱 상세하게는 낮은 위상 비평형(phase imbalance)과 이득차(gain imbalance)을 갖는 온칩 밸룬 및 이를 이용한 트랜스시버(transceiver) 그리고 온칩 밸룬 제조방법에 관한 것이다.
무선호출, 모바일폰, 개인 휴대 통신시스템 등의 무선 네트워크에서 기지국과 무선국은 규칙적으로 평형과 비평형 전송 선로를 포함한 RF 전송기를 사용한다. 일반적으로 밸룬(balun:Balanced-to-Unbalanced)은 이러한 평형 회로와 비평형 회로간의 결합(coupling)을 위해 사용된다. 즉, 밸룬은 입력되는 비평형 신호를 평형의 차동 신호들(balanced differential signals)로 변환하여 출력한다. 그리고, 온칩(on-chip) 형태로 이용되는 밸룬은 증폭기(amplifier) 사이의 임피던스 정합을 위해 주로 사용된다.
도 1a 내지 도 1c는 종래의 변압기 밸룬(transformer balun)을 나타낸 도면이다. 도 1a는 종래의 변압기 밸룬의 단면도, 도 1b는 종래의 변압기 밸룬의 제1 와인딩(winding)(35)이며, 도 1c는 종래의 변압기 밸룬의 제2 와인딩(25)이다.
도 1a를 참조하면, 종래의 변압기 밸룬은 제1 절연체(11) 상부에 순차적으로 제2 와인딩(25) 및 제1 와인딩(35)가 형성된다. 그리고, 제1 절연체(11)와 제2 와인딩(25) 사이에 제2 절연체(13)가 형성되며, 제2 와인딩(25)과 제1 와인딩(35) 사이에 제3 절연체(15) 및 제4 절연체(17)가 형성된다.
도 1b 및 도 1c를 참조하면, 제4 절연체(17) 상부에 형성된 제1 와인딩(35)의 두 포트중 하나의 포트는 접지되며, 다른 포트에는 비평형 신호가 입력된다. 제1 와인딩(35)에 흐르는 전류에 의해 제1 와인딩(35) 주위에 자기장이 유도되며, 유도된 자기장에 의해 제2 와인딩(25)에 유도 전류가 흐르게 된다. 제2 와인딩(25)의 중간지점은 접지되어 있어 제2 와인딩(25)의 두 포트 중 하나의 포트로 입력되는 전류와 다른 하나의 포트로 출력되는 전류는 크기는 같으나 180도의 위상차가 발생하게 된다. 이때, 제1 와인딩(35)과 제2 와인딩(25)은 대칭구조가 되도록 형성되어 있다.
그러나, 이러한 변압기 밸룬은 제1 와인딩(35)과 제2 와인딩(25) 사이에 기생 캐패시턴스가 발생하게 된다. 이때, 제1 와인딩(35)과 제2 와인딩(25) 사이에 발생하는 기생 캐패시턴스는 비대칭 기생 캐패시턴스(asymmetrical parasite capacitance)로서 제2 와인딩(25)에서 변환된 두 차동 신호간 비대칭이 발생하게 된다. 따라서, 밸룬에는 위상 비평형과 이득차를 갖는 신호가 발생하게 되는 문제 점이 있다. 즉, 제2 와인딩(25)의 두 포트에서 발생한 차동 신호간에 위상차가 180도가 발생하지 않으며, 크기가 동일하지 않게 된다.
도 2는 종래의 다른 변압기 밸룬을 나타낸 도면이다.
도 2를 참조하면, 종래의 변압기 밸룬은 기판(50), 절연층(60), 제1 와인딩(70), 제1 와인딩(70) 상부에 형성되는 제2 와인딩(80)을 포함한다.
도 2에 도시한 변압기 밸룬은 도 1에 도시한 변압기 밸룬과 달리 제1 와인딩(70)이 제2 와인딩(80) 하부에 위치하며, 제1 와인딩(70)과 제2 와인딩(80)이 비대칭 구조를 갖는다. 제1 와인딩(70)의 하나의 포트는 접지되며, 다른 포트(71)는 비평형 신호가 입력된다. 이때, 접지선은 제1 와인딩(70)과 제2 와인딩(80) 사이에 형성되는 절연층(미도시)에 비어홀을 형성함으로써 생성할 수 있다. 그리고, 제2 와인딩(80)의 중간 지점은 접지되어 제2 와인딩(80)의 제1 포트(81)와 제2 포트(83)를 통해 흐르는 전류는 크기는 같으나 180도의 위상차를 갖게 된다.
그러나, 이러한 종래의 변압기 밸룬은 제1 와인딩(25)과 제2 와인딩(35) 사이에 비대칭 기생 캐패시턴스가 발생하게 되어, 밸룬에는 위상 비평형과 이득차를 갖는 신호가 발생하게 된다.
따라서, 본 발명의 목적은 제1 인덕터와 제2 인덕터 사이에 그라운드 쉴드를 형성함으로써 낮은 위상 비평형과 이득차를 갖는 신호가 출력될 수 있도록 하는 온칩 밸룬 및 이를 이용한 트랜스시버 그리고 온칩 밸룬 제조방법을 제공하는데 있다.
상기 목적을 달성하기 위한 본 발명에 따른 온칩 밸룬은 접지된 포트 및 비평형 신호가 입력되는 포트를 구비하는 제1 금속 와인딩, 제1 금속 와인딩에 의해 발생한 유도 전류를 크기가 같으며 180도 위상차를 갖는 두 신호로 출력하는 제2 금속 와인딩, 및 제1 금속 와인딩과 제2 금속 와인딩 사이에 위치하며, 대칭구조로 형성되어 제2 금속 와인딩 사이에 발생하는 기생 캐패시턴스가 대칭 기생 캐패시턴스(symmetric parasitic capacitance)가 되도록 하는 그라운드 쉴드를 포함한다.
바람직하게는 제2 금속 와인딩의 중간 지점이 AC 그라운드가 하며, 제2 금속 와인딩의 하나의 포트와 AC 그라운드 사이의 영역과 제2 금속 와인딩의 다른 포트와 AC 그라운드 사이의 영역은 대칭된다.
바람직하게는, 제2 금속 와인딩에 유도되는 전류의 주파수가 약 5GHz인 경우, 상기 제2 금속 와인딩의 총길이는 약 80μm 이하로 한다.
한편, 온칩 밸룬을 증폭기 사이에 위치하도록 하여 밸런스 혼합기(balanced mixer)로서 무선 트랜스시버에 이용할 수 있다.
한편, 본 발명의 온칩 밸룬의 제조방법은 비평형 신호를 크기가 같으며 180도 위상차를 갖는 두 신호로 각각 출력하며, 중간 지점이 AC 그라운드가 되는 제2 금속 와인딩을 형성하는 단계, 제2 금속 와인딩 상부에 형성되며, 대칭구조로 형성됨으로써 제2 금속 와인딩 사이에 대칭 기생 캐패시턴스가 발생되도록 하는 그라운드 쉴드를 형성하는 단계, 및 그라운드 쉴드 상부에 형성되며, 접지된 포트 및 비평형 신호가 입력되는 포트를 구비하며, 제2 금속 와인딩에 전류가 유도되도록 하 는 제1 금속 와인딩을 형성하는 단계를 포함한다.
바람직하게는 제2 금속 와인딩과 그라운드 쉴드 사이, 및 제1 금속 와인딩과 그라운드 쉴드 사이에 각각 절연층을 형성하는 단계를 더 포함한다.
또한, 바람직하게는 제2 금속 와인딩의 중간 지점이 AC 그라운드가 되며, 제2 금속 와인딩의 하나의 포트와 AC 그라운드 사이의 영역과 제2 금속 와인딩의 다른 포트와 AC 그라운드 사이의 영역은 대칭된다.
바람직하게는 제2 금속 와인딩에 유도되는 전류의 주파수가 약 5GHz인 경우, 제2 금속 와인딩의 총길이는 약 80μm 이하로 한다.
이하에서는 도면을 참조하여 본 발명을 보다 상세하게 설명한다.
도 3은 본 발명의 일실시예에 따른 온칩 밸룬의 단면도이다.
도 3을 참조하면, 본 발명에 따른 온칩 밸룬은 기판(100), 제1 절연층(200), 제3 금속 브리지(310), 제4 금속 브리지(320), 제2 절연층(210), 제2 금속 와인딩(300), 제3 절연층(220), 그라운드 쉴드(400), 제4 절연층(230), 제1 금속 브리비(510), 제2 금속 브리지(520), 제5 절연층(240), 및 제1 금속 와인딩(500)을 구비한다.
제2 금속 와인딩(300)은 제1 금속 와인딩(500)에 입력되는 신호에 의해 형성되는 자기장의 영향으로 전류가 유도되며, 유도되는 전류는 동일한 크기를 갖으며 180도의 위상차를 갖는 두 신호로 출력한다. 이때, 제2 금속 와인딩(300)은 나선형 형태로 형성되므로 제3 금속 브리지(310) 및 제4 금속 브리지(320)에 의해 제2 금속 와인딩(300)은 상호 연결된다. 그리고, 제2 금속 와인딩(300)의 중간 지점은 AC 그라운드가 되며, 제2 금속 와인딩(300)의 하나의 포트와 AC 그라운드 사이의 영역과 제2 금속 와인딩(300)의 다른 포트와 AC 그라운드 사이의 영역이 대칭 구조를 갖는다.
제2 금속 와인딩(300) 상부에는 그라운드 쉴드(400)가 형성되며, 그라운드 쉴드(400)의 일부는 접지된다. 그라운드 쉴드(400)는 제2 금속 와인딩(300)과 제1 금속 와인딩(500) 사이에 형성되며 대칭 구조를 갖는다.
그라운드 쉴드(400) 상부에는 제1 금속 와인딩(500)가 위치한다. 제1 금속 와인딩(500)은 두 포트를 구비하며, 하나의 포트는 접지되며 다른 하나의 포트는 비평형 신호가 입력된다. 이때, 제1 금속 와인딩(500)은 제2 금속 와인딩(300)과 유사하게 나선형 형태로 형성되므로 제1 금속 브리지(510) 및 제2 금속 브리지(520)에 의해 제1 금속 와인딩(500)은 상호 연결된다.
도 4a 내지 도 4c는 본 발명의 일실시예에 따른 온칩 밸룬의 동작을 설명하기 위한 도면이다. 도 4a는 제1 금속 와인딩(500)을 나타내며, 도 4c는 제1 금속 와인딩(500) 하부에 형성되는 제2 금속 와인딩(300)이다. 그리고, 도 4b는 제1 금속 와인딩(500)과 제2 금속 와인딩(300) 사이에 형성되는 그라운드 쉴드(400)를 나타낸다.
도 4a 내지 도 4c를 참조하면, 제1 금속 와인딩(500)과 제2 금속 와인딩(300)은 제1 금속 와인딩(500)과 제2 금속 와인딩(300) 사이에 위치하는 그라운드 쉴드(400)에 정확하게 대칭되도록 배열된다. 그리고, 그라운드 쉴드(400)는 제2 금속 와인딩(500)과 그라운드 쉴드(400) 간에 발생하는 기생 캐패시턴스가 일정하여 제2 금속 와인딩(300)의 제3 포트(C)와 제4 포트(D)에서 입출력되는 신호가 평형 신호가 되도록 한다.
제2 금속 와인딩(500)과 그라운드 쉴드(400) 간에 비대칭 기생 캐패시턴스가 발생할 경우에는 기생 캐패시턴스에 의한 전류의 감소는 불균일하여 제2 금속 와인딩(300)의 포트에 출력되는 신호와 제2 금속 와인딩(300)의 다른 포트에서 출력되는 신호는 동일한 크기를 갖지 않으며, 180도의 위상차를 갖지 않는 차동신호가 발생하게 된다.
제1 금속 와인딩(500)의 제1 포트(A)에는 비평형 신호가 입력되며, 제2 포트(B)는 접지된다. 그리고, 그라운드 쉴드(400)는 대칭구조를 갖으며, 적어도 두 개의 접지선이 형성된다.
그리고, 제2 금속 와인딩(300)에는 제1 금속 와인딩(500)에 의해 유도 전류가 발생하게 된다. 즉, 제1 금속 와인딩(500)의 제1 포트로 입력되는 비평형 신호에 의해 제1 금속 와인딩(500)에 자기장이 형성되며, 형성된 자기장에 의해 제2 금속 와인딩(300)에 유도 전류가 발생하게 된다.
이때, 기생 캐패시턴스에 의한 제2 금속 와인딩(300)에 발생하는 전류의 감소는 제1 금속 와인딩(500)과 제2 금속 와인딩(300) 간에 발생하는 기생 캐패시턴스에 의한 것이 아니라, 그라운드 쉴드(400)와 제2 금속 와인딩(300) 간에 발생하는 대칭 기생 캐패시턴스(symmetric parasitic capacitance)에 의한 것이다.
따라서, 제2 금속 와인딩(300)에 발생하는 전류의 감소는 일정하여 제2 금속 와인딩(300)의 제3 포트(C)와 제4 포트(D)에서 출력되는 전류의 크기는 일정하다. 또한, 제2 금속 와인딩(300)의 중간 지점이 AC 그라운드가 되며 제3 포트(C)와 AC 그라운드의 영역과 제4 포트(D)와 AC 그라운드 사이의 영역이 대칭되며, 제3 포트(C)와 제4 포트(D)로 출력되는 전류의 위상차는 180도가 된다.
도 5는 본 발명의 일실시예에 따른 온칩 밸룬 제조방법을 설명하기 위한 흐름도이다.
도 5을 참조하면, 먼저 상부에 제1 절연층(200)이 형성된 기판(100) 상부에 제2 금속 와인딩(300)을 형성한다(S901). 이때, 제2 금속 와인딩(300)은 비평형 신호를 크기가 같으며 180도의 위상차를 갖는 두 신호를 출력하는 두 포트를 구비한다. 그리고, 제2 금속 와인딩(300)의 중간 지점은 AC 그라운드가 되며, AC 그라운드와 제2 금속 와인딩(300)의 하나의 포트 사이의 영역과, AC 그라운드와 제2 금속 와인딩(300)의 다른 포트 사이의 영역은 대칭된다.
한편, 본 발명에 따른 온칩 밸룬은 대역폭인 3∼5GHz인 UWB(Ultra WideBand)에 적용될 수 있으며, 주파수가 5GHz인 경우 제2 금속 와인딩(300)의 총길이가 80μm 미만이 되도록 형성하는 것이 바람직하다. 즉, 제2 금속 와인딩(300)의 각 사이드(side)는 20μm이 되도록 형성한다. 제2 금속 와인딩(300)의 길이가 소정 길이 이상이 될 경우 출력되는 신호의 비평형이 증가할 수 있기 때문이다.
주파수 5GHz이며, 제1 절연층(200)의 유전율이 4인 경우, 위상 비평형이 1° 미만이 되도록 하기 위해서는 제2 금속 와인딩(300)의 총길이는 80μm이 되어야 한다. 여기서, 한 파장의 길이는 다음의 수학식에 의해 구할 수 있다.
Figure 112005013015267-pat00001
이때, λ는 한 파장의 길이, c'는 유전율이 4인 물질에서의 빛의 속도, f는 주파수이며, c는 진공에서의 빛의 속도이다. 따라서, 한 파장의 길이는 30mm이며, 360°에 해당한다. 따라서, 1°에 해당하는 길이는 다음의 수학식에 의해 구할 수 있다.
Figure 112005013015267-pat00002
이때, l은 1°에 해당하는 길이이며, λ은 한 파장의 길이이다. 수학식2에 나타낸 바와 같이 제2 금속 와인딩(300)의 출력값이 1°미만의 위상 비평형을 갖기 위해서는 제2 금속 와인딩(300)의 총길이는 83.3μm 미만으로 형성되어야 한다.
이어, 제2 금속 와인딩(300) 상부에 그라운드 쉴드(400)를 형성한다(S903). 제2 금속 와인딩(300) 상부에 제3 절연층(220)을 형성한 후, 제3 절연층(220) 상부에 그라운드 쉴드(400)를 형성한다. 여기서, 그라운드 쉴드(400)는 대칭구조를 갖으며, 대칭점은 AC 그라운드를 형성한다.
이어, 그라운드 쉴드(400) 상부에 제1 금속 와인딩(500)을 형성한다(S905). 그라운드 쉴드(400) 상부에 제4 절연층(230)를 형성한 후, 제4 절연층(230) 상부에 제1 금속 와인딩(500)을 형성한다. 이때, 제1 금속 와인딩(500)은 나선형 형태로 형성되며, 대칭 구조이든 비대칭 구조이든 무방하다. 그리고, 제1 금속 와인딩 (500)은 비대칭 신호가 입력되는 포트와 접지되는 포트를 구비한다.
한편, 제2 금속 와인딩(300), 그라운드 쉴드(400), 및 제1 금속 와인딩(500) 순서로 적층되어 형성되는 것을 설명하였으나, 제1 금속 와이딩(500), 그라운드 쉴드(400), 및 제2 금속 와인딩(300) 순서로 적층되도록 밸룬을 형성할 수 있다.
도 6a 및 도 6b는 본 발명의 일실시예에 따른 온칩 밸룬에 발생하는 기생 캐패시턴스를 설명하기 위한 도면이다. 도 6a는 제1 금속 와인딩(500)과 제2 금속 와인딩(300) 사이에 그라운드 쉴드(400)가 형성되지 않은 경우를 나타낸 도면이며, 도 6b는 제1 금속 와인딩(500)과 제2 금속 와인딩(300) 사이에 그라운드 쉴드(400)가 형성된 경우를 나타낸 도면이다.
도 6a를 참조하면, 제1 금속 와인딩(500)과 제2 금속 와인딩(300) 사이에 그라운드 쉴드(400)가 형성되지 않은 경우, 기생 캐패시턴스는 제1 금속 와인딩(500)과 제2 금속 와인딩(300) 간에 발생한다. 따라서, 제2 금속 와인딩(300)의 AC 그라운드를 기준으로, AC 그라운드에서 제2 금속 와인딩(300)의 하나의 포트간의 영역과, AC 그라운드에서 제2 금속 와인딩(300)의 다른 하나의 포트간의 영역에서 각각 대칭되는 동일한 위치의 지점에서의 기생 캐패시턴스는 동일하지 않다. 즉, 제1 금속 와인딩(500)과 제2 금속 와인딩(300) 간에는 비대칭 기생 캐패시턴스가 발생하게 된다. 이로 인하여 제2 금속 와인딩(300)의 두 포트에서 출력되는 전류의 크기는 상이하며 180도의 위상차가 발생하지 않는다.
도 6b를 참조하면, 제1 금속 와인딩(500)과 제2 금속 와인딩(300) 사이에 그라운드 쉴드(400)가 형성된 경우, 기생 캐패시턴스는 그라운드 쉴드(400)와 제2 금 속 와인딩(300) 간에 발생한다. 따라서, 제2 금속 와인딩(300)의 AC 그라운드를 기준으로, AC 그라운드에서 제2 금속 와인딩(300)의 하나의 포트 사이의 영역과, AC 그라운드에서 제2 금속 와인딩(300)의 다른 하나의 포트 사이의 역에서 각각 대칭되는 동일한 위치의 지점에서의 기생 캐패시턴스는 동일하다. 이로 인하여 제2 금속 와인딩(300)의 두 포트에서 출력되는 전류의 크기는 동일하며 180도의 위상차가 발생할 수 있다.
도 7a 내지 도 7d는 본 발명의 일실시예에 따른 온칩 밸룬의 위상 비평형 및 이득차를 설명하기 위한 도면이다. 도 7a 및 도 7b는 제1 금속 와인딩(500)과 제2 금속 와인딩(300) 사이에 그라운드 쉴드(400)가 위치하지 않는 경우에 제2 금속 와인딩(300)에서의 이득차와 위상 비평형을 나타낸 그래프이다. 반면, 도 7c 및 도 7d는 제1 금속 와인딩(500)과 제2 금속 와인딩(300) 사이에 그라운드 쉴드(400)가 위치하는 경우에 제2 금속 와인딩(300)에서의 이득차와 위상 비평형을 나타낸 그래프이다.
도 7a 및 도 7b를 참조하면, 그라운드 쉴드(400)가 존재하지 않는 경우, 주파수가 5.000GHz일 때, 이득차는 0.045로서 약 -26.9dB(m1)에 해당하며, 위상은 -184.14(m2)로 위상 비형평은 4.14°에 해당한다.
도 7c 및 도 7d를 참조하면, 그라운드 쉴드(400)가 존재하는 경우, 주파수가 5.000GHz일 때, 이득차는 0.038로서 약 -28.4dB(m3)에 해당하며, 위상은 180.929(m4)로 위상 비형평은 0.929°에 해당한다.
따라서, 제1 금속 와인딩(500)과 제2 금속 와인딩(300) 사이에 그라운드 쉴 드(400)를 위치시킬 경우, 제2 금속 와인딩(300)과 그라운드 쉴드(400) 사이에 발생하는 기생 캐패시터를 일정하게 유지함으로써, 이득차와 위상 비평형의 발생을 줄일 수 있게 된다. 위상 비평형은 1° 미만이며, 이득차는 1dB 미만이다. 특히, 그라운드 쉴드(400)를 사용하지 않는 경우에 비해 위상 비평형의 크기가 큰 폭으로 감소되는 것을 볼 수 있다.
도 8은 본 발명의 일실시예에 따른 온칩 밸룬이 적용되는 트랜스시버를 나타낸 도면이다.
도 8을 참조하면, 무선 트랜스시버에 이용되는 온칩 밸룬의 제1 금속 와인딩(500)은 싱글엔드(single-end) 저잡음 증폭기인 LNA(Low Noise Amplifier) 노드의 출력단과 연결된다. 그리고, 제2 금속 와인딩(300)은 차동 혼합기(differential mixer)의 입력단과 연결된다. 이때, 온칩 밸룬은 비평형 신호를 평형신호로 바꾸어 주는 평형 혼합기(balanced mixer)로 이용된다.
이상 설명한 바와 같이, 본 발명에 따르면 제1 금속 와인딩과 제2 금속 와인딩 사이에 그라운드 쉴드를 삽입하여 비대칭 기생 캐패시턴스를 제거함으로써, 제2 금속 와인딩의 출력값의 위상 비평형 및 이득차를 줄일 수 있다. 따라서, 높은 평형을 갖는 온칩 밸룬을 제조할 수 있다.
또한, 이상에서는 본 발명의 바람직한 실시예에 대하여 도시하고 설명하였지만, 본 발명은 상술한 특정의 실시예에 한정되지 아니하며, 청구범위에서 청구하는 본 발명의 요지를 벗어남이 없이 당해 발명이 속하는 기술분야에서 통상의 지식을 가진자에 의해 다양한 변형실시가 가능한 것은 물론이고, 이러한 변형실시들은 본 발명의 기술적 사상이나 전망으로부터 개별적으로 이해되어져서는 안될 것이다.

Claims (8)

  1. 접지된 포트 및 비평형 신호가 입력되는 포트를 구비하는 제1 금속 와인딩;
    상기 제1 금속 와인딩에 의해 발생한 유도 전류를 크기가 같으며 180도 위상차를 갖는 두 신호로 출력하는 제2 금속 와인딩; 및
    상기 제1 금속 와인딩과 상기 제2 금속 와인딩 사이에 위치하며, 대칭구조로 형성되어 상기 제2 금속 와인딩 사이에 발생하는 기생 캐패시턴스가 대칭 기생 캐패시턴스(symmetric parasitic capacitance)가 되도록 하는 그라운드 쉴드;를 포함하는 것을 특징으로 하는 온칩 밸룬.
  2. 제1항에 있어서,
    상기 제2 금속 와인딩의 중간 지점이 AC 그라운드가 되며, 상기 제2 금속 와인딩의 하나의 포트와 상기 AC 그라운드 사이의 영역과 상기 제2 금속 와인딩의 다른 포트와 상기 AC 그라운드 사이의 영역은 대칭되는 것을 특징으로 하는 온칩 밸룬.
  3. 제1항에 있어서,
    상기 제2 금속 와인딩에 유도되는 전류의 주파수가 약 5GHz인 경우, 상기 제 2 금속 와인딩의 총길이는 약 80μm 이하인 것을 특징으로 하는 온칩 밸룬.
  4. 제1항의 온칩 밸룬을 증폭기 사이에 위치하도록 하여 밸런스 혼합기(balanced mixer)로 이용하는 무선 트랜스시버.
  5. 비평형 신호를 크기가 같으며 180도 위상차를 갖는 두 신호로 각각 출력하며, 중간 지점이 AC 그라운드가 되는 제2 금속 와인딩을 형성하는 단계;
    상기 제2 금속 와인딩 상부에 형성되며, AC 그라운드가 되어 0인 전압을 갖으며, 대칭구조로 형성됨으로써 상기 제2 금속 와인딩 사이에 대칭 기생 캐패시턴스가 발생되도록 하는 그라운드 쉴드를 형성하는 단계; 및
    상기 그라운드 쉴드 상부에 형성되며, 접지된 포트 및 비평형 신호가 입력되는 포트를 구비하며, 상기 제2 금속 와인딩에 전류가 유도되도록 하는 제1 금속 와인딩을 형성하는 단계;를 포함하는 것을 특징으로 하는 온칩 밸룬 제조방법.
  6. 제5항에 있어서,
    상기 제2 금속 와인딩과 상기 그라운드 쉴드 사이, 및 상기 제1 금속 와인딩과 상기 그라운드 쉴드 사이에 각각 절연층을 형성하는 단계;를 더 포함하는 것을 특징으로 하는 온칩 밸룬 제조방법.
  7. 제5항에 있어서,
    상기 제2 금속 와인딩의 중간 지점이 AC 그라운드가 되며, 상기 제2 금속 와인딩의 하나의 포트와 상기 AC 그라운드 사이의 영역과 상기 제2 금속 와인딩의 다른 포트와 상기 AC 그라운드 사이의 영역은 대칭되는 것을 특징으로 하는 온칩 밸룬 제조방법.
  8. 제5항에 있어서,
    상기 제2 금속 와인딩에 유도되는 전류의 주파수가 약 5GHz인 경우, 상기 제2 금속 와인딩의 총길이는 약 80μm 이하인 것을 특징으로 하는 온칩 밸룬 제조방법.
KR1020050020549A 2005-03-11 2005-03-11 온칩 밸룬 및 이를 이용한 트랜스시버 그리고 온칩 밸룬 제조방법 KR100599126B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020050020549A KR100599126B1 (ko) 2005-03-11 2005-03-11 온칩 밸룬 및 이를 이용한 트랜스시버 그리고 온칩 밸룬 제조방법
US11/330,104 US7449974B2 (en) 2005-03-11 2006-01-12 On-chip balun and transceiver using the same and method for fabricating on-chip balun

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020050020549A KR100599126B1 (ko) 2005-03-11 2005-03-11 온칩 밸룬 및 이를 이용한 트랜스시버 그리고 온칩 밸룬 제조방법

Publications (1)

Publication Number Publication Date
KR100599126B1 true KR100599126B1 (ko) 2006-07-12

Family

ID=36970194

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020050020549A KR100599126B1 (ko) 2005-03-11 2005-03-11 온칩 밸룬 및 이를 이용한 트랜스시버 그리고 온칩 밸룬 제조방법

Country Status (2)

Country Link
US (1) US7449974B2 (ko)
KR (1) KR100599126B1 (ko)

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100777394B1 (ko) * 2006-05-17 2007-11-19 삼성전자주식회사 진폭 불균형을 개선하기 위한 온­칩 트랜스포머 밸룬
TWI344658B (en) * 2007-05-11 2011-07-01 Via Tech Inc Inductor structure
CN102576605B (zh) * 2009-11-17 2016-01-20 马维尔国际贸易有限公司 接地屏蔽电容器
FR2954625B1 (fr) * 2009-12-22 2013-03-29 St Microelectronics Sa Procede d'amelioration de la symetrie des signaux de sortie d'un transformateur integre de type " balun ", et circuit integre associe.
US8610247B2 (en) 2011-12-30 2013-12-17 Taiwan Semiconductor Manufacturing Company, Ltd. Structure and method for a transformer with magnetic features
US8659126B2 (en) * 2011-12-07 2014-02-25 Taiwan Semiconductor Manufacturing Company, Ltd. Integrated circuit ground shielding structure
US9691540B2 (en) * 2014-12-19 2017-06-27 Mediatek Inc. Hybrid passive device and hybrid manufacturing method
JP6547572B2 (ja) * 2015-10-13 2019-07-24 船井電機株式会社 給電装置
US10991503B2 (en) * 2018-07-24 2021-04-27 Realtek Semiconductor Corp. Method of fabricating an inductor
JP7051649B2 (ja) * 2018-09-07 2022-04-11 株式会社東芝 磁気結合装置及び通信システム
EP3671775A1 (en) * 2018-12-17 2020-06-24 Nxp B.V. Integrated circuit comprising a balun
US20230138281A1 (en) * 2021-10-29 2023-05-04 Texas Instruments Incorporated Symmetric Air-core Planar Transformer with Partial Electromagnetic Interference Shielding

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR19990087522A (ko) * 1996-03-05 1999-12-27 레나르트 디트레프센; 크리스터 대너 다층기판에제공되는고주파수밸룬_
JP2002260930A (ja) 2001-02-28 2002-09-13 Kyocera Corp 積層型バラントランス
KR20040056280A (ko) * 2002-12-23 2004-06-30 삼성전기주식회사 적층형 발룬 트랜스포머
US6801114B2 (en) 2002-01-23 2004-10-05 Broadcom Corp. Integrated radio having on-chip transformer balun

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001119315A (ja) * 1999-10-21 2001-04-27 Murata Mfg Co Ltd 受信モジュール及び受信機
JP4010818B2 (ja) * 2002-02-01 2007-11-21 Ｎｅｃエレクトロニクス株式会社 半導体集積回路
US7084728B2 (en) * 2003-12-15 2006-08-01 Nokia Corporation Electrically decoupled integrated transformer having at least one grounded electric shield

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR19990087522A (ko) * 1996-03-05 1999-12-27 레나르트 디트레프센; 크리스터 대너 다층기판에제공되는고주파수밸룬_
JP2002260930A (ja) 2001-02-28 2002-09-13 Kyocera Corp 積層型バラントランス
US6801114B2 (en) 2002-01-23 2004-10-05 Broadcom Corp. Integrated radio having on-chip transformer balun
KR20040056280A (ko) * 2002-12-23 2004-06-30 삼성전기주식회사 적층형 발룬 트랜스포머

Also Published As

Publication number Publication date
US20060202776A1 (en) 2006-09-14
US7449974B2 (en) 2008-11-11

Similar Documents

Publication Publication Date Title
KR100599126B1 (ko) 온칩 밸룬 및 이를 이용한 트랜스시버 그리고 온칩 밸룬 제조방법
EP2281292B1 (en) Radio frequency eight-shaped balun
US7952458B2 (en) Balun with a 1/4 impedance ratio
KR100562966B1 (ko) 집적된 브로드사이드 결합 전송 라인 소자
KR100777394B1 (ko) 진폭 불균형을 개선하기 위한 온­칩 트랜스포머 밸룬
KR101688036B1 (ko) 집적된 벌룬(들)을 갖는 광대역 집적형 rf/마이크로웨이브/밀리미터 믹서
EP1703582A1 (en) Compact balun
US20070069717A1 (en) Self-shielded electronic components
US20100328011A1 (en) Mode-switching transformer
US10249427B2 (en) Power transformer of the symmetric-asymmetric type with a fully-balanced topology
US6952142B2 (en) Frequency-selective balun transformer
JP4629571B2 (ja) マイクロ波回路
US9300022B2 (en) Vaisman baluns and microwave devices employing the same
Guo et al. Balanced diplexers based on inner-coupled dual-mode structures with intrinsic common-mode suppression
US20050099241A1 (en) Distributed balun with a non-unity impedance ratio
Fathi et al. Design and fabrication of a novel multilayer bandpass filter with high‐order harmonics suppression using parallel coupled microstrip filter
US8531261B2 (en) Transformer and method for using same
CN110380689B (zh) 一种侧边耦合蜿蜒结构的硅基片上无源巴伦
JP2006310533A (ja) インダクタ素子
KR101977832B1 (ko) 비대칭 구조의 집중소자 기반 방향성 결합기
Mariano et al. Co-design of a wideband double-balanced active mixer and transformer-based baluns for 77 GHz radar applications
CN112910437B (zh) 一种高隔离输出且宽带匹配ipd射频巴伦芯片
EP3671775A1 (en) Integrated circuit comprising a balun
Goverdhanam et al. Novel vertical interconnects with 180 degree phase shift for amplifiers, filters, and integrated antennas

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130624

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20140619

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20150624

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20160617

Year of fee payment: 11

FPAY Annual fee payment

Payment date: 20170619

Year of fee payment: 12

FPAY Annual fee payment

Payment date: 20180620

Year of fee payment: 13